JP2003508894A - デュアル・ダマシンプロセス用の改良された充填物質 - Google Patents

デュアル・ダマシンプロセス用の改良された充填物質

Info

Publication number
JP2003508894A
JP2003508894A JP2001519478A JP2001519478A JP2003508894A JP 2003508894 A JP2003508894 A JP 2003508894A JP 2001519478 A JP2001519478 A JP 2001519478A JP 2001519478 A JP2001519478 A JP 2001519478A JP 2003508894 A JP2003508894 A JP 2003508894A
Authority
JP
Japan
Prior art keywords
composition
hole
fill
contact
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001519478A
Other languages
English (en)
Other versions
JP5079959B2 (ja
JP2003508894A5 (ja
Inventor
ジェームズ イー. ザ・サード ラム
クシー シャオ
Original Assignee
ブルーワー サイエンス アイ エヌ シー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルーワー サイエンス アイ エヌ シー. filed Critical ブルーワー サイエンス アイ エヌ シー.
Publication of JP2003508894A publication Critical patent/JP2003508894A/ja
Publication of JP2003508894A5 publication Critical patent/JP2003508894A5/ja
Application granted granted Critical
Publication of JP5079959B2 publication Critical patent/JP5079959B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Abstract

(57)【要約】 改良されたビアおよびコンタクトホール充填組成物および回路のデュアルダマシン製造に該組成物を用いる方法の提供。組成物は、ポリマーバインダーを含む多量の固体成分と、固体成分の溶媒系とを含む。溶媒系の沸点は、組成物の架橋温度より小さい。溶媒系に用いられる好ましい溶媒は、アルコール類、エーテル類、グリコールエーテル類、アミド類、ケトン類およびそれらの混合物からなる群から選ばれるものである。好ましいポリマーバインダーは、脂肪族骨格および80,000以下の分子量を有するものであり、特にポリエステルが好ましい。使用に際して、充填組成物はコンタクトまたはビアホールを形成する基板表面に適用されるとともに、ホール周囲の基板表面に適用され、組成物がホール形成表面および基板表面に均一に流動して被覆するように、組成物のリフロー温度に加熱される。次に、組成物は硬化され、デュアルダマシンプロセスの残りが行われる。

Description

【発明の詳細な説明】
【0001】 [発明の属する技術分野] 本発明は、概して集積回路の製造におけるデュアルダマシン(DUAL DA
MASCENE)プロセスの際にコンタクトおよびビアホールを形成する面を保
護するのに有用な充填組成物および方法に関する。より具体的には、発明の組成
物は、ポリマーバインダーを含んだある量の架橋可能な固体組成物と、該固体組
成物に対する溶媒系を含む。溶媒系の沸点は、充填組成物がかなりの程度にまで
架橋されることなしに、第1段階のベーキング時に溶媒系が本質的に全て蒸発さ
れるよう、組成物の架橋温度よりも低いことが好ましい。充填組成物は、使用時
、予めコンタクトおよびビアホールがパターン形成された基板に、従来の方法に
よって適用され、その後組成物をリフロー温度まで加熱することにより、溶媒系
を蒸発させ、組成物をホール内にフローさせることにより均一なカバレージを得
る。組成物は、その後硬化され、デュアルダマシンプロセスの残りの工程が通常
の方法で実施される。
【0002】 [従来の技術] ダマシンプロセス、またはプリフォームされた溝内にはめ込まれたメタル構造
を形成する方法、は、通常集積回路の接続を製造する好ましい方法である。その
最も単純な形態において、デュアルダマシンプロセスは、基板上に1つの絶縁層
を形成し、平坦化することで開始される。絶縁層内の必要とされるメタルライン
パターンおよびホールに対応する位置には、各々水平方向のトレンチおよび垂直
方向のホール(すなわち、コンタクトおよびビアホール)が、絶縁層からデバイ
ス領域へと(第1の絶縁層を通過する場合、すなわちコンタクトホール)、また
は絶縁層から次のメタル層(基板構造中の上部絶縁層を通過する場合、すなわち
ビアホール)へと下方にエッチングされる。次にメタルがデポジットされ、トレ
ンチおよびホールが充填される。そのようにして、メタルラインと内部接続が同
時に製造される。最終工程として、得られた表面は、既知のCMP法を用いて平
坦化され、他のデュアルダマシン構造を容易に受けられるようにする。
【0003】 デュアルダマシンプロセス時、コンタクトおよびビアホールは、通常トレンチ
エッチングよりも前にエッチングが完了する。そのため、トレンチエッチング工
程では、(絶縁層または誘電層が形成される)コンタクトまたはビアホールの底
部(ベース)および側壁(サイドウォール)は、オーバーエッチングにさらされ
、ベース層を有するコンタクトの劣化につながるおそれがある。したがって、有
機物質が、ビアホールまたはコンタクトホールを完全に若しくは部分的に充填し
、さらなるエッチングから底部および側壁を保護するために使用される。これら
の有機充填物質は、底部無反射コーティング(BARC)としても作用し、トレ
ンチ層のパターン構造におけるパターンの劣化およびライン幅の偏差を削減若し
くは排除し、誘電層の表面に充填物質による被覆を与える。
【0004】 通常の露光波長で高い吸光度を有する充填物質が過去数年間使用されていた。
しかし、これら従来技術の物質は、充填特性が限定されていた。例えば、従来技
術の組成物を基板内または基板表面上に形成されたビアホールまたはコンタクト
ホールに適用した場合、組成物により形成された膜は、ホール直近の基板表面で
きわめて薄くなり、その後の露光工程の際に好ましくない光反射を導く傾向があ
る。また、従来技術の組成物は、誘電層よりもエッチング速度が遅く、未エッチ
ングの充填組成物が、エッチングポリマーがデポジットした壁(wall)を与
える。これらの問題は、以下により詳細に説明する。
【0005】 本技術分野において、コンタクトおよびビアホールの技術分野において、コン
タクトおよびビアホールの上部に完全なカバレージを与える充填物質に対する需
要が存在している。さらに、この物質は、エッチング時にビアホールおよびコン
タクトホールの底部(ベース)に適切な保護を与え、バリア層の劣化およびその
下にあるメタル導電体の損傷を防止する。エッチング速度が誘電材料のエッチン
グ速度以上の物質を選択するか、ホール内の充填物質が続くトレンチエッチング
の際のトレンチの底部(ベース)以上に達しないように、コンタクトまたはビア
ホールを充填物質で部分的に充填することにより側壁(サイドウォール)でのポ
リマーの蓄積を防止する。
【0006】 発明の要約 本発明は、ダマシンプロセスの際に適用することで、ダマシン構造のトレンチ
の底部(ベース)でのホール上端部周辺へのエッチングポリマーの蓄積を防止し
つつ、完全な表面カバレージを与える充填物質または組成物を提供することで従
来技術の問題を解決する。
【0007】 より詳細には、組成物(本明細書において充填物質および充填組成物は、相互
に置き換え可能に使用されている)は、ポリマーバインダーまたは樹脂を含んだ
ある量の固体組成物と、該固体組成物用の溶媒系(単一若しくは複数の溶媒)を
含む。本発明の組成物は、以下の2つの要件を達成するように考案されている点
で従来の組成物よりも優れている。本発明の組成物は、プレベーキング工程(す
なわち第1段階のベーキング)の際に、組成物の架橋を全く生じないか、若しく
は最小限に抑えつつ、コンタクト若しくはビアホール内に自由に、かつ一様に流
入する。本発明の組成物は、プレベーキングの際に溶媒が実質的に全て蒸発し、
最終的なベーキング工程の際に、組成物にほとんど収縮が生じない。これら2つ
の要件は、組成物に対して、後で詳細に述べる“プレベーキング熱安定性試験”
および“被膜収縮試験”を実施することで定量化される。
【0008】 上記の要件に適合するための充填組成物の能力に影響を及ぼす多数の要因が存
在する。例えば、ポリマーバインダーまたは樹脂は、好ましくは、脂肪族骨格か
らなり、約80,000未満、好ましくは約25,000未満、より好ましくは
約2,000〜7,500、の分子量を有する。好適なポリマーバインダーは、
ポリエステル類、ポリアクリレート類、ポリ複素環式化合物類、ポリエーテルケ
トン類、ポリヒドロキシスチレン、ポリカーボネート類、ポリエピクロロヒドリ
ン、ポリビニルアルコール、オリゴマー樹脂(クラウンエーテル類、シクロデキ
ストリン類、エポキシ樹脂類)およびそれらの混合物である。本発明の組成物に
使用される溶媒系は、好ましくは約160℃未満、より好ましくは約140℃未
満、最も好ましくは約120℃未満、の沸点を有する。溶媒系は、また約85℃
超、より好ましくは約100℃超、の引火点を有する。1以上の溶媒を溶媒系で
使用する場合、溶媒系の沸点または引火点は、最も沸点が高い溶媒の沸点または
最も引火点が低い溶媒の引火点を適用する。溶媒系は、また特定のダマシンプロ
セス用に選択されたレジスト系に適合性を有することが重要である。すなわち、
空気乾燥された充填組成物の膜は、選択されたレジスト溶媒系で溶液中に実質的
に目視可能な未溶解留物を残すことなく30秒以内で溶解する。
【0009】 組成物中に存在する溶媒系および他の揮発性の種の濃度は、膜を架橋させる直
前(すなわち、第2段階のベーキング)での膜中の溶媒系および揮発性の種の合
計濃度が、充填組成物の合計質量に対する質量%で約5%未満、好ましくは約2
%未満、である限りは重要ではない。ただし、この溶媒系および揮発性の種の質
量%は、上記した溶媒系の沸点および引火点と組み合わさって、第2段階のベー
キングの際に起こる組成物の収縮が最小限であることを保証する上で重要である
。溶媒系での使用に好ましい溶媒は、アルコール類、エーテル類、グリコールエ
ーテル類、アミド類、エステル類、ケトン類、水、プロピレングリコールモノメ
チルエーテル(PGME)、プロピレングリコールモノメチルエーテル酢酸塩(
PGMEA)、乳酸エチルおよびPCBTF(p−クロロベンゾトリフルオライ
ド)を含み、特にPGMEが好ましい。
【0010】 本発明の充填組成物は、好ましくは約150〜220℃、より好ましくは約1
80℃で架橋する。充填組成物は、第1段階のリフローベーキングの際に組成物
が不適切な架橋を起こすのを防止するため、リフローベーキングの際に組成物が
加熱される温度よりも高い温度で架橋することが重要である。そのような早すぎ
る段階での架橋は、コンタクトまたはビアホール内に組成物が完全に、かつ均一
に流入することを妨げる。組成物中のポリマーバインダーの架橋は、組成物への
架橋剤の使用、または組込式の架橋成分を含んだポリマーバインダーを選択する
ことで達成される。好ましい架橋系は、アミノ樹脂類、エポキシド類、ブロック
化イソシアネート類、アクリル酸類、およびそれらの混合物のような、酸若しく
は塩基触媒された系、熱触媒された系、光触媒された系を含む。
【0011】 本発明の充填組成物に使用される全ての固体成分は、約200℃未満、好まし
くは約120℃未満の第1段階のリフローベーキング温度で自由に流動する液体
を形成し、組成物がホールの側壁に接着することにより、急勾配の凹凸(メニス
カス)を形成するのを防止する。全ての組成物は、これらのリフロー温度で少な
くとも約15秒間、好ましくは30秒間化学的に安定でなければならない。化学
的に安定であることにより、組成物は物理的状態のみ変化するが、(組成物の架
橋のような)化学的な変化はしないことを意味する。化学的安定性は、第1段階
のベーキングの前後にUV/VISまたはFTIR若しくはその両方により測定
することができる。
【0012】 従来技術のエッチングポリマーの蓄積問題を解決するため、充填組成物のエッ
チング速度は、ベース材料または誘電材料のエッチング速度におおよそ等しい。
さらに、充填組成物は、フォトレジストのエッチング速度よりも速いエッチング
速度を有する。組成物のエッチング速度とフォトレジストのエッチング速度の比
は、少なくとも約1.5:1、好ましくは約3:1、より好ましくは約4:1で
ある。そのような充填物質のエッチング速度を達成する1つの方法は、ポリマー
バインダーの選択である。高度に酸化またはハロゲン化させた種は、エッチング
速度を上昇させる。
【0013】 組成物は、必要に応じて随意の成分を含んでいてもよい。随意の成分は、湿潤
剤(フッ素系表面活性剤、イオン性表面活性剤、非イオン性表面活性剤および高
分子表面活性剤等の添加剤)および染料または発色基を含む。好適な染料の例は
、特定のプロセスで使用される電磁気波長を吸収するいずれかの化合物を含む。
使用可能な染料の具体例は、アントラセン、ナフタレン、ベンゼン、カルコン、
フタルイミド類、パモ酸、アクリジン、アゾ化合物およびジベンゾフランを含む
。染料は組成物と物理的に混合して使用してもよく、またはポリマーバインダー
に化学的に結合させてもよい。電子ビーム露光用の誘電化合物を使用可能である
【0014】 充填組成物をコンタクトまたはビアホールを有する基板に適用する方法は、単
に従来のいずれかの方法(スピンコーティングを含む)により、ホールを形成す
る基板にある量の組成物を適用することよりなる。組成物をホールに適用した後
、第1段階のベーキングの際に組成物を(上記したように)リフロー温度に加熱
し、組成物をコンタクトまたはホールに流入させ、所望のホールおよび基板のカ
バレージを達成する。所望のカバレージを達成した後、得られた充填組成物の膜
を少なくとも組成物の架橋温度まで加熱して膜を硬化させる。
【0015】 部分的な充填工程において、ホール内の硬化された充填材料の高さは、ホール
の深さの約35〜65%、好ましくは少なくとも約50%である。完全な充填工
程において、硬化された充填物質の高さは、ホールの深さの少なくとも約95%
であり、好ましくは少なくとも約100%である。硬化された充填組成物の凹凸
(メニスカス)は、ホールの深さの約15%未満であり、好ましくは約10%未
満である。凹凸は、従来コンテナ(すなわちビアホールまたはコンタクトホール
)内の流動可能な物質の上部表面に形成される凹部または“谷”であるとみなさ
れるが、本明細書において、凹凸は、コンテナまたはホール内の物質の頂部表面
に形成される凸部または“丘”をも意図する。本明細書において使用される凹凸
の高さは、コンタクトまたはビアホールの側壁(サイドウォール)に接する組成
物の最高点から凹凸の凹部の最低部までの距離を、凸形状の凹凸に関して、コン
タクトまたはビアホールの側壁に接する組成物の最高点から凸形状の最高点まで
の距離を適用する。
【0016】 コンタクトまたはビアホールの端部に隣接する基板表面の硬化された充填物質
膜の厚さは、コンタクトまたはビアホールの端部からホールの直径とほぼ等距離
離れた基板表面上の膜の厚さの少なくとも約40%、好ましくは約50%、より
好ましくは約70%である。最後に、組成物中の固体のパーセントは、基板表面
上に形成されるフィルムの厚さが約35〜250nmになるような割合である。
以下の本発明の方法は、上記した所望の特性を有するデュアルダマシンプロセス
用の前駆体構造を生じる。
【0017】 [好適実施態様の詳細な説明] 1.従来のプロセスおよび組成物に関する問題 図1A−1Iは、従来の有機充填材料を用いた部分ビア充填プロセスの各工程
を示す。図1Aにおいて、最初のダマシン構造11は、 基板12に形成され、ゲ
ートまたはメタル配線16のパターンが埋め込まれた誘電体材料10を含む。保
護バリア層18は、誘電体材料10およびメタル配線16を被覆し、次のエッチ
ングの間、保護する。誘電体材料20が隣接したバリア層18に形成される。次
に、図1Bに示すように、フォトレジスト22が誘電体層20に適用され、誘電
体層20上でのコンタクトまたはビアホールのパターンの露光および現像、続い
てエッチングが行われ、コンタクトまたはビアホール24が形成される。
【0018】 図1Cに、従来技術のBARC充填材料26をホール24に適用し、材料26
の硬化によって、元のホール深さの35〜65%のレベルまでホールを部分的に
充填する。図1Cにおいて、注目すべき従来技術の欠点が理解できる。最初に、
ホール24の頂縁28において、BARC材料26は薄く、完全に脱湿され、殆
ど残らないか、またはBARC材料26がなく、図1Dに示されるように、フォ
トレジスト30のトレンチパターンが部分32で削り取られるトレンチパターン
工程に負の影響を与える反射を防止する。
【0019】 トレンチパターン後、トレンチ34が誘電体材料20にエッチングによって形
成され、削り採られたトレンチパターンによって、部分36(図1E参照)の直
近トレンチラインの間で、誘電体材料の一部が浸食される。従来技術の材料に関
する他の問題は、硬化した材料が急峻なメニスカス(図1C中、「M」で表され
るメニスカス高さ)を形成し、BARC材料26のエッチング速度が誘電体層2
0のそれよりも遅いことである。この遅いエッチング速度は、急峻なメニスカス
と相まって、BARC材料26からなるピーク38の形成を招き、エッチポリマ
ー40が誘電体層20の上に堆積および成長することになる。
【0020】 次に、図1Fに示すように、フォトレジスト30とBARC材料26が構造1
1から除去される。しかし、通常のBARC材料の剥離用組成物はポリマー40
を除去せず、ポリマー40を除去するプロセスは、誘電体層20および/または
保護バリア層18を攻撃する傾向がある。したがって、ポリマー40は、一般的
に構造11上に残され、ダマシンプロセスが続いて行われる。
【0021】 図1Gにおいて、バリア層18は除去され、メタルまたはゲート材料42が、
ホール24およびトレンチ34(図1H)に堆積される。図1Hに示されるデュ
アルダマシンの電極配線工程において、通常のCMPプロセスが行われダマシン
構造44が完成される。
【0022】 図1I構造44を調べると、上述の充填材料の欠点によって生じる問題が容易
に理解される。例えば、浸食されたトレンチライン部36は、しばしば46の箇
所でショートすることがある。また、(充填材料である)エッチポリマー40の
成長は、トレンチ34とホール24の間のメタルとメタルの接触面積が、ポリマ
ー40の存在によって減少し、高いコンタクト/ビア抵抗を招く。さらに、ポリ
マー40の成長は、ポリマー40周辺のメタル中の応力の増加を生じさせ、往々
にして、ホール24および/またはトレンチ34の周辺のメタルの亀裂を招き、
最終的に回路欠陥となる。
【0023】 図2A〜2Iは、図2A〜2Iが、図2Cに示されるコンタクトまたはビアホ
ール24において従来技術のBARC充填材料の(例えば、95%以上の)「完
全」充填を示している以外は、図1A〜1Iに示されたプロセスに非常に似通っ
た従来技術のダマシンプロセスを示している。完全充填プロセスの使用は、図1
Cにおけるホール24の頂縁28に関する上述の薄くなる問題を排除する。しか
し、BARC材料26の遅いエッチング速度は、依然として、図2E〜2Iに示
されるように、エッチポリマー40の成長を生じさせる。さらに、このことは、
成長したポリマー周辺の高抵抗化およびメタル配線の応力を招く。
【0024】 図3A〜3Iは、「コンフォーマル」形式として知られている、ビアまたはコ
ンタクトホール24に従来技術のBARC充填材料が適用される以外は、上述の
プロセスに非常に似通ったダマシン構造を形成する従来技術のプロセスを図示す
る。図3Cに示すように、コンフォーマル形式への適用は、BARC材料26か
らなる薄膜が、誘電体層20の頂面28、ホール24の下端面50、およびホー
ル24の底面52に渡って被覆される。コンフォーマル形式への適用時、BAR
C材料26は、ほぼ均一な厚さを維持し、反射特性を良好に制御して、トレンチ
パターンの状態へのダメージを最小にする。しかし、BARC材料26の遅いエ
ッチング速度は、図3E〜3Iに示されるように、誘電体層20上にエッチポリ
マー40が成長する問題を招く。
【0025】 コンフォーマル形式における従来技術のBARC材料を用いる場合のもう一つ
の問題は、ホール24の底面54が、時々、エッチングプロセスの間、エッチン
グガスから充分に保護されないことである。図3Eに示すとおり、バリア層18
はエッチングの間に破られ、それによって、導電体16が露出し攻撃される。ト
レンチエッチング工程またはレジスト剥離除去工程の間で使用されるエッチング
ガスも、図3Fに示されるように、導電体16を攻撃する。レジスト剥離除去工
程は、一般に、酸素プラズマ剥離、オゾンプラズマ剥離、およびオゾン水、過酸
化イオウ、過酸化水素、および希HF等の各種の湿式化学処理および水リンスを
を含むいくつかの工程からなる。大部分のメタル導電体16に対して湿式化学処
理は、保護バリア層18がない場合には、メタルを直接エッチングし、次のリン
ス工程の間にメタル腐食を生じさせる。酸素ラジカル系プラズマ剥離プロセスも
、メタルの表面に安定な金属酸化物を形成し、ビアまたはコンタクトの信頼性を
低下させる。このことは、ビアまたはコンタクトの高抵抗および/またはビアま
たはコンタクトのデュアルダマシン電極形成後の点54(図3I)における配線
の完全な故障を招く。
【0026】 2.本発明 図4A〜4I、および6A〜6Iは、本発明によって表される充填材料を用い
て得られる改良されたダマシン構造を図示する。図4A〜4Iは、上述の特性を
有する有機充填材料を用いる完全ビア充填プロセスを示す。図4Aにおいて、最
初のダマシン構造56は、基板60に形成され、ゲートまたは(アルミニウム、
銅、タングステン、または他の導電性材料で形成された)メタル配線64のパタ
ーンが埋め込まれた誘電体材料10を含む。基板60は、シリコン、GaAs、
または他の半導体材料で形成され、ソースおよびドレイン領域または他の電気要
素を与えるドーピング領域を有する。バリア層66は、シリコン、タンタル、お
よび窒化チタン、ならびに酸化チタンおよび酸化タンタルで形成することができ
る。誘電体層68は、バリア層66の直近に設けられる。誘電体材料58および
誘電体材料68は、一般に二酸化ケイ素、窒化ケイ素、酸化フッ素、および酸化
チタンを含む絶縁性材料で形成される。図4Bに示すとおり、フォトレジスト7
0は誘電体層68に提要され、誘電体層68上にコンタクトまたはビアホールの
パターンを露光および現像後、エッチングによってコンタクトまたはビアホール
72が形成される。
【0027】 図4Cにおいて、本発明のBARC充填材料74は、好ましくはスピンコート
法またはスプレーコート法によって、ホール72に適用され、ホール72を実質
的に完全(すなわち、ホール深さの少なくとも95%)充填する。次に、材料7
4は、架橋温度に加熱されて架橋される。材料74の堆積の間、材料74が適用
される基板は静置させるか、または約200〜5000rpmの回転数でスピン
させてもよい。材料74は半径方向または反半径方向のいずれかに適用してもよ
い。また、材料74は、スプレー噴霧法によって適用してもよい。必要ならば、
ビアまたはコンタクトの充填深さを改善するために、前のスピンコートの後に、
第2または第3の充填組成物層を、約15〜60秒間、少なくとも約1500r
pmの回転速度で形成してもよい。最後に、材料74は、基板が約3000〜7
000rpmの回転速度に約1〜3秒間加速され、続いて約200〜3000r
pmの回転速度に減速され、乾燥するまで回転される、スパイクスピン法を用い
て基板に適用される。ビアまたはコンタクト充填組成物を1回またはそれ以上塗
布し、スピン乾燥による溶媒の除去の後、材料74からなる薄膜がベークされる
【0028】 最初のベーク工程(または最初の工程のベーク)では、揮発性副生物および溶
媒系を充填組成物被膜から除去され、材料74に含有されている固形成分のリフ
ロー温度以上に被膜を加熱する。リフロー温度に加熱すると、材料74は液状化
し、重力、毛細引力、または表面張力の下、容易にビアまたはコンタクトホール
72に流れ込み、所望のカバレージおよびホール充填レベルを与え、材料74か
ら排出する捕捉空気、溶媒および揮発成分と置換される。最初のベーク温度は、
約200℃以下、好ましくは約140℃以下、さらに好ましくは約120℃以下
である。最初のベーク工程は、液状充填材料74が化学変化しない(例えば、材
料は架橋されない)ようにするべきである。最初のベーク工程は、制限されず、
接触ホットプレート、基板とホットプレート面の間にガス台を有する近接ホット
プレート、基板とホットプレート面の間に近接ピンを有する近接ホットプレート
、対流式オーブン、赤外線オーブン、またはハロゲン急熱オーブンのいずれの方
法で行ってもよい。最初のベーク工程の液状化されている間に、材料74は、約
60秒以下、好ましくは約15秒以下、さらに好ましくは約1秒以下で所望のカ
バレージに到達する。
【0029】 材料74が充分に流動し所望のカバレージが達成されたとき、材料74は第2
工程のベークで硬化される。第2の工程ベークは、材料74の被膜を架橋させ、
材料74が次のレジスト塗布およびプロセスを妨害するのを防止する。材料74
が硬化すると、フォトレジスト76が適用され、露光および現像によってトレン
チ78のパターンが形成され、エッチングされる。材料74は誘電体層68のエ
ッチング速度と等しいまたは大きいエッチング速度を有するため、従来技術にお
いて一般的な層68上のエッチポリマーの成長の問題を図4E〜4Iに示される
ように、排除される。
【0030】 図4Eに示すとおり、フォトレジスト76およびBARC材料74は、バリア
層66にダメージを与えないで構造56から除去される。これは、例によって、
プラズマエッチング、オゾン剥離、オゾン水剥離、有機溶媒剥離、過酸化イオウ
クリーニング、過酸化水素クリーニングまたは前述の剥離およびクリーニングプ
ロセスのいずれかの組合せによって行われる。次に、図4Gにおいて、バリア層
66が(プラズマエッチング等によって)除去され、ホール72およびトレンチ
78内に、(必要ならば、適当なバリアおよびシード(seed)層とともに)
メタルまたはゲート材料80が堆積される(図4H参照)。図4Hに示されるデ
ュアルダマシン配線形成工程の後、通常のCMPプロセスが行われ、完全ダマシ
ン構造82となる。従来技術と異なり、最後の構造82にビアまたはコンタクト
ホール残留物、サイドウォールのポリマー成長またはビアまたはコンタクトホー
ルの頂部周辺の冠状物、あるいは隣接トレンチのショートを招くパターンのゆが
みのいずれも形成しない。
【0031】 図5A〜5Iに示されるプロセスは、図5A〜5Iが本発明の充填材料を用い
る部分充填プロセスを示す以外は、図4A〜4Iに関して上述のプロセスに類似
している。図6A〜6Iは、BARCの薄膜84が、硬化された充填材料74の
上にスピンコートされた後、BARC被膜の硬化を行う別の実施態様を示す。被
膜84は、次のレジスト露光に用いられる電磁波波長に適応される。第2の被膜
は、次のレジストパターンを、レジストパターンの劣化を招く電磁波波長の変化
から保護する。また、e−線レジストパターンの劣化を生じさせる、基板内の電
荷衝撃を低減させるため、e−線露光用の導電性被膜が被膜84の代わりに適用
される。次に、レジスト被膜76が適用され、前記のようにパターンが形成され
る。
【0032】 図7〜10は、本発明による充填組成物を用いたダマシン構造と、従来技術の
充填組成物を用いた構造とを比較するものである。図8において、本発明の充填
組成物86によって形成され、ビアまたはコンタクトホール88に適用されたメ
ニスカスは、ビアまたはコンタクトホール92に適用され、図7に示される従来
技術の充填材料90によって形成されたメニスカスよりも勾配がより少ない。そ
れ故、ビアまたはコンタクトホールの高さHに比較して、本発明の充填組成物は
Hの約15%より小さい、好ましくはHの約10%より小さいメニスカス高さM
を有する。例えば、ビアホールの高さHが200nmである場合、メニスカス高
さMは、約30nmより小さい、好ましくは約20nmより小さい。このメニス
カス高さMは、充填組成物のエッチング速度と相まって、従来技術のポリマー成
長の問題を防止し、それによって、抵抗を増加させずにコンタクトまたはビアホ
ール内にメタル導体を与える。
【0033】 図9は、ビアまたはコンタクトホールの開口98の直近の誘電体材料96の表
面94上の従来技術の被膜90の厚さを示す。図10は、ビアまたはコンタクト
ホールの開口106の直近の誘電体材料104の表面102上の本発明の被膜1
00の厚さを示す。図9および10の両図において、各被膜90、100は、ホ
ールの直径にほぼ等しいホールの縁から少し離れて厚さ「T」を有する。また、
各被膜は、ホールの縁の上の領域または隣接して厚さ「t」を有する。本発明の
被膜100の厚さtは、従来技術の被膜90の厚さtよりも大きい。デュアルダ
マシンプロセスに本発明の充填組成物を用いた場合、tは少なくともTの約40
%、好ましくは少なくともTの約50%、さらに好ましくは少なくともTの約7
0%となる。例えば、与えられるホールが200nmの直径を有する場合、ホー
ルの縁から少し離れてtは少なくとも約0.4Tとなる。
【0034】 組成物の試験 どの組成物が本発明の要件に適合するかを決定するため、組成物は以下の試験
に付される。
【0035】 1.プリベーク熱安定性試験 充填材料は、所期の充填レベルおよび充填プロファイルを達成するために、リ
フロー可能で、プリベーク工程の間に密度が高くなるべきである。これを達成す
るために、基板および充填材料は、被膜から放出された溶媒を除去し、被膜が流
動して充填材料が架橋する前に高密度化する温度に加熱されねばならない。架橋
の開始とともに、溶媒への被膜の溶解度が減少するのに伴って、被膜の粘度およ
び流動温度は増加し、化学的結合が堅固になり、被膜の密度勾配が減少する。
【0036】 ここで、「プリベーク熱安定性試験」は、プリベーク工程の間の架橋度を測定
するものであり、次のように行われる。ビア充填材料を平坦なシリコンウエハ上
にスピンコートし、30秒間:その従来技術の充填材料の製造者によって推奨さ
れている標準のプリベーク温度;または本発明の充填材料中に存在する全ての溶
媒の沸点以上、のいずれかの温度で第2のプリベークがなされる。プリベークに
続いて、被膜の厚さがエリプソメータを用いて測定され記録される。次に、放出
される溶媒の溶液または(その試験される充填組成物に対して選択された)溶媒
が5秒間ウエーハ表面に加えられ、5000rpmで30秒間スピン乾燥される
。最後に、試料を100で30秒間ベークし、再び被膜の厚さを測定して放出さ
れた溶媒によって除去された充填材料のパーセントを決定する。除去された充填
材料のパーセントは未架橋の充填組成物の量に相当する。本発明の充填組成物は
、この試験の間に、少なくとも約70%、好ましくは少なくとも約85%、さら
に好ましくは実質的に完全に除去される。
【0037】 2.最後のベーク薄膜の耐溶媒性試験 充填材料がフォトレジストに対する二次層として適切な役割を果たすために、
硬化された充填材料は、特定のフォトレジストがキャストされる溶媒系に相対的
に不溶性でなければならない。このことは、フォトレジストの性能を典型的に低
減させる、充填材料とフォトレジストの混合を避けるために必要である。ここで
、どの硬化充填材料が、好ましいレジスト溶媒系において不溶性であるかを決定
するために、「最後のベーク薄膜の耐溶媒性試験」が次のように行われる。ビア
充填材料が、平坦なシリコンウエーハ上にスピンコートされ、30秒間:その従
来技術の充填材料の製造者によって推奨されている標準のプリベーク温度;また
は本発明の充填材料中に存在する全ての溶媒の沸点以上、のいずれかの温度でプ
リベークがなされる。次に、試料を、該材料の架橋温度以上の温度で60〜90
秒間、最後のプリベークがなされる。最後のベーク後、被膜の厚さがエリプソメ
ータを用いて測定され記録される。PGMEがウエーハの表面に5秒間適用され
、5,000rpmで30秒間スピン乾燥され、100℃で30秒間第2のベー
クがなされる。被膜の厚さを再び測定する。最終の被膜は、少しの損失または厚
さが増加したままとなるべきである。溶媒と接触後の被膜厚さは約±3%より小
さい変化であるべきである。
【0038】 3.被膜収縮試験 ビアまたはコンタクトホールにおける所望の充填材料プロファイルを得るため
に、プリベークと最後のベークの間での充填材料被膜の収縮は最小であるべきで
ある。ここで、「被膜収縮試験」を次のように行う。充填材料が、平坦なシリコ
ンウエーハ上にスピンコートされ、30秒間:その従来技術の充填材料の製造者
によって推奨されている標準のプリベーク温度;または本発明の充填材料中に存
在する全ての溶媒の沸点以上、のいずれかの温度でプリベークがなされる。プリ
ベーク後、被膜の厚さが(エリプソメータを用いて)測定され記録される。次に
、被覆されたウエーハに、少なくとも材料の架橋温度で最後のベークが行われ、
その後、被膜の厚さが測定される。パーセント収縮は以下のようにして計算され
る。 %収縮=[(プリベーク厚さ−最後の厚さ)/(プリベーク厚さ)]X100 本発明の充填組成物は、この試験の間、収縮が約15%より小、好ましくは収
縮が約10%より小である。
【0039】 [実施例] 以下の実施例は、本発明による好適方法を説明する。しかし、これらの実施例
は説明のためのものであり、本発明の全範囲を限定するものではない。
【0040】 実施例1 1.共重合体の合成 加熱用マントルを用いて、機械的撹拌棒、温度件、熱電対付き窒素導入口、お
よび窒素排出口を有するコンデンサーを備えた、3リットルの4つ口フラスコを
用いて反応を行った。室温下、次の化合物を供給した:2,2’−アゾビスイソ
ブチロニトリル13.59g;およびPGME158.83g中のドデカンチオ
ール1.17g。得られた溶液を窒素下に15分間撹拌し、酸素を除去し、続い
て窒素下に70℃で24時間撹拌した。加熱および窒素を止め、反応粉号物を室
温まで冷却した。
【0041】 2.母液の合成 加熱用マントルを用いて、機械的撹拌棒、温度件、熱電対付き窒素導入口、お
よび窒素排出口を有するコンデンサーを備えた、3リットルの4つ口フラスコを
用いて反応を行った。室温下、次の化合物を供給した:本実施例の1で製造した
共重合体65g(PGME中20重量%);9−アントラセンカルボキシリック
アシッド6.85g;ベンジルトリエチルアンモニウム クロリド0.173g
;PGME27.75g。反応混合物を窒素下に24時間還流した後、加熱を止
め窒素を止め、混合物を室温まで冷却した。
【0042】 実施例2 全部充填ビアまたはコンタクト充填材料の製造 実施例1の2で製造した母液を27.62重量%、サイメル(Cymel)3
03LF(サイテック インダストリー社(Cytech INdustrie
s,Inc.)から入手可能な架橋剤)1.73%、PGMEA27.35%、
およびPGME43.3重量%で混合して、ビアまたはコンタクト充填材料を製
造した。混合物を1時間撹拌して清澄な溶液を得た後、交換樹脂650Cを7.
24%(混合物の重量基準)で15時間交換した。得られた混合物を、2x0.
1μm(絶対)滴定フィルターで濾過した。この材料を2枚のシリコンウエーハ
上に2500rpmのスピン速度で60秒間コートし、160℃で1分間ベーキ
ングし、さらに215℃で90秒間ベークした。得られた被膜はほぼ1560Å
の厚さであった。
【0043】 この組成物を2枚のシリコンウエーハにスピンコートにより適用した。ビア充
填材料を静置し、次に、20,000rpm/秒の加速から2500rpmにし
、60秒間保持した。ウエーハを、接触ホットプレート方式で160℃で60秒
間プリベークした。ウエーハ1は1701Åの被膜厚さ、ウエーハ2は1702
Åの被膜を厚さであった。
【0044】 上記の試験項目で説明したプリベ−ク熱安定性試験をウエーハ1に行った。剥
離後の被膜厚さは0Åであった。したがって、被膜はプリベーク工程で完全に溶
解可能のままであり、実質的に架橋が起こらなかったことを示している。次に、
ウエーハ2を215℃で90秒間接触ホットプレート形式でベークした。得られ
た被膜の厚さは1561Åであり、141Å減少した(8.3%の収縮)。最後
に、ウエーハ2を前述の最終ベーク被膜の耐溶媒性試験に供した。剥離前の厚さ
は1,563Åであり、2Åまたは0.3%増加した。したがって、この組成物
は、本発明の充填組成物の最小被膜要件に適合する。
【0045】 実施例3 部分充填ビアまたはコンタクト充填材料の製造 前記の実施例2で製造した材料をPGMEおよびPGMEAで希釈し、約55
0〜600Åの被膜を与えるビアまたはコンタクト充填材料を製造した。この充
填材料を2枚のシリコンウエーハに2500rpmのスピン速度で60秒間加え
、160℃で1分間ベークし、215℃で60秒間ベークして、厚さ約590Å
を有する被膜を形成した。材料が適切に希釈されたことを確認した。
【0046】 希釈された充填材料を、静置後、20,000rpm/秒の加速から2500
rpmにし、60秒間保持することにより、2枚のシリコンウエーハにスピンコ
ートした。両ウエーハを、接触ホットプレート形式で160℃で60秒間プリベ
ークした。ウエーハ1および2上の被膜の厚さは、それぞれ639Åおよび64
4Åであった。プリベーク熱安定性試験をウエーハ1について行った。剥離後の
の被膜厚さは0Åであった。被膜はプリベーク工程で完全に溶解可能のままであ
り、実質的に架橋が起こらなかったことを示している。次に、ウエーハ2を21
5℃で60秒間接触ホットプレート形式でベークした。得られた被膜の厚さは5
93Åであり、7.9%の被膜収縮に相当する51Åの減少であった。最後に、
ウエーハ2を最終ベーク被膜の耐溶媒性試験に供した。剥離前の厚さは587Å
であり、最終ベーク後6Å(または1%)の損失であった。したがって、この組
成物は、本発明の充填組成物の最小被膜要件に適合する。
【0047】 実施例4 全部充填ビアまたはコンタクト充填への応用 実施例2で製造した組成物を、シリコンウエーハ上にパターンされた深さ1μ
m、直径0.35μmのホールの酸化膜上に塗布した。組成物を400rpmの
スピン速度を5秒間、続いて20,000rpm/秒加速し、最終的に1500
rpmのスピン速度で30秒間、基板上に動的分散してコートした。次に、被膜
を接触ホットプレート形式で160℃60秒間プリベークし、さらに接触ホット
プレート形式で215℃で60秒間最終ベークを行った。ウエーハ断面を、ホー
ル中の充填組成物プロファイルをSEM分析(50,000X)した(図11参
照)。充填材料は完全にホールを充填され、ホールの頂縁で厚さ104nm、ホ
ールの縁から約350nm離れた箇所で厚さ113nmであった。メニスカス高
さMは約66nmであった。
【0048】 したがって、充填材料は、全部ビアまたはコンタクトホール充填組成物に求め
られるように、完全にホールを充填した。ホールの縁とホールの中心の間の充填
レベルの差は、元のホール深さの約15%よりも小であるべきである。この場合
、6.6%よりも小さい差であった。ホールの縁での充填組成物の厚さは、ホー
ルの縁から少し離れた場所での被膜厚さの少なくとも約40%でホールの直径に
ほぼ等しくあるべきである。この実施例では、ホールの縁における被膜の厚さは
ホールの縁から1ホール直径(すなわち、350nm)離れた場所での厚さの9
2%であった。したがって、この組成物は使用に適合する。
【0049】 実施例5 (薄層抗反射コーティングの第2層を有する完全充填のビアホールまたはコンタ
クト充填物質) 薄層、工業標準の抗反射コーティング(DUV30−6ARC(登録商標)、
ミズーリ州ローラのブレワーサイエンス会社から入手可能で、製造業者の仕様に
従って使用した場合平面シリコン上に厚さ約600オングストロームングの膜を
与える)を、ビアホールの充填物質の上に適用して実施例4の工程が繰返された
。DUV30−6が、硬化したビアホール充填物質上にスピン速度400rpm で
5秒間動的分配され、次に20,000rpm /秒の加速度で、仕上げスピン速度
3000rpm まで加速され、そのスピン速度で30秒間維持された。
【0050】 その後、膜はコンタクトホットプレートで、100℃で30秒間プリベークさ
れ、引続きコンタクトホットプレートで、175℃で60秒間仕上げベークされ
た。その後、ウエーハを、ホールの充填組成物の状況を検査するためのSEM分
析(50,000倍)のために切断した(参照:図12)。充填物質は要求通り
、ホールを完全に充填していた。ホールの上端の膜厚は150nmで、ホールの
端から約350nm離れた位置の膜厚は150nmであった。凹凸の高さMは3
1nmであった。ホールの端における充填の深さとホールの中心における充填の
深さとの差は元のホールの高さの3.1%であった。ホールから350nm離れ
た位置の膜厚は、ホールの端の厚さと同じであり、膜に対する要求の全てに合致
していた。
【0051】 実施例6 (ビアホールまたはコンタクトへの部分充填の適用) 実施例3で製造された組成物が、シリコンウエーハの上にパターン化された、
深さ1μm、直径0.35μmのホールを有する酸化物膜の上にコートされた。
組成物が基板上にスピン速度400rpm で5秒間動的分配によりコートされ、引
続き20,000rpm /秒の加速度で、仕上げスピン速度1500rpまで加速さ
れ、そのスピン速度で30秒間維持された。その後、膜はコンタクトホットプレ
ートモードで、160℃で60秒間プリベークされ、引続きコンタクトホットプ
レートで、215℃で60秒間仕上げベークされた。ウエーハはホールの充填組
成物の状況をSEM分析(50,000倍)のために切断された(参照:図13
)。充填物質は535nmまでホールを充填し、ホールの上端の膜厚は38nm
で、ホールの端から約350nm離れた位置の膜厚は59nmであった。凹凸の
高さMは129nmであった。
【0052】 ビアホールまたはコンタクトの部分充填の適用では、充填物質はホールの深さ
の35%〜65%の間を充填すべきである。この実施例では、ホールは53%ま
で充填された。ホールの端とホールの中心の間の充填水準の差は12.9%であ
った。ホールの端における充填組成物の膜厚は、ホールから350nm離れた位
置の厚さの64.4%であった。かくして、この組成物は仕様に合致した。
【0053】 実施例7 (先行技術のBARCによるビアホールまたはコンタクトへの完全充填の適用) 先行技術のBARC(DUV30−16)が、先行技術の組成物の特性を示す
ために用いられた。DUV30−16は、2枚のシリコンウエーハの上にスピン
速度400rpm で5秒間動的分配され、引続き20,000rpm /秒に加速され
、仕上げスピン速度1500rpm まで加速し、そのスピン速度で30秒間維持さ
れた。2枚のウエーハはコンタクトホットプレートモードで、100℃で30秒
間プリベークされた。ウエーハ上の膜1と2の厚さは、それぞれ1710オング
ストロームと1758オングストロームであった。プリベークの熱安定性試験が
ウエーハ1について行なわれた。ポスト−ストリップの厚さは1484オングス
トロングであった。膜はプリベーク後は、事実上不溶性であり、かなりの架橋が
起きたことを示している。
【0054】 その後、ウエーハ2はコンタクトホットプレートモードで、175℃で60秒
間ベークされた。得られた膜の厚さは1605オングストロームで、減少量は1
53オングストロームであり、膜の収縮率は8.7%であった。その後、ウエー
ハ2は仕上げベーク膜の耐溶媒試験に供された。ウエーハ2のストリップ後の厚
さは1610オングストロングで、仕上げベーク後の増加量が5オングストロー
ム(すなわち収縮率−0.31%)であった。かくして、先行技術のBARCは
、仕上げベークの耐溶媒試験と膜収縮試験に合格した。しかし、先行技術のBA
RCは、プリベーク後に溶媒によって、充填組成物の13.2%が除去されただ
けであり、プリベーク安定性試験に不合格であり、少なくとも約70%除去とい
う最低要件以下であった。
【0055】 DUV30−16は、シリコンウエーハの上にパターン化された、深さ1μm
、直径0.35μmのホールを有する酸化物膜の上にコートされた。組成物は基
板上にスピン速度400rpm で5秒間動的分配によりコートされ、引続き20,
000rpm /秒の加速度で、仕上げスピン速度1500rpm まで加速され、その
スピン速度で30秒間維持された。その後、膜はコンタクトホットプレートモー
ドで、100℃で30秒間プリベークされ、引続きコンタクトホットプレートで
、175℃で60秒間仕上げベークされた。ウエーハはホールの充填組成物の状
況のSEM分析(60,000倍)のために切断された(参照:図14)。充填
物質はホールを完全に充填せず、908nmの充填高さであった。ホール上端の
膜厚は93nmで、ホールの端から約350nm離れた位置の膜厚は157nm
であった。凹凸の高さMは220nmであった。
【0056】 かくして、充填物質はホールの深さの93%までホールを充填しただけであり
、ビアホールまたはコンタクトの完全充填に要求される、少なくとも約95%よ
りは少なかった。また、ホールの端とホールの中心との間の充填水準の差(すな
わち、凹凸の高さM)は、元のホールの深さの約15%以下であるべきである。
この場合、差は22%であり、許容できる凹凸の高さMの15%より大きかった
。ホールの端の充填組成物の膜厚は、ホールの直径にほぼ等しいホールの端から
の距離における膜厚の少なくとも約40%であるべきである。この実施例におい
て、ホールの端の膜厚はホールの端から一つのホールの直径分だけ離れた(すな
わち、350nm)位置の厚さの59.5%であった。かくして、この組成物は
この後者の仕様に合致した。 要するに、膜は、プリベーク工程において、実質的に架橋し、完全充填への適
用のための完全充填要件を達成せずに、結果として最大許容高さを超える凹凸の
高さMをもたらした。
【0057】 実施例8 (先行技術のBARCのビアホールまたはコンタクトの完全充填物質への適用) 先行技術のBARC(EXP97053、ブレワーサイエンス会社から入手可
能)が、先行技術の組成物の特性を示すために用いられた。EXP97053が
、2枚のシリコンウエーハにスピン速度400rpm で5秒間動的分配され、引続
き20,000rpm /秒の加速度で、仕上げスピン速度2500rpm まで加速さ
れ、そのスピン速度で30秒間維持された。2枚のウエーハはコンタクトホット
プレートモードで、100℃で30秒間プリベークされた。ウエーハ上の膜1と
2の厚さは、それぞれ2281オングストロームと2272オングストロームで
あった。プリベークの熱安定性試験がウエーハ1について行なわれた。ストリッ
プ後の厚さは138オングストロームであった。かくして、膜はプリベーク後に
、ほとんど溶解し、架橋が少量生じたことを示している。
【0058】 その後、ウエーハ2はコンタクトホットプレートモードで、175℃で60秒
間仕上げベークされた。得られた膜の厚さは1888オングストロームで、減少
量は384オングストロームであり、膜の収縮率は16.9%であった。その後
、ウエーハ2は仕上げベーク膜の耐溶媒試験に供された。ウエーハ2のストリッ
プ後の厚さは1877オングストローム、仕上げベーク後の損失は11オングス
トローム(すなわち収縮率0.6%)であった。かくして、先行技術のBARC
は仕上げベークの耐溶媒試験とプリベーク熱安定試験に合格した。しかし、先行
技術のBARCは、仕上げベーク中の膜厚が16.9%まで減少したので、膜収
縮試験は不合格であった。
【0059】 EXP97053は、シリコンウエーハの上にパターン化された、深さ1μm
、直径0.35μmのホールを有する酸化物膜の上にコートされた。組成物は基
板上にスピン速度400rpm で5秒間動的分配によりコートされ、引続き20,
000rpm /秒の加速度で、仕上げスピン速度2500rpm まで加速され、その
スピン速度で30秒間維持された。その後、膜はコンタクトホットプレートモー
ドで、100℃で30秒間プリベークされ、引続きコンタクトホットプレートで
、175℃で60秒間仕上げベークされた。ウエーハはホールの充填組成物の状
況のSEM分析(50,000倍)のために切断された(参照:図15)。充填
物質はホールを完全に充填せず、745nmの充填高さに過ぎなかった。ホール
上端の膜厚は102nmで、ホールの端から約350nm離れた位置の膜厚は1
24nmであった。凹凸の高さMは412nmであった。
【0060】 充填物質はホールの深さの74.5%までホールを充填しただけであり、完全
ビアまたはコンタクトホールへの充填に要求される、少なくとも約95%よりは
少なかった。ホールの端とホールの中心との間の充填水準の差は41.2%であ
り、許容できる凹凸の高さMの15%より大きかった。 ホールの端の充填組成物の膜厚は、ホールの端からホールの直径にほぼ等しい
距離(すなわち、350nm)の位置における膜厚の82.3%であった。かく
して、この組成物は後者の仕様に合致した。 要するに、この膜は完全充填への適用のための完全充填要件の全てを達成でき
なかった。むしろ、この膜はプリベークと仕上げベークの間の収縮が大きく、大
きな凹凸の高さMを生じ、ホールを完全充填することが不可能である。
【0061】 実施例9 (先行技術のBARCによるビアホールまたはコンタクトの部分充填用充填物質
への適用) 先行技術のBARC(EXP97053、フィルムの厚さが約800オングス
トロームになるように調整された)が、先行技術の組成物の特性を示すために用
いられた。EXP97053は2枚のシリコンウエーハにスピン速度400rpm
で5秒間動的分配され、引続き20,000rpm /秒の加速度で、仕上げスピン
速度2500rpm まで加速し、そのスピン速度で60秒間維持された。2枚のウ
エーハはコンタクトホットプレート様式で、100℃で30秒間プリベークされ
た。ウエーハ上の膜1と2の厚さはそれぞれ799オングストロームと805オ
ングストロームであった。プリベークの熱安定性試験がウエーハ1について行な
われた。ストリップ後の厚さは345オングストロームであった。膜はプリベー
ク後は、部分溶解し、少量の架橋が56.8%のストリッピングで生じたことを
示している。
【0062】 その後、ウエーハ2はコンタクトホットプレート様式で、175℃で60秒間
仕上げベークされた。得られた膜の厚さは662オングストロームで、減少量は
143オングストロームであり、膜の収縮率は17.8%であった。ウエーハ2
は仕上げベークフィルムの耐溶媒試験に供された。ウエーハ2のストリップ後の
厚さは657オングストローム、仕上げベーク後の損失は5オングストローム(
すなわち収縮率0.7%)であった。かくして、先行技術のBARCは仕上げベ
ークの耐溶媒試験に合格した。しかし、先行技術のBARCは仕上げベーク中の
膜厚が17.8%まで減少したので、膜収縮試験は不合格であった。また先行技
術のBARCは、充填組成物の56.8%だけが除去されたに過ぎず、プリベー
ク熱安定性試験に不合格であった。
【0063】 EXP97053はシリコンウエーハの上にパターン化された、深さ1μm、
直径0.35μmのホールを有する酸化物膜の上にコートされた。組成物は基板
上にスピン速度400rpm で5秒間動的分配によりコートされ、引続き20,0
00rpm /秒の加速度で、仕上げスピン速度2500rpm まで加速され、そのス
ピン速度で30秒間維持された。その後、膜はコンタクトホットプレートモード
で、100℃で30秒間プリベークされ、引続きコンタクトホットプレートで、
175℃で60秒間仕上げベークされた。ウエーハはホールの充填組成物の状況
のSEM分析(50,000倍)のために切断された(参照:図16)。充填物
質はホールの426nmまでを充填し、ホールの上端の膜厚は14nmで、ホー
ルの端から約350nm離れた位置の膜厚は32nmであった。凹凸の高さMは
257nmであった。
【0064】 部分充填への適用において、物質はホールの35%〜65%を充填すべきであ
る。この実施例において、充填物質はホールの42.6%まで充填された。ホー
ルの端とホールの中心との間の充填水準の差は25.7%であり、許容できる凹
凸の高さのMの15%より大きい。ホールの端の充填組成物の膜厚は、ホールの
直径にほぼ等しいホールの端からの距離(すなわち、350nm)における膜厚
の43.8%であり、この要求に合致する。 要するに、この組成物は、意味ある架橋と、プリベークと仕上げベークの間の
収縮が大きく(大きな凹凸につながる)、最低要件に合致しなかった。
【図面の簡単な説明】
【図1】 コンタクトまたはビアホール充填物質として、従来技術の部分的に
平坦化する底部無反射コーティング(BARC)を用いた部分充填工程を表した
図であり、図1Aは開始時の基板構造を表しており、図1Bは誘電層にフォトレ
ジストを適用して、露光を行い成長させた後、コンタクトまたはビアホールをエ
ッチングした後の図1Aの構造を表しており、図1Cは従来技術のBARCを構
造に適用して硬化させた後の図1Bの構造を表しており、図1Dはフォトレジス
トを適用して、露光を行い成長させた後の図1Cの構造を表しており、図1Eは
トレンチパターンをエッチングした後の図1Dの構造を表しており、図1Fは構
造からフォトレジストおよび充填物質を除去した後の図1Eの構造を表しており
、図1Gはバリア層を除去した後の図1Fの構造を表しており、図1Hはコンタ
クトまたはビアホール内にメタルをデポジットした後の図1Gの構造を表してお
り、図1Iは、図1A〜図1Hに示した工程により形成される最終的なダマシン
構造を表している。
【図2】 コンタクトまたはビアホールとして従来技術の平坦化するBARC
を用いた完全充填工程を表した図であり、図2Aは開始時の基板構造を表してお
り、図2Bは誘電層にフォトレジストを適用して、露光を行い成長させた後、コ
ンタクトまたはビアホールをエッチングした後の図2Aの構造を表しており、図
2Cは従来技術のBARCを構造に適用して硬化させた後の図2Bの構造を表し
ており、図2Dはフォトレジストを適用して、露光を行い成長させた後の図2C
の構造を表しており、図2Eはトレンチパターンをエッチングした後の図2Dの
構造を表しており、図2Fは構造からフォトレジストおよび充填物質を除去した
後の図2Eの構造を表しており、図2Gはバリア層を除去した後の図2Fの構造
を表しており、図2Hはコンタクトまたはビアホール内にメタルをデポジットし
た後の図2Gの構造を表しており、図2Iは、図2A〜図2Hに示した工程によ
り形成される最終的なダマシン構造を表している。
【図3】 コンタクトまたはビアホールの充填物質として従来技術のコンフォ
ーマル型のBARCを用いた充填工程を表した図であり、図3Aは開始時の基板
構造を表しており、図3Bは誘電層にフォトレジストを適用して、露光を行い成
長させた後、コンタクトまたはビアホールをエッチングした後の図3Aの構造を
表しており、図3Cは従来技術のコンフォーマルBARCを構造に適用して硬化
させた後の図3Bの構造を表しており、図3Dはフォトレジストを適用して、露
光を行い成長させた後の図3Cの構造を表しており、図3Eはトレンチパターン
をエッチングした後の図3Dの構造を表しており、図3Fは構造からフォトレジ
ストおよび充填物質を除去した後の図3Eの構造を表しており、図3Gはバリア
層の残りを除去した後の図3Fの構造を表しており、図3Hはコンタクトまたは
ビアホール内にメタルをデポジットした後の図3Gの構造を表しており、図3I
は、図3A〜図3Hに示した工程により形成される最終的なダマシン構造を表し
ている。
【図4】 図4は、本発明の充填物質を用いた完全充填工程を表した図であり
、図4Aは開始時の基板構造を表しており、図4Bは誘電層にフォトレジストを
適用して、露光を行い成長させた後、コンタクトまたはビアホールをエッチング
した後の図4Aの構造を表しており、図4Cは本発明の充填物質を構造に適用し
て硬化させた後の図4Bの構造を表しており、図4Dはフォトレジストを適用し
て、露光を行い成長させた後の図4Cの構造を表しており、図4Eはトレンチパ
ターンをエッチングした後の図4Dの構造を表しており、図4Fは構造からフォ
トレジストおよび充填物質を除去した後の図4Eの構造を表しており、図4Gは
バリア層を除去した後の図4Fの構造を表しており、図4Hはコンタクトまたは
ビアホール内にメタルをデポジットした後の図4Gの構造を表しており、図4I
は、図4A〜図4Hに示した工程により形成される最終的なダマシン構造を表し
ている。
【図5】 本発明の充填物質を用いた部分充填工程を表した図であり、図5A
は開始時の基板構造を表しており、図5Bは誘電層にフォトレジストを適用して
、露光を行い、成長させた後、コンタクトまたはビアホールをエッチングした後
の図5Aの構造を表しており、図5Cは本発明の充填物質を構造に適用して硬化
させた後の図5Bの構造を表しており、図5Dはフォトレジストを適用して、露
光を行い成長させた後の図5Cの構造を表しており、図5Eはトレンチパターン
をエッチングした後の図5Dの構造を表しており、図5Fは構造からフォトレジ
ストおよび充填物質を除去した後の図5Eの構造を表しており、図5Gはバリア
層を除去した後の図5Fの構造を表しており、図5Hはコンタクトまたはビアホ
ール内にメタルをデポジットした後の図5Gの構造を表しており、図5Iは、図
5A〜図5Hに示した工程により形成される最終的なダマシン構造を表している
【図6】 コンタクトまたはビアホールに本発明の充填物質を適用した後、コ
ンタクトまたはビアホール上にBARC薄膜を適用する完全充填工程を表した図
であり、図6Aは開始時の基板構造を表しており、図6Bは誘電層にフォトレジ
ストを適用して、露光を行い成長させた後、コンタクトまたはビアホールをエッ
チングした後の図6Aの構造を表しており、図6Cは本発明の充填物質を構造に
適用し、コンタクトまたはビアホールを完全に充填して、該充填物質を硬化させ
た後、硬化した充填物質にBARC薄膜を適用して、該薄膜を硬化させた後の図
6Bの構造を表しており、図6Dはフォトレジストを適用して、露光を行い成長
させた後の図6Cの構造を表しており、図6Eはトレンチパターンをエッチング
した後の図6Dの構造を表しており、図6Fは構造からフォトレジストおよび充
填材料を除去した後の図6Eの構造を表しており、図6Gはバリア層を除去した
後の図6Fの構造を表しており、図6Hはコンタクトまたはビアホール内にメタ
ルをデポジットした後の図6Gの構造を表しており、図6Iは、図6A〜図6H
に示した工程により形成される最終的なダマシン構造を表している。
【図7】 コンタクトまたはビアホール内に従来技術の充填組成物を用いたデ
ュアルダマシン工程でのプレカーサー構造の凹凸の高さを表した図である。
【図8】 コンタクトまたはビアホール内に本発明の充填組成物を用いたデュ
アルダマシン工程でのプレカーサー構造の凹凸の高さを表した図である。
【図9】 デュアルダマシン工程のプレカーサー構造のコンタクトまたはビア
ホールを囲む面に従来技術の充填組成物を適用して形成した膜の厚さを表した図
である。
【図10】デュアルダマシン工程のプレカーサー構造のコンタクトまたはビア
ホールを囲む面に本発明の充填組成物を適用して形成した膜の厚さを表した図で
ある。
【図11】 本発明の充填物質をビアホールに適用して、硬化させた後の様子
を表したSEM写真(50,000倍)である。
【図12】 本発明の充填物質をビアホールに適用して、硬化させた後、該物
質の上部に無反射コーティング薄膜を適用して、該膜を硬化させた後の様子を表
したSEM写真(50,000倍)である。
【図13】 ビアホールの部分充填工程における本発明の充填組成物の硬化後
の様子を表したSEM写真である(50,000倍)。
【図14】 ビアホール内を従来技術のBARCで充填して、硬化させた後の
様子を表したSEM写真である(60,000倍)。
【図15】 ビアホール内を従来技術の別のBARCで充填して、硬化させた
後の様子を表したSEM写真である(50,000倍)。
【図16】 ビアホール内を従来技術のBARCで部分的に充填して、硬化さ
せた後の様子を表したSEM写真である(50,000倍)。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,BZ,C A,CH,CN,CR,CU,CZ,DE,DK,DM ,DZ,EE,ES,FI,GB,GD,GE,GH, GM,HR,HU,ID,IL,IN,IS,JP,K E,KG,KP,KR,KZ,LC,LK,LR,LS ,LT,LU,LV,MA,MD,MG,MK,MN, MW,MX,MZ,NO,NZ,PL,PT,RO,R U,SD,SE,SG,SI,SK,SL,TJ,TM ,TR,TT,TZ,UA,UG,UZ,VN,YU, ZA,ZW Fターム(参考) 5F004 DB23 EA25 EB01 EB03 FA01 5F033 HH08 HH11 HH19 JJ01 JJ08 JJ11 JJ19 KK08 KK11 KK19 MM01 MM02 MM12 MM13 NN06 NN07 QQ04 QQ09 QQ12 QQ19 QQ37 QQ48 QQ74 QQ75 QQ82 RR03 RR04 RR06 RR11 SS22 WW00 WW01 WW02 WW03 XX01

Claims (47)

    【特許請求の範囲】
  1. 【請求項1】 エッチング工程においてベース材料を保護するために、ベース材料に形成され
    たコンタクトまたはビアホールのコーティング用充填組成物において、プリベー
    ク熱安定性試験における、ベース材料からの除去が少なくとも約70%である該
    組成物;および膜収縮試験における、収縮率が約15%未満である該組成物を含
    む改良点を有する、ポリマーバインダーを含む多量の固体成分と、該固体成分の
    ための溶媒系を含有する組成物。
  2. 【請求項2】 前記溶媒系の沸点が約160℃以下である請求項1の組成物。
  3. 【請求項3】 前記溶媒系が約85℃より高い引火点を有する請求項1の組成物。
  4. 【請求項4】 前記ポリマーバインダーが約80,000以下の分子量である請求項1の組成
    物。
  5. 【請求項5】 前記ポリマーバインダーがポリアリレートを含む請求項1の組成物。
  6. 【請求項6】 前記溶媒系が、アルコール類、エーテル類、グリコールエーテル類、アミド類
    、エステル類およびそれらの混合物からなる群から選ばれる溶媒を含む請求項1
    の組成物。
  7. 【請求項7】 前記溶媒がPGMEである請求項6の組成物。
  8. 【請求項8】 前記組成物が架橋剤を含む請求項1の組成物。
  9. 【請求項9】 前記架橋剤が、アミノプラスト類、エポキシド類、イソシアネート類、アクリ
    ル類およびそれらの混合物からなる群から選ばれる請求項8の組成物。
  10. 【請求項10】 前記ポリマーバインダーが架橋基を含む請求項1の組成物。
  11. 【請求項11】 前記組成物の架橋温度が約150〜220℃からである請求項1の組成物。
  12. 【請求項12】 前記固体成分が、混合されたときに、約200℃以下の融点を有する請求項1
    の組成物。
  13. 【請求項13】 前記組成物と前記ベース材料は各々のエッチング速度を有し、該組成物のエッ
    チング速度は、該ベース材料のエッチング速度とほぼ同程度である請求項1の組
    成物。
  14. 【請求項14】 前記組成物がさらに光吸収染料を含む請求項1の組成物。
  15. 【請求項15】 前記染料が前記ポリマーバインダーに結合されている請求項14の組成物。
  16. 【請求項16】 前記組成物がさらに湿潤剤を含む請求項1の組成物。
  17. 【請求項17】 前記湿潤剤がフッ素系界面活性剤である請求項16の組成物。
  18. 【請求項18】 基板に形成され、底と側壁を有するコンタクトまたはビアホールへ、エッチン
    グ工程において基板を保護するのに有用な前記充填組成物を適用する方法におい
    て、多量の請求項1の充填組成物を供給し、そして該組成物を該底および側壁の
    少なくとも一部に適用する工程からなる該方法。
  19. 【請求項19】 前記組成物が架橋温度で架橋され、さらに、少なくとも一部の組成物がコンタ
    クトまたはビアホールにフローするように該組成物を、該組成物の架橋温度より
    低い温度に加熱する工程を含む請求項18の方法。
  20. 【請求項20】 前記加熱工程は、前記組成物を約120℃より低い温度に加熱することを含む
    請求項19の方法。
  21. 【請求項21】 前記リフロー加熱工程の後に、さらに前記組成物を少なくとも架橋温度程度に
    加熱することによって該組成物を架橋する工程を含む請求項19の方法。
  22. 【請求項22】 前記ホールが深さを有し、かつコンタクトまたはビアホールの中の硬化した充
    填組成物の高さがホールの深さの少なくとも約50%である請求項21の方法。
  23. 【請求項23】 前記ホールが深さを有し、かつ硬化した充填組成物の凹凸の高さが、コンタク
    トまたはビアホールの深さの約10%より小さい請求項21の方法。
  24. 【請求項24】 前記ホールが直径と、開口部を規定する上部の環状端を有し、前記基板が該環
    状端に隣接する面を与え、前記適用工程が、ある量の前記組成物を該基板に接触
    させて、膜を形成し、該膜は、該環状端からホールの直径とほぼ同程度離れた位
    置の厚さTと、ホールの端に隣接する厚さtを有し、該硬化後のtがTの少なく
    とも約40%である請求項21の方法。
  25. 【請求項25】 前記適用工程が、前記組成物を基板の表面と、コンタクトまたはビアホールの
    底と側壁にスピンコートすることを含む請求項18の方法。
  26. 【請求項26】 前記溶媒系が約85℃より高い引火点を有する請求項18の方法。
  27. 【請求項27】 前記ポリマーバインダーが約80,000未満の分子量を有する請求項18の
    方法。
  28. 【請求項28】 前記ポリマーバインダーがポリアクリレートからなる請求項18の方法。
  29. 【請求項29】 前記溶媒系が、アルコール類、エーテル類、グリコールエーテル類、アミド類
    、エステル類、ケトン類およびそれらの混合物からなる群から選ばれる溶媒を含
    む請求項18の方法。
  30. 【請求項30】 前記溶媒がPGMEである請求項29の方法。
  31. 【請求項31】 前記組成物がさらに架橋剤を含む請求項18の方法。
  32. 【請求項32】 前記ポリマーバインダーが架橋基を含む請求項18の方法。
  33. 【請求項33】 前記組成物の架橋温度が約150〜220℃からである請求項31の方法。
  34. 【請求項34】 前記固体成分が、混合されたときに、約200℃未満の融点を有する請求項1
    8の方法。
  35. 【請求項35】 前記組成物と前記ベース材料は各々のエッチング速度を有し、該組成物のエッ
    チング速度は、該ベース材料のエッチング速度とほぼ同程度である請求項18の
    方法。
  36. 【請求項36】 ポリマーバインダーを含む多量の固体成分と、該固体成分のための溶媒系から
    なる主組成物を供給し;前記プリベーク熱安定性試験中ベース材料から除去され
    た該組成物の量を測定するためのプリベーク熱安定性試験に、該組成物を提供し
    ;および前記膜収縮試験中に該組成物の収縮量を測定するための膜収縮試験に、
    該組成物を提供することからなる充填組成物のエッチング工程において、ベース
    材料に形成されたコンタクトまたはビアホールを保護するのに適するか否かを決
    定する方法。
  37. 【請求項37】 誘電体物質は、その中に形成され、底壁と側壁によって規定されたホールを有
    し、かつ該ホールはホール深さを与え;およびある量の硬化した充填組成物はホ
    ールの中で、底壁と側壁の表面の少なくとも一部に接触し、該組成物は凹凸を形
    成し、該凹凸の高さMはホールの深さの約15%より小さいことからなる、デュ
    アル・ダマシンパターン化プロセスの途中で形成された前駆体構造。
  38. 【請求項38】 前記ホールが直径と開口部を規定する上部環状端を有し、前記誘電体物質は該
    環状端に隣接する表面を提供し、前記充填組成物の少なくとも一部が該誘電体物
    質表面に膜の形状で適用され、該膜は、該環状端からホールの直径とほぼ同等の
    距離の位置における厚さTと、ホールの端に隣接する厚さtを有し、tは少なく
    ともTの約40%である請求項37の構造。
  39. 【請求項39】 前記充填組成物がホールの深さの少なくとも約50%を充填する請求項37の
    構造。
  40. 【請求項40】 前記充填組成物がホールの深さの少なくとも約95%を充填する請求項39の構
    造。
  41. 【請求項41】 前記充填組成物がホールの深さの少なくとも約50%を充填する請求項38の構
    造。
  42. 【請求項42】 前記充填組成物がホールの深さの少なくとも約95%を充填する請求項41の
    構造。
  43. 【請求項43】 前記硬化した充填組成物の少なくとも一部に適用された抗反射コーティングを
    さらに含む請求項37の構造。
  44. 【請求項44】 誘電体物質はその中に形成されたホールを有し、該ホールは直径と、底壁と側
    壁で規定され、前記側壁は開口部を規定する上部環状端を有し、該誘電体物質は
    該環状端に隣接する表面を提供する;およびある量の硬化した充填組成物はホー
    ルの中、底壁と側壁の表面の少なくとも一部および誘電体物質の表面に膜の形状
    で接触しており、該膜は、該環状端からホールの直径とほぼ同等の距離の位置に
    おける厚さTと、ホールの端に隣接する厚さtを有し、tは少なくともTの約4
    0%であることからなるデュアル・ダマシンパターン化プロセスの途中で形成さ
    れた前駆体構造。
  45. 【請求項45】 前記組成物がホールの深さの少なくとも約50%を充填する請求項44の構造
  46. 【請求項46】 前記組成物がホールの深さの少なくとも約95%を充填する請求項45の構造
  47. 【請求項47】 前記硬化した充填組成物の少なくとも一部に適用された反射防止層をさらに含
    む請求項44の構造。
JP2001519478A 1999-08-26 2000-08-17 デュアル・ダマシンプロセス用の改良された充填物質 Expired - Lifetime JP5079959B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US38378599A 1999-08-26 1999-08-26
US09/383,785 1999-08-26
PCT/US2000/022839 WO2001015211A1 (en) 1999-08-26 2000-08-17 Improved fill material for dual damascene processes

Publications (3)

Publication Number Publication Date
JP2003508894A true JP2003508894A (ja) 2003-03-04
JP2003508894A5 JP2003508894A5 (ja) 2011-07-07
JP5079959B2 JP5079959B2 (ja) 2012-11-21

Family

ID=23514719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001519478A Expired - Lifetime JP5079959B2 (ja) 1999-08-26 2000-08-17 デュアル・ダマシンプロセス用の改良された充填物質

Country Status (8)

Country Link
US (6) US20010056144A1 (ja)
EP (1) EP1212788B1 (ja)
JP (1) JP5079959B2 (ja)
KR (1) KR100708491B1 (ja)
CN (2) CN1658375B (ja)
AU (1) AU6790000A (ja)
TW (1) TWI290343B (ja)
WO (1) WO2001015211A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514187A (ja) * 2003-06-24 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路デバイス内の相互接続構造体

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874989B2 (ja) * 2000-03-21 2007-01-31 シャープ株式会社 パターンの形成方法
US6521542B1 (en) * 2000-06-14 2003-02-18 International Business Machines Corp. Method for forming dual damascene structure
US7054256B2 (en) * 2000-10-20 2006-05-30 Ochoa Optics Llc High capacity digital data storage by transmission of radiant energy through arrays of small diameter holes
JP3568158B2 (ja) * 2000-12-20 2004-09-22 東京応化工業株式会社 保護膜形成材料
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US6893684B2 (en) 2001-06-05 2005-05-17 Brewer Science Inc. Anti-reflective coating compositions for use with low k dielectric materials
US6670425B2 (en) * 2001-06-05 2003-12-30 Brewer Science, Inc. Anti-reflective coating of polymer with epoxide rings reacted with light attenuating compound and unreacted epoxide rings
JP2002373936A (ja) * 2001-06-14 2002-12-26 Nec Corp デュアルダマシン法による配線形成方法
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP2003136014A (ja) * 2001-11-02 2003-05-13 Nec Corp 塗布膜形成方法
US6548401B1 (en) * 2002-01-23 2003-04-15 Micron Technology, Inc. Semiconductor processing methods, and semiconductor constructions
DE10210673A1 (de) * 2002-03-12 2003-09-25 Creavis Tech & Innovation Gmbh Spritzgusskörper mit selbstreinigenden Eigenschaften und Verfahren zur Herstellung solcher Spritzgusskörper
JP2003309172A (ja) * 2002-04-17 2003-10-31 Nec Electronics Corp デュアルダマシンプロセスにおけるパターン形成方法
JP3516446B2 (ja) * 2002-04-26 2004-04-05 東京応化工業株式会社 ホトレジスト剥離方法
US6849293B2 (en) * 2002-05-02 2005-02-01 Institute Of Microelectronics Method to minimize iso-dense contact or via gap filling variation of polymeric materials in the spin coat process
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7005236B2 (en) * 2003-04-23 2006-02-28 Taiwan Semiconductor Manufacturing Company Maintaining photoresist planarity at hole edges
US7183224B2 (en) * 2003-07-30 2007-02-27 Hitachi Global Storage Technologies Netherlands B.V. Liftoff process for thin photoresist
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
KR101189397B1 (ko) * 2003-10-15 2012-10-11 브레우어 사이언스 인코포레이션 비아-퍼스트 듀얼 다마신 적용예에서 사용되는 현상제에 용해성인 물질 및 상기 물질 사용 방법
US7101798B2 (en) 2003-11-17 2006-09-05 Intel Corporation Method to modulate etch rate in SLAM
US7673197B2 (en) * 2003-11-20 2010-03-02 Practical Engineering Inc. Polymorphic automatic test systems and methods
US7275306B2 (en) * 2003-12-12 2007-10-02 Hitachi Global Storage Technologies Netherlands B.V. Damascene method for forming write coils of magnetic heads
US20070207406A1 (en) * 2004-04-29 2007-09-06 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US20050255410A1 (en) * 2004-04-29 2005-11-17 Guerrero Douglas J Anti-reflective coatings using vinyl ether crosslinkers
US7053004B2 (en) * 2004-05-14 2006-05-30 Sharp Kabushiki Kaisha Decreasing the residue of a silicon dioxide layer after trench etching
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8420435B2 (en) * 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US7189640B2 (en) * 2004-12-02 2007-03-13 United Microelectronics Corp. Method of forming damascene structures
US20060138599A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Semiconductor members having a halogenated polymeric coating and methods for their formation
US7754818B2 (en) * 2005-01-11 2010-07-13 Brewer Science Inc. Gap fill materials and bottom anti-reflective coatings comprising hyperbranched polymers
US7600527B2 (en) 2005-04-01 2009-10-13 Fike Corporation Reverse acting rupture disc with laser-defined electropolished line of weakness and method of forming the line of weakness
US8735016B2 (en) * 2005-05-12 2014-05-27 GM Global Technology Operations LLC Hydrophilic, electrically conductive fluid distribution plate for fuel cell
US20070082477A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Integrated circuit fabricating techniques employing sacrificial liners
US7914974B2 (en) 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
US7999174B2 (en) * 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8084684B2 (en) 2006-10-09 2011-12-27 Solexel, Inc. Three-dimensional thin-film solar cells
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US8293558B2 (en) * 2006-10-09 2012-10-23 Solexel, Inc. Method for releasing a thin-film substrate
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US20100304521A1 (en) * 2006-10-09 2010-12-02 Solexel, Inc. Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells
US8168465B2 (en) * 2008-11-13 2012-05-01 Solexel, Inc. Three-dimensional semiconductor template for making high efficiency thin-film solar cells
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement
US7482266B2 (en) * 2007-02-15 2009-01-27 United Microelectronics Corp. Method of forming composite opening and method of dual damascene process using the same
WO2009026240A1 (en) * 2007-08-17 2009-02-26 Solexel, Inc. Methods for liquid transfer coating of three-dimensional substrates
WO2009097436A2 (en) 2008-01-29 2009-08-06 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
US20100144080A1 (en) * 2008-06-02 2010-06-10 Solexel, Inc. Method and apparatus to transfer coat uneven surface
US8089135B2 (en) * 2008-07-30 2012-01-03 International Business Machine Corporation Back-end-of-line wiring structures with integrated passive elements and design structures for a radiofrequency integrated circuit
US8288195B2 (en) * 2008-11-13 2012-10-16 Solexel, Inc. Method for fabricating a three-dimensional thin-film semiconductor substrate from a template
MY160251A (en) * 2008-11-26 2017-02-28 Solexel Inc Truncated pyramid -structures for see-through solar cells
US9640396B2 (en) 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
JP2012515453A (ja) * 2009-01-15 2012-07-05 ソレクセル、インコーポレイテッド 多孔質シリコン電解エッチングシステム及び方法
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
MY162405A (en) * 2009-02-06 2017-06-15 Solexel Inc Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
US8828517B2 (en) 2009-03-23 2014-09-09 Solexel, Inc. Structure and method for improving solar cell efficiency and mechanical strength
WO2010120850A1 (en) * 2009-04-14 2010-10-21 Solexel, Inc. High efficiency epitaxial chemical vapor deposition (cvd) reactor
US9099584B2 (en) * 2009-04-24 2015-08-04 Solexel, Inc. Integrated three-dimensional and planar metallization structure for thin film solar cells
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
CN102460716B (zh) 2009-05-05 2015-03-25 速力斯公司 高生产率多孔半导体制造设备
US8445314B2 (en) * 2009-05-22 2013-05-21 Solexel, Inc. Method of creating reusable template for detachable thin film substrate
US8551866B2 (en) * 2009-05-29 2013-10-08 Solexel, Inc. Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
JP5426333B2 (ja) * 2009-11-24 2014-02-26 信越化学工業株式会社 中空の構造体製造方法
WO2011072153A2 (en) 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using three-dimensional semiconductor absorbers
US8241940B2 (en) 2010-02-12 2012-08-14 Solexel, Inc. Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
EP2580775A4 (en) 2010-06-09 2014-05-07 Solexel Inc METHOD AND SYSTEM FOR HIGH-PRODUCTIVITY THIN FILM DEPOSITION
MY158500A (en) 2010-08-05 2016-10-14 Solexel Inc Backplane reinforcement and interconnects for solar cells
EP2710639A4 (en) 2011-05-20 2015-11-25 Solexel Inc SELF-ACTIVATED FRONT SURFACE POLARIZATION FOR A SOLAR CELL
US9190285B1 (en) * 2014-05-06 2015-11-17 International Business Machines Corporation Rework and stripping of complex patterning layers using chemical mechanical polishing
US10340182B2 (en) 2015-11-30 2019-07-02 International Business Machines Corporation Enhanced via fill material and processing for dual damscene integration
US11008481B1 (en) * 2017-05-31 2021-05-18 Seagate Technology Llc Polymer brush reflow for directed self-assembly of block copolymer thin films
US10658521B2 (en) 2018-05-15 2020-05-19 International Business Machines Corporation Enabling residue free gap fill between nanosheets

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204638A (ja) * 1998-01-12 1999-07-30 Toshiba Corp 平坦化方法、パターン形成方法およびパターン加工方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4451597A (en) * 1982-11-15 1984-05-29 E. I. Du Pont De Nemours And Company High solids color coat containing alcohol soluble cellulose acetate butyrate
JPS6170720A (ja) 1984-09-14 1986-04-11 Hitachi Ltd パタ−ン形成方法
US4665007A (en) 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US4727100A (en) * 1986-08-15 1988-02-23 E. I. Du Pont De Nemours And Company Coating composition containing a reactive urethane component an acrylic fatty acid drying oil resin and a metallic alkylate
JPS63155044A (ja) 1986-12-19 1988-06-28 Fujitsu Ltd レジストパタ−ン形成方法
US4834799A (en) * 1987-10-27 1989-05-30 Videojet Systems International, Inc. Jet ink for vinyl substrate marking
JPH01225318A (ja) 1988-03-04 1989-09-08 Matsushita Electric Works Ltd レジスト層の形成方法
US4981891A (en) * 1988-11-09 1991-01-01 Armstrong World Industries, Inc. Static dissipative composition
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
JPH0543780A (ja) 1991-08-09 1993-02-23 Daicel Huels Ltd ポリオクテナマ−樹脂組成物および彫塑材
JPH05107767A (ja) 1991-10-17 1993-04-30 Tosoh Corp 段差基板用塗布溶液
KR970004447B1 (ko) * 1993-09-08 1997-03-27 삼성전자 주식회사 반사방지막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US5445850A (en) * 1994-02-18 1995-08-29 Ppg Industries, Inc. Aminoplast cured acid etch resistant coating with good durability
JP2728025B2 (ja) 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
DE69734947T2 (de) 1996-02-29 2006-08-24 Tokyo Ohka Kogyo Co., Ltd., Kawasaki Verfahren zur Herstellung von mehrschichtigen Leiterplatten
US5886102A (en) * 1996-06-11 1999-03-23 Shipley Company, L.L.C. Antireflective coating compositions
JP3607424B2 (ja) 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
EP0849796A3 (en) * 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
JP3854367B2 (ja) 1997-06-04 2006-12-06 Azエレクトロニックマテリアルズ株式会社 光吸収性ポリマー、光吸収膜形成性組成物及び光吸収膜とそれを用いた反射防止膜
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6054254A (en) * 1997-07-03 2000-04-25 Kabushiki Kaisha Toshiba Composition for underlying film and method of forming a pattern using the film
US5891799A (en) 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US5989623A (en) 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US5962195A (en) 1997-09-10 1999-10-05 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating
EP0908945A3 (en) * 1997-09-29 2000-09-27 Siemens Aktiengesellschaft Dual damascene with self aligned via interconnects
US6156479A (en) * 1997-09-30 2000-12-05 Brewer Science, Inc. Thermosetting anti-refective coatings
US5877075A (en) 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US5882996A (en) 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US5935760A (en) * 1997-10-20 1999-08-10 Brewer Science Inc. Thermosetting polyester anti-reflective coatings for multilayer photoresist processes
JP3309783B2 (ja) 1997-10-31 2002-07-29 日本電気株式会社 半導体装置の製造方法
US5859136A (en) * 1997-11-03 1999-01-12 E. I. Du Pont De Nemours And Company Coating composition containing an amine functional dispersed polymer and an isocyanate curing agent
JP3183238B2 (ja) 1997-11-27 2001-07-09 日本電気株式会社 半導体装置の製造方法
US6229174B1 (en) * 1997-12-08 2001-05-08 Micron Technology, Inc. Contact structure for memory device
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6100190A (en) 1998-02-19 2000-08-08 Rohm Co., Ltd. Method of fabricating semiconductor device, and semiconductor device
US6103456A (en) 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6204166B1 (en) 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6649515B2 (en) * 1998-09-30 2003-11-18 Intel Corporation Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
US6316165B1 (en) * 1999-03-08 2001-11-13 Shipley Company, L.L.C. Planarizing antireflective coating compositions
US6117781A (en) 1999-04-22 2000-09-12 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene processing
US6329118B1 (en) 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
US6461717B1 (en) 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204638A (ja) * 1998-01-12 1999-07-30 Toshiba Corp 平坦化方法、パターン形成方法およびパターン加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514187A (ja) * 2003-06-24 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路デバイス内の相互接続構造体
JP4763600B2 (ja) * 2003-06-24 2011-08-31 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法

Also Published As

Publication number Publication date
CN1196180C (zh) 2005-04-06
US20020041953A1 (en) 2002-04-11
US20040147108A1 (en) 2004-07-29
US20010056144A1 (en) 2001-12-27
US20020016057A1 (en) 2002-02-07
WO2001015211A1 (en) 2001-03-01
JP5079959B2 (ja) 2012-11-21
US20020183426A1 (en) 2002-12-05
US6391472B1 (en) 2002-05-21
AU6790000A (en) 2001-03-19
KR100708491B1 (ko) 2007-04-16
CN1658375B (zh) 2011-03-30
CN1658375A (zh) 2005-08-24
EP1212788B1 (en) 2014-06-11
US20030148601A1 (en) 2003-08-07
TWI290343B (en) 2007-11-21
US7026237B2 (en) 2006-04-11
CN1376306A (zh) 2002-10-23
KR20020059378A (ko) 2002-07-12
EP1212788A4 (en) 2008-04-16
EP1212788A1 (en) 2002-06-12

Similar Documents

Publication Publication Date Title
JP5079959B2 (ja) デュアル・ダマシンプロセス用の改良された充填物質
US7602066B2 (en) Method of filling structures for forming via-first dual damascene interconnects
USRE40920E1 (en) Anti-reflective coatings and dual damascene fill compositions comprising styrene-allyl alcohol copolymers
TWI435178B (zh) 用於微影方法之非共價可交聯材料
US7745540B2 (en) Gap fill materials and bottom anti-reflective coatings comprising hyperbranched polymers
KR20060126954A (ko) 비아-우선 듀얼 다마신 적용 예에서 사용되는 용해 가능한현상 물질 및 방법
US7998318B2 (en) Crosslinkable fill compositions for uniformly protecting via and contact holes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110118

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110525

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5079959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term