JP2012515453A - 多孔質シリコン電解エッチングシステム及び方法 - Google Patents

多孔質シリコン電解エッチングシステム及び方法 Download PDF

Info

Publication number
JP2012515453A
JP2012515453A JP2011546393A JP2011546393A JP2012515453A JP 2012515453 A JP2012515453 A JP 2012515453A JP 2011546393 A JP2011546393 A JP 2011546393A JP 2011546393 A JP2011546393 A JP 2011546393A JP 2012515453 A JP2012515453 A JP 2012515453A
Authority
JP
Japan
Prior art keywords
electrolyte
wafer
silicon wafer
silicon
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011546393A
Other languages
English (en)
Inventor
ダグ クラフツ
メハダード モスレイ
スブラマニアン タミルマニ
ジョー クラマー
ジョージ カミアン
ソマナス ナグ
Original Assignee
ソレクセル、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソレクセル、インコーポレイテッド filed Critical ソレクセル、インコーポレイテッド
Publication of JP2012515453A publication Critical patent/JP2012515453A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/32Anodisation of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

光電(PV)ソーラーセル装置アーキテクチュアの大量生産のための高生産性で且つ所有コストが低い製造装置を提供することが、本開示の目的である。気相原料シリコンを使用することによって、現存する技術と比較して、材料処理ステップ及び材料コストを低減することが、本開示のさらなる目的である。本開示は、気相基板成長プロセスに適合する犠牲基板ベース層の製造を教示する。多孔質シリコンが、本開示で犠牲層として使用される。さらに、本開示は、犠牲多孔質シリコンPVセル基板ベース層を製造する装置を提供する。

Description

本開示は、ソーラーセル及び製造方法に関する。より具体的には、本開示は大量多孔質シリコンプロセスに関する。
ソーラーセル産業では、既知の高効率技術は通常、広範囲で且つ高コストのプロセスステップを使用して製造される半導体グレードの単結晶シリコンウエハを使用する。
現在のところ、且つ予測可能な将来において、高コストの高品質バルク単結晶シリコン(c−Si)は、全ての競合する高効率c−Si技術がクリティカルな「グリッドパリティ」コスト閾値に到達することを妨げるコストバリアになるであろう。
現存する技術は、インゴットスライシング、機械的ラッピング、化学エッチング、及び化学的機械的研磨のような一連の高精度の減算的プロセスを使用して基板に処理される高価なCZ又はFZ単結晶シリコンインゴットから製造される半導体グレードの基板の供給に依存する。
半導体グレードのシリコン基板の本質的なコストは、高価な基板準備ステップと組み合わされた高程度のシリコンコストのために、競合するc−SiのPV技術がグリッドパリティコストに到達することを妨げ得る。
米国特許第5,348,618号明細書
したがって、光電(PV)ソーラーセル装置の大量生産のための高生産性で且つ所有コストが低い製造装置を提供することが、本開示の目的である。
本開示のPVソーラーセルアーキテクチュアは、現在の高効率セルの製造にて使用されるものよりもはるかに低コストで、原料シリコン材料の15%程度の少量を消費しながら、20%を超える最高クラスの効率をもたらし得る。
気相原料シリコンを使用することによって、現存する技術と比較して、材料処理ステップ及び材料コストを低減することが、本開示のさらなる目的である。
本開示は、開示されたプロセスを使用して、気相原料シリコンからPVセル基板を、100%に近い原料材料の利用率で実質的に仕上げられた形状に成長することによって、高効率及び低コストを達成する。
現時点で開示されている基板成長プロセスは、高効率の光トラップPN接合構造の形成を通して効率を向上し得る3次元に製造された基板又は2次元基板のその場形成を可能にする。
本開示は、気相基板成長プロセスに適合する犠牲基板ベース層の製造を教示する。多孔質シリコンが、本開示で犠牲層として使用される。
さらに、本開示は、非常にコスト効果的で且つ効率的な単結晶シリコンPVソーラーセルの製造で手助けとなり得る犠牲多孔質シリコンPVセル基板ベース層を製造する装置を提供する。
多孔質シリコンプロセスは、バルクシリコン表面の電気化学エッチングを使用して、制御された厚さの非常に多孔質のシリコン層、又は多孔質シリコン層システムと称される複数の多孔質シリコン層のスタックを製造する。膜の多孔性はシリコンに対するオープン孔の体積比を20%〜70%に制御し得て、且つ厚さは0.2μmから5μmを超えるように制御され得る。
電気化学反応は、金属仕上げ産業でしばしば「陽極酸化」と呼ばれるプロセスに類似している。基本的な反応は、図2及び図3に示されている。
多孔質シリコン層システムは、2つの主要な機能を提供し得る。1)多孔質シリコンは、前述の気相単結晶シリコンセル基板がその上に成長される犠牲ベースを提供する。及び、2)多孔質シリコンは、単結晶シリコンセル基板の成長後に、非常に選択的なエッチプロセス、制御された機械的プロセス、又は化学的及び機械的プロセスの組み合わせを使用して除去され、これが、そこから多孔質シリコン層が最初に形成されたバルクシリコンウエハからのセル基板のリリースをもたらす結果となる。
開示された主題のこれらの及びその他の効果、ならびに付加的な新規な特徴は、ここに提供された記述から明らかになるであろう。この要約の目的は、主題の包括的な記述であることではなく、むしろ主題の機能性のいくつかの短い概観を提供することである。ここに提供される他のシステム、方法、特徴、及び効果は、以下の図面及び詳細な記述の検討によって、当業者に明らかになるであろう。この記述に含まれる全てのそのような付加的なシステム、方法、特徴、及び効果が、特許請求項の範囲内にあることが意図される。
開示された主題の特徴、性質、及び効果は、以下に与えられている詳細な記述から、同様の参照番号が同様の特徴を示している図面とともに参照されると、より明らかになるであろう。
ベーステンプレート、多孔質シリコン層、及び基板構成のある実施形態の断面図を示す図である。 陽極酸化プロセスを示す図である。 陽極酸化プロセスを示す図である。 多孔質シリコン層又は多孔質シリコン層システムの写真を与える図である。 3D基板の写真を与える図である。 3D薄膜基板を生成するための例示的なプロセスを与える図である。 静止液浸タンクの実施形態の断面図を与える図である。 静止液浸タンクの実施形態の上面図を与える図である。 ウエハパレットの等大図を与える図である。 3つのウエハパレットの等大図を与える図である。 パレット化された液浸タンクの上面図を与える図である。 パレット化された液浸タンクの断面図を与える図である。 パレット化された液浸タンクの等大図を与える図である。 2つの電解チャンバの断面図を与える図である。 電解チャンバを例証するパレット化された液浸タンクの断面図を与える図である。 電解チャンバを例証するパレット化された液浸タンクの等大図を与える図である。 電解セル及びシリコンウエハの断面図を与える図である。
以下の記述は限定的な意味で取られるべきではなく、本開示の一般的な原理を記述する目的で行われている。本開示の範囲は、特許請求項を参照して決定されるべきである。本開示の例示的な実施形態は図面に描かれており、同様の数字が、様々な図面の同様の及び対応する構成要素を参照するために使用されている。
本開示は、多孔質シリコンを犠牲層として使用するPVセル基板の製造プロセスの流れを提示する。
このシステムは、PVセルの製造をサポートする許容可能な質を有する多孔質シリコン膜を製造し得る。図1〜6は、一般的にPVセルの製造に関している。
図1は、本開示の犠牲多孔質シリコンリリース層を使用してソーラーセルを生成するプロセスにおけるステップを示す。バルクp形シリコンウエハ10は、例えば深反応性イオンエッチング(DRIE)によって又は化学的エッチングによって、そこにパターニングされたトレンチ11を有する。それから、多孔質シリコン層12が本開示の教示にしたがって生成された。最後に、ソーラーセル基板14が、気相原料シリコンから層12の上にエピタキシャル的に成長された。
図2は、陽極酸化を通して多孔質シリコンの層を形成するための電気化学セルの模式図を示す。ウエハ20が、電解槽22に、陽極24と陰極26との間に置かれる。ある実施形態では、電解槽22はHF/IPAであり得る。多孔質シリコン膜は、電流がシステムを流れるにつれてウエハの正面側28に生成され、多孔質シリコンはウエハの裏側27には形成されない。電流がシステムを流れるにつれて、水素ガスが陰極26及びウエハの裏側27で発生し得て、酸素ガスは陽極24及びウエハの正面側28で発生し得る。
図3は、図2の電気化学セルの異なる点における電圧降下のグラフ35を示す。水平軸30は、軸方向の位置をインチ単位で示す。ウエハ20は原点、水平軸30上の0インチにある。垂直軸32は電位をボルト単位で示す。グラフ35は、電圧降下が両電極及びウエハ20の両面で存在することを示している。
図4は、本開示にしたがって生成された多孔質シリコン層の電子顕微鏡写真を示す。
図5は、本開示にしたがって多孔質シリコン犠牲層を使用することによって生成された、出来上がったソーラーセル基板を示す。
図6は、これらのセルを生成するための基本的プロセスの流れを描いている。ステップ61にて、バルクp形ウエハ10は正面側のリソグラフィ及びDRIE(ドライ反応イオンエッチング)を受ける。リソグラフィはレジストの層71を残し、DRIEはトレンチ11を生成する。
ステップ62にて、レジスト71がウエハ10から剥離され、ウエハ10がクリーニングされる。それから、多孔質シリコンの犠牲層システム12がウエハ10の正面側に成長される。
ステップ63にて、ソーラーセル基板14が犠牲層システム12の上にエピタキシャルに成長される。ステップ64にて、基板14は正確なサイズ(ある実施形態では5インチ四方)にダイシングされ、その裏側が(ある実施形態では約260μmに)ラッピングされる。
ステップ65にて、犠牲層システム12が選択的にエッチングされ、基板14をウエハ10からリリースする。
本開示は、多孔性及びエッチレートに対するアニーリング条件及びいくつかのエッチ化学物質との適合性の可変レベルで取り扱われた膜のキャラクタライゼーションに焦点を置いている。
本開示は、PVセル大量製造にスケーリングされることができ且つ毎時1500〜2000基板のオーダの非常に高いウエハスループットをもたらすことができる高品質の多孔質シリコン電解エッチングプロセスを発展するために使用される多孔質シリコンプロセスシステムを教示する。
これらのウエハスループットを達成するために、本開示は、現在のシングルウエハで円筒状のシールされた電解質「チャンバ」構成から、シリコン電解エッチングプロセスのためのオープンセルの非閉じ込め又は適切に閉じ込められたマルチウエハ液浸構成への移行を教示する。この移行は、高スループットで所有コストが低いインラインコンベアスタイルのウエハハンドリング及び輸送を可能にし得る。
シリコンウエハは、周囲の電解質よりも高い抵抗を有し得るので、ウエハを通らない導通路が利用可能であれば、電流はウエハに影響を与えることなく電解質を流れ得る。これより、ウエハを通らないそのような導通路を排除することが、本開示の目的である。シリコンウエハを通る以外の電気化学的導通路を孤立化するウエハ輸送パレットは、電界がシリコンウエハのみを通るようにさせ得る。
図7は、いくつかのウエハを同時に陽極酸化するように設計された静止液浸タンク(ウエハはそのタンク内では動かない)のある実施形態の断面図を示す。複数のウエハ10が電解質の中に沈められて、電極24及び26が、それらを通って電流を流す。
図8は、同様の静止液浸タンクの実施形態の上面図を示す。示されているように、このタンクは、ウエハ10が、頂部及び底部(図示せず)とともにその側壁81でのシールを形成するようなサイズにされ得る。そのような設計は、ウエハを通らない導通路を低減し得て、電流がウエハを通って流れるようにさせる。図7及び図8に示されている静止液浸タンクの設計では、電極電圧は、単一のウエハを陽極酸化するために必要とされる電圧に対して劇的に増加させられる必要があり得る。ウエハは電気的に直列に接続されているので、電極電圧は、タンク内のウエハの数にほぼ比例してスケーリングされ得る。
パレット化されたウエハのハンドリングは、図7及び図8の静止液浸タンクの方法、ならびに当該技術で既知の他の方法よりも高いレートのウエハスループットを可能にし得る。本開示のパレットは、液浸電解エッチングプロセスを通ってウエハを輸送するため、及び電解エッチングされているウエハの正面側に直接に接続する必要なしにセルの正負の電極間の電気化学的分離を提供するための両方のために、使用され得る。
本開示に従ったパレットの実施形態90は、図9に示されている。パレット90は、ウエハにフィットするサイズにされた傾斜状円形開口91を含む。それはまた、トラックにフィットして、本開示の装置を通るその経路上にパレットをガイドするために使用されるホイール92も含み得る。パレット90は、高密度ポリエチレン(HDPE)のような非導電性材料から構成され得る。図10に示されているように、パレット化された液浸タンクを通る輸送のために、複数のパレットが一緒にリンクされ得る。
図11A及び図11Bは、パレット化された液浸タンクのある実施形態の図を示す。この実施形態では、陰極26及び陽極(図示せず)は延長されているか又は適切に配置された電極であって、液浸タンクの長さの実質的な一部に沿って延在している一様な電界を、ウエハに提供する。この構成は、ウエハが、パレット90上でタンクを通過するときに本質的に連続して陽極酸化されることを可能にする。
図12は、ループ状に一緒にリンクされてパレット化された液浸タンクを通って動く複数のパレットを含むパレット化された液浸タンク装置100を示す。ホイール92は、側板95及びタンクの他端の対応する側板(図示せず)の上のトラック94にフィットする。ウエハは、パレットが電解質93に入る前に自動的にパレット上に装填され得て、且つそれを通過してタンクの他端に現れた後に自動的に取りおろされ得る。図12に示されているパレット化された液浸タンクは、シリコンウエハが電解質槽を通過するときにシリアルに処理されることを可能にし、これにより高スループットの多孔質シリコンシステムを可能にする。
本開示はパレットベースのウエハ輸送システムを含み、ここでは電解質セルは垂直方向に向けられて、ウエハの正面側が上を向き、ウエハの裏側が下を向いている。ウエハ輸送パレットは、インラインに接続され得て、垂直な電解質セルの方向に直交して向けられ得る。これは、液浸電解エッチングプロセスシステムを通る単純なインラインウエハ輸送を可能にしながら、電解エッチングセルのコンパクトな間隔及び非閉じ込めチャンバ設計を提供する。
本開示のウエハ輸送パレットベース電解質セル設計は、シリコンウエハの正面及び裏面に直接に印加される周縁シールへの依存を排除し得る。本開示は、シリコンウエハ及びパレットの上方の電解質のカラムによって生成される電解質の圧力ヘッドと組み合わされて、シリコンウエハの裏側への周縁シールに依存する。正面側のシールが排除されるので、電解エッチングは、ウエハの正面表面全体に広がり得て、ウエハ中央からウエハ端の周囲までの除外ゾーンを有さない。これより、この設計は、正面側ウエハシールが無いことにより、フルウエハ端傾斜ラップアラウンド電解エッチングを提供し得る。これは、ウエハの端まで全てをエッチングすることが困難であり得る従来技術の電解エッチングシステムに対する改良である。
図13は、2つの電解質セル150の断面図を示しており、これらは、装置100のような液浸タンク装置の内側に配置され得る。陰極101は、電解質セルの頂部に示されており、ウエハがシステムを通過するときにウエハの正面側と対向する。陽極102は、電解質セルの底部に示されており、ウエハの裏側と対向する。高速度ジェット(図示せず)又はその他の最適化された流れ力学が、陽極酸化の間に陰極及び陽極で発生する気体を排除するために使用され得て、良好な電気的接続を維持する。
図14は、複数の電解質セル150を組み込んでいるパレット化された液浸タンクの模式的な断面図を示す。モータ(図示せず)がループ状のパレット90を電解質及び複数のセル150を通って運搬する。ウエハは、点151でパレットに装填され得る。そこから、それらはプロセスタンク内でセル150を通り、電解エッチングされる。電解質は、リンスタンク152内でウエハからリンスされ得て、これはいくつかの実施形態では、脱イオン水を含み得る。ウエハはそれから点153で取りおろされ得て、さらに処理され得る。図15は、同じ実施形態の等大図を示している。
図16は、本開示に従った電解質セルの他の実施形態を示す。図16に示される実施形態は、パレット化されたウエハハンドリングには必ずしも依存しない。
ウエハ200は、当該技術で既知の任意の適切な機構によって、電解質チャンバ内に挿入され得る。例えば、ロボットアームが、ウエハをチャンバ内に配置するために使用されることができる。
チャンバ内部で、ウエハ200の裏側が周縁シーリング機構の上に置かれ得る。図16に示されているように、一つの可能なシーリング機構は、ウエハ200の直径よりもいくらか小さい直径のリップである。リップ210は、チャンバ壁自身の一部であり得て、あるいは、それは例えば、チャンバ内に挿入されて内壁に取り付けられたリングであり得る。
図16に示されるように、本開示は、その非正面接触シールを達成するために、パレット化されたウエハハンドリングを必ずしも必要としない。チャンバ頂部の電解質とチャンバの底部の電解質との間の圧力差が、パレットの存在の有無に関わらず、ウエハ200とリップ210との間のシールを提供し得る。
キャビティ又はトレンチパターンを形成する3次元表面トポグラフィをシリコンウエハが有するシリコンウエハ電解エッチングセルが、結晶性シリコンPVソーラーセル基板の形成に当たって使用され得る。シリコンPV基板は、シリコンの気相成長を使用して多孔質シリコンの層の上に形成され得て、それから多孔質シリコン層によって提供される壊れ易い構造からリリースされ得る。このシステムによって製造される多孔質シリコン層は、気相成長されたシリコン基板に対するリリース層として使用される。このシステムによって処理された3Dパターニングされたシリコンウエハは、図面ではテンプレートと称される。
シリコンウエハテンプレートは、3D形状のシリコン基板の製造のための3D逆金型の等価物である。このパレットベースの正面側シールの無い電解エッチングプロセスセルの設計はまた、テンプレートウエハに直接接触する正面側シールが無いので、正面側テンプレートトポグラフィが、連続的な高均一性多孔質シリコン層の製造能力と干渉しないという利点も有している。
本開示は開放電解質セルを含み、これは、電解質の高いコラムをウエハの正面側の上に限定し、且つウエハに上向きの力をほとんど又は全く印加しない電解質との接触をシリコンウエハの裏側に提供することによって、シリコンウエハに差圧(頂部対底部)を印加する。これは、ウエハ上への差圧の印加を確実にして、これがウエハの裏側とパレットの頂部端との間のシールを圧縮する。
非閉じ込めシリコンウエハ電解エッチングセル設計は、連続コンベアシステムを使用して単一の又は一連の電解質セルを通って輸送されるパレット上のシリコンウエハを運搬し得るか、又は、ウエハを支持して且つウエハ全体における一様な電界を確実にするために、それは単純に電解質セルの内部のリップに依存し得る。
本開示は、ウエハを保持するパレットのコンベア化された輸送からなる電解エッチングシステムを提供し、ここでは、パレットは、電解質セルの一体化した且つクリティカルな機能性構成要素、及びウエハの裏側からのみシリコンウエハをシールする手段を形成する。このシーリングは、ウエハ正面側での影の形成、ブロック、及び除外ゾーンを妨げることを可能にする。パレットはまた、ウエハ装填からウエハの取り降ろしまでの電解エッチングシステムを通る輸送も提供する。パレットは、本開示のいくつかの実施形態の構成要素であるが、全ての実施形態の必須の構成要素ではない。
既知のシステムにおける単一ウエハのシールされた円筒状チャンバから新しく提示されたインライン液浸構成への移行は、プロセス中のウエハの表面における電界の顕著な増加及び改良された多孔質シリコン分布をもたらす結果となり得る。
本開示のパレット及びコンベアに基づくインライン液浸多孔質シリコン電解エッチングプロセスシステムの実施形態は、いくつかのキーコンポーネント及び設計上の配慮とともに設計され、これらは、結果として得られるシステムの特徴を変更させるために、変動され得る。これらの設計上の配慮のいくつかは、以下のものを含む。すなわち、電極の形状、サイズ、及び間隔。電極のセグメント化(多段階電極)。電極材料。電極の電流密度。AC、DC、又はパルス電流供給。ウエハと電極との間の間隔。ウエハの構成(トポグラフィ、ビアホール、ウエハ厚さ、ウエハドーピング条件、及び表面処理)。ウエハ処理ゾーン内でのウエハの方向。ウエハ処理ゾーンの形状及びサイズ。処理ゾーンにおけるウエハの輸送速度。プロセス中のウエハからの反応ガスの抽出(気泡及び結果として得られる電解エッチングのブロックの防止)。電解質の濃度、流量、及び流れの方向。及び電界質の安定性。
実施形態のここまでの記述は、開示された主題を当業者が作製し且つ利用できるようにするために提供されている。これらの実施形態に対する様々な改変は、当業者には容易に明らかになるであろう。ならびに、ここに規定された一般的な原理は、革新的な設備の使用無しに、他の実施形態にも適用され得る。

Claims (20)

  1. シリコンウエハの正面側に多孔質シリコンを製造する装置であって、
    ハウジングと、
    陽極と、陰極と、電解質と、を備える少なくとも一つの垂直方向に向けられた電解質セルと、
    前記電解質セルの内部のシーリング機構であって、前記シーリング機構が前記シリコンウエハの裏側と接触する表面を備えており、前記シーリング機構が前記シリコンウエハの前記正面側とは接触しない、シーリング機構と、
    前記電解質を前記シリコンウエハから除去するリンス機構と、
    を備える、装置。
  2. 前記リンス機構が脱イオン水のスプレーを備える、請求項1に記載の装置。
  3. 前記リンス機構が脱イオン水のタンクを備える、請求項1に記載の装置。
  4. 前記シーリング機構が第1のパレットを備えており、前記第1のパレットが、
    電気的に絶縁性の材料と、
    前記シリコンウエハを保持するための開口と、
    第2のパレットに取り付けられることができる端と、
    を備えている、請求項1に記載の装置。
  5. 前記第1のパレットを前記少なくとも一つの電解質セルを通って動かすモータをさらに備える、請求項4に記載の装置。
  6. 前記シーリング機構が前記電解質セルの内部の周縁シールを備える、請求項1に記載の装置。
  7. 前記シリコンウエハを前記電解質セルの内部に配置し且つ前記シリコンウエハを前記電解質セルから取り除くことができる機構をさらに備える、請求項6に記載の装置。
  8. 前記少なくとも一つの電解質セルが複数の電解質セルを備える、請求項1に記載の装置。
  9. 前記少なくとも一つの電解質セルの前記電解質がHF/IPAを備える、請求項1に記載の装置。
  10. 前記少なくとも一つの電解質セルが前記陽極から気体を除去するための電解質ジェットをさらに備える、請求項1に記載の装置。
  11. 前記少なくとも一つの電解質セルが前記陰極から気体を除去するための電解質ジェットをさらに備える、請求項1に記載の装置。
  12. シリコンウエハに多孔質シリコンを製造する方法であって、
    前記シリコンウエハを非閉じ込め電解質セルの内部に配置するステップと、
    前記非閉じ込め電解質セルの内部の表面上に前記シリコンウエハを支持するステップであって、前記電解質セルが、電解質と、陽極と、陰極と、を備えている、ステップと、
    電流を前記ウエハに流すステップであって、前記電流が前記ウエハの頂部表面に多孔質シリコンの層を製造する、ステップと、
    前記ウエハを前記非閉じ込め電解質セルから取り除くステップと、
    前記電解質を前記シリコンウエハからリンスするステップと、
    を包含する、方法。
  13. 前記ウエハをパレット上で輸送するステップをさらに包含する、請求項12に記載の方法。
  14. 前記リンスステップが、前記シリコンウエハを、脱イオン水を備えるリンスタンクを通過させるステップを包含する、請求項12に記載の方法。
  15. 前記リンスステップが前記シリコンウエハを脱イオン水でスプレーするステップを包含する、請求項12に記載の方法。
  16. 前記ウエハを支持する前記パレットを、複数の非閉じ込め電解質セルを通って輸送するステップをさらに包含する、請求項13に記載の方法。
  17. 前記電解質がHF/IPAを備える、請求項12に記載の方法。
  18. 前記電解質のジェットで前記陽極から気体を除去するステップをさらに包含する、請求項12に記載の方法。
  19. 前記電解質のジェットで前記陰極から気体を除去するステップをさらに包含する、請求項12に記載の方法。
  20. 前記非閉じ込め電解質セルが垂直に向けられている、請求項12に記載の方法。
JP2011546393A 2009-01-15 2010-01-15 多孔質シリコン電解エッチングシステム及び方法 Withdrawn JP2012515453A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14501809P 2009-01-15 2009-01-15
US61/145,018 2009-01-15
PCT/US2010/021209 WO2010083422A1 (en) 2009-01-15 2010-01-15 Porous silicon electro-etching system and method

Publications (1)

Publication Number Publication Date
JP2012515453A true JP2012515453A (ja) 2012-07-05

Family

ID=42340102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011546393A Withdrawn JP2012515453A (ja) 2009-01-15 2010-01-15 多孔質シリコン電解エッチングシステム及び方法

Country Status (5)

Country Link
US (2) US8926803B2 (ja)
EP (1) EP2387458B1 (ja)
JP (1) JP2012515453A (ja)
MY (1) MY170119A (ja)
WO (1) WO2010083422A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016540369A (ja) * 2013-10-01 2016-12-22 フラウンホッファー−ゲゼルシャフト・ツァー・フォデラング・デル・アンゲワンテン・フォーシュング・エー.ファウ. 多孔性のシリコン層を連続的に製造する装置および方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US8193076B2 (en) 2006-10-09 2012-06-05 Solexel, Inc. Method for releasing a thin semiconductor substrate from a reusable template
DE102008052660A1 (de) * 2008-07-25 2010-03-04 Gp Solar Gmbh Verfahren zur Herstellung einer Solarzelle mit einer zweistufigen Dotierung
EP2356675B1 (en) 2008-11-13 2016-06-01 Solexel, Inc. Three dimensional thin film solar cell and manufacturing method thereof
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
US9318644B2 (en) 2009-05-05 2016-04-19 Solexel, Inc. Ion implantation and annealing for thin film crystalline solar cells
CN102844883B (zh) 2010-02-12 2016-01-20 速力斯公司 用于制造光电池和微电子器件的半导体衬底的双面可重复使用的模板
KR101347681B1 (ko) * 2010-09-24 2014-01-06 솔렉셀, 인크. 고생산성 배치 다공성 실리콘 제조 장치 디자인 및 가공 방법
KR20140061287A (ko) * 2010-11-03 2014-05-21 솔렉셀, 인크. 기판 상에 다공성 반도체를 균일하게 형성하기 위한 장치 및 방법
DE102012003747B4 (de) 2011-03-01 2016-08-18 Infineon Technologies Austria Ag Ein Verfahren zur Herstellung eines Halbleiterbauelements
US9748414B2 (en) 2011-05-20 2017-08-29 Arthur R. Zingher Self-activated front surface bias for a solar cell
US9217206B2 (en) 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
US9249523B2 (en) 2013-09-27 2016-02-02 Sunpower Corporation Electro-polishing and porosification
US9799541B1 (en) 2014-12-18 2017-10-24 Trutag Technologies, Inc. Multiple wafer single bath etcher
WO2017112772A1 (en) * 2015-12-21 2017-06-29 William Marsh Rice University Electrochemical etching of multiple silicon materials

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4082570A (en) * 1976-02-09 1978-04-04 Semicon, Inc. High intensity solar energy converter
US4070206A (en) * 1976-05-20 1978-01-24 Rca Corporation Polycrystalline or amorphous semiconductor photovoltaic device having improved collection efficiency
US4043894A (en) * 1976-05-20 1977-08-23 Burroughs Corporation Electrochemical anodization fixture for semiconductor wafers
US4165252A (en) * 1976-08-30 1979-08-21 Burroughs Corporation Method for chemically treating a single side of a workpiece
US4348254A (en) * 1978-12-27 1982-09-07 Solarex Corporation Method of making solar cell
US4251679A (en) * 1979-03-16 1981-02-17 E-Cel Corporation Electromagnetic radiation transducer
US4249959A (en) * 1979-11-28 1981-02-10 Rca Corporation Solar cell construction
US4361950A (en) 1980-03-24 1982-12-07 Exxon Research & Engineering Co. Method of making solar cell with wrap-around electrode
US4427839A (en) * 1981-11-09 1984-01-24 General Electric Company Faceted low absorptance solar cell
US4479847A (en) * 1981-12-30 1984-10-30 California Institute Of Technology Equilibrium crystal growth from substrate confined liquid
US4409423A (en) * 1982-03-09 1983-10-11 The United States Of America As Represented By The Secretary Of The Air Force Hole matrix vertical junction solar cell
US4461922A (en) * 1983-02-14 1984-07-24 Atlantic Richfield Company Solar cell module
US4626613A (en) 1983-12-23 1986-12-02 Unisearch Limited Laser grooved solar cell
US4672023A (en) * 1985-10-21 1987-06-09 Avantek, Inc. Method for planarizing wafers
US5024953A (en) * 1988-03-22 1991-06-18 Hitachi, Ltd. Method for producing opto-electric transducing element
US4922277A (en) * 1988-11-28 1990-05-01 The United States Of America As Represented By The Secretary Of The Air Force Silicon wafer photoresist developer
US5208068A (en) * 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
US5073230A (en) 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5248621A (en) * 1990-10-23 1993-09-28 Canon Kabushiki Kaisha Method for producing solar cell devices of crystalline material
US5112453A (en) * 1990-10-31 1992-05-12 Behr Omri M Method and apparatus for producing etched plates for graphic printing
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
EP0597428B1 (en) * 1992-11-09 1997-07-30 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
US5316593A (en) * 1992-11-16 1994-05-31 Midwest Research Institute Heterojunction solar cell with passivated emitter surface
JPH088370B2 (ja) 1993-03-05 1996-01-29 株式会社日立製作所 太陽電池用光閉じ込め構造体
DE4310206C2 (de) * 1993-03-29 1995-03-09 Siemens Ag Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe
US5689603A (en) * 1993-07-07 1997-11-18 Huth; Gerald C. Optically interactive nanostructure
US5368634A (en) * 1993-07-26 1994-11-29 Hughes Aircraft Company Removing bubbles from small cavities
US5476578A (en) * 1994-01-10 1995-12-19 Electroplating Technologies, Ltd. Apparatus for electroplating
US5660680A (en) * 1994-03-07 1997-08-26 The Regents Of The University Of California Method for fabrication of high vertical aspect ratio thin film structures
US5645684A (en) * 1994-03-07 1997-07-08 The Regents Of The University Of California Multilayer high vertical aspect ratio thin film structures
US5538564A (en) * 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
EP0853822A4 (en) * 1995-10-05 1999-08-18 Ebara Solar Inc SOLAR CELL WITH SELF-LOCALLY DIFFUSED SELF-ALIGNED TRANSMITTER
US5681392A (en) * 1995-12-21 1997-10-28 Xerox Corporation Fluid reservoir containing panels for reducing rate of fluid flow
US5935653A (en) * 1996-01-18 1999-08-10 Micron Technology, Inc. Methods for coating a substrate
US6399143B1 (en) * 1996-04-09 2002-06-04 Delsys Pharmaceutical Corporation Method for clamping and electrostatically coating a substrate
US6091021A (en) * 1996-11-01 2000-07-18 Sandia Corporation Silicon cells made by self-aligned selective-emitter plasma-etchback process
AUPO347196A0 (en) * 1996-11-06 1996-12-05 Pacific Solar Pty Limited Improved method of forming polycrystalline-silicon films on glass
JP3376258B2 (ja) * 1996-11-28 2003-02-10 キヤノン株式会社 陽極化成装置及びそれに関連する装置及び方法
US6756289B1 (en) * 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US20030039843A1 (en) * 1997-03-14 2003-02-27 Christopher Johnson Photoactive coating, coated article, and method of making same
US7176111B2 (en) * 1997-03-28 2007-02-13 Interuniversitair Microelektronica Centrum (Imec) Method for depositing polycrystalline SiGe suitable for micromachining and devices obtained thereof
JP3985065B2 (ja) * 1997-05-14 2007-10-03 忠弘 大見 多孔質シリコン基板の形成方法及び多孔質シリコン基板の形成装置
JP3740251B2 (ja) * 1997-06-09 2006-02-01 キヤノン株式会社 太陽電池モジュールの製造方法
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
US6114046A (en) * 1997-07-24 2000-09-05 Evergreen Solar, Inc. Encapsulant material for solar cell module and laminated glass applications
US6468613B1 (en) * 1997-08-21 2002-10-22 Toray Industries, Inc. Light metal/CFRP structural member
DE19980447D2 (de) * 1998-03-13 2001-04-12 Steffen Keller Solarzellenanordnung
US6126808A (en) * 1998-03-23 2000-10-03 Pioneer Metal Finishing Method and apparatus for anodizing objects
US6416647B1 (en) * 1998-04-21 2002-07-09 Applied Materials, Inc. Electro-chemical deposition cell for face-up processing of single semiconductor substrates
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
AUPP437598A0 (en) * 1998-06-29 1998-07-23 Unisearch Limited A self aligning method for forming a selective emitter and metallization in a solar cell
JP2000022185A (ja) * 1998-07-03 2000-01-21 Sharp Corp 太陽電池セル及びその製造方法
US6096229A (en) * 1998-07-30 2000-08-01 Lucent Technologies Inc. Method of making alignment grooves in an optical connector support member
US6197654B1 (en) * 1998-08-21 2001-03-06 Texas Instruments Incorporated Lightly positively doped silicon wafer anodization process
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
US6461932B1 (en) * 1998-12-14 2002-10-08 National Semiconductor Corporation Semiconductor trench isolation process that utilizes smoothening layer
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP3619053B2 (ja) * 1999-05-21 2005-02-09 キヤノン株式会社 光電変換装置の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
KR100708491B1 (ko) * 1999-08-26 2007-04-16 브레우어 사이언스 인코포레이션 듀얼 다마신 공정을 위한 개선된 충전 조성물을 포함하는 기판구조체, 충전조성물의 도포방법, 충전조성물의 적합성 결정방법, 및 전구체 구조체
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
AU781761B2 (en) * 2000-03-09 2005-06-09 Interuniversitair Micro-Elektronica Centrum (Imec) Method for the formation and lift-off of porous silicon layers
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
US6294725B1 (en) * 2000-03-31 2001-09-25 Trw Inc. Wireless solar cell array electrical interconnection scheme
US6518172B1 (en) * 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer
NL1016779C2 (nl) * 2000-12-02 2002-06-04 Cornelis Johannes Maria V Rijn Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs.
US6602760B2 (en) * 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
US6969472B2 (en) * 2001-04-19 2005-11-29 Lsi Logic Corporation Method of fabricating sub-micron hemispherical and hemicylidrical structures from non-spherically shaped templates
US6524880B2 (en) * 2001-04-23 2003-02-25 Samsung Sdi Co., Ltd. Solar cell and method for fabricating the same
JP2002353423A (ja) * 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
JP2003052185A (ja) 2001-05-30 2003-02-21 Canon Inc 電力変換器およびそれを用いる光起電力素子モジュール並びに発電装置
EP2223895A1 (en) 2001-10-30 2010-09-01 JGC Catalysts and Chemicals Ltd. Tubular titanium oxide particles and use of the same
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
US20040217005A1 (en) * 2002-07-24 2004-11-04 Aron Rosenfeld Method for electroplating bath chemistry control
KR20050032114A (ko) * 2002-08-06 2005-04-06 아베시아 리미티드 유기 전기 소자
ATE492034T1 (de) 2002-10-25 2011-01-15 Nakajima Glass Co Inc Herstellungsverfahren für solarbatteriemodule
GB0227902D0 (en) 2002-11-29 2003-01-08 Ingenia Holdings Ltd Template
NL1022155C2 (nl) * 2002-12-12 2004-06-22 Otb Group Bv Werkwijze, alsmede inrichting voor het behandelen van een oppervlak van ten minste één substraat.
US7402448B2 (en) 2003-01-31 2008-07-22 Bp Corporation North America Inc. Photovoltaic cell and production thereof
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
JP4761706B2 (ja) * 2003-12-25 2011-08-31 京セラ株式会社 光電変換装置の製造方法
JP3982502B2 (ja) * 2004-01-15 2007-09-26 セイコーエプソン株式会社 描画装置
EP1560272B1 (en) * 2004-01-29 2016-04-27 Panasonic Intellectual Property Management Co., Ltd. Solar cell module
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
US7335555B2 (en) * 2004-02-05 2008-02-26 Advent Solar, Inc. Buried-contact solar cells with self-doping contacts
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US20060054212A1 (en) * 2004-09-10 2006-03-16 Fraas Lewis M Solar photovoltaic mirror modules
JP4464240B2 (ja) * 2004-10-06 2010-05-19 キヤノン株式会社 部材の処理装置及び処理方法
US20090107545A1 (en) * 2006-10-09 2009-04-30 Soltaix, Inc. Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use
US8129822B2 (en) * 2006-10-09 2012-03-06 Solexel, Inc. Template for three-dimensional thin-film solar cell manufacturing and methods of use
JP4340246B2 (ja) * 2005-03-07 2009-10-07 シャープ株式会社 薄膜太陽電池およびその製造方法
US7402523B2 (en) * 2005-03-31 2008-07-22 Tokyo Electron Limited Etching method
US20060266916A1 (en) * 2005-05-25 2006-11-30 Molecular Imprints, Inc. Imprint lithography template having a coating to reflect and/or absorb actinic energy
US20060283495A1 (en) 2005-06-06 2006-12-21 Solaria Corporation Method and system for integrated solar cell using a plurality of photovoltaic regions
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
KR100699348B1 (ko) * 2005-10-11 2007-03-23 삼성전자주식회사 포토레지스트 용액을 효율적으로 사용하는 분사식포토레지스트 코팅 장치 및 방법
US7786376B2 (en) * 2006-08-22 2010-08-31 Solexel, Inc. High efficiency solar cells and manufacturing methods
US7745313B2 (en) * 2008-05-28 2010-06-29 Solexel, Inc. Substrate release methods and apparatuses
US7999174B2 (en) 2006-10-09 2011-08-16 Solexel, Inc. Solar module structures and assembly methods for three-dimensional thin-film solar cells
US8053665B2 (en) * 2008-11-26 2011-11-08 Solexel, Inc. Truncated pyramid structures for see-through solar cells
US20080264477A1 (en) * 2006-10-09 2008-10-30 Soltaix, Inc. Methods for manufacturing three-dimensional thin-film solar cells
US8035028B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Pyramidal three-dimensional thin-film solar cells
US7954449B2 (en) * 2007-05-08 2011-06-07 Palo Alto Research Center Incorporated Wiring-free, plumbing-free, cooled, vacuum chuck
WO2009026240A1 (en) * 2007-08-17 2009-02-26 Solexel, Inc. Methods for liquid transfer coating of three-dimensional substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016540369A (ja) * 2013-10-01 2016-12-22 フラウンホッファー−ゲゼルシャフト・ツァー・フォデラング・デル・アンゲワンテン・フォーシュング・エー.ファウ. 多孔性のシリコン層を連続的に製造する装置および方法
US10790170B2 (en) 2013-10-01 2020-09-29 Fraunhofer-Gesellscahft zur Foerderung der angewandten Forschung e.V. Device and method for continuous production of porous silicon layers

Also Published As

Publication number Publication date
EP2387458A4 (en) 2012-04-11
US20150299892A1 (en) 2015-10-22
EP2387458B1 (en) 2014-03-05
EP2387458A1 (en) 2011-11-23
WO2010083422A1 (en) 2010-07-22
MY170119A (en) 2019-07-05
US8926803B2 (en) 2015-01-06
US20110120882A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
US8926803B2 (en) Porous silicon electro-etching system and method
US9869031B2 (en) High-productivity porous semiconductor manufacturing equipment
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
US10829864B2 (en) Apparatus and methods for uniformly forming porous semiconductor on a substrate
Sammak et al. Deep vertical etching of silicon wafers using a hydrogenation-assisted reactive ion etching
US7285195B2 (en) Electric field reducing thrust plate
US10138565B2 (en) High-throughput batch porous silicon manufacturing equipment design and processing methods
US20170121842A1 (en) Apparatus for electrochemical etching and apparatus for electroplating
EP2652774B1 (en) Apparatus and methods for uniformly forming porous semiconductor on a substrate
US20170243774A1 (en) Method and apparatus for forming porous silicon layers
KR101347681B1 (ko) 고생산성 배치 다공성 실리콘 제조 장치 디자인 및 가공 방법
Li et al. Co-catalytic mechanism of Au and Ag in silicon etching to fabricate novel nanostructures
EP2272087B1 (en) Method for providing oxide layers
US20150159292A1 (en) Apparatus and methods for uniformly forming porous semiconductor on a substrate
CN107004630A (zh) 用于全卷绕多孔硅形成的系统和方法
Gay et al. A Novel Tool Layout and Process for Single Side Wet Electrochemical Processing of Porous Silicon Carbide Layers without Edge Exclusion
JPH05198556A (ja) 陽極化成装置
Fèvre et al. Low Doped n-type Localized Porous Silicon Made by Hole Injection from Back-side p+/n Junction for Power Switches Application

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130402