JP2004311617A - レジスト材及び/又は平坦化材の除去方法 - Google Patents
レジスト材及び/又は平坦化材の除去方法 Download PDFInfo
- Publication number
- JP2004311617A JP2004311617A JP2003101358A JP2003101358A JP2004311617A JP 2004311617 A JP2004311617 A JP 2004311617A JP 2003101358 A JP2003101358 A JP 2003101358A JP 2003101358 A JP2003101358 A JP 2003101358A JP 2004311617 A JP2004311617 A JP 2004311617A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- resist
- low dielectric
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体デバイスの製造工程において、基板上の低誘電層間絶縁膜に微細パターンを形成した後、絶縁膜にダメージを与えることなく、絶縁膜加工に用いたレジスト材や平坦化材を容易に除去することができる方法を提供する。
【解決手段】半導体デバイスの製造工程において、低誘電層間絶縁膜21の加工後に基板20上に残存するレジスト材及び/又は平坦化材26を粘着部材1で覆った後、粘着部材1をレジスト材及び/又は平坦化材26と一体にして、絶縁膜21は基板20に残しつつ、基板20から剥離するレジスト材及び/又は平坦化材の除去方法である。
【選択図】 図2
【解決手段】半導体デバイスの製造工程において、低誘電層間絶縁膜21の加工後に基板20上に残存するレジスト材及び/又は平坦化材26を粘着部材1で覆った後、粘着部材1をレジスト材及び/又は平坦化材26と一体にして、絶縁膜21は基板20に残しつつ、基板20から剥離するレジスト材及び/又は平坦化材の除去方法である。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの製造工程において、低誘電層間絶縁膜加工後に基板上に残存するレジスト材や平坦化材の除去性を向上させるレジスト材及び/又は平坦化材の除去方法に関する。
【0002】
【従来の技術】半導体デバイスの製造工程、特にその後工程においては、例えば、シリコン酸化膜からなる絶縁膜上にレジストパターンを形成し、このレジストパターンをマスクとして絶縁膜をドライエッチングした後に、アルミニウム(Al)等の金属を埋め込むことにより配線加工を行っている。近年、半導体デバイスが高集積化する一方で、配線間距離が短くなることにより、例えば配線遅延等の電気特性を劣化させる問題が顕在化している。
【0003】この問題を解決するために、各デバイスメーカーでは、いわゆる銅(Cu)/低誘電率(low−k)材料を積極的に検討している。すなわち、配線材としてAlに比べて電気抵抗のより小さいCuを適用すること、及び従来のシリコン酸化膜に比べて絶縁性の高い低誘電率材料を配線間絶縁材料として用いることが検討されるようになってきた。
【0004】しかるに、これら2つの新材料のうち、Cuを配線に適用することに関しては既に実用化段階にあるものの、一方の低誘電層間絶縁膜に関しては未だ検討段階から脱却できていない。この原因は、主に当該材料の機械強度不足と、加工後の膜質変化の2点にあると言われている。
【0005】これらの材料は、あらかじめプラグ穴(ビアホール)と配線溝加工を施した絶縁膜に一気にCuを埋め込むデュアルダマシン加工プロセスに適用されているが、デュアルダマシン加工後のレジスト材や平坦化材の除去工程に、従来公知の酸素アッシング法を適用すると、この工程中に絶縁膜も酸化反応を起こして誘電率が上昇してしまうのである。
【0006】この問題を解決するために、レジスト材や平坦化材の除去工程に使用されるアッシングガス種、ガス混合比、プロセス条件の検討が積極的に行われているほか、薬液を用いる湿式剥離法も検討されている。しかし、これらの手法は、未だ技術的に確立されるに至っておらず、低誘電層間絶縁膜にダメージを与えずに〔機械強度低下や誘電率上昇(電気特性劣化)を起こさずに〕、レジスト材や平坦化材を除去できる方法が要請されている。
【0007】
【発明が解決しようとする課題】従って、本発明は、上記した従来の問題に鑑みてなされたものであり、その目的は、半導体デバイスの製造工程において、基板上の低誘電層間絶縁膜に微細パターンを形成した後、前記絶縁膜にダメージを与えることなく、前記絶縁膜加工に用いたレジスト材や平坦化材を容易に除去することができる方法を提供することにある。
【0008】
【課題を解決するための手段】すなわち、本発明によれば、半導体デバイスの製造工程において、低誘電層間絶縁膜加工後に基板上に残存するレジスト材及び/又は平坦化材を粘着部材で覆った後、前記粘着部材を前記レジスト材及び/又は前記平坦化材と一体にして、前記絶縁膜は前記基板に残しつつ、前記基板から剥離することを特徴とするレジスト材及び/又は平坦化材の除去方法、が提供される。
【0009】本発明の除去方法においては、低誘電層間絶縁膜加工後の基板表面が絶縁膜、レジスト材及び平坦化材により凹凸に形成され、粘着部材でレジスト材及び/又は平坦化材上を覆うとともに、凹部内に粘着部材を充填することが、レジスト材及び/又は平坦化材を確実に剥がす上から好ましい。また、粘着部材は、低誘電層間絶縁膜に対する粘着力に比して、レジスト材及び平坦化材に対する粘着力が大きいことが、シリコンウエハ等の基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去する点から好ましい。
【0010】さらに本発明の除去方法において、低誘電層間絶縁膜加工としては、低誘電層間絶縁膜を含むビアホールパターンを平坦化材により平坦化した後トレンチパターン加工を施すデュアルダマシン加工プロセス(ビアファースト法)、または、低誘電層間絶縁膜を含むトレンチパターンを平坦化材により平坦化した後ビアホールパターン加工を施すデュアルダマシン加工プロセス(トレンチファースト法)を好適なものとして挙げることができる。
【0011】
【発明の実施の形態】以下、本発明をその実施の形態に従ってさらに詳しく説明するが、本発明はこれらの実施の形態に限定されるものではない。
本発明に係るレジスト材及び/又は平坦化材の除去方法の対象は、シリコンウエハなどの基板上に低誘電層間絶縁膜を加工してなるものである。すなわち、従来公知のシリコン酸化膜を絶縁膜として用いるものは対象外で、誘電率(k)が2.8以下の低誘電率材料を絶縁膜として用い、それをデュアルダマシン加工プロセスにより加工してなるものをその対象とする。
【0012】デュアルダマシン加工プロセスは、シリコンウエハなどの基板上に低誘電層間絶縁膜を加工するものであるが、この加工プロセスのうち、例えばビアファースト(via first)法(後述の実施例1及び図2を参照)では、約0.5μm厚さの絶縁膜に約0.12〜0.14μm径の細い孔(ビアホール)が形成されているため、平坦化材をビアホールに埋め込みかつ絶縁膜上を被覆した後に、平坦化材上にレジスト材によりレジストパターンを形成する手法を採用している。また、デュアルダマシン加工プロセスのうち、トレンチファースト(trench first)法(後述の実施例2及び図3を参照)においても、エッチング後には絶縁膜に細い孔(ビアホール)が形成された形態となっている。
【0013】上記のように、デュアルダマシン加工プロセスによれば、エッチング後には基板上の絶縁膜にビアホールと配線溝加工が形成され、レジスト材及び/又は平坦化材が基板上に残存しているとともに、細いビアホールには平坦化材が充填された状態か、あるいは細い空間となっている。
【0014】本発明では、このような凹凸の激しい基板表面上のレジスト材及び/又は平坦化材上を粘着部材で覆うようにし、次いで、絶縁膜は基板に残しつつ、粘着部材をレジスト材及び/又は平坦化材と一体にして基板から剥がすのである。
【0015】したがって、本発明方法においては、粘着部材を凹部内に十分に行き渡るように充填することが、細いビアホールに充填された平坦化材を基板から剥がす上から望ましい。また、本発明において、粘着部材は、低誘電層間絶縁膜に対する粘着力に比して、レジスト材及び平坦化材に対する粘着力を大きくするように選択あるいは調整することが好ましく、このように粘着部材を選ぶことにより、シリコンウエハ等の基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去することができ、好ましい。ここで用いられるレジスト材としては、平坦化材による平坦化膜を加工するために用いられるものが好ましく、シリコン含有のレジストが好ましい。
【0016】本発明において用いる低誘電層間絶縁膜としては、例えば、SiOCなどのRSiO1.5(Rは有機基)を典型的なものとして挙げることができ、さらに低誘電率とするためには、絶縁膜を多孔質に形成する。絶縁膜を多孔質とする場合、約3nm程度の気孔を均一に設けた空隙率20%以上のものが好ましい。なお、平坦化材としては従来公知のもので、例えばノボラック樹脂、アセナフチレン系樹脂等が使用できる。
【0017】次に、本発明に使用する粘着シート材を説明する。
図1は、本発明に使用する粘着シート材の一実施形態の構成を示す断面図である。図1において、粘着シート材1は、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート等のプラスチックからなる厚さ約10〜100μmのフィルム基材10上に、厚さ約10〜300μmの粘着剤層11を積層してシート状やテープ状に形成したものである。
【0018】ここで、粘着剤層11は非硬化型であっても、熱又は紫外線等の活性エネルギーにより硬化する硬化型であってもよい。
上記の非硬化型および硬化型の粘着剤層としては、従来公知の材料を使用することができるが、そのうち、硬化型の粘着剤について述べれば、次の通りである。
【0019】硬化型の粘着剤としては、アクリル系ポリマーを粘着性ポリマーとし、これに分子内に重合性炭素−炭素二重結合を1個以上有する分子量が通常10,000以下の不揮発性低分子量体(以下、硬化性化合物という。)及び光重合開始剤を配合し、また必要により架橋剤としてポリイソシアネート、ポリエポキシ、各種金属塩、キレート化合物等の多官能性化合物や、微粉シリカなどの充填剤、粘着付与樹脂、着色剤、老化防止剤、重合禁止剤などの各種添加剤を配合したものが、好ましく用いられる。
【0020】粘着力は、例えば、シリコンウエハに対する180度剥離接着力として、硬化後で通常150g/10mm幅未満であり、10〜100g/10mm幅であることが望ましい。また、上記したように、粘着剤の粘着力は、低誘電層間絶縁膜に対しては例えば50g/10mm幅未満と低くし、一方レジスト材及び平坦化材に対する粘着力を100g/10mm幅以上と2倍、又はそれ以上に大きくすることにより、基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去することができる。
【0021】アクリル系ポリマーとしては、(メタ)アクリル酸アルキルエステルの単独重合体、上記モノマーとカルボキシル基または水酸基含有モノマーやその他の改質用モノマ―との共重合体などからなる、重量平均分子量が通常30万〜200万のものが好ましい。硬化性化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、テトラメチロールメタントリ(メタ)アクリレート、テトラメチロールメタンテトラ(メタ)アクリレート、オリゴエステル(メタ)アクリレート、ウレタン(メタ)アクリレート系オリゴマーなどがある。光重合開始剤としては、例えば、ベンゾイン、ベンゾインエチルエ―テル、ジベンジル、イソプロピルベンゾインエ―テル、ベンゾフエノン、ミヒラーズケトンクロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、アセトフエノンジエチルケタール、ベンジルジメチルケタール、α−ヒドロキシシクロヘキシルフエニルケトンなどを挙げることができる。
【0022】図2(a)〜(g)及び図3(a)〜(g)はそれぞれ、上記構成の粘着シート材を用いて、半導体デバイス製造の後工程において低誘電層間絶縁膜加工後に基板上に残存するレジスト材や平坦化材を除去する方法を示す工程図である。
【0023】図2(a)〜(e)はデュアルダマシン加工プロセスのビアファースト法を示しており、シリコンウエハ20上に低誘電層間絶縁膜21を製膜後、この絶縁膜21上に反射防止膜22を製膜し、反射防止膜22上にレジスト被膜23を形成する(図2(a)参照)。その後、ステッパーを用い、マスクパターンを介して、エキシマレーザーよりホールパターンを形成できる露光量にて露光し、次に、ホットプレート上で加熱し、次いで現像、水洗及び乾燥して、ポジ型レジストホールパターンを形成する。このホールパターン付き基板を、上記絶縁膜加工条件でエッチングして、ホールパターン付き基板25を得る(図2(b)参照)。
【0024】次に、基板25上に、平坦化材26を製膜した後(図2(c)参照)、レジストを製膜し、次いでステッパーを用い、マスクパターンを介して、エキシマレーザーより、基板25にあらかじめ形成しておいた絶縁膜21のホールパターン直上にラインアンドスペースパターンを形成できるように位置合わせを施して露光する。次に、ホットプレートで加熱した後、現像、水洗及び乾燥して、ポジ型レジストラインアンドスペースパターンを形成する(図2(d)参照)。このラインアンドスペースパターン被膜27を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースパターンとその直下にホールパターンを持つデュアルダマシン加工を施す(図2(e)参照)。
【0025】次に、絶縁膜21のホール内及び表面に平坦化材26の残存する基板20に、粘着シート材1を圧着する(図2(f)参照)。この際、凹部(ラインアンドスペース)内に十分に粘着剤11が充填され、ビアホール内の平坦化材26上にも粘着剤11が被覆されるように圧着する。次いで、このように圧着した粘着シート材1を、絶縁膜21は基板20に残しつつ、平坦化材26と一体的に、基板20から剥離する(図2(g)参照)。
【0026】図3(a)〜(e)はデュアルダマシン加工プロセスのトレンチファースト法を示しており、シリコンウエハ30上に、低誘電層間絶縁膜31を製膜後、この絶縁膜31上に反射防止膜32を製膜し、反射防止膜32上にレジスト被膜33を形成する(図3(a)参照)。その後、ステッパーを用い、マスクパターンを介して、エキシマレーザーより、ラインアンドスペースパターンを形成できる露光量にて露光し、次に、ホットプレートで加熱し、次いで現像、水洗及び乾燥して、ポジ型レジストラインアンドスペースパターンを形成する。このラインアンドスペースパターン被膜を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースパターン付き基板35を得る(図3(b)参照)。
【0027】次に、基板35上に、平坦化材36を製膜した後(図3(c)参照)、レジストを製膜し、次いでステッパーを用い、マスクパターンを介して、エキシマレーザーより、基板35にあらかじめ形成しておいた絶縁膜31のラインアンドスペースパターン直上にホールパターンを形成できるように位置合わせを施して露光する。次に、ホットプレートで加熱した後、現像、水洗及び乾燥して、ポジ型レジストホールパターンを形成する(図3(d)参照)。このホールパターンのレジスト被膜37を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースとその直下にホールパターンを持つデュアルダマシン加工を施す(図3(e)参照)。
【0028】次に、絶縁膜31のラインアンドスペースパターン内に平坦化材36の残存する基板30に、粘着シート材1を圧着する(図3(f)参照)。この際、細い径の凹部(ホール)内に十分に粘着剤11が充填されるように圧着する。次いで、このように圧着した粘着シート材1を、絶縁膜31は基板30に残しつつ、平坦化材36と一体的に、基板30から剥離する(図3(g)参照)。
【0029】上記のように、本発明の除去方法によれば、低誘電層間絶縁膜をデュアルダマシン加工した後のレジスト材や平坦化材の除去工程に、従来公知の酸素アッシング法を適用せず、絶縁膜の機械特性及び電気特性を維持し、基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に、しかも簡便且つ確実に剥離除去することができる。そして、本発明では、細いビアホールに充填された平坦化材をも基板から選択的かつ確実に剥離除去することができる。
【0030】
【実施例】次に、実施例に基づいて、本発明をより具体的に説明する。なお、以下、部とあるのは重量部を意味するものとする。
【0031】粘着シート材の作製:
アクリル酸n−ブチル60部、アクリル酸エチル30部、アクリル酸10部からなるモノマー混合物を、酢酸エチル200部、アゾビスイソブチロニトリル0.1部を用いて、窒素気流下、60℃で12時間溶液重合を行い、重量平均分子量が100万のアクリル系ポリマーの溶液を得た。
【0032】この溶液に、アクリル系ポリマー100部に対し、硬化性化合物としてポリエチレングリコールジアクリレート20部、ジペンタエリスリトールヘキサアクリレート15部、トリメチロールプロパントリアクリレート40部、多官能性化合物としてジフェニルメタンジイソシアネート5部、光重合開始剤としてα−ヒドロキシシクロヘキシルフェニルケトン5部を、均一に混合して、熱硬化型の粘着剤溶液を調製した。
【0033】この熱硬化型の粘着剤溶液を、厚さが50μmのポリエステルフィルム上に、乾燥後の厚さが35μmとなるように塗布し、130℃で3分間乾燥して、熱硬化型の粘着シート材Aを作製した。
【0034】基板の作製(基板B):
シリコンウエハ上に、スピンオンタイプの低誘電層間絶縁膜(商品名;LKD5109、JSR(株)製)5000オングストロームを製膜した。次に、この絶縁膜上にKrF用反射防止膜(商品名;AR3、シップレー社製)を600オングストローム製膜した後、この反射防止膜上にKrF用レジスト組成物溶液(商品名;KRFM20G、JSR(株)製)をスピンコートし、140℃のホットプレート上で60秒間予備加熱して、膜厚0.61μmのレジスト被膜を形成した。
【0035】その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、直径0.25μmのホールパターンを形成できる露光量にて露光した。次に、140℃のホットプレート上で90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストホールパターンを形成した。このホールパターンのレジスト被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、5000オングストローム深さのホールパターン付き基板Bを得た。
【0036】基板の作製(基板C):
シリコンウエハ上に、スピンオンタイプの低誘電層間絶縁膜(商品名;LKD5109、JSR(株)製)5000オングストロームを製膜した。次に、この絶縁膜上にKrF用反射防止膜(商品名;AR3、シップレー社製)を600オングストローム製膜した後、この反射防止膜上にKrF用レジスト組成物溶液(商品名;KRFM20G、JSR(株)製)をスピンコートし、140℃のホットプレート上で60秒間予備加熱して、膜厚0.61μmのレジスト被膜を形成した。
【0037】その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、直径0.4μmのラインアンドスペースパターンを形成できる露光量にて露光した。次に、140℃のホットプレート上で90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストラインアンドスペースパターンを形成した。このラインアンドスペースパターン被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースパターン付き基板Cを得た。
【0038】
(実施例1)
基板B上に、平坦化兼反射防止膜(商品名;IX370G、JSR(株)製)3000オングストロームを製膜した後、シリコン含有レジストを膜厚2000オングストロームで製膜した。その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、基板Bにあらかじめ形成しておいた絶縁膜のホールパターン直上に0.4μmのラインアンドスペースパターンを形成できるように位置合わせを施して露光した。次に、140℃のホットプレートで90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストラインアンドスペースパターンを形成した。このラインアンドスペースパターン被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースパターンとその直下にホールパターンを持ついわゆるデュアルダマシン加工を施した。
【0039】次に、LKD5109絶縁膜のホール内及び表面に平坦化材IX370Gの残ったこの基板に、粘着シート材Aを圧着した後、加熱−硬化処理を施した。次いで、このように加熱−硬化処理した粘着シート材Aを引き剥がした後、基板の断面をSEM観察したところ、LKD5109絶縁膜のホール内及び表面に残っていた平坦化材IX370Gが完全に除去されていることを確認した。
【0040】
(実施例2)
基板C上に、平坦化兼反射防止膜(商品名;IX370G、JSR(株)製)3000オングストロームを製膜した後、シリコン含有レジストを膜厚2000オングストロームで製膜した。その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、基板Cにあらかじめ形成しておいた絶縁膜のラインアンドスペースパターン直上に0.25μmのホールパターンを形成できるように位置合わせを施して露光した。次に、140℃のホットプレートで90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストホールパターンを形成した。このホールパターンのレジスト被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースとその直下にホールパターンを持ついわゆるデュアルダマシン加工を施した。
【0041】次に、LKD5109絶縁膜のラインパターン内に平坦化材IX370Gの残ったこの基板に、粘着シート材Aを圧着した後、加熱−硬化処理を施した。次いで、このように加熱−硬化処理した粘着シート材Aを引き剥がした後、基板の断面をSEM観察したところ、LKD5109絶縁膜のラインパターン内に残っていた平坦化材IX370Gが完全に除去されていることを確認した。
【0042】
【発明の効果】以上説明したように、本発明の方法によれば、半導体デバイスの製造工程において、低誘電率層間絶縁膜に微細パターンを加工形成した後、前記絶縁膜にダメージを与えずに、絶縁膜の機械強度や電気特性を劣化させることなく、前記絶縁膜加工に用いたレジスト材や平坦化材を容易且つ確実に除去することができる。
【図面の簡単な説明】
【図1】本発明に使用する粘着シート材の一実施形態の構成を示す断面図である。
【図2】本発明に係る除去方法の一実施例を示す工程図である。
【図3】本発明に係る除去方法の他の実施例を示す工程図である。
【符号の説明】
1…粘着シート材、10…フィルム基材、11…粘着剤層、20…シリコンウエハ、21…低誘電層間絶縁膜、22…反射防止膜、23…レジスト被膜、25…ホールパターン付き基板、26…平坦化材、27…ラインアンドスペースパターン被膜、30…シリコンウエハ、31…低誘電層間絶縁膜、32…反射防止膜、33…レジスト被膜、35…ラインアンドスペースパターン付き基板、36…平坦化材、37…ホールパターンのレジスト被膜。
【発明の属する技術分野】本発明は、半導体デバイスの製造工程において、低誘電層間絶縁膜加工後に基板上に残存するレジスト材や平坦化材の除去性を向上させるレジスト材及び/又は平坦化材の除去方法に関する。
【0002】
【従来の技術】半導体デバイスの製造工程、特にその後工程においては、例えば、シリコン酸化膜からなる絶縁膜上にレジストパターンを形成し、このレジストパターンをマスクとして絶縁膜をドライエッチングした後に、アルミニウム(Al)等の金属を埋め込むことにより配線加工を行っている。近年、半導体デバイスが高集積化する一方で、配線間距離が短くなることにより、例えば配線遅延等の電気特性を劣化させる問題が顕在化している。
【0003】この問題を解決するために、各デバイスメーカーでは、いわゆる銅(Cu)/低誘電率(low−k)材料を積極的に検討している。すなわち、配線材としてAlに比べて電気抵抗のより小さいCuを適用すること、及び従来のシリコン酸化膜に比べて絶縁性の高い低誘電率材料を配線間絶縁材料として用いることが検討されるようになってきた。
【0004】しかるに、これら2つの新材料のうち、Cuを配線に適用することに関しては既に実用化段階にあるものの、一方の低誘電層間絶縁膜に関しては未だ検討段階から脱却できていない。この原因は、主に当該材料の機械強度不足と、加工後の膜質変化の2点にあると言われている。
【0005】これらの材料は、あらかじめプラグ穴(ビアホール)と配線溝加工を施した絶縁膜に一気にCuを埋め込むデュアルダマシン加工プロセスに適用されているが、デュアルダマシン加工後のレジスト材や平坦化材の除去工程に、従来公知の酸素アッシング法を適用すると、この工程中に絶縁膜も酸化反応を起こして誘電率が上昇してしまうのである。
【0006】この問題を解決するために、レジスト材や平坦化材の除去工程に使用されるアッシングガス種、ガス混合比、プロセス条件の検討が積極的に行われているほか、薬液を用いる湿式剥離法も検討されている。しかし、これらの手法は、未だ技術的に確立されるに至っておらず、低誘電層間絶縁膜にダメージを与えずに〔機械強度低下や誘電率上昇(電気特性劣化)を起こさずに〕、レジスト材や平坦化材を除去できる方法が要請されている。
【0007】
【発明が解決しようとする課題】従って、本発明は、上記した従来の問題に鑑みてなされたものであり、その目的は、半導体デバイスの製造工程において、基板上の低誘電層間絶縁膜に微細パターンを形成した後、前記絶縁膜にダメージを与えることなく、前記絶縁膜加工に用いたレジスト材や平坦化材を容易に除去することができる方法を提供することにある。
【0008】
【課題を解決するための手段】すなわち、本発明によれば、半導体デバイスの製造工程において、低誘電層間絶縁膜加工後に基板上に残存するレジスト材及び/又は平坦化材を粘着部材で覆った後、前記粘着部材を前記レジスト材及び/又は前記平坦化材と一体にして、前記絶縁膜は前記基板に残しつつ、前記基板から剥離することを特徴とするレジスト材及び/又は平坦化材の除去方法、が提供される。
【0009】本発明の除去方法においては、低誘電層間絶縁膜加工後の基板表面が絶縁膜、レジスト材及び平坦化材により凹凸に形成され、粘着部材でレジスト材及び/又は平坦化材上を覆うとともに、凹部内に粘着部材を充填することが、レジスト材及び/又は平坦化材を確実に剥がす上から好ましい。また、粘着部材は、低誘電層間絶縁膜に対する粘着力に比して、レジスト材及び平坦化材に対する粘着力が大きいことが、シリコンウエハ等の基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去する点から好ましい。
【0010】さらに本発明の除去方法において、低誘電層間絶縁膜加工としては、低誘電層間絶縁膜を含むビアホールパターンを平坦化材により平坦化した後トレンチパターン加工を施すデュアルダマシン加工プロセス(ビアファースト法)、または、低誘電層間絶縁膜を含むトレンチパターンを平坦化材により平坦化した後ビアホールパターン加工を施すデュアルダマシン加工プロセス(トレンチファースト法)を好適なものとして挙げることができる。
【0011】
【発明の実施の形態】以下、本発明をその実施の形態に従ってさらに詳しく説明するが、本発明はこれらの実施の形態に限定されるものではない。
本発明に係るレジスト材及び/又は平坦化材の除去方法の対象は、シリコンウエハなどの基板上に低誘電層間絶縁膜を加工してなるものである。すなわち、従来公知のシリコン酸化膜を絶縁膜として用いるものは対象外で、誘電率(k)が2.8以下の低誘電率材料を絶縁膜として用い、それをデュアルダマシン加工プロセスにより加工してなるものをその対象とする。
【0012】デュアルダマシン加工プロセスは、シリコンウエハなどの基板上に低誘電層間絶縁膜を加工するものであるが、この加工プロセスのうち、例えばビアファースト(via first)法(後述の実施例1及び図2を参照)では、約0.5μm厚さの絶縁膜に約0.12〜0.14μm径の細い孔(ビアホール)が形成されているため、平坦化材をビアホールに埋め込みかつ絶縁膜上を被覆した後に、平坦化材上にレジスト材によりレジストパターンを形成する手法を採用している。また、デュアルダマシン加工プロセスのうち、トレンチファースト(trench first)法(後述の実施例2及び図3を参照)においても、エッチング後には絶縁膜に細い孔(ビアホール)が形成された形態となっている。
【0013】上記のように、デュアルダマシン加工プロセスによれば、エッチング後には基板上の絶縁膜にビアホールと配線溝加工が形成され、レジスト材及び/又は平坦化材が基板上に残存しているとともに、細いビアホールには平坦化材が充填された状態か、あるいは細い空間となっている。
【0014】本発明では、このような凹凸の激しい基板表面上のレジスト材及び/又は平坦化材上を粘着部材で覆うようにし、次いで、絶縁膜は基板に残しつつ、粘着部材をレジスト材及び/又は平坦化材と一体にして基板から剥がすのである。
【0015】したがって、本発明方法においては、粘着部材を凹部内に十分に行き渡るように充填することが、細いビアホールに充填された平坦化材を基板から剥がす上から望ましい。また、本発明において、粘着部材は、低誘電層間絶縁膜に対する粘着力に比して、レジスト材及び平坦化材に対する粘着力を大きくするように選択あるいは調整することが好ましく、このように粘着部材を選ぶことにより、シリコンウエハ等の基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去することができ、好ましい。ここで用いられるレジスト材としては、平坦化材による平坦化膜を加工するために用いられるものが好ましく、シリコン含有のレジストが好ましい。
【0016】本発明において用いる低誘電層間絶縁膜としては、例えば、SiOCなどのRSiO1.5(Rは有機基)を典型的なものとして挙げることができ、さらに低誘電率とするためには、絶縁膜を多孔質に形成する。絶縁膜を多孔質とする場合、約3nm程度の気孔を均一に設けた空隙率20%以上のものが好ましい。なお、平坦化材としては従来公知のもので、例えばノボラック樹脂、アセナフチレン系樹脂等が使用できる。
【0017】次に、本発明に使用する粘着シート材を説明する。
図1は、本発明に使用する粘着シート材の一実施形態の構成を示す断面図である。図1において、粘着シート材1は、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート等のプラスチックからなる厚さ約10〜100μmのフィルム基材10上に、厚さ約10〜300μmの粘着剤層11を積層してシート状やテープ状に形成したものである。
【0018】ここで、粘着剤層11は非硬化型であっても、熱又は紫外線等の活性エネルギーにより硬化する硬化型であってもよい。
上記の非硬化型および硬化型の粘着剤層としては、従来公知の材料を使用することができるが、そのうち、硬化型の粘着剤について述べれば、次の通りである。
【0019】硬化型の粘着剤としては、アクリル系ポリマーを粘着性ポリマーとし、これに分子内に重合性炭素−炭素二重結合を1個以上有する分子量が通常10,000以下の不揮発性低分子量体(以下、硬化性化合物という。)及び光重合開始剤を配合し、また必要により架橋剤としてポリイソシアネート、ポリエポキシ、各種金属塩、キレート化合物等の多官能性化合物や、微粉シリカなどの充填剤、粘着付与樹脂、着色剤、老化防止剤、重合禁止剤などの各種添加剤を配合したものが、好ましく用いられる。
【0020】粘着力は、例えば、シリコンウエハに対する180度剥離接着力として、硬化後で通常150g/10mm幅未満であり、10〜100g/10mm幅であることが望ましい。また、上記したように、粘着剤の粘着力は、低誘電層間絶縁膜に対しては例えば50g/10mm幅未満と低くし、一方レジスト材及び平坦化材に対する粘着力を100g/10mm幅以上と2倍、又はそれ以上に大きくすることにより、基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に剥離除去することができる。
【0021】アクリル系ポリマーとしては、(メタ)アクリル酸アルキルエステルの単独重合体、上記モノマーとカルボキシル基または水酸基含有モノマーやその他の改質用モノマ―との共重合体などからなる、重量平均分子量が通常30万〜200万のものが好ましい。硬化性化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、テトラメチロールメタントリ(メタ)アクリレート、テトラメチロールメタンテトラ(メタ)アクリレート、オリゴエステル(メタ)アクリレート、ウレタン(メタ)アクリレート系オリゴマーなどがある。光重合開始剤としては、例えば、ベンゾイン、ベンゾインエチルエ―テル、ジベンジル、イソプロピルベンゾインエ―テル、ベンゾフエノン、ミヒラーズケトンクロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、アセトフエノンジエチルケタール、ベンジルジメチルケタール、α−ヒドロキシシクロヘキシルフエニルケトンなどを挙げることができる。
【0022】図2(a)〜(g)及び図3(a)〜(g)はそれぞれ、上記構成の粘着シート材を用いて、半導体デバイス製造の後工程において低誘電層間絶縁膜加工後に基板上に残存するレジスト材や平坦化材を除去する方法を示す工程図である。
【0023】図2(a)〜(e)はデュアルダマシン加工プロセスのビアファースト法を示しており、シリコンウエハ20上に低誘電層間絶縁膜21を製膜後、この絶縁膜21上に反射防止膜22を製膜し、反射防止膜22上にレジスト被膜23を形成する(図2(a)参照)。その後、ステッパーを用い、マスクパターンを介して、エキシマレーザーよりホールパターンを形成できる露光量にて露光し、次に、ホットプレート上で加熱し、次いで現像、水洗及び乾燥して、ポジ型レジストホールパターンを形成する。このホールパターン付き基板を、上記絶縁膜加工条件でエッチングして、ホールパターン付き基板25を得る(図2(b)参照)。
【0024】次に、基板25上に、平坦化材26を製膜した後(図2(c)参照)、レジストを製膜し、次いでステッパーを用い、マスクパターンを介して、エキシマレーザーより、基板25にあらかじめ形成しておいた絶縁膜21のホールパターン直上にラインアンドスペースパターンを形成できるように位置合わせを施して露光する。次に、ホットプレートで加熱した後、現像、水洗及び乾燥して、ポジ型レジストラインアンドスペースパターンを形成する(図2(d)参照)。このラインアンドスペースパターン被膜27を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースパターンとその直下にホールパターンを持つデュアルダマシン加工を施す(図2(e)参照)。
【0025】次に、絶縁膜21のホール内及び表面に平坦化材26の残存する基板20に、粘着シート材1を圧着する(図2(f)参照)。この際、凹部(ラインアンドスペース)内に十分に粘着剤11が充填され、ビアホール内の平坦化材26上にも粘着剤11が被覆されるように圧着する。次いで、このように圧着した粘着シート材1を、絶縁膜21は基板20に残しつつ、平坦化材26と一体的に、基板20から剥離する(図2(g)参照)。
【0026】図3(a)〜(e)はデュアルダマシン加工プロセスのトレンチファースト法を示しており、シリコンウエハ30上に、低誘電層間絶縁膜31を製膜後、この絶縁膜31上に反射防止膜32を製膜し、反射防止膜32上にレジスト被膜33を形成する(図3(a)参照)。その後、ステッパーを用い、マスクパターンを介して、エキシマレーザーより、ラインアンドスペースパターンを形成できる露光量にて露光し、次に、ホットプレートで加熱し、次いで現像、水洗及び乾燥して、ポジ型レジストラインアンドスペースパターンを形成する。このラインアンドスペースパターン被膜を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースパターン付き基板35を得る(図3(b)参照)。
【0027】次に、基板35上に、平坦化材36を製膜した後(図3(c)参照)、レジストを製膜し、次いでステッパーを用い、マスクパターンを介して、エキシマレーザーより、基板35にあらかじめ形成しておいた絶縁膜31のラインアンドスペースパターン直上にホールパターンを形成できるように位置合わせを施して露光する。次に、ホットプレートで加熱した後、現像、水洗及び乾燥して、ポジ型レジストホールパターンを形成する(図3(d)参照)。このホールパターンのレジスト被膜37を、上記絶縁膜加工条件でエッチングして、ラインアンドスペースとその直下にホールパターンを持つデュアルダマシン加工を施す(図3(e)参照)。
【0028】次に、絶縁膜31のラインアンドスペースパターン内に平坦化材36の残存する基板30に、粘着シート材1を圧着する(図3(f)参照)。この際、細い径の凹部(ホール)内に十分に粘着剤11が充填されるように圧着する。次いで、このように圧着した粘着シート材1を、絶縁膜31は基板30に残しつつ、平坦化材36と一体的に、基板30から剥離する(図3(g)参照)。
【0029】上記のように、本発明の除去方法によれば、低誘電層間絶縁膜をデュアルダマシン加工した後のレジスト材や平坦化材の除去工程に、従来公知の酸素アッシング法を適用せず、絶縁膜の機械特性及び電気特性を維持し、基板に絶縁膜を残しつつ、レジスト材及び平坦化材のみを基板から選択的に、しかも簡便且つ確実に剥離除去することができる。そして、本発明では、細いビアホールに充填された平坦化材をも基板から選択的かつ確実に剥離除去することができる。
【0030】
【実施例】次に、実施例に基づいて、本発明をより具体的に説明する。なお、以下、部とあるのは重量部を意味するものとする。
【0031】粘着シート材の作製:
アクリル酸n−ブチル60部、アクリル酸エチル30部、アクリル酸10部からなるモノマー混合物を、酢酸エチル200部、アゾビスイソブチロニトリル0.1部を用いて、窒素気流下、60℃で12時間溶液重合を行い、重量平均分子量が100万のアクリル系ポリマーの溶液を得た。
【0032】この溶液に、アクリル系ポリマー100部に対し、硬化性化合物としてポリエチレングリコールジアクリレート20部、ジペンタエリスリトールヘキサアクリレート15部、トリメチロールプロパントリアクリレート40部、多官能性化合物としてジフェニルメタンジイソシアネート5部、光重合開始剤としてα−ヒドロキシシクロヘキシルフェニルケトン5部を、均一に混合して、熱硬化型の粘着剤溶液を調製した。
【0033】この熱硬化型の粘着剤溶液を、厚さが50μmのポリエステルフィルム上に、乾燥後の厚さが35μmとなるように塗布し、130℃で3分間乾燥して、熱硬化型の粘着シート材Aを作製した。
【0034】基板の作製(基板B):
シリコンウエハ上に、スピンオンタイプの低誘電層間絶縁膜(商品名;LKD5109、JSR(株)製)5000オングストロームを製膜した。次に、この絶縁膜上にKrF用反射防止膜(商品名;AR3、シップレー社製)を600オングストローム製膜した後、この反射防止膜上にKrF用レジスト組成物溶液(商品名;KRFM20G、JSR(株)製)をスピンコートし、140℃のホットプレート上で60秒間予備加熱して、膜厚0.61μmのレジスト被膜を形成した。
【0035】その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、直径0.25μmのホールパターンを形成できる露光量にて露光した。次に、140℃のホットプレート上で90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストホールパターンを形成した。このホールパターンのレジスト被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、5000オングストローム深さのホールパターン付き基板Bを得た。
【0036】基板の作製(基板C):
シリコンウエハ上に、スピンオンタイプの低誘電層間絶縁膜(商品名;LKD5109、JSR(株)製)5000オングストロームを製膜した。次に、この絶縁膜上にKrF用反射防止膜(商品名;AR3、シップレー社製)を600オングストローム製膜した後、この反射防止膜上にKrF用レジスト組成物溶液(商品名;KRFM20G、JSR(株)製)をスピンコートし、140℃のホットプレート上で60秒間予備加熱して、膜厚0.61μmのレジスト被膜を形成した。
【0037】その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、直径0.4μmのラインアンドスペースパターンを形成できる露光量にて露光した。次に、140℃のホットプレート上で90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストラインアンドスペースパターンを形成した。このラインアンドスペースパターン被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースパターン付き基板Cを得た。
【0038】
(実施例1)
基板B上に、平坦化兼反射防止膜(商品名;IX370G、JSR(株)製)3000オングストロームを製膜した後、シリコン含有レジストを膜厚2000オングストロームで製膜した。その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、基板Bにあらかじめ形成しておいた絶縁膜のホールパターン直上に0.4μmのラインアンドスペースパターンを形成できるように位置合わせを施して露光した。次に、140℃のホットプレートで90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストラインアンドスペースパターンを形成した。このラインアンドスペースパターン被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースパターンとその直下にホールパターンを持ついわゆるデュアルダマシン加工を施した。
【0039】次に、LKD5109絶縁膜のホール内及び表面に平坦化材IX370Gの残ったこの基板に、粘着シート材Aを圧着した後、加熱−硬化処理を施した。次いで、このように加熱−硬化処理した粘着シート材Aを引き剥がした後、基板の断面をSEM観察したところ、LKD5109絶縁膜のホール内及び表面に残っていた平坦化材IX370Gが完全に除去されていることを確認した。
【0040】
(実施例2)
基板C上に、平坦化兼反射防止膜(商品名;IX370G、JSR(株)製)3000オングストロームを製膜した後、シリコン含有レジストを膜厚2000オングストロームで製膜した。その後、(株)ニコン製ステッパー:NSR2005EX12B(波長248nm)を用い、マスクパターンを介して、KrFエキシマレーザーより、基板Cにあらかじめ形成しておいた絶縁膜のラインアンドスペースパターン直上に0.25μmのホールパターンを形成できるように位置合わせを施して露光した。次に、140℃のホットプレートで90秒間後加熱した後、2.38重量%テトラメチルアンモニウムヒドロキシド水溶液を用いて、23℃で30秒間現像し、次いで水洗し、乾燥して、ポジ型レジストホールパターンを形成した。このホールパターンのレジスト被膜を、上記LKD5109絶縁膜の加工条件でエッチングして、2500オングストローム深さのラインアンドスペースとその直下にホールパターンを持ついわゆるデュアルダマシン加工を施した。
【0041】次に、LKD5109絶縁膜のラインパターン内に平坦化材IX370Gの残ったこの基板に、粘着シート材Aを圧着した後、加熱−硬化処理を施した。次いで、このように加熱−硬化処理した粘着シート材Aを引き剥がした後、基板の断面をSEM観察したところ、LKD5109絶縁膜のラインパターン内に残っていた平坦化材IX370Gが完全に除去されていることを確認した。
【0042】
【発明の効果】以上説明したように、本発明の方法によれば、半導体デバイスの製造工程において、低誘電率層間絶縁膜に微細パターンを加工形成した後、前記絶縁膜にダメージを与えずに、絶縁膜の機械強度や電気特性を劣化させることなく、前記絶縁膜加工に用いたレジスト材や平坦化材を容易且つ確実に除去することができる。
【図面の簡単な説明】
【図1】本発明に使用する粘着シート材の一実施形態の構成を示す断面図である。
【図2】本発明に係る除去方法の一実施例を示す工程図である。
【図3】本発明に係る除去方法の他の実施例を示す工程図である。
【符号の説明】
1…粘着シート材、10…フィルム基材、11…粘着剤層、20…シリコンウエハ、21…低誘電層間絶縁膜、22…反射防止膜、23…レジスト被膜、25…ホールパターン付き基板、26…平坦化材、27…ラインアンドスペースパターン被膜、30…シリコンウエハ、31…低誘電層間絶縁膜、32…反射防止膜、33…レジスト被膜、35…ラインアンドスペースパターン付き基板、36…平坦化材、37…ホールパターンのレジスト被膜。
Claims (5)
- 半導体デバイスの製造工程において、低誘電層間絶縁膜加工後に基板上に残存するレジスト材及び/又は平坦化材を粘着部材で覆った後、前記粘着部材を前記レジスト材及び/又は前記平坦化材と一体にして、前記絶縁膜は前記基板に残しつつ、前記基板から剥離することを特徴とするレジスト材及び/又は平坦化材の除去方法。
- 前記低誘電層間絶縁膜加工後の基板表面が、前記絶縁膜、前記レジスト材及び前記平坦化材により凹凸状に形成され、前記粘着部材で前記レジスト材及び/又は前記平坦化材上を覆うとともに、凹部内に前記粘着部材を充填する請求項1記載のレジスト材及び/又は平坦化材の除去方法。
- 前記粘着部材は、前記低誘電層間絶縁膜に対する粘着力に比して、前記レジスト材及び前記平坦化材に対する粘着力が大きい請求項1又は2記載のレジスト材及び/又は平坦化材の除去方法。
- 前記低誘電層間絶縁膜加工が、低誘電層間絶縁膜を含むビアホールパターンを平坦化材により平坦化した後トレンチパターン加工を施すデュアルダマシン加工プロセスである請求項1〜3のいずれか一項に記載のレジスト材及び/又は平坦化材の除去方法。
- 前記低誘電層間絶縁膜加工が、低誘電層間絶縁膜を含むトレンチパターンを平坦化材により平坦化した後ビアホールパターン加工を施すデュアルダマシン加工プロセスである請求項1〜3のいずれか一項に記載のレジスト材及び/又は平坦化材の除去方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101358A JP2004311617A (ja) | 2003-04-04 | 2003-04-04 | レジスト材及び/又は平坦化材の除去方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101358A JP2004311617A (ja) | 2003-04-04 | 2003-04-04 | レジスト材及び/又は平坦化材の除去方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004311617A true JP2004311617A (ja) | 2004-11-04 |
Family
ID=33465175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003101358A Withdrawn JP2004311617A (ja) | 2003-04-04 | 2003-04-04 | レジスト材及び/又は平坦化材の除去方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004311617A (ja) |
-
2003
- 2003-04-04 JP JP2003101358A patent/JP2004311617A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5079959B2 (ja) | デュアル・ダマシンプロセス用の改良された充填物質 | |
JP4270632B2 (ja) | ドライエッチングを用いた半導体装置の製造方法 | |
JP5060129B2 (ja) | ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法 | |
JP4336310B2 (ja) | ハードマスク層としてのシリコン含有反射防止層及びその形成方法 | |
JP4166576B2 (ja) | 多層スピンオン多孔性誘電体からなるlow−k配線構造 | |
CN1276500C (zh) | 半导体器件及其制造方法 | |
JP4160569B2 (ja) | 半導体装置の製造方法 | |
US20030100190A1 (en) | Process for forming a damascene structure | |
US6972258B2 (en) | Method for selectively controlling damascene CD bias | |
TW200418083A (en) | Method for manufacturing semiconductor device | |
JP2008160065A (ja) | デュアルダマシンパターンの形成方法 | |
TW594860B (en) | Method for manufacturing semiconductor device | |
JP5425514B2 (ja) | 微細パターン形成方法 | |
US7037822B2 (en) | Method of forming metal line in semiconductor device | |
KR100465057B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
US7335585B2 (en) | Method for preventing the formation of a void in a bottom anti-reflective coating filling a via hole | |
US7985685B2 (en) | Method of manufacturing semiconductor device | |
JP4487489B2 (ja) | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 | |
Bhave et al. | Developer-soluble gap fill materials for patterning metal trenches in via-first dual damascene process | |
US20090156000A1 (en) | Method of manufacturing semiconductor device | |
JP2004311617A (ja) | レジスト材及び/又は平坦化材の除去方法 | |
JP5661562B2 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
JP3941485B2 (ja) | 多層配線形成方法及び半導体素子の製造方法 | |
US7166546B2 (en) | Planarization for integrated circuits | |
KR100451699B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |