TWI288586B - Circuitized substrate assembly and method of making same - Google Patents

Circuitized substrate assembly and method of making same Download PDF

Info

Publication number
TWI288586B
TWI288586B TW092134417A TW92134417A TWI288586B TW I288586 B TWI288586 B TW I288586B TW 092134417 A TW092134417 A TW 092134417A TW 92134417 A TW92134417 A TW 92134417A TW I288586 B TWI288586 B TW I288586B
Authority
TW
Taiwan
Prior art keywords
opening
circuitized
substrate
circuitized substrate
assembly
Prior art date
Application number
TW092134417A
Other languages
English (en)
Other versions
TW200507705A (en
Inventor
James W Fuller Jr
John M Lauffer
Voya R Markovich
Original Assignee
Endicott Interconnect Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Tech Inc filed Critical Endicott Interconnect Tech Inc
Publication of TW200507705A publication Critical patent/TW200507705A/zh
Application granted granted Critical
Publication of TWI288586B publication Critical patent/TWI288586B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49151Assembling terminal to base by deforming or shaping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Description

1288586 玖、發明說明: 【發明所屬之技術領域】 本發明係關於電路化基板,更特定言之,係關於複合電 路化結構,例如印刷電路板(printed eircuit b〇ard,· pcb)。 本發明也係關於用於製造此等結構之方法。 【先前技術】 ,,用於φ 壓電路化板結構之_方法包括形成介電材 料與導電材料層以提供多層之電路與電I平面。電路可以 為稱為信號平面的離散線路圖案。電料面可以為接地平 或電源平面,而且有時統稱為電源平面。在形成此等結 構之一技術中,連續應用介電材料與導電材料層,即應用 該介電材料,而後於其上提供電路或電壓平面,並且若需 要,藉由鑽孔或姓刻形成穿透孔。此方法依賴每個增加額 外結構之連續步驟’並且個別地形成該等電路層(例如, 在每個步驟形成具有電路跡線之平面或已形成的電源平面 過程中)。此要求精確鑽孔以形成該等電鍍穿透孔⑻ated th_gh h〇le; PTH),形成所有此等穿透孔很費時,尤其 在要求大量鑽孔以形成PTH之時,尤為如此。 近來已》兄月之一些方法可提供一相當便宜的微影 技術以由個別離散層壓結構(基板)形成-複合層壓結構(1 板總成)。例如’參見03/19/01申請,名稱為「具有Z轴i 連之印刷電路板結構」之美國專利申請序號第09/812,26 諕。也可參見吳國專利6,388,2〇4 (Lauffer等人)與6,❻,⑽ (Lauffer等人),丨中該等專利之原理以提及方式併入本3 88642.doc 1288586 、、^此等發明之結構與方法提供優於目前PCB製造方 的·員著進步與優點,但是仍存在進—步改良之需要。因 此仍在不斷努力以便嗜試提供更佳之優點。本發明係此 等努力之結果。 ” 咸信本發明將構成於本技術之中的一顯著進步。 【發明内容】 月之主要目的係提高該電路化基板總成技術。 本卷月之另一目的係提供一種電路化基板總成,其可提 供高密义度線路圖案並可以一有效、容易之方式製造。 卷月之再目的係提供一種製造上述電路化基板總成 之方法。 人根據本餐明之一方面,提供一種電路化基板總成,其包 a在其中包括一開口之一第一電路化基板;一第二電路化 基^反,其焊接於該第一電路化基板並在其巾包括實質上與 '亥第一電路化基板中的開口對準之-開口;與一數量之導 私糊,其只質上完全填充該第二焊接電路化基板之中的開 口亚且僅部分填充該第—電路化基板之中的開口。 根據本發明之另—方面,提供-種電路化基板總成,其 〇包含在其中包括_開σ之―第_電路化基板;—第二電路 化基板,其焊接於該第一電路化基板並在其中包括實質上 與該第一電路化基板中的開口對準之一開口;一導電覆蓋 口 ΙΜ牛’其在4第二電路化基板之面向該第—電路化基板的 表面上只貝上覆盖該第二電路化基板之中的開口;與一 數量之導電糊,其定位於該覆蓋部件之上並且僅部分填充 88642.doc 1288586 該第一電路化基板之中的開口。 之方?本矣明之再一方面’提供-種製造電路化基板總成 方=,其包括提供在其中包括—開口之―第—電路化基 旦之,供在其中包括-開口之一第二電路化基板,用一數 二¥電糊實質上填充該第二電路化基板之令的該開口, =㈣第-與第二電路化基板以便在其中具有該導電糊 以弟_電路化基板的開口對準該第—電路化基板之中的 二:並且將該等第一與第二電路化基板谭接在一起以便 ㈣二電糊僅部分填錢第—電路化基板之㈣開口,同 #也貫質上填充該第二電路化基板之t的開口。 =本發明之又一方面,提供一種製造電路化基板總成 之方法,其包括提供在其令包括一開口之一第一電路化基 ί雷Γ共在其中包括一開口之一第二電路化基板;在該第 一化基板之面向該第一電路化基板的-表面上,定位 一導電覆蓋部件以便實質上覆蓋該第二電路化基板之中的 ,口;㈣覆蓋部件之上定位一數量之導電糊;對準該等 第-與第二電路化基板使該等電路化基板之中的開 質上對準,並且焊接該等第一與第二電路化基板以便該數 量之導電糊僅部分填充該第一電路化基板之中的開口。 【實施方式】 β
為更好地理解本發明以及其目的、優點與能力,可結合 下述附圖’參考以下揭示内容與隨附的申請專利範圍。應 暸解相同數字係用於指示所有圖中的相同元件。 U 以下術語將用於本文而且應瞭解其具有與其相關聯之意 88642.doc 1288586 義。該術語厂電路化基板」可表示包括在其中或其上包括 至少-介電層與-導電層之複數個基板。範例包括由介電 材料(例如玻璃纖維加強之環氧樹脂、$四氟乙烯 (P〇iytetrafw〇ethylene ; Teflon)、聚酿亞胺、聚㈣、氛 酉文树脂、光成像材料、陶瓷以及其它類似材料)製成之印 刷電路板或類似結構,其中該導電層係一金屬層(例如電 源或信號平面),其通常由銅製成但其中也可包括或包: 額外金屬(例如鎳、鋁等)或其它合金。若該介電質係一 2 成像材料,則將其光成像或光圖案化並顯影以顯示該需要 之電路圖案(若有必要,包括本文定義之需要的開口)。該 介電材料可簾幕塗佈或網版塗敷,或將其供應做為該2 膜。該光成像材料之最終固化提供一介電質之硬質基礎, 於其上形成該需要之電路。一特定光成像介電組合物之一 範例包括一大約86.5%至大約89%之固體含量,此固體包 含:大約27.44%之PKHC,一苯氧基樹脂;4116%之
Epirez 5183,一四溴雙酚 A ; 22.88%之Epirez SU_8,一 八 函數環氧雙酚A甲醛酚醛樹脂;4.85% UVE 1014之光起妒 劑;0·07〇/ο之乙基紫染料;0.03%之FC 43〇,3M公司製造 之一氟化聚醚非離子性介面活性劑;3_85%之氧相二氧化 矽380,Degussa製造之一非晶二氧化矽以提供該固體含 量。一溶劑係占該全部光成像介電組合物之大約丨1%至大 約13.5%。本文教導之該等介電層的厚度通常係大約2密爾 至大約4密爾。本文所使用之該術語「電路化基板總成 可表示包括在一焊接組態之中的至少兩個此等電路化基 88642.doc -9- 1288586 板’焊接之一範例係在本技術中已熟知之傳統層壓程序。 本文所使用之該術語「導電糊」可表示包括一可焊接(例 如可層壓)導電材料,其可以在本文教導之該類型的開口 之中分配。可焊接導電材料之通常範例係導電糊(例如, 由杜邦公司(E.I. duPont de Nemours)製造,商標名稱為 CB-100之填充銀的環氧樹脂糊,由Ablestick公司製造之 Ablebond 8175與填充聚合物系統、熱固性或熱塑性類 型),其包含暫悲液體導電顆粒或其它金屬顆粒(例如金、 錫、鈀、銅、合金與其組合)。一特定範例係塗佈銅糊。 也可使用置放於-聚合物基質之中的金屬塗佈聚合物顆 粒。本文所使用之術語「黏附薄片」可表示包括介電材 料,例如用於傳統多層PCB構造(例如通常藉由層壓)的傳 統Pre-Preg材料。其它範例包括產品Pyr〇lux與液晶聚合物 (liquid CryStal polymer; Lcp)或其它獨立薄膜。此等介電 黏附薄片黏著塗敷於該等兩個電路化基板之一或兩個以辅 助焊接此等兩個組m要,也可,例如藉由雷射或光 成像,圖案化此㈣片4意義的是,此料片也可在1 中包括-導電平面(包括信號、接地與/或電源)以進一步提 高本文教導的已完叙焊接產品㈣路密度。此等黏附薄 片之厚度通常係5至8密爾(千分之一)。 在圖1中顯示根據本發明—方面之一電路化基板總成 1 〇。總成1 〇包括第一盥箆-恭% # 乐,、弟一包路化基板11與13,並且可進 一步包括額外電路化基板’例如基板15。在—項範例中, 根據本發明之原理,可使用她 便用~數為二到二十之電路化基板 88642.doc -10- 1288586 以形成-最終電路化基板總成。第一基板u包括上述複數 個介電材料層17,纟中存在交替的導電材料層19。如上所 述,此等導電層可包括在許多PCB構造中常見類型的信 號、接地或電源平面。依據該已完成之總成的操作要求, 也圖案化此等導電層19。此等附圖所示之斷面組態因而僅 係代表性,並非限制本發明之範圍。在本發明之一項範例 中,可使用總共八個介電層與七個導電層以形成每個基板 u。此範例之七個導電層可包括四個信號層與三個電源平 面。 第-基板η在其中包括-開口21。開σ21延伸通過該第 一基板11之整個厚度。在圖丨中,開口 21進一步包括一導 電(例如銅)電鍍層23,其沿開口 21之内壁向外延伸至基板 11之外部相反表面。層23之此等外部部分可稱為用於最終 包連接至另一導電部件(在基板丨3的情形下,連接至其^ 平台)之平台、襯墊或類似物。開口 21較佳包括_大約工至 大約1 5密爾之直徑。本文說明之各剩餘開口也較佳包括一 相似直徑。 第二基板13與第一基板U相似,包括具有介電層π與導 電層19做為其部分。第二基板丨3也包括與基板丨1之開口才 似之開口 21。進一步而言,基板13包括與圖1中芦u之 導電層相似的一導電層23。層23也可包括在基板丨1中顯八 之類型的外部平台(或襯墊)。在一項範例中, τ V電層23與 該外部平台均可具有一大約〇·5密爾至大約 ^ 度。 、、爾之厚 88642.doc -11 - 1288586 有意義的是,第二基板13之中的開口21進_步在其中包 括一數量之導電糊25。參見圖丨,上文詳細定義之該類= 的糊25完全填充該第二基板之中的開口21。而且,同樣如 圖1所示,該導電糊25也可向外延伸至層23之平台的外部 表面上在一項範例中,總數為400立方密爾之糊可塗敷 於該基板之兩個表面之上的每個外部平台。可以藉由傳統 技術,例如模板印刷、網版印刷或注入,執行糊塗敷。因 此沒有必要進一步說明。 在本發明之最廣泛具體實施例中,可以僅使用兩個電路 化基板來執行一最終焊接總成10。然而,如圖丨所示,也 將說明-第-電耗基板15之制,但其並非限制本發明 申請專利範圍之範·。因此,基板15實質上與基 在、、且件方面相似。也應注意儘管所示之該等不同基板中的 龟/、V電層的圖案係相似,但是本發明並非限於此等組 恶。該等不同基板可使用數種不同層之圖案。 忒等基板在圖1所示方向對準,下一步係焊接該等基板 以形成總成10。此以焊接總成1〇係顯示於圖2中。實施此 焊接之較佳方法係使用一傳統層壓程序,其在一項範例中 係在每平方英吋(P.s.i·)大約50至大約500磅之一層壓壓力 下於大約7〇至大約200攝氏度(c.)之溫度下實施大約3〇至 大約180分鐘。 在員較佳具體實施例中,在層壓前於該等個別基板之 間定位一黏附薄片31以便改善該等基板間之焊接。該較佳 黏附薄片材料係定義於上文。依據本發明之該等廣泛方 88642.doc -12 - 1288586 面,應瞭解,並非必須使用該黏附薄片以達到本文教導之 在該等電路化基板間的一滿意焊接。 在圖2中,作為前述定義之層壓程序的結果,該焊接電 路化基板總成ίο係完全壓縮。有意義的是,該導電糊25從 其原始位置向上方與下方延伸以便部分填充基板丨丨與15中 的個別相反開口 21。更有意義的是,糊25也在形成於該等 個別基板之外部表面的層23之個別平台的相反面之間延 伸。因此,僅使用一單份數量之導電糊25便可以在所有三 個基板的该等導電層23之間獲得一有效電連接。該等平台 之間導電糊25的此中間放置進一步以本文教導之方式增強 該等個別平台之間的電連接。 在該已焊接之總成10之上可執行額外操作,包括增加另 "電層33與一導電平台35或類似物,其向下延伸以接觸 層23之一個別平台部分的曝露平台部分。層33可以用作可 疋位於其上之額外電組件(圖中未顯示)的一黏著層或類似 物。 在圖3中,依據本發明之一替代性具體實施例,顯示一 焊接電路化基板總成10,。除了導電糊沒有填充於基板13之 開口21内,總成10,包括之組件與圖1之具體實施例所示組 件相同。然而,在基板13之層23的外部平台部分提供一覆 蓋部件41。一較佳覆蓋部件係一金屬層,例如,銅。在定 位覆盍部件41之前,基板13中之該開口較佳由一介電材料 或/、匕材料(包括導電材料)43填充。在一項較佳具體實施 例中,材料43係上述類型之一介電材料。此介電材料處於 88642.doc -13- 1288586 適當位置時,覆蓋部件41可以電鍍於該定位介電質43之外 部曝露表面上。在一範例中,覆蓋部件41之厚度為大約 0·1密爾至大約2.0密爾。 進一步參見圖3,一數量之導電糊25係定位於該覆蓋部 件41之上,而且係由與圖丨之具體實施例中使用之糊相似 的糊組成。在一項範例中,一數量為4〇〇立方密爾之糊h 係塗敷於覆蓋部件41之上而且僅有大約2密爾之厚度。在 圖3中使用了兩份數量之糊,但也應瞭解,在本發明之最 廣泛方面中,可僅使用兩個基板(11與13)以形成一成功焊 接之最終結構1〇,。 在圖4中,圖3中的該分解結構1〇,係顯示為已焊接(較佳 使用上述層壓私序)。有意義的是,該個別數量之糊25 從該覆蓋部件41向外延伸以部分填充該個 的開口。更有意義的是,該導電糊25之一部分保;= 該等個別層2 3之向外突出平台部分的外部表面之間以便進 一步增強該等個別基板之間的電耦合。如圖丨之具體實施 例,除-外部導體35,之夕卜,可以(包括在該已形成之總成 1 0的相反側之上)新增一介電質3 3,。 口此已顯不並定義之一電路化基板總成包括至少兩個 電路化基板(每個於其巾包括—一),對準料電路化基 板以便此等開口可以在該後續焊接程序中電輕合。 « 總成提供優於傳統㈣電路板構造之顯著電 路密度提南。此係主要由於線路PTH不再需要穿過該整體 總成,而可以停止於任何既定層上。因此,該等下層之上 88642.doc -14- !288586 佈置的線路可以不受任何穿孔電鍍(plated_th❿; PTH)封阻之阻擋。本發明也消除在傳統電路板中普遍存在 的该等高縱橫比穿孔之鑽孔與電鍍問題。 本發明提供—穩定料與結構,而不要求於最終接合前 用糊完全初始填充所有開口,但是這將反過來要求更精確 的程序容差以實現高接合良率及可靠結構。例如,此等填 充物將要求欲接合之2個導電襯墊之厚度加上該導電黏合 劑之厚度應與該黏附薄片大致相等。若該黏附薄片比較 厚,則該等導電接合處之接觸較差。若該等襯墊加上糊比 該黏附薄片更厚,則該黏附薄片中會存在空隙,或該導電 糊會受到橫向擠壓,以至於可能使鄰近襯墊短路。為滿足 此等,,,容差要求係小於!密爾,而該容差能力之總和 係顯著高於1密爾。本發明實質上克服了此等問題。 雖然已經顯示並說明目前本發明之較佳具體實施例,但 熟悉本技術人士應明白,其中可作不同變化與修改,而不 致脫離隨附申請專利範圍所定義的本發明之範疇。 【圖式簡單說明】 圖1係依據本發明_項具體實施例之—電路化基板總成 在其焊接之前的一側視圖; 圖2係圖1之該總成焊接之後的一侧視圖; 、圖3係依據本發日以—項具體實施例之—電路化基板總 成在其焊接之前的一側視圖;以及 圖4係圖3之該總成焊接之後的一側視圖。 【圖式代表符號說明】 88642.doc 1288586 10 電路化基板總成 10f 電路化基板總成 11 第一電路化基板 13 第二電路化基板 15 額外電路化基板 17 介電材料層 19 導電材料層 21 開口 23 導電電鍍層 25 導電糊 31 黏附薄片 33 介電層 33f 介電質 35 導電平台 35f 外部導體 41 覆蓋部件 43 介電材料或其它材料 16 - 88642.doc

Claims (1)

1288586 拾、申請專利範園: 1· 一種電路化基板總成,其包括: 在其中包括一開口之一第一電路化基板; 一第二電路化基板,其焊接㈣第—電路化基板並 於其中包括實質上與該第一電路化基板之中的該開口 對準之一開口;以及 -數量之導電糊,其實質上完全填充該第二焊接電 路化基板之中的該等開口並僅部分填充該第-電路化 基板之中的該開口。 2. 如中請專利範圍第旧之總成,其中該等第—與第二電 路化基板各包括至少—導電平面與至少一介電層。 3. 如中專利㈣第丨項之總成,其中該等第—與第二電 路化基板之中的每個該等開口在其上包括一導電材 料,該導電糊在該等兩個開口之中與該導電材料 電接觸。 4_如中請專利範圍第3項之總成,其中該導電材料包括― 金屬電鍍層。 5.如申請專利範圍第!項之總成,其進—步包括在該等第 一與第二電路化基板之間的一中間介電層。 6·如申請專利範圍第旧之總成,其進—步包括定位於該 第-電路化基板之一外部表面之上並在該第一電路化 基板之該開口内延伸的一介電材料層。 7·如申請專利範圍第丨項之總成,其進一步包括一第三電 路化基板,該第三電路化基板在其中也具有一開口並 88642.doc 1288586 二於3亥1二電路化基板以便該第三電路化基板之中 口二’口:質上對準該第二電路化基板之中的該開 °亥數里之導電糊也僅部分填充該第三電路化基板 之中的該開口。 8. 種電路化基板總成,其包括 在其中包括一開 口之一第一電路化基板 第包路化基板,其焊接於該第一電路化基板並 於其中包括與該第一電路化基板之中的該開口對準之 一開口; ★ -導電覆蓋部件,其在該第二電路化基板之面向該 第電路化基板的表面上,實質上覆蓋該第二電路化 基板之中的該開口;以及 一數罝之導電糊,其定位於該覆蓋部件之上並僅部 分填充該第一電路化基板之中的該開口。 9·如申請專利範圍第8項之總成,其中該等第一與第二電 路化基板各包括至少一導電平面與至少一介電層。 10·如申請專利範圍第8項之總成,其中該等第一與第二電 路化基板之中的每個該等開口在其上包括一導電材 料’该導電糊在該第一電路化基板之中的該開口中與 該導電材料保持電接觸。 11 ·如申請專利範圍第1 〇項之總成,其中該導電材料包括 一金屬電鍍層。 12·如申請專利範圍第8項之總成,其進一步包括在該等第 一與第二電路化基板之間的一中間介電層。 88642.doc -2- 1288586 I3·如申請專利範圍第8項之總成,其進一步包括定位於該 第一電路化基板之一外部表面之上並在該第一電路化 基板之該開口内延伸的一介電材料層。 14.如申請專利範圍第8項之總成,其_該覆蓋部件包括一 金屬層。 it如申請專利範圍第14項之總成,其中該金屬層係銅。 16. 如申請專利範圍第8項之總成,其中該第二電路化基板 之中的該開口由一介電材料填充,該覆蓋部件係定位 於該介電材料之上。 17. 如申請專利範圍第8項之總成,其進一步包括一第三電 路化基板,該第三電路化基板在其中也具有一開口並 焊接於该第二電路化基板以便該第三電路化基板之中 的該開口實質上對準該第二電路化基板之中的該開 口,該總成進一步包括實質上覆蓋該第二電路化美 之中的該開口的一第二覆蓋部件以及定位於該第:覆 蓋部件上並僅部分填充該第三電路化基板之中的該開 口的一第二數量之導電糊。 18. —種製造一電路化基板總成之方法,該方法包括: 提供在其中包括一開口之一第一電路化基板; 提供在其中包括一開口之一第二電路化 用-數量之導電糊實質上填充該第二電土路化基板之 中的該開口; 土、从从Ί文在具γ异 導電糊的該第二電路化基板之中的該開π對準該 88642.doc 1288586 電路化基板之中的該開口;以及 將該等第一與第二電路化基板焊接在一起以便該導 電糊僅部分填充該第-電路化基板之中的該開口,同 時也實質上填充該第二電路化基板之中的該開口。 19·如申請專利範圍第18項之方法,其中該等第一與第二 電路化基板之該焊接係藉由層壓實現。 2〇· -種製造-電路化基板總成之方法,該方法包括·· f t、在其中包括一開口之一第一電路化基板; 提供:其中包括一開口之一第二電路化基板; 在忒第一電路化基板之面向該第一電路化基板的一 表面上,定位一導電覆蓋部件以實質上覆蓋該第二電 路化基板之中的該開口; 在該覆蓋部件之上定位一數量之導電糊; 1準4等第-與第二電路化基板以便該等電路化基 反之中的該等開口係實質上對準;以及 焊接該等第一盥楚_ ,、第—电路化基板以便該數量之導電 21如由:勿填充該第—電路化基板之中的該開口。 美板^專利關弟2G項之方法,其中該等第—與第二 基板之該焊接係藉由層a實現。 88642.doc
TW092134417A 2002-12-19 2003-12-05 Circuitized substrate assembly and method of making same TWI288586B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/322,527 US6809269B2 (en) 2002-12-19 2002-12-19 Circuitized substrate assembly and method of making same

Publications (2)

Publication Number Publication Date
TW200507705A TW200507705A (en) 2005-02-16
TWI288586B true TWI288586B (en) 2007-10-11

Family

ID=32393021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092134417A TWI288586B (en) 2002-12-19 2003-12-05 Circuitized substrate assembly and method of making same

Country Status (6)

Country Link
US (6) US6809269B2 (zh)
EP (1) EP1432294A3 (zh)
JP (1) JP2004200689A (zh)
CN (1) CN100579338C (zh)
CA (1) CA2452178C (zh)
TW (1) TWI288586B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
CN1802603A (zh) 2003-07-17 2006-07-12 霍尼韦尔国际公司 用于高级微电子应用的平面化薄膜及其生产装置和方法
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR100584962B1 (ko) * 2004-07-26 2006-05-29 삼성전기주식회사 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
US7698416B2 (en) * 2005-01-25 2010-04-13 Cisco Technology, Inc. Application layer message-based server failover management by a network element
US20070013068A1 (en) * 2005-06-17 2007-01-18 Lsi Logic Corporation Integrated circuit package and method with an electrical component embedded in a substrate via
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP4821276B2 (ja) * 2005-11-10 2011-11-24 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
TWI389290B (zh) * 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
US20090241332A1 (en) * 2008-03-28 2009-10-01 Lauffer John M Circuitized substrate and method of making same
JP4482613B2 (ja) * 2009-12-24 2010-06-16 新光電気工業株式会社 多層配線基板の製造方法
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US9351408B2 (en) * 2010-04-22 2016-05-24 I3 Electronics, Inc. Coreless layer buildup structure with LGA and joining layer
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
US8299371B2 (en) 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
CN102548252A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
KR101853815B1 (ko) * 2011-05-30 2018-05-02 삼성전자주식회사 회로기판 조립체 및 회로기판의 조립 방법
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
FR2984073B1 (fr) * 2011-12-13 2014-09-12 Thales Sa Procede de realisation de carte imprimee
KR101370119B1 (ko) 2011-12-13 2014-03-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 엘라스토머 접착
WO2013146931A1 (ja) * 2012-03-30 2013-10-03 日立化成株式会社 多層配線板
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
CN106793524A (zh) * 2017-02-10 2017-05-31 昆山元茂电子科技有限公司 印刷电路板的制造方法
US20190335593A1 (en) * 2018-04-26 2019-10-31 Daeduck Electronics Co., Ltd. Method of manufacturing the printed circuit board
US11076492B2 (en) * 2018-12-17 2021-07-27 Averatek Corporation Three dimensional circuit formation
US10818586B1 (en) * 2019-11-08 2020-10-27 Advanced Semiconductor Engineering, Inc. Substrate structure and method of manufacturing the same
CN112739016B (zh) * 2020-12-10 2023-03-14 惠州市特创电子科技股份有限公司 叠孔电路板及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611088A (ja) * 1984-06-14 1986-01-07 松下電器産業株式会社 導電回路の形成法
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
DE59510807D1 (de) 1994-07-05 2003-11-20 Infineon Technologies Ag Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Bga接続構造の形成方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール
US6026564A (en) * 1998-04-10 2000-02-22 Ang Technologies Inc. Method of making a high density multilayer wiring board
US6204456B1 (en) * 1998-09-24 2001-03-20 International Business Machines Corporation Filling open through holes in a multilayer board
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
RU2133081C1 (ru) * 1998-12-08 1999-07-10 Таран Александр Иванович Многослойная коммутационная плата (варианты)
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
US6388204B1 (en) 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US20020166697A1 (en) * 2001-05-11 2002-11-14 International Business Machines Corporation Circuit board construction
US6459047B1 (en) 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same

Also Published As

Publication number Publication date
US20040177998A1 (en) 2004-09-16
US7071423B2 (en) 2006-07-04
US6872894B2 (en) 2005-03-29
US6900392B2 (en) 2005-05-31
US20040118596A1 (en) 2004-06-24
JP2004200689A (ja) 2004-07-15
CN100579338C (zh) 2010-01-06
US6809269B2 (en) 2004-10-26
US20050023035A1 (en) 2005-02-03
US20060123626A1 (en) 2006-06-15
CA2452178A1 (en) 2004-06-19
CA2452178C (en) 2008-05-13
US7343674B2 (en) 2008-03-18
TW200507705A (en) 2005-02-16
EP1432294A3 (en) 2005-11-02
CN1553763A (zh) 2004-12-08
US20040118598A1 (en) 2004-06-24
US20050011670A1 (en) 2005-01-20
US7047630B2 (en) 2006-05-23
EP1432294A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
TWI288586B (en) Circuitized substrate assembly and method of making same
JP3729092B2 (ja) 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP3969192B2 (ja) 多層配線基板の製造方法
US6479093B2 (en) Composite laminate circuit structure and methods of interconnecting the same
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
TWI345939B (en) Method of manufacturing a multilayer wiring board
US20090241332A1 (en) Circuitized substrate and method of making same
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
WO1980002633A1 (en) Hollow multilayer printed wiring board,and method of fabricating same
MXPA02005828A (es) Placa de circuitos impresos y su metodo de manufactura.
US8541687B2 (en) Coreless layer buildup structure
JP2002026520A (ja) 多層配線基板及びその製造方法
JP4895448B2 (ja) 多層配線基板
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
US8536459B2 (en) Coreless layer buildup structure with LGA
JPH08330736A (ja) 多層基板およびその製造方法
JP2004103739A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2003347738A (ja) 多層配線基板及びその製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP3429743B2 (ja) 配線基板
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JPH04312998A (ja) ポリイミド多層配線基板およびその製造方法
JP2009071031A (ja) 電子装置
JPH01106496A (ja) スルーホール回路基板の製造法
JP2004152793A (ja) 多層配線基板用基材、多層配線基板およびそれらの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees