TWI288264B - Shift register and display device - Google Patents

Shift register and display device Download PDF

Info

Publication number
TWI288264B
TWI288264B TW093104770A TW93104770A TWI288264B TW I288264 B TWI288264 B TW I288264B TW 093104770 A TW093104770 A TW 093104770A TW 93104770 A TW93104770 A TW 93104770A TW I288264 B TWI288264 B TW I288264B
Authority
TW
Taiwan
Prior art keywords
circuit
pulse
input
shift register
transistor
Prior art date
Application number
TW093104770A
Other languages
English (en)
Other versions
TW200502629A (en
Inventor
Kazuhiro Noda
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200502629A publication Critical patent/TW200502629A/zh
Application granted granted Critical
Publication of TWI288264B publication Critical patent/TWI288264B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Description

1288264 九、發明說明： 【發明所屬之技術領域】 本發明係有關於移位寄存器及顯示裝置，特別是有關於 夕丰又連接時脈反相器而構成之時脈反相器方式的移位寄存 器、以及將該移位寄存器使用於週邊驅動電路的一部份之 主動矩陣型顯示裝置之相關技術。 【先前技術】 習知之使用日寺脈反相器的移位寄存器，係將串接4個電晶 體元件於正側電源和負側電源之間而構成之時脈反相器作 為基本電路而使用，並以赵^入& y*、杜 I 乂輸入脈衝為基準而同步於時脈脈 衝，亚進行傳送、保持（例如參考專利文獻丨）。 專利文獻1 特開平1 1-134893號公報（特別是段落〇〇18至〇〇2〇、段落 0023至0025、以及圖2、圖4) 以下，使用圖式而具體地說明習知例之移位寄存器。圖9 係表示習知例之移位寄存器的丨個傳送段的電路構成之電 路圖。由該圖而得知’以一對的時脈反相器1〇1、ι〇2和： 段的反相器103所構成的電路作為單位而構成1個傳送段。 繼而該傳送段係藉由複數段之縱式連接而構成移位寄存 器。 時脈反相器丨(M係由如下所構成：PM〇s電晶體Qpi〇i* NMOS電晶體Qnl(H，其係分別共通地連接閘極之間和沒極 之間而構成C-MOS反相器；PM〇s電晶體Qpl〇2，其係連接 於PMOS電晶體Qp 1 0 1的源極和正側電源VDD之間，且將時 90146.doc 1288264 脈脈衝ckl作為閘極輸入；以及NMOS電晶體Qnl〇2，其係 連接於NMOS電晶體QnlOl的源極和負側電源VSS之間，且 將時脈脈衝ck 1和反相之時脈脈衝ck 1X作為閘極輸入。 時脈反相器1 0 2亦和時脈反相器1 〇 1相同地，由如下所構 成：MOS電晶體Qpl〇3、Qnl〇3，其係分別共通地連接閘極 之間和汲極之間而構成C-MOS反相器；PMOS電晶體 Qpl04，其係連接於pm〇S電晶體Qpl03的源極和正側電源 VDD之間’且將時脈脈衝ckix作為閘極輸入；以及nm〇s 電晶體Qnl04，其係連接於NMOS電晶體Qnl〇3的源極和負 側電源VSS之間，且將時脈脈衝仏1作為閘極輸入。 此等時脈反相器1 〇 1、1 〇2係相互地連接各輸出端，亦即 相互連接MOS電晶體Qp 1 〇 1、Qn 1 〇 1的汲極共通連接點和 MOS電晶體Qpi〇3、Qni〇3的汲極共通連接點。繼而供應輸 入脈衝stl於時脈反相器1〇1的輸入端，亦即供應於m〇s電 曰曰體Qp 101、Qn 1 〇 1的閘極共通連接點，並自時脈反相器1 的輸出端而取出輸出脈衝〇utl。 反相器103係串接於正側電源VDD和負側電源VSS之 間，並形成C-MOS反相器構成，其係由分別共通地連接閘 極之間和汲極之間的PM〇s電晶體如1〇5和nM0S電晶體 Qnl05所構成。該反相器1〇3係其輸入端，亦即M〇s電晶體 Qpl05、Qni〇5的閘極共通連接點，為連接於時脈反相器 的輸出端，而其輸出端亦即MOS電晶體Qpl〇3、Qnl〇3的汲 極.、通連接點，為連接於時脈反相器丨〇2的輸入端，亦即 M〇S電晶體Qpl03、Qnl〇3的閘極共通連接點。 90146.doc 1288264 圖10係表不輸入脈衝sU、時脈脈衝ckl、cklx、以及輸出 脈衝out 1的k序關係。輸入脈衝1係在時脈脈衝a 1的高準 位期間（傳送期間）而取入至時脈反相器1〇卜且在時脈脈衝
CklX的南準位期間（保持期間），藉由保持於時脈反相器102 和反相态103而作為輸出脈衝〇ut丨並傳送（移位）至次段的傳 送段。 在上述習知例之移位寄存器當中，基本 器101 102其VDD-VSS間之電晶體的元件數為多達4個，為 了使傳达波形之上升、下降達成高速而增大電晶體的尺寸 時，則由於增加各傳送段之輸入閘極t容，且$ 了驅動其 前段的傳送段，必須進而增大電晶體尺寸而提升驅動能 力，故具有妨礙移位寄存器動作的高速化之課題。 此外亦具有屯晶體之臨界值電壓Vth的變動減弱，而且 因私日日to本身之Vth而難以進行電源電壓的低電壓化之課 題。此外，舉其一例，假設pchMOS電晶體的臨界值電壓州 為大約2·5 V程度，而NchM〇S電晶體的臨界值電壓Vth為大 、 至1 ·5 V耘度日守，相對於正側的電路以大約2·〇 V至 〇 度而開始作動之情形，而由於負側的電路若無大約 5 V私度時則無法開始作動，故亦具有正側/負側 對稱性之問題。 切作的 =發明係有㈣上述課題而創作，纟目的係提供減少正 1私原負側包源間的電晶體之元件數，且能進行電源電 的低電I化和移位寄存器動作的高速化之移位 ^、 及將此作為週邊驅動電路的一部份而使用之顯示裝：。、以 90146.doc 1288264 【發明内容】 本發明之移位寄存器係具有如下 成：傳送部，其係由將輸入脈衝作為一方的;電路所梢 電路所構成；以及保持部，其係串接，輸入之财虹 衝的時脈輸人端之間，且具有i供應時脈脈 之間的PMOS電晶體和NM〇 之間和及極 NAND ^體’亚連接輪人端於前述 电路的輸出翊，而將輸出電位作 供應於前述NAND電路。如此 方㈣入而 數段之縱十、#成之移位寄存器’係藉由複 置電路之措施，而在具有如下之顯示裝 元^予 而使用：複數個圖素，其係以2次 擇此等、：：列，以及掃描電路，以行單位或列單位而選 擇此等硬數個之各圖素。 二上=的移位寄存器或將此作為掃描電路而使用之 中’由NAND電路所組成之傳送部係取入構成盆 方的輸入之輸入脈衝.，並根據構 Μ Λβ AA ^ f ^ ，、另 方的輸入之保 、#的輸出電位而傳送至該保 脈衝而將自傳逆邱W，， 保持#係同步於時脈 … ”斤傳达之脈衝予以保持、輸出。亦即， 位寄存器之保持功能係使用時脈脈衝本身而進行。此 有關於構成傳送部之NAND電 積之處理而實現3個電晶體於正 【實施方式】 側“和負側電源之間。 以下’參閱圖式而詳细說明右Μ Μ丄々 第!實施形態 、’有關於本發明之實施形態。 圖1係表示本發明之第1實施形態之移位寄位器的i個傳 90146.doc 1288264 正側電源VDD ;以及NMOS電晶體Qn21，其係分別共通地 連接該PMOS電晶體Qp2 1和同類閘極與同類汲極；並形成 供應時脈脈衝ck於NMOS電晶體Qn21的源極之構成。 在該保持部12當中，MOS電晶體QP21、Qn21的閘極共通 連接點係連接於傳送部11的輸出端，亦即電晶體 Qp 11、Qp 12、Qn 11的汲極共通連接點。此外，保持部12的 輸出端，亦即MOS電晶體Qp21、Qn21的汲極共通連接點係 連接於傳送部11的MOS電晶體Qpl2、Qnl2的閘極共通連接 點’並對該閘極共通連接點而供應輸出電位。 繼而使用圖2之時序圖而說明有關於上述構成的第丨實施 形恶之移位寄存器的1個傳送段之電路動作。圖2之時序圖 係表示輸入脈衝st、時脈脈衝仏、傳送部丨丨的輸出電位（保 持邛12的輸入電位）a、以及輸出脈衝〇加的時序關係。 在時刻tii，當輸入脈衝st係自高準位（以下，記為「，,h，， 準位」而遷移至低準位（以下，記為「” L，，準位」）時，傳送 部亦即NAND電路即辨識” L”準位，亦即pM〇st晶體办u 係呈導通狀態，並使該輸出電位A往”Ή"準位側產生變化。 又，時刻til以前的輸出電位a係處於未確定之狀態。 繼而在時刻tl2，由於時脈脈衝ck自” H"準位而遷移至,，l” 準位，保持部12的NMOS電晶體Qn21的源極電位係形成，，l，， 準位，且該NMOS電晶體Qn21*形成導通狀態，故保持部 12的輸出電位，亦即輸出脈即自，，H„準位而遷移至 準位。 繼而在時刻U3’雖輸入脈衝stn，準位而遷移至％，，準 90146-doc • 10 - 1288264 位’但，保持部12的輸出電位係處於”L”準位之狀態，據此 而PMOS電晶體Qpl2係導通狀態，而NM〇s電晶體叫2係不 導通狀態，故傳送部n的輸出電位A係維持"H"準位之狀態。 繼而在時刻tl4，由於時脈脈衝ck自” L"準位而遷移至” h，， 準位，保持部12的！^^〇5電晶體Qn21的源極電位係形成”Η,, 準位’且該NMOS電晶體Qn2l係形成不導通狀態，故輸出 脈衝out即自，，L，，準位而遷移至”H"準位。據此而pM〇s電晶 拉Qp 11 QP〗2均开》成不導通狀態，且NMOS電晶體Qn 12係 形成導通狀態，故傳送部U的輸出電位A係自，，H”準位而遷 移至"Lff準位。 繼而在時刻t15係和時刻tl2相同地，雖時脈脈衝仏自，，h，， 準位而遷移至”L”準位，但，由於輸入脈衝st#"H，，準位之狀 怨，故PMOS電晶體QpU、Qpl2均形成不導通狀態，而nm〇s 電晶體Qnll、Qnl2均形成導通狀態。其結果，由於傳送部 11的輸出電位A係”L”準位之狀態，故輸出脈衝〇m即維持 準位之狀態。 經由上述一連串的過程，傳送部係取入輸入脈衝st，而 保持部、12係保持該輸入脈衝st並施以波形整形而進行往次 #又的傳送段傳送之移位寄存器動作。亦即，並非在該寄存 為内獨立而進行在移位寄存器的功能中進行保持之功能， 而是使用時脈脈衝ck(以其作為基準之脈衝亦可）本身而進 仃保持動作。 如上述，藉由如下而構成單位電路（傳送段）之措施：傳 送部11，其係使用NAND電路而實現傳送功能；以及保持部 90146.doc -11 - Ι2^8264 12’其係使科脈脈衝⑶（或以其作為基準之脈衝）本身 現保持功能’·由於能將正側電源咖_負側電源卿（或 GND)間之電晶體的元件數抑制❸個，故相較於習知 之4個而能將電晶體減少1個。據此即使為了高速進行傳送 波形的上升、下降而增大電晶體的尺寸，亦能抑制各傳送 段之輸入閘極電容的增加，故能進行增大電晶體尺寸之移 位寄存器動作的高速化。 此外，藉由減少_電晶體之措施，而能進行電晶體的臨 界值電壓讀份之程度的電源電壓之低電壓化。進而舉其一 例，假設PchM0S電晶體的臨界值電壓vth為大約2·5 v程 度，NchMOS電晶體的臨界值電麼vth為大約i〇 ν 耘度％，則由於負側的電路係以大約25 V程度而開始作 動而正側的電路係以大約2 〇 ¥至3 〇 v程度而開始作動， 文亦此/肖除有關於正側/負側的動作之對特性的問題。 圖3係表不多段連接上述構成的傳送段（單位電路）而構 成之移位寄存器的構成之電路圖。此外，將多段連接時之 時序圖表示於圖4。 由圖3而得知，在進行多段連接（本例係2段連接）時，藉 由將上述構成的傳送段（單位電路、1G-2)施以縱式 連接，將第1段的傳送段1〇-1的輸出脈衝〇utl作為其輸入脈 衝st2而i、應於第2段的傳送段1〇_2，並且藉由分別供應相位 為1/4偏移之時脈脈衝ckl、ck2於第1段的傳送段10]和第2 段的傳送段1〇-2之措施，即能進行移位寄存器動作。 在圖4之時序圖當中，第1段的傳送段10-1的動作時序tll 90146.doc -12- 1288264 至Π5係對應於圖2的動作時序tUstl5，而第2段的傳送段 10-2的動作時序t21至t25係對應於圖2的動作時序til至ti 5。 此處雖係舉2段之情形為例，但，3段之上之情形時，同 樣地將各傳送段施以縱式連接，並且分別供應相位為1/4偏 移的時脈脈衝ck卜ck2於第奇數段的傳送段10-1、1〇_3、… 和第偶數段的傳送段10-2、1〇-4、…即可。但，在第奇數段 的傳送段10-1、10-3、…當中，供應時脈脈衝ckl於第丨段、 第5段、…時，第3段、第7段、…係供應和時脈脈衝ckl反 相的時脈脈衝cklx。同樣地，在第偶數段的傳送段1〇_2、 10-4、…當中，供應時脈脈衝ck2於第2段、第6段時，則第 4段、第8段係供應和時脈脈衝ck2反相之時脈脈衝ck2x。任 思一種情形均分別供應相位為1/4偏移之時脈脈衝ckl、ck2 於第可數段的傳送段10-1、10_3、…和第偶數段的傳送段 10-2、10-4、…而不變。 第2實施形態 Η 5係表示本务明之第2貫施形恶之移位寄存器的η固傳 送段之電路構成的電路圖。圖中，和圖丨同等之部份係賦予 相同的符號而予以表示。本實施形態之移位寄存器係以P 實施形態之移位寄存器作為基本構成。亦即，形成除了第工 實施形態之單位電路（傳送段）1Q之外，另具有反相器電路 21、波形整形用傳送電路22、以及上升改 反相器電路21係心不影響前段的傳送段而進整 合者，係由串接於正側電源VDD和負側電源vss(或GNd) 之間的PMOS電晶體Qp31*NM〇s電晶體Qn3i所構成。此等 90146.doc 13 1288264 MOS電晶Qp3 1、Qn3 1係藉由分別共通地連接閘極之間和同 類没極之措施而構成C - Μ〇S反相器。繼而在ΜΌ s電晶體 Qp3 1、Qn3 1的閘極共通連接點係供應輸入脈衝st。 波形整形用傳送電路22係用以對經由反相器電路2丨的輸 入脈衝st而施以波形整形的處理，並傳送至單位電路1〇者， 且具有· PMOS電晶體Qp41，其係;:及極為連接於正側電源 VDD，以及NMOS電晶體Qn41，其係分別共通地連接該 PMOS電晶體Qp41和同類閘極與同類汲極；且形成供應時 脈脈衝ckl於NMOS電晶體Qn41的源極之構成。 在該波形整形用傳送電路22當中，該輸入端，亦即％〇3 電晶體Qp41、Qn41的閘極共通連接點係連接於反相器電路 21的輸出端，亦即M0S電晶體Qp31、Qn31的汲極共通連接 點，而該輸出端，亦即M〇S電晶體QP41、（^41的汲極共通 連接點係連接於單位電路丨〇的輸入端，亦即M〇s電晶體 Qp 11、Qn 11的閘極共通連接點。 上升改善電路23係用以改善輸出脈衝OUT的上升情形 者，且由如下所構成·· PM0S電晶體電晶體 Qn51，其係串接於正側電源VDD和負側電源vss(或 之間’以及PMOS電晶體Qp52，其係對單位電路 電晶體Qn2 1而並列連接。 在該上升改善電路23當中，MOS電晶體QP51、Qn51係藉 由为別共通地連接同類閘極和同類汲極之措施而構成 C MOS反相器。.MOS電晶體Qp51、如51的問極共通連接點 係連接於單位電路_M〇s電晶體Qp21、Qn2i的問極共通 90146.doc 14 1288264 連接點。PMOS電晶體QP52係其閘極為連接於M〇s電晶體 Qp51、Qn51的汲極共通連接點。 在上述構成之第2實施形態之移位寄存器當中，相對於供 應時脈脈衝ckl於波形整形用傳送電路22的]^]^〇3電晶體 Qn41的源極，則單位電路1〇iNM〇s電晶體Qn2i的源極， 係對時脈脈衝ckl而供應僅偏移1/4相位程度的時脈脈衝ck2。 此處，說明有關於波形整形用傳送電路22的電路動作。 波形整形用傳送電路22係藉由時脈脈衝ckl而作動，據此而 對該波形整形用傳送電路22的輸入脈衝進行波形整形，並 將該波形整形後之脈衝傳送至次段的單位電路1〇。根據該 波形整形用傳送電路22之波形整形的作用，由於輸入脈衝 st係作為急劇上升、下降的脈衝而輸入至單位電路丨〇,故能 提升該單位電路1G的頻㈣性。又，藉由通過波形整形用 傳送電路22而使脈衝的相位反相。 反相器電路21係考量該相位反相且為了進行脈衝波形的 邏輯整合而設置。亦即，反相器電路21係藉由使輸入脈衝 st的相位反相’而即使在和單位電路之間中介使相位產生反 相的波形整形用傳$電路22,亦能供應和輸入脈衝st相同的 脈衝於單位電路丨〇。但，反相器電路2丨並非必須。亦即， 對波形整形用傳送電路22的NMOS電晶體Qn41的源極，並 非ί、應呀脈脈衝ck丨，而係供應與其反相之時脈脈衝Aχ 町，則即使無反相器電路21，亦能供應和輸入脈衝st同相之 脈衝於單位電路10。 繼而5兄明有關於上升改善電路23的電路動作首先，單 90146.doc -15 - 1288264 位電路1 0因係採用通過NMOS電晶體Qn2 1而供應時脈脈衝 ck2之構成’則起因於該NMOS電晶體Qn21而使輸出脈衝〇ut 的上升特性係產生惡化。為了改善該上升的特性而設置者 即上升改善電路23。 在該上升改善電路23當中，對單位電路的nm〇S電晶體 Qn21而並列連接之PMOS電晶體Qp52，係和該NMOS電晶體 Qn21 —起構成C-MOS轉換閘極閘極（傳輸閘極）。藉由通過 该C-MOS轉換閘極閘極而供應時脈脈衝ck2，由於對時脈脈 衝ck2的上升而使PMOS電晶體Qp52在瞬間響應，故相較於 僅通過NMOS電晶體Qn21而供應之情形，則能改善輸出脈 衝out的上升特性。 此處，由MOS電晶體QP51、Qn51所組成之C-MOS反相 裔’係為了供應和供應於NMOS電晶體Qn21的閘極之脈衝 反相的脈衝於PMOS電晶體QP52的閘極而設置。因此，若 能採用另外產生之和供應KNM0S電晶體Qn2i的閘極之脈 衝反相之脈衝，並將該產生之脈衝供應於pM〇s電晶體
Qp52的閘極之構成時，則亦能省略C-MOS反相器，其係由 MOS電晶體Qp5 1、Qn5 1所组成。 如上述’在第2實施形態之移位寄存器當中，係以第1實 施形態之移位寄存器作為基本的構成，此外並另外藉由作 成具有波形整形用傳送電路22和上升改善電路23之構成， 則除了第1實施形態之移位寄存器的作用功效之外，另外能 獲得如下之作用功效。亦即，藉由波形整形用傳送電路22 的作用而旎提升頻率特性，此外，藉由上升改善電路的 90146.doc 16 1288264 作用而能改善輸出脈衝out的上升特性。 。。本實施形態之移位寄存器亦和第i實施形態之移位寄存 时同樣地使用多段連接。此處，將習知例之多段連接的移 位寄存器和本實施形態之多段連接的移位寄存器作比較。 ^DI^VSS間之電晶體數為4個的習知例之多段連接之移位 :存夯之情形時’係由圖6之時序圖而得知，由於當電源電 麼下降4即產生誤動作’而且波形之純化係增大，故難以 進行電源«之低電壓化、以及移位寄存器動作之高速化。 相對於此，VDD-VSS間的電晶體數為3個之本實施形態之 多段連接的移位寄存器之情形時’係由圖7之時序圖而得 ::即使電源電壓下降亦難以產生誤動作，例如即使電源 電壓為5.5V程度’亦能進行資料的傳送，而且波形純化亦 減少。因此，相較於習知例之多段連接的移位寄存器，而 能進行電源電壓之低電壓化、以及移位寄存器動 化。 適用例 如上所說明之各實施形態之移位寄存器，係在主動矩陣 型顯示裝置，例如在使用液晶單元而作為圖素的顯示元件 =構成之主動矩陣型液晶顯示裝置當中，作為該週邊驅動 電路的一部份，例如水平驅動電路或垂直驅動電路的掃描 電路（掃描器）而使用較為理想。 圖8係表示使用本發明之移位寄存器的主動矩陣型液晶 顯示裝置的構成之一例之電路圖。在圖8當中，在複數列份 之各掃描線31和複數行份之各信號線32的交又部，係以2次 90l46.doc -17- 1288264 元狀態而配置有複數個之圖素33。 複數個之圖素部33係形成具有如下之構成··圖素電晶 體，例如TFT(Thm Film Transistor ;薄膜電晶體）34，其係 分別連接閘極電極於掃描線31，且連接源極電極於信號線 32 ;液晶單元35，其係連接圖素電極於該丁打34的汲極電 極；以及保持電容36,其係連接一方的電極於該汲極電極。 液晶單元3 5的對向電極係共通地施加共通電位v c 〇爪於各 圖素。保持電容36的另一方之電極係對^^線”而共通地連 接各圖素。 有關於複數的各個圖素33，係藉由如下而在圖素單位進 行選擇··水平驅動電路37,錢心在行單位作選擇並驅 動；以及垂直驅動電路38，其係用以在列單位作選擇並驅 動，且自水平驅動電路37而通過信號線32，並寫入信號。 水平驅動電路37和垂直驅動電路38，由於係依次掃^於^水 平方向和垂直方向，故内裝有掃描電路，而作為該掃描電 路係使用別述之各貫施形態之移位寄存器。 如此，在主動矩陣型液晶顯示裝置當中，作為其週邊驅 動電路的一部份，例如水平驅動電路37或垂直驅動電路％ 的掃描電路，而使用前述之各實施形態之移位寄存器，據 此而此等移位寄存器由於能進行使其驅動的電源電塵之低 私壓化、以及移位寄存器動作之高速化，故能達成液晶顯 不裝置本身的電源電壓之低電壓化、以及顯示速度之高速 化。 又，本適用例雖係舉適用於作為圖素的顯示元件而使用 90l46.doc -18- 1288264 j晶單元之液晶顯示裝置之掃描電路（移位寄存器）為例而 Λ月，亚不自限於液晶顯示裝置之掃描電路，而亦能 適用於作為圖素的顯示元件而使駐L(deetrG丨咖⑽⑽）元 件之EL顯示裝置等、主動矩陣型顯示裝置全體的掃描電路。 此外，本發明亚不自限於適用於顯示裝置的掃描電路所 使用之移位寄存H ’亦可適用於例如代紅刪影像之 位址型1U料像元件的掃描電路所使狀移位寄存器。 如以上所說明，根據本發明，藉由作成使用NAND電路 而實現傳送功能，並且使用時脈脈衝(或以其為基準之脈衝) 本身而貫現保持功能之—種構成，據此而能進行電源電壓 的低電壓化和移位寄存器動作的高速化。 【圖式簡單說明】 ，圖1係表示本發明之第丨實施形態之移位寄存器的丨個傳 送段之電路構成的電路圖。 圖2係提供第1貫施形態之移位寄存器的動作說明的時序 圖。 ' 圖3係表示將第丨實施形態的單位電路進行2段縱式連接 時的構成之電路圖。 圖4係提供2段縱式連接時之移位寄存器的動作說明的日士 序圖。 $ 圖5係表示本發明之第2實施形態之移位寄存器的1個傳 送段之電路構成的電路圖。 圖6係提供習知例之多段連接之移位寄存器的動作說明 的時序圖。 90146.doc 19 1288264 圖7係提供第2實施形態的多段連接之移位寄存器的動作 說明的時序圖。 圖8係表示使用本發明之移位寄存器的主動矩陣型液曰曰 顯示裝置的構成之一例的電路圖。 圖9係表示習知例之時脈反相器方式之移位寄存器的構 成之電路圖。 圖10係提供習知例之時脈反相器方式之移位寄存哭的動 作說明的時序圖。 【主要元件符號說明】 10 、 10-1 、 10-2 單位電路（傳送段） 11 傳送部 12 保持部 21 反相器電路 22 波形整形用傳送電路 23 上升改善電路 33 圖素 34 TFT(薄膜電晶體） 35 液晶早元 36 保持電容 37 水平驅動電路 38 垂直驅動電路 90146.doc - 20 -

Claims (1)

  1. !288264 十、申請專利範圍： 其係由單位電路所組成，其特徵在於 1 ·—種移位寄存器 具有： 方的輸入之NAND電 傳送部，其係由將輸入脈衝作為一 路所組成；以及 山保持部’其係串接於電源和供應時脈脈衝的時脈輸入 端之間’且具有共通地連接同類間極和同類汲極之讀⑽ 電晶體和NMOS電晶體，日、畜拉认 Μ 且連接輪入端於前述N AND電路 的輸出端’而將輸出電位作兔1 、 私1作為其另一方的輸入而供應於 前述NAND電路。 2·如申請專利範圍第丨項之移位寄存器，其中 前述單位電路係複數段之縱式連接， 第奇數段的單位電路和第偶數段的單位電路，係分別 同步於相位為1/4偏移之時脈脈衝而作動。 3·如申請專利範圍第丨項之移位寄、存器，其中 具有PMQS電晶體，其係並聯於前述保持部的nm〇s電 晶體，並將和該保持部的輸入脈冑反相的脈衝作為問極 輸入0 4 ·如申請專利範圍第3項之移位寄存器，其中 具有反相器電路，其係將前述保持部的輸入脈衝施以 相位反相而供應於前述PM〇s電晶體的閘極。 5 ·如申請專利範圍第1項之移位寄存器，其中 具有波形整形用料電㉟，其係對供應於前述保持部 的時脈脈衝而同步於相位為1/4偏移之時脈脈衝，將前述 90146.doc 1288264 6·
    輸入脈衝的波形施以整形而供應於前述傳送部 如申請專利範圍第5項之移位寄存器，其中 具有反相器電路，其係將前述輸入脈衝的相位施以反 相而供應於前述波形整形用傳送電路。 一種顯示裝置，其特徵在於： 其係具有： 稷數個之圖素，其係以2次元狀態排列；以及 掃描電路，其俏η Α @ &丄、 、货、以仃早位或列單位而選擇前述複數之 各個圖素； 前述掃描電路係由移位寄存器所組成，其中所含之單 位毛路為複數段之縱式連接，該單位電路具有： 傳送# #係由將輸入脈衝作為一方的輸入之n電 路所組成；以及 保持邛，其係串接於電源和供應時脈脈衝的時脈輸入 ^門且具有共通地連接同類閘極和同類汲極之PMOS 脰矛NMOS^晶體，且連接輸入端於前述nand電路 :輸出端’並將輸出電位作為其另—方的輸人而供應於 前述NAND電路； 第可數段的單位電路和第偶數段的單位電路為分別同 步於相位為1/4偏移之時脈脈衝而作動。 8·如申請專利範圍第7項之顯示裝置，其中 有PMOS電aa體，其係並聯於前述保持部的NM〇s電 b曰體，亚將和保持部的輸人脈衝反相的脈衝作為閘極輸 90146.doc 1288264 9·如申請專利範圍第8項之顯示裝置，其中 具有反相器電路，苴係 柄M ^ η、述保持部的輸入脈衝施以 相位反相而供應於前述p刪電晶體的閉極。 10·如申請專利範圍第7項之顯示裝置，其中 具有波形整形用傳送電路，其係對供應於前述保持部 的時脈脈衝而同步於相位為1/4偏移之時脈脈衝，將前述 輸入脈衝的波形施以整形而供應於前述傳送部。 11 ·如申凊專利範圍第1 〇項之顯示裝置，其中 具有反相器電路，其係將前述輸入脈衝的相位施以反 相而供應於前述波形整形用傳送電路。 12·如申請專利範圍第7項之顯示裝置，其中 前述複數個之圖素的顯示元件係液晶單元。 90146.doc
TW093104770A 2003-02-25 2004-02-25 Shift register and display device TWI288264B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003046773A JP3797337B2 (ja) 2003-02-25 2003-02-25 シフトレジスタおよび表示装置

Publications (2)

Publication Number Publication Date
TW200502629A TW200502629A (en) 2005-01-16
TWI288264B true TWI288264B (en) 2007-10-11

Family

ID=32866551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104770A TWI288264B (en) 2003-02-25 2004-02-25 Shift register and display device

Country Status (5)

Country Link
US (1) US7283117B2 (zh)
JP (1) JP3797337B2 (zh)
KR (1) KR100999894B1 (zh)
CN (1) CN100472664C (zh)
TW (1) TWI288264B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050356B1 (ko) * 2005-04-27 2011-07-19 엘지디스플레이 주식회사 쉬프트 레지스터 회로 및 그 구동 방법
JP4762655B2 (ja) * 2005-09-28 2011-08-31 株式会社 日立ディスプレイズ 表示装置
JP4993917B2 (ja) * 2006-02-07 2012-08-08 株式会社ジャパンディスプレイイースト 表示装置
JP4781962B2 (ja) * 2006-10-06 2011-09-28 株式会社 日立ディスプレイズ 表示装置
JP4674589B2 (ja) * 2007-02-05 2011-04-20 ソニー株式会社 固体撮像装置および撮像装置
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR102289951B1 (ko) 2010-05-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
CN102467972B (zh) * 2010-11-18 2015-08-26 上海天马微电子有限公司 一种动态移位寄存器单元及动态移位寄存器
KR20200061448A (ko) 2018-11-23 2020-06-03 삼성디스플레이 주식회사 주사 구동부
WO2020199124A1 (zh) * 2019-04-02 2020-10-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787917B2 (ja) 1987-02-02 1998-08-20 旭硝子株式会社 画像表示装置
JPH0269799A (ja) * 1988-09-06 1990-03-08 Toshiba Corp 表示制御装置
US5245328A (en) * 1988-10-14 1993-09-14 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
TW255032B (zh) * 1993-12-20 1995-08-21 Sharp Kk
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH11134893A (ja) 1997-10-30 1999-05-21 Sony Corp シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
JP3972270B2 (ja) * 1998-04-07 2007-09-05 ソニー株式会社 画素駆動回路および駆動回路一体型画素集積装置
US6407418B1 (en) * 1998-09-16 2002-06-18 Nec Corporation Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same
JP3858486B2 (ja) * 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
TW521241B (en) * 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
JP2001159877A (ja) * 1999-09-20 2001-06-12 Sharp Corp マトリクス型画像表示装置
JP3588033B2 (ja) 2000-04-18 2004-11-10 シャープ株式会社 シフトレジスタおよびそれを備えた画像表示装置
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
TW546615B (en) * 2000-11-22 2003-08-11 Hitachi Ltd Display device having an improved voltage level converter circuit
US6563485B2 (en) * 2001-04-30 2003-05-13 Ati Technologies, Inc. Method and apparatus for parallel in serial out transmission
JP2002368604A (ja) 2001-06-04 2002-12-20 Nippon Hoso Kyokai <Nhk> シフトレジスタ回路、およびこれを用いた撮像装置ならびに表示装置
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2004258147A (ja) 2004-09-16
JP3797337B2 (ja) 2006-07-19
CN100472664C (zh) 2009-03-25
US7283117B2 (en) 2007-10-16
CN1538457A (zh) 2004-10-20
KR100999894B1 (ko) 2010-12-13
US20040164947A1 (en) 2004-08-26
KR20040076605A (ko) 2004-09-01
TW200502629A (en) 2005-01-16

Similar Documents

Publication Publication Date Title
JP4912186B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP6542901B2 (ja) Ｇｏａ回路と液晶ディスプレイ
TWI331339B (en) Shift register circuit and display drive device
US7738623B2 (en) Shift register circuit and image display apparatus containing the same
TW594632B (en) Level converter circuit and a liquid crystal display device employing the same
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US20070248204A1 (en) Shift register circuit and image display apparatus equipped with the same
JP2903990B2 (ja) 走査回路
CN111105762B (zh) 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法
JP4846348B2 (ja) 表示装置
JP2005285168A (ja) シフトレジスタ及びそれを用いた液晶駆動回路
WO2013135061A1 (zh) 栅极驱动电路及显示器
JP4993917B2 (ja) 表示装置
US20070075959A1 (en) Display device
TWI288264B (en) Shift register and display device
JP2006277789A (ja) シフトレジスタおよび表示装置
JPWO2009084270A1 (ja) 補助容量配線駆動回路および表示装置
US6275210B1 (en) Liquid crystal display device and driver circuit thereof
US8508513B2 (en) Display device
JP2007093819A (ja) 表示装置
JP4608982B2 (ja) パルス信号生成方法、シフト回路、および表示装置
TW200530980A (en) Pulse output circuit, driving circuit for display device and display device using the pulse output circuit, and pulse output method
JP4016163B2 (ja) 液晶表示装置およびそのデータ線駆動回路
JP4869569B2 (ja) 表示装置
TWI334696B (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees