TWI276184B - Methods for producing electrode and semiconductor device - Google Patents

Methods for producing electrode and semiconductor device Download PDF

Info

Publication number
TWI276184B
TWI276184B TW090121852A TW90121852A TWI276184B TW I276184 B TWI276184 B TW I276184B TW 090121852 A TW090121852 A TW 090121852A TW 90121852 A TW90121852 A TW 90121852A TW I276184 B TWI276184 B TW I276184B
Authority
TW
Taiwan
Prior art keywords
forming
conductor layer
film
integrated circuit
insulating film
Prior art date
Application number
TW090121852A
Other languages
English (en)
Inventor
Yukio Asami
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TWI276184B publication Critical patent/TWI276184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

1276184 五 、發明説明（ 發明背景 1 ·發明領域 本發明涉及製造電極及半導俨、 之，本發明涉及製造小尺寸:二裝及置二万二:㈣ 製造配備該電極之半導體裝置之方法^又半導體裝置及 2 ·相關技藝說明 在過去數年中，半導體製程已進 台匕敕人艺-7 w L ^ 疋了主可將终多不同的功 ::正合至早一個晶片中。因為需要組合不同的製程，所以 秋的步驟會增加，良率會降低，以及轉迴時間會辦加。 :::近年來’製造不同功能之各積體電路心並將之 封i於早一晶片中(即’使用多晶片模組(MCM))，使它們 具有相同的效能，已成為常例。 具體言之’有-種方法，乃先將晶片安㈣—稱之為介 片《有機或陶竞板上（該介片上已事先鋪設互連線），然後 使用導線接合的方式將積體電路晶片的焊墊與介片的焊墊 相連接，以形成該各積體電路晶片間之介面。或者是另一 種方法’事先以金或料，於龍電路晶片上形成凸塊（突 出電極），然後將介片上之焊墊與該等凸塊相連接。 不過，在上述之相關技藝方法中’為使導線接合的連接 穩固，積體電路晶片上之焊墊其所需的連接區域不可小於 5 0 X 5 0平方微米，而間距也不可小於7〇至8〇微米，以避免 碰觸到鄰近的導線或凸塊。 因此，由於有上述的原則，所以縱使將積體電路晶片上 所有可用的區域均變成焊墊，焊墊的數目最多也僅數百
72330-950926.DOC 本纸最尺度適用中國國家標準(CNS) A4規格(210X297公釐) I276184
個。更何況，若使 於晶片的四周。 用的是導線接合法，則焊墊還僅能配置 Q此田而要超過1 〇〇〇個以上的連接時，MCM法將派不 上用場。若是如此’戶斤有的功能均需提供在單一個晶片 目 相關技藝方法有-個壞處，那就是晶片間可連線的數 受到極大的限制。 發明摘要 一才疋供出一種方法，可製造出使晶片間有能力做出相關技 藝中所做不到的超過1〇〇〇個以上的互連線之電極，以及不 受晶片間連接數目影響之高精密度小電極，是本發明之目 標。 提供出一種方法，·可製造出配備該種電極之半導體裝 置，是本發明之另一目標。 為達成第一目標，根據本發明之第一面向，提供出一種 方法’於其上形成有半導體積體電路元件及互連圖案之半 導體晶片上，製造出用以形成至少一個電極之電極；此方 法所包含之步驟：於該半導體晶片之互連圖案上，形成一 絕緣薄膜，於該絕緣薄膜上形成一具有開口之遮罩層，該 開口為該電極的形成位置，使用該遮罩層為遮罩，將該開 口内之絕緣薄膜予以去除，以曝露部分的互連圖案，於該. 曝露的互連圖案以及遮罩層之上，形成一導體層，去除形 成於該等遮罩層之上的導體層，留下形成於該曝露的互連 圖案上之導體層，以及去除該遮罩層。 -6 -
72330-950926.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公羞) 1276184 A7 B7 五、發明説明（3 ) 譬如，形成該導體層之步驟包含以銅形成該導體層之步 驟。 在此情況中，該方法尚包含之步驟：在將部分的互連圖 案予以曝露之後但該導體層尚未形成之前，於該曝露的互 連圖案及該遮罩層之上，形成一障壁薄膜。之後，形成該 導體層之步驟包含：於該障壁薄膜上，形成該導體層之步 驟，而去除該導體層之步驟則包含··去除形成於該遮罩層 上之障壁薄膜及導體層，留下形成於該曝露的互連圖案上 之障壁薄膜及導體層之步驟。 最好是，該方法另包含，在去除該遮罩層之後，於該導 體層之上，形成一保護薄膜。 根據本發明之第二面向，為達成上述目標，提供出一種 製造半導體裝置之方法，其所包含之步驟：於一基板上， 形成半導體積體電路元件，形成一内層絕緣薄膜，覆蓋該 半導體積體電路元件，形成一連接孔，用以將該半導體積 體電路元件與一該内層絕緣薄膜上之互連溝槽予以連接， 以一導電層將該連接及該互連溝槽予以埋藏，形成一互連 圖案，於該互連圖案上，形成一絕緣薄膜，於該絕緣薄膜 中形成一具有開口之遮罩層，該開口為該電極的形成位 置，使用該遮罩層為遮罩，將該開口内之絕緣薄膜予以去 除，以曝露部分的互連圖案，於該互連圖案以及遮罩層之 上，形成一導體層，去除形成於該等遮罩層之上的導體 層，留下形成於該互連圖案上之導體層，以及去除該遮罩 層0 72330-950926.DOC · / · 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1276184 A7 B7
五、發明説明（4 另外’在多佈局層的互連情況中，該方法包含··於形成 該互連圖案之後及形成該絕緣薄膜之前，重複另形成二上 内層絕緣薄膜以覆蓋該互連圖案步驟之步驟，形成連1 = 以將該内層乡g、緣，薄月莫中之下互it圖案肖互連溝槽加以連接 之步驟，以及以-導體層將該連接孔及該互連溝槽加以埋 藏以形成一上互連圖案之步驟。另外，於該互連圖案上形 成絕緣薄膜之步騾包含：於該最上之互連圖案上，形成一 絕緣薄膜，而將部分之互連圖案予以曝露之步驟包含：將 部分之該最上互連圖案予以曝露。 根據本發明之用以製造電極及半導體裝置之方法，於形 成有半導體積體電路元件之基板上，形成内層絕緣薄膜^ 互連圖案’在形成互連圖案之後，形成絕緣薄膜及遮罩 層；於電極的形成位置上，形成一具有合理直徑之開口， 以一導體層（材質與互連線相同）將該開口予以埋藏；去除 該遮罩層；最後於該絕緣薄膜上，形成一突出之小電極（微 凸塊）；不斷地重複上述步驟，形成電路。 準此，在製造半導體裝置之半導體積體電路元件的同 時，可形成高尺寸精密度之小電極。 另外，在以銅作為該導體層之材質時，為避免該會曝露 部分發生氧化，必須形成一由鎳或鋁所組成之保護薄膜 圖式之簡要說明 從以下配以附圖之較佳具體實施例之說明中，本發明之 上述目標及特性將益發地顯明，其中： 圖1是本發明具電極之半導體裝置的剖面圖； 72330-950926.DOC _ Q - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董) 1276184 A7 ________B7 五、發明説明（~^~y '~ ---— 圖2A至2C是本發明具電極半導體裝置之製造方法步驟的 4面圖#其中圖2A是形成絕緣薄膜之圖式，圖Μ是形成用 乂形成第1連層之互連溝槽之圖式，以及圖2。是形成用 以形成障壁薄膜之層及用以形成第一互連層之層之圖式； 圖3A及3B乃延績圖2A至2C步驟之剖面圖，其中圖3八是 形成該障壁薄膜及該第-互連層之圖式，以及謂是形成 一氮化矽薄膜及一内層絕緣薄膜之圖式； /圖4A^4B乃延續圖3A&3B步驟之剖面圖，其中圖4A是 形成:氮化矽薄膜及一内層絕緣薄膜之圖式，圖4B是形成 用以形成第二·互連層之溝槽及形成連接孔之圖式； 圖5A及5B乃延續圖4A及4B步驟之剖面圖，其中圖5八是 形成障土薄膜之圖式，圖56是形成第二互連層之障壁薄膜 及金屬塞之障壁薄膜之圖式； 圖6A及6B乃延續圖5A及5B步驟之剖面圖，其中圖6八是 形成金屬塞及第二互連層之金屬層之圖式，圖66是形成第 二互連層及金屬塞之圖式； 圖7A及7B乃延績圖6A及6B步驟之剖面圖，其中圖7八是 形成用以形成電極之絕緣薄膜及阻膜之圖式，圖7B是形 電極開口之圖式； 圖8乃延績圖7 A及7 B步驟之剖面圖，其顯示形成障壁薄 膜之層及形成主電極之層；以及 ' 圖9A及9B乃延續圖8步驟之剖面圖，其中圖9八是形成障 壁薄膜及主電極之圖式，圖9B是形成電極之圖式。 較佳具體實施例之說明 9-
72330-950926.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐） 1276184 A7
以下配以附圖將說明本發明製造電極之方法及製造半導 體裝置之方法之較佳具體實施例。 圖1是本發明半導體裝置之剖面圖。 在圖m示之半導體裝2巾1基板1之上所形成的是譬 如A氧半（MOS)電晶體或其他的半導體積體電路元件， 以及一由氧料等所組成之内層絕緣薄膜2。用以形成第一 互連層 <互連溝槽21則形成於該内層絕緣薄膜2之中。該互 連溝抬2 1之内有一以埋藏法所形成，組成物為譬如氮化 鈦，用錄止銅以及該譬如由銅所組成之第一互連層擴散 之障壁薄膜 該内層絕緣薄膜2及該第_互連層4a之上則覆蓋了 一氮化 石夕薄膜5 ’用以阻止銅、由譬如氧化碎所組成之内層絕緣薄 膜6、氮化矽薄膜7以及由譬如氧化矽所組成之内層絕緣薄 膜8的擴散。用以形成第二互連層之互連溝槽81則形成於該 内層絕緣薄膜8及該氮化矽薄膜7之中。連接孔61形成於該 内層絕緣薄膜6及該氮化矽薄膜5之中，以電連接該第一互 連層4a及第二互連層。此外，於該互連溝槽81的侧壁上形 成一障壁薄膜9a，於該連接孔6丨的側壁上形成障壁薄膜 9b 0 3互連溝槽8 1及連接孔6 1乃是以銅或其他導電的物質埋 藏而成’藉以形成第二互連層l〇a及金屬塞丨〇b。 另外，内層絕緣薄膜8及第二互連層1〇a之上覆蓋了一譬 如，由氮化矽所組成之絕緣薄膜丨丨。並在絕緣薄膜丨丨中形 成一開口 111，再於該開口中形成一由譬如，氮化鈦所組成 72330-950926.DOC -10-
1276184 A7 ^__ B7 五、發明説明（7 ) 之障壁薄膜1 3 a，以阻止銅及由譬如，銅所組成之主電極 14a的擴散。於主電極i4a之上再覆蓋一層由譬如，氮/銘 所組成之保護薄膜1 5以保護包含該主電極I4a之金屬物質不 被氧化。 上述之主電極14a、障壁薄膜13a以及保護薄膜15形成― 電極1 6具有一部份突出於絕緣薄膜丨丨之上。 以下將說明其所§己備電極具上述組態之半導體裝置之製 造方法。 首先，如圖2A所示，譬如，於矽基板1之上沈積一金氧半 電晶體或其他的積體電路元件（未顯示），之後，以譬如， 化學氣相沈積（CVD)法沈積一厚度為譬如1微米之譬如，氧 化矽，以形成内層絕緣薄膜2。 接著，如圖2 B所示，利用譬如，微影技術，於該絕緣薄 膜中形成一具有開口之阻膜（未顯示），以於稍後做出可形 成該第一互連層之互連溝槽。以此阻膜為遮罩，使用譬 如，活性離子蝕刻（RIE)或其他的非等向性蝕刻法，於該内 層絕緣薄膜2中形成一深度為譬如，5〇〇毫微米之互連溝槽 2 1。成形之後，將該阻膜去除。 注意，在本具體實施例中，此步驟之後，需形成一連接 孔，以與形成於該矽基板上之金氧半電晶體或其他的積體 電路元件連接。但此部份之說明省略。 接著’如圖2C所示，以譬如，CVD法，於該内層絕緣薄 M2(包含了孩互連溝槽21)之上完全覆蓋沈積一厚度為 毫^政米之氮化欽’用以阶μ加彼、 J以防止銅擴散至孩内層絕緣薄膜2及用
72330-950926.DOC -11 -
1276184
以增強接合度，作為障壁薄膜層3，以及 米，以銅充作互連物質之第一互連層4。 一厚度為500毫微 ^著’如圖3A所*，將非互連溝槽21中的障壁薄膜層3 及罘-互連層4’以譬# ’化學機械研磨法(cMp)加以去 除，藉以形成障壁薄膜3a及第一互連層斗纹。 接著，如圖3B所示，以譬如，化學氣相沈積法，在該第 一互連層4a及該障壁薄膜3a及該内層絕緣薄膜2曝露部分 的整個表面上，沈積氮切及氧切，形成—#如，⑽毫 微米厚’用錄止該第—互連線中之銅擴散之氮财薄膜 5，以及一 500毫微米厚之内層絕緣薄膜6。 接著，如圖4A所示，以譬如，CVD法，於該内層絕緣薄 膜6的整個表面上，再沈積覆蓋氮化矽及氧化矽，形成一孽 如，⑽毫微米厚，用以阻止該第二互連線中之銅擴散之氮 化矽薄膜7，以及一 500亳微米厚之内層絕緣薄膜8。 接著，如圖4B所示，利用譬如，微影技術，於該絕緣薄 膜中形成一具有開口之阻膜（未顯示），以於稍後做出可形 成该第二互連層之互連溝槽。以此阻膜為遮罩，使用譬 如，RIE或其他的非等向性蝕刻法，於該内層絕緣薄膜8及 茲氮化矽薄膜7中形成一深度為譬如，5〇〇毫微米之互連溝 槽8 1。成形之後，將該阻膜去除。 此外，以譬如，微影技術，於該氮化矽薄膜7及該内層絕 、’彖薄膜8中’形成一具有開口之阻膜（未顯示），以於稍後形 成可將該第一及第二互連線予以連接之連接孔。以此阻膜 為遮罩，使用譬如RIE或其他的非等向性蝕刻法，於該氮化
72330-950926.DOC -12- 本紙張尺度適财@ @家標準(CNS) Μ規格(21GX297公爱) 裝 訂 線 1276184 A7 ____B7_ 五、發明説明（9 ) 梦薄膜7、内層絕緣薄膜6及氮化矽薄膜5中形成一譬如， 700亳微米厚，將該第一互連線4a之表面予以曝露之連接孔 6 1。成形之後，將該阻膜去除。 接著，如圖5 A所示，使用譬如，CVD法，於該第一互連 層4 a曝露於該連接孔6 1中的部分、該連接孔6丨的内部、該 内緣溝槽8 1的内部以及該内層絕緣薄膜8之上覆蓋沈積一譬 如’ 5 0毫微米厚之氮化鼓，以作為用來阻止銅擴散至該内 層絕緣薄膜以及接合黏著用之障壁薄膜層9。 接著，如圖5 B所示，使用譬如RIE法或其他的非等向性蝕 刻法加以回蝕，只留下互連溝槽81 (稍後要以此溝槽形成該 第二互連層）側壁部分以及連接孔6丨侧壁部分之障壁薄膜層 9，以形成阻止銅擴散至該第二互連層之障壁薄膜9a，以及 阻止來自於該金屬塞之銅擴散之障壁薄膜9b。 此處，由於在回蝕之後，該第一互連“所暴露之表面上 會形成氧化銅，所以要使用氧電漿、稀釋的氟化氫（HF)以 及虱氣的（hfac :錯合物）來去除形成於該第一互連4a表面 上之氧化銅以及蝕刻殘留物。 接著，如圖6 A所示，使用譬如，CVD法，在該第一互連 4 a曝露於該連接孔6 1中之部分、該連接孔6丨的内部、該互 連溝槽81的内部以及該内層絕緣薄膜8之上，以銅作為沈積 物質，沈積覆蓋一譬如，1.4微米厚之第二互連金屬層1〇。、 接著，如圖6B所示，以譬如，CMP法，將該金屬層1〇中 不處於該互連溝槽8丨及該連接孔6 !中之部分予以去除，同 時地形成第二互連l〇a及金屬塞10b(雙重金屬鑲嵌法）。 裝 訂 線 72330-950926.DOC -13-
1276184 A7 - ——一 B7 五、發明説明（10 ) 接著，如圖7A所示，以譬如，CVD法，於該第二互連1〇a 及忒障壁薄膜9 a及該内層絕緣薄膜8所暴露部分之整個表面 上，沈積覆盍氮化矽，形成絕緣薄膜丨丨。塗佈一層光阻， 形成一阻膜1 2。 接著，如圖7 B所示，以譬如，微影技術，於該阻膜丨2中 形成一用以形成電極（凸塊）之開口 12卜 接著，如圖8所示，以譬如CVD法，於該内層絕緣薄膜i j 芡開口 111的内部、阻膜丨2之開口 i 2 j的内部以及阻膜丨2之 上的整個表面上，覆蓋沈積一氮化鈇用以防止銅擴散至該 内層絕緣薄膜及用以增強接合度，作為障壁薄膜層1 3，以 及一以銅充作電極主要物質之主電極層14。 接著，如圖9A所示，以譬如，CMP法，將障壁薄膜層13 及主電極層14中不處於開口 121及hi中之部分予以去除， 形成障壁薄膜13a及主電極14a。 接著，如圖9 B所示，去除阻膜i 2，形成一有一部份突出 於該絕緣薄膜11，由該障壁薄膜13a及該主電極14a所組成 之電極。
Ik後的步驟則是’於該電極（13a，14a)的表面上形成一由 譬如，鎳/銘所組成，用以防止銅或其他金屬發生氧化之 保濩薄膜1 5，最後，形成如圖1所示之半導體裝置樣，電極 包含了該主電極14a，該障壁薄膜13a以及該保護薄膜1 5。 根據上述本發明之用以製造配備電極之半導體裝置之方 法’運用積體電路晶片内層互連製程中所使用之金屬鑲嵌 法，即可輕易地形成譬如，銅製之電極。 72330-950926.DOC - 14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
1276184
於疋丨於此方法乃屬於製造晶圓時所使用的方法，所 以晶圓製程中所使用的互連規則及設計規則都是可以應用 的’因此可輕易地在晶片的表面上形成超過幽個的微凸 塊，且可輕易地形成尺寸精密度高的小電極。 、本發明之用以製造半導體裝置及電極之方法，不以上述 之具，實施例為限。舉個例子，本具體實施例乃使用銅作 為該等互連之材質，其實，使用譬如，鋁作為互連材質也 是可以的。 此處，若使用鋁作為該等互連之材質時，則本具體實施 例中用以阻正銅擴散之障壁薄膜或氮化矽薄膜就沒有存在 的必要。 此外，雖然本具體實施例使用了兩個互連層，但本發明 也是可以使用多個互連層的。 另外，雖然本具體實施例所使用之方法乃用於製造具有 金氧半電晶體之半導體裝置，但其實本發明是可以應用在 其他任何的半導體裝置像是，雙載子半導體裝置，雙載子 互補式金氧半（BiCMOS)半導體裝置以及化合物半導體裝置 上的。 除了上述的具體實施例之外，只要在不偏離發明之基本 觀念及範圍下，本發明可做各式修改。 概述本發明之結果：根據本具體實施例之用以製造半導 體裝置及電極之方法，可製造出尺寸精密度高之小電極。 圖式元件符號說明 1 矽基板 2 内層絕緣薄膜 -15- 裝
72330-950926.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1276184 12 A7 B7 五、發明説明（ ） 3 障壁薄膜層 8 1 互連溝槽 3a 障壁薄膜 111 開口 4 第一互連層 121 開口 4 a 第一互連層 5 氮化矽薄膜 6 内層絕緣薄膜 7 氮化矽薄膜 8 内層絕緣薄膜 9 障壁薄膜層 9a 障壁薄1莫 9b 障壁薄膜 10 金屬層 10a 第二互連層 10b 金屬塞 11 絕緣薄膜 1 2 阻膜 13 障壁薄膜層 13a 障壁薄膜 14 主電極層 14a 主電極 15 保護薄膜 16 電極 2 1 互連溝槽 6 1 連接孔 72330-950926.DOC -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

1276184 Ss8 C8 D8 六、申請專利範園 1 . 一種用以製造用於一半導體晶片之電極之方法，該半導 體晶片具有複數個預先形成之固定至一矽基板之半導體 積體電路元件，該方法包含下列步驟： 於該複數個半導體積體電路元件之一半導體積體電路 元件之一互連圖案上形成一絕緣薄膜； 在該絕緣薄膜上形成在該複數個半導體積體電路元件 之該半導體積體電路元件之該等電極設置之位置具有開 口之一阻膜； 使用該阻膜作為一遮罩以將該等開口内之絕緣薄膜予 以去除以曝露一部分的該互連圖案； 於該曝露的互連圖案以及該阻膜之上形成一導體 層； 去除形成於該阻膜之上的導體層而留下形成於該曝露 的互連圖案上之導體層；以及 去除該遮罩層及進一步其中形成於該曝露的互連圖案 上的該導體層形成一至該複數個半導體積體電路元件之 另一半導體積體電路元件之電連接，至該另一半導體積 體電路元件之電連接亦藉由圖案化當該另一半導體積體 電路元件固定至該矽基板時形成於該另一半導體積體電 路元件上之絕緣體而形成。 2.如申請專利範圍第1項之製造用於一半導體晶片之電極 之方法，尚包含：在將部分的互連圖案予以曝露之後但 該導體層形成之前於該曝露的互連圖案及該阻膜之上形 成一障壁薄膜之步騾，其中 72330-950926.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 玎 線 1276184 έ88 C8 D8 六、申請專利範圍 形成該導體層之步騾包含於該障壁薄膜上形成該導體 層之步騾，及 去除該導體層之步驟包含去除形成於該阻膜上之障壁 薄膜及導體層而留下形成於該曝露的互連圖案上之障壁 薄膜及導體層之步驟。 3 ·如申請專利範圍第2項之製造用於一半導體晶片之電極 接觸之方法’其中形成該導體層之步驟包含以銅形成該 導體層之步騾。 ^ 4 ·如申請專利範圍第1項之製造用於一半導體晶片之電極 接觸之方法’尚包含：在去除該阻膜之後於該導體層之 上形成一絕緣薄膜之步驟。 5 · —種用以製造用於一半導體晶片之電極之方法，該半導 體晶片具有複數個預先形成之固定至一基板之半導體積 體電路元件，該方法包含下列步驟： 形成一内層絕緣薄膜以覆蓋該複數個半導體積體電路 元件之一半導體積體電路元件； 在複數個電接觸之每一個上之該内層絕緣薄膜中形成 一連接孔，以一導體層填充該等連接孔； 在該等填充之連接孔上形成一絕緣薄膜； 為在該絕緣薄膜中在該等電極接觸形成的位置形成多 個開口之目的而形成一阻膜； 藉由使用該阻膜作為一遮罩以選擇性地去除該絕緣薄 膜以形成該等開口； 藉由在該等開口及該阻膜上施加一導體層以使用一導 -2 - 72330-950926.DOC 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公酱) 1276184 έ88 C8 D8 六、申請專利範圍 體填充該等開口以形成該等電接觸，以及 進一步其中該導體填充一開口形成一電連接至該複數 個半導體積體電路元件之另一半導體積體電路元件，至 該另一半導體積體電路元件之電連接亦藉由圖案化當該 另一半導體積體電路元件固定至該矽基板時形成於該另 一半導體積體電路元件上之絕緣體而形成。 6. 如申請專利範圍第5項之製造用於一半導體晶片之電極 之方法，其中 形成一絕緣薄膜之步驟包含在一最上方互連圖案上形 成一絕緣薄膜之步騾，以及 選擇性地去除該絕緣薄膜之步驟包含曝露部分之該最 上方互連圖案之步驟。 7. 如申請專利範圍第5項之製造用於一半導體晶片之電極 之方法，尚包含：在填充該導體層之前於該曝露之互連 圖案上形成一障壁薄膜之步驟，以及其中 去除該導體層之步驟包含去除形成於遮罩層上之障壁 薄膜及導體層而留下形成於曝露的互連圖案上之障壁薄 膜及導體層之步驟。 8. 如申請專利範圍第7項之製造用於一半導體晶片之電極 之方法，其中形成該導體層之步驟包含以銅形成該導體 層之步驟。 9. 如申請專利範圍第5項之製造用於一半導體晶片之電極 之方法，包含：在去除該阻膜之後於該導體層之上形成 一絕緣薄膜之步騾。 72330-950926.DOC 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW090121852A 2000-09-11 2001-09-04 Methods for producing electrode and semiconductor device TWI276184B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000275695A JP2002093811A (ja) 2000-09-11 2000-09-11 電極および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TWI276184B true TWI276184B (en) 2007-03-11

Family

ID=18761281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121852A TWI276184B (en) 2000-09-11 2001-09-04 Methods for producing electrode and semiconductor device

Country Status (4)

Country Link
US (1) US6803304B2 (zh)
JP (1) JP2002093811A (zh)
KR (1) KR100787371B1 (zh)
TW (1) TWI276184B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3851607B2 (ja) * 2002-11-21 2006-11-29 ローム株式会社 半導体装置の製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
KR100625170B1 (ko) * 2005-07-13 2006-09-15 삼성전자주식회사 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
FI20125725L (fi) * 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
EP2704536B1 (en) * 2012-08-31 2015-12-16 Harman Becker Automotive Systems GmbH Method for producing a circuit board system
US9034752B2 (en) * 2013-01-03 2015-05-19 Micron Technology, Inc. Methods of exposing conductive vias of semiconductor devices and associated structures
US9653419B2 (en) * 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
WO2024065253A1 (zh) * 2022-09-28 2024-04-04 华为技术有限公司 芯片及其制备方法、电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3727665A1 (de) * 1987-08-19 1989-03-02 Cassella Ag Methylolierte und gegebenenfalls veretherte fluoralkylliganden enthaltende urethane
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
KR0170456B1 (ko) * 1993-07-16 1999-03-30 세끼사와 다까시 반도체 장치 및 그 제조방법
US5573633A (en) * 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
JP2812288B2 (ja) * 1996-02-28 1998-10-22 日本電気株式会社 半導体装置の製造方法
US6054378A (en) * 1998-06-25 2000-04-25 Vlsi Technology, Inc. Method for encapsulating a metal via in damascene
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects

Also Published As

Publication number Publication date
KR100787371B1 (ko) 2007-12-24
US20020086518A1 (en) 2002-07-04
US6803304B2 (en) 2004-10-12
JP2002093811A (ja) 2002-03-29
KR20020020865A (ko) 2002-03-16

Similar Documents

Publication Publication Date Title
TWI247563B (en) Interposer and method of making same
TWI320198B (en) Methods of forming through-wafer interconnects and structures resulting therefrom
TWI237343B (en) Semiconductor device and method of manufacturing the same
TW569389B (en) Semiconductor device
KR100659801B1 (ko) 반도체 집적 회로 제조 방법
TWI278062B (en) Semiconductor device and manufacturing method thereof
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
JP2004508712A (ja) 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法
TW200405514A (en) A capacitor for a semiconductor device and method for fabrication therefor
TWI276184B (en) Methods for producing electrode and semiconductor device
CN111211109A (zh) 顶电极互连结构
US7528478B2 (en) Semiconductor devices having post passivation interconnections and a buffer layer
CN107393841A (zh) 半导体器件及其制造方法
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
TW200415704A (en) Integrated circuits with air gaps and method of making the same
KR20060050475A (ko) 반도체장치 및 그 제조방법
TW202213512A (zh) 半導體裝置及其形成方法
CN112397445A (zh) Tsv导电结构、半导体结构及制备方法
CN114141698A (zh) 半导体结构及其制备方法
JP2004235586A (ja) 半導体装置
JPH1154508A (ja) 半導体装置及び半導体装置の製造方法
KR100457044B1 (ko) 반도체 소자의 제조 방법
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
US12125790B2 (en) Airgap isolation for back-end-of-the-line semiconductor interconnect structure with top via

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees