1251928 玖、發明說明 【發明所屬之技術領域】 本發明有關於半導體裝置及其製造方法，特別有關於具 備有電容器之半導體裝置及其製造方法。 【先前技術】 在習知之類比/數位變換器（A/D變換器），數位/類比變化 器（D/A變換器）等之類比或類比·數位LSIUarge scale integration)中，內藏有作爲濾波器電路或積分積體電路之 構成元件之電容器（電容元件）。圖89是剖面槪略圖，用來 表示習知之類比·數位LSI等之半導體裝置中之形成電容器 之電容部和形成配線之配線部，圖9 0是圖8 9之線X C - X C之 剖面槪略圖。下面將參照圖89和圖90用來說明習知之半導 體裝置。 參照圖89和90，在半導體基板101上形成絕緣膜102。在 電容部120，於絕緣膜102上形成由金屬膜構成之一方之電 極103a。另外，以包圍該一方之電極103 a之方式，隔開間 隔的形成另外一方之電極l〇3b。在該一方之電極103a和另 外一方之電極l〇3b之上形成層間絕緣膜108。另外，在該一 方之電極l〇3a和另外一方之電極l〇3b之間，配置作爲電容 器電介質膜之層間絕緣膜部份108a。利用該一方之電極 1 0 3 a，層間絕緣膜部份1 0 8 a和另外一方之電極1 〇 3 b用來構 成電容器。 在層間絕緣膜108，在位於一方之電極103 a上之區域，形 6 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 成接觸孔1 10a。在接觸孔1 l〇a之內部充塡鎢插頭Ilia。在 鎢插頭1 1 la上形成上層配線1 12a。上層配線1 12 a經由鎢插 頭Ilia形成與該一方之電極103a電連接。 在配線部121，於絕緣膜102上形成第1層配線103c。該第 1層配線103c由與該一方之電極l〇3a和另外一方之電極 1 〇 3 b相同位準之層構成。在第1層配線1 0 3 c上配置層間絕緣 膜1 〇 8。在位於第1層配線1 0 3 c上之區域，在層間絕緣膜1 0 8 形成接觸孔1 10b。在接觸孔1 10b之內部充塡鎢插頭1 1 lb。 在鎢插頭1 1 lb上形成上層配線1 12b。上層配線1 12b經由鎢 插頭1 1 lb形成與第1層配線103c電連接。 但是，在上述之習知之半導體裝置中會有下面所述之問 題。亦即，半導體裝置之微細化·高集積化之要求逐漸變 強，另外一方面，在圖89和90所示之電容器中，需要確保 具有一定之靜電容量。使圖89和90所示之電容器之佔用面 積變小，而且可以確保具有所需要之靜電容量之方法，例 如可以使一方之電極103a和另外一方之電極103b之高度方 向之厚度變大，用來使作爲電極之一方之電極103 a和另外 一方之電極103b之側壁之表面積變大，或是一方之電極 103a和另外一方之電極l〇3b之間之距離變小。 但是，當使該一方之電極103 a和另外一方之電極103b之 高度方向之厚度變大時，用以形成該一方之電極103a和另 外一方之電極103b之蝕刻加工變爲困難，所以不實用。另 外，在使該一方之電極103a和另外一方之電極103b之間之 距離變小之情況時，因爲很難使一方之電極103 a和另外一 7 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 方之電極1 〇3b之 用之照相製版加 積之減小具有一 在此種方式之 靜電容量時，要 【發明內容】 本發明之目的 量同時可以小型 本發明之一態 電極，具有上部 電容器下部電極 極之厚度薄；和 具有幅度比電容 在此種情況， 電介質膜和電容 器。另外，可以 置形成時所使用 此，在確保具有 之膜厚比習知者 下部電極之表面 小型。 另外，因爲將 器下部電極，所 之重疊餘裕可以 間之距離小於半導體裝置之製造 工之最小加工尺寸，所以電容器 定之界限。 習知之半導體裝置中，當確保具 使電容器之佔用面積減小會有困 是提供具備有可以確保具有一定 化之電容器之半導體裝置及其製 樣是一種半導體裝置，具備有：電 表面，含有金屬膜；電介質膜， 之上部表面上，具有厚度比電容 電容器上部電極，被配置在電介 器下部電極之幅度狹，含有金屬 在縱方向積層和配置該電容器下 器上部電極，可以用來形成縱方 將電介質膜之膜厚控制成爲小於 之照相製版加工工程之最小加工 一定之靜電容量之狀態，經由使 薄，可以用來使電容器上部電極 積成爲更小，所以可以使電容器 電容器上部電極之幅度設定成爲 以形成電容器上部電極時之照相 變大。其結果是可以防止由於電 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 工程所使 之佔用面 有一定之 難。 之靜電容 造方法。 容器下部 被配置在 器下部電 質膜上， 部電極， 向之電容 半導體裝 尺寸。因 電介質膜 和電容器 比習知者 小於電容 製版加工 容器上部 8 1251928 電極和電容器下部電極之位置偏移而造成電容器下部電極 之側壁等與電容器上部電極短路之不良之發生。 另外’因爲電容器下部電極和電容器上部電極含有金屬 膜，所以當與使用多晶矽等之半導體作爲電容器電極之情 況比較時’可以以高精確度實現與電壓之相關性很小之電 容器（電容元件）。其結果是可以很容易實現高精確度濾波 器電路等所需要之電容器。 在上述之一態樣之半導體裝置中，電容器上部電極亦可 以具有側壁’在電容器下部電極之上部表面上亦可以具備 有形成在電容器上部電極之側壁上之側壁絕緣膜。 在此種情況，因爲在電容器上部電極之側壁和電容器下 部電極之上部表面之間配置有側壁絕緣膜，所以可以確實 的防止電容器上部電極和電容器下部電極之短路。 另外’如後面所述之製造工程所示，假如使用電容器上 部電極和側壁絕緣膜，作爲用以形成電容器下部電極之蝕 刻之遮罩時，可以確實的形成位於電容器上部電極下之幅 度比電容器上部電極寬之電容器下部電極。 在上述之一態樣之半導體裝置中，側壁絕緣膜最好包含 矽氧化氮化膜。 其中，該5夕氧化氮化膜具有作爲ARC(Anti reflection Coat) 之功能。因此，使矽氧化氮化膜從電容器上部電極上延伸 到另一區域用來形成側壁絕緣膜，當在該另一區域形成配 線等時，假如在矽氧化氮化膜上形成該配線之形成用蝕刻 所使用之光抗蝕劑膜時，則不需要另外形成ARC。其結果 9 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 是可以使製造工程簡化。 在上述之一態樣之半導體裝置中，電容器下部電極可以 包含鋁，電容器上部電極可以包含鎢。 在此種情況，經由使構成電容器下部電極和電容器上部 電極之材料成爲不同之材料’在用以形成電容器下部電極 之鈾刻工程中，可以確實的利用電容器上部電極作爲遮 罩。其結果是可以防止電容器下部電極和電容器上部電極 之位置偏移之發生。 在上述之一態樣之半導體裝置中具備有：下部配線部 份，由於與電容器下部電極相同位準之層構成；另一電介 質膜，被配置在下部配線部份上；上部配線部份，被配置 在另一電介質膜上，具有比下部配線部份狹之幅度，由與 電容器上部電極相同位準之層構成；和層間絕緣膜，形成 在上部配線部份上。在層間絕緣膜形成有連接孔，用來使 上部配線部份之表面露出，和到達下部配線部份之上面。 另外，在上述之一態樣之半導體裝置亦可以具備有導電體 膜，被配置在連接孔之內部，用來使上部配線部份和下部 配線部份進行電連接。 在此種情況，在由電容器下部電極，電介質膜和電容器 上部電極構成之電容器之形成工程，與電容器同時的可以 形成由上部配線部份和下部配線部份構成之配線。另外， 利用導電體膜電連接上部配線部份和下部配線部份，可以 使上部配線部份和下部配線部份具有作爲1個配線之作用。 本發明之另一態樣是一種半導體裝置，具備有：電容器下 10 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 部電極，具有上部表面和側壁面，含有金屬膜；電介質膜， 被配置成從電容器下部電極之上部表面上延伸到側壁面 上，具有厚度比電容器下部電極之厚度薄；和電容器上部 電極，被配置在電介質膜上，含有金屬膜。 在此種情況，經由在縱方向積層和配置電容器下部電 極，電介質膜和電容器上部電極，可以形成縱方向之電容 器。另外，電介質膜之膜厚可以控制成爲小於半導體裝置 形成時所使用之照相製版加工工程之最小加工尺寸。因 此，經由使電介質膜之膜厚比習知者薄，則即使電容器上 部電極和電容器下部電極之表面積變成更小時，亦可以確 保具有一定之靜電容量，所以電容器可以比習知者小型。 另外，因爲電介質膜從電容器下部電極之上部表面延伸 到側壁面上，所以即使在電容器上部電極之位置偏移，使 電容器上部電極延伸到電容器下部電極之側壁面上之情況 時，亦成爲在電容器上部電極和電容器下部電極之間存在 有電介質膜。因此，可以確實的防止電容器下部電極和電 容器上部電極之短路。 另外，因爲電容器下部電極和電容器上部電極包含有金 屬膜，所以當與使用多晶矽等之半導體作爲電容器電極之 情況比較時，可以以高精確度實現與電壓之相關性很小之 電容器（電容元件）。其結果是可以很容易實現高精確度濾 波器電路等所需要之電容器。 在上述之另一態樣之半導體裝置中，亦可以使電容器上 部電極之幅度比電容器下部電極之幅度狹。 11 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 在此種情況，形成電容器上部電極時之照相製版相工之 與下部電極之重疊餘裕可以變大。其結果是可以防止由於 電容器上部電極和電容器下部電極之位置偏移所引起之電 容器下部電極之側壁等與電容器上部電極短路之不良之發 生。 在上述之另一態樣之半導體裝置中，亦可以使電容器上 部電極之幅度比電容器下部電極之幅度寬。 在此種情況時，電容器上部電極經由電介質膜位於電容 器下部電極之側壁面上。其結果是因爲亦可以利用電容器 下部電極之側壁面作爲電容器之電極，所以可以使電容器 之靜電容量增大。 本發明之更另一態樣是一種半導體裝置，具備有：層間絕 緣膜，具有溝；電容器下部電極，充塡在溝之內部，含有 金屬膜；電介質膜，被配置在電容器下部電極上，具有厚 度比層間絕緣膜之厚度薄；和電容器上部電極，被配置在 電介質膜上，含有金屬膜。 在此種情況，經由在縱方向積層和配置電容器下部電 極，電介質膜和電容器上部電極，可以形成縱方向之電容 器。另外，電介質膜之膜厚可以控制成爲小於半導體裝置 形成時所使用之照相製版加工工程之最小加工尺寸。因 此，在確保具有一定之靜電容量之狀態，經由使電介質膜 之膜厚比習知者薄，可以使電容器上部電極和電容器下部 電極之表面積變成更小，所以可以使電容器比習知者小型。 另外，因爲電容器下部電極成爲充塡到層間絕緣膜之溝 12 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 之內部之所謂之德馬信構造，所以在配線使用德馬信配線 之半導體裝置中，可以利用該種配線之一部份作爲電容器 下部電極。其結果是在使用有此種德馬信配線之半導體裝 置中，可以很容易實現縱型之電容器。 另外，因爲電容器下部電極和電容器上部電極含有金屬 膜，所以當與使用多晶矽等之半導體作爲電容器電極之情 況比較時，可以以高精確度實現與電壓之相關性很小之電 容器（電容元件）。其結果是可以很容易實現高精確度濾波 器電路等所需要之電容器。 本發明之更另一態樣是一種半導體裝置，具備有：電容器 之一方之電極，含有第1延伸部，和在水平方向被配置成與 該第1延伸部隔開間隔之第2延伸部；和電容器之另外一方 之電極，含有：第3延伸部，位於第1延伸部和第2延伸部之 間，經由電介質膜分別面對第1和第2延伸部；和第4延伸 部，位於從第2延伸部看之第3延伸部之相反側，經由另一 電介質膜形成與第2延伸部面對。 依照此種方式時，因爲第1和第2延伸部，與第3和第4延 伸部交替的配置，所以可以利用電容器之一方電極和電容 器之另外一方電極之第1〜第4延伸部之互相面對之側壁 面，作爲電容器之電極面。實質上可以利用第2和第3延伸 部之側壁面之大致全部作爲電容器電極面。其中’在圖89 和9 0所示之習知之電容器，因爲將另外一方之電極配置成 包圍該一方之電極，所以在該另外一方之電極，不與該一 方之電極面對之外周側之側壁面，未具有作爲電容器電極 326\專利案件總檔案\9〇\90118734\90118734(分割子案).doc 13 1251928 面之作用。另外一方面，在依照本發明之電容器，經由在 一方之電極形成第1延伸部，可以利用習知之電容器之未具 有電極面作用之另外一方電極之外周側壁面（在第3延伸部 之面對第1延伸部之側壁面），作爲電容器電極。因此，當 與配置多個圖89和90所示之習知之電容器藉以確保具有一 定之靜電容量之情況比較時，可以使電容器之佔用區域之 體積減小。另外，經由變更延伸部之數目，可以很容易變 更電容器之電極面之面積，所以可以很容易變更電容器之 靜電容量。 本發明之更另一態樣是一種半導體裝置，具備有：層間 絕緣膜，具有多個孔；多個電容器下部電極，被配置在層 間絕緣膜之多個孔之內部，含有金屬膜；電介質膜，被配 置在多個電容器下部電極上；和電容器上部電極，被配置 在電介質膜上，含有金屬膜。 在此種情況，經由在縱方向積層和配置電容器下部電 極，電介質膜和電容器上部電極，可以用來形成縱方向之 電容器。另外，可以將電介質膜之膜厚控制成爲小於半導 體裝置形成時所使用之照相製版加工工程之最小加工尺 寸。因此，在確保具有一定之靜電容量之狀態，經由使電 介質膜之膜厚比習知者薄，可以用來使電容器上部電極和 電容器下部電極之表面積成爲更小，所以可以使電容器比 習知者小型。 另外，經由變更形成在層間絕緣膜之多個孔之數目或剖 面積，在電容器下部電極可以很容易變更與電介質膜面對 14 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 之部份之面積。其結果是可以很容易變更電容器之靜電容 量。 另外，因爲電容器下部電極和電容器上部電極含有金屬 膜，所以當與使用多晶矽等之半導體作爲電容器電極之情 況比較時，可以以高精確度實現與電壓之相關性很小之電 谷§&(電谷兀件）。其結果是可以很谷易貫現尚精確度灑波 器電路等所需要之電容器。 本發明之更另一態樣是一種半導體裝置，具備有：電容器 下部電極，含有金屬膜；電介質膜，被配置在電容器下部 電極上，具有厚度比電容器下部電極之厚度薄；層間絕緣 膜，被配置在電介質膜上，具有開口部用來使電介質膜露 出；和電容器上部電極，被配置在開口部之內部，含有金 屬膜。 在此種情況，經由在縱方向積層和配置電容器下部電 極，電介質膜和電容器下部電極，可以用來形成縱方向之 電容器。另外，可以將電介質膜之膜厚控制成爲小於半導 體裝置形成時所使用之照相製版加工工程之最小加工尺 寸。因此，在確保具有一定之靜電容量之狀態，經由使電 介質膜之膜厚比習知者薄，可以用來使電容器上部電極和 電容器下部電極之表面積成爲更小，所以可以使電容器比 習知者小型。 另外，因爲在開口部之內部配置電容器上部電極，所以 在形成電容器上部電極之後，可以省略習知技術必需要之 用以連接電容器上部電極和上層配線之接觸孔之形成工 15 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 程。因此，可以使半導體裝置之製造工程簡化。 另外，因爲電容器下部電極和電容器上部電極含有金屬 膜，所以當與使用多晶矽等之半導體作爲電容器電極之情 況比較時，可以以高精確度實現與電壓之相關性很小之電 容器（電容元件）。其結果是可以很容易實現高精確度濾波 器電路等所需要之電容器。 在上述之一態樣或另一態樣或更另一態樣之半導體裝置 中，由電容器上部電極，電介質膜和電容器下部電極構成 之電容器最好使用在特定用途之積體電路。 當此種情況，在特定用途之積體電路（ASIC:Appliccation Specific Integrated Circuit)，可以求得以高精度組裝無電 壓相關性之容易微細化之電容器。因此，假如使本發明應 用在ASIC時，特別是對於ASIC之高性能化和微細化可以獲 得顯著之效果。 本發明之更另一態樣是一種半導體裝置之製造方法，所 具備之工程包含有：形成具有上部表面之電容器下部電 極；在電容器下部電極之上部表面上，形成具有厚度比電 容器下部電極之厚度薄之電介質膜；在電介質膜上形成金 屬膜；在金屬膜上形成具有幅度比電容器下部電極之幅度 狹之抗蝕劑膜；使用抗蝕劑膜作爲遮罩，利用蝕刻用來部 份的除去金屬膜，藉以形成具有幅度比電容器下部電極之 幅度狹之幅度。 依照此種方式時，可以很容易形成在縱方向積層有電容 器下部電極，電介質膜和電容器上部電極之縱方向之電容 16 326\專利案件總檔案\9〇\9〇 118734\90118734(分割子案).doc 1251928 器。 另外，因爲用以形成電容器上部電極之抗鈾劑膜之幅度 被設定成爲小於電容器下部電極之幅度，所以在形成該抗 蝕劑膜時之照相製版加工，可以使抗蝕劑膜和電容器下部 電極之重疊餘裕變大。其結果是可以防止由於電容器上部 電極和電容器下部電極之位置偏移所造成之電容器下部電 極之側壁等與電容器上部電極短路之不良之發生。 依照本發明之更另一態樣是一種半導體裝置之製造方 法，所具備之工程包含有：形成具有上部表面和側壁面之電 容器下部電極；形成從電容器下部電極之上部表面上延伸 到側壁面上而且具有厚度比電容器下部電極之厚度薄之電 介質膜；在電介質膜上形成金屬膜；在金屬膜上形成抗蝕 劑膜；使用抗鈾劑膜作爲遮罩，利用蝕刻用來部份的除去 金屬膜，藉以形成電容器上部電極。 依照此種方式時，可以很容易形成在縱方向積層有電容 器下部電極，電介質膜和電容器上部電極之縱方向之電容 器。 另外，因爲電介質膜從電容器下部電極之上部表面延伸 到側壁面上，所以在用以形成電容器上部電極之抗蝕劑膜 之位置有偏移，延伸到電容器下部電極之側壁面上之情況 時，變成爲在電容器上部電極和電容器下部電極之側壁之 間存在有電介質膜。因此，可以確實的防止電容器下部電 極和電容器上部電極之短路。 在上述或更另一態樣之半導體裝置之製造方法中，用以 17 326\專利案件總檔案\9〇\9〇 118734\90118734(分割子案).doc 1251928 形成抗蝕劑膜之工程亦可以包含形成具有幅度比電容器下 部電極之幅度小之抗鈾劑膜。 在此種情況，可以使形成抗蝕劑膜時之照相製版加工之 抗蝕劑膜和電容器下部電極之重疊餘裕變大。 在上述或另一態樣之半導體裝置之製造方法中，用以形 成抗蝕劑膜之工程亦可以包含形成具有幅度比電容器下部 電極之幅度大之抗鈾劑膜。 在此種情況，因爲電容器上部電極經由電介質膜從電容 器下部電極之上部表面延伸到側壁面上，所以可以利用電 容器下部電極之側壁面作爲電容器電極。因此，可以使電 容器之靜電容量變大。 依照本發明之更另一態樣是一種半導體裝置之製造方 法，所具備之工程包含有：形成下部金屬膜作爲電容器下部 電極；在下部金屬膜上形成電介質膜；形成被配置在電介 質膜上之含有金屬膜之電容器上部電極；和電容器下部電 極形成工程，使用電容器上部電極作爲遮罩，利用蝕刻用 來部份的除去下部金屬膜，藉以形成電容器下部電極。 依照此種方式時，可以很容易形成在縱方向積層有電容 器下部電極，電介質膜和電容器上部電極之縱方向之電容 器。 另外，因爲以電容器上部電極作爲遮罩用來形成電容器 下部電極，所以可以確實的防止電容器上部電極和電容器 下部電極之位置之偏移。 上述或另一態樣之半導體裝置之製造方法是在用以形成 18 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 電介質膜之工程，亦可以形成電介質膜使其延伸到使用下 部金屬膜形成配線之區域上。另外，上述或另一態樣之半 導體裝置之製造方法是在電容器下部電極形成工程之前， 更具備之工程有：在使用下部金屬膜形成配線之區域，於電 介質膜上形成抗蝕劑膜；和以該抗蝕劑膜作爲遮罩，用來 部份的除去下部金屬膜，藉以形成配線。 在此種情況假如使用具有作爲ARC (Anti Reflection Coat) 作用之材料，作爲電介質膜時，可以省略另外形成ARC藉 以在電介質膜上形成抗鈾劑膜之工程。其結果是可以使半 導體裝置之製造工程簡化。 在上述或另一態樣之半導體裝置之製造方法中，電介質 膜最好含有矽氧化氮化膜。 在此種情況，矽氧化氮化膜具有作爲ARC之功能。因此， 假如使用矽氧化氮化膜作爲電容器電介質膜時，可以很容 易使上述之電容器電介質膜具有作爲ARC之作用。 在上述或另一態樣之半導體裝置之製造方法中，在電容 器下部電極形成工程之前，具備有在電容器上部電極之側 壁面上形成側壁膜之工程。另外，上述或另一態樣之半導 體裝置之製造方法亦可以在電容器下部電極形成工程，使 用電容器上部電極和側壁膜作爲遮罩。 在此種情況，使用電容器上部電極和側壁膜作爲用以形 成電容器下部電極之鈾刻時之遮罩，可以用來確實的形成 位於電容器上部電極下而且幅度比電容器上部電極寬之電 容器下部電極。 19 專利案件總檔案\佩9〇118734\簡丨8734(分割子案).doc 1251928 在上述或另一態樣之半導體裝置之製造方法中所具備之 工程包含有在電容器下部電極形成工程之前，形成被配置 在上述電介質膜上之具有側壁和作爲配線層之上部配線部 份。另外，在上述或另一態樣之半導體裝置之製造方法所 具備之工程亦可以包含有：在上部配線部份之側壁面上形 成配線側壁膜；使用配線側壁膜和上部配線部份作爲遮 罩，利用蝕刻用來部份的除去下部金屬膜，藉以形成下部 配線部份；在上部配線部份上形成層間絕緣膜；在層間絕 緣膜形成連接孔，用來使上部配線部份之表面露出，和到 達下部配線部份之上面；和在連接孔之內部，形成導電體 膜用來與上部配線部份和下部配線部份電連接。 在此種情況，在形成由電容器下部電極，電介質膜和電 容器上部電極構成之電容器之工程中，可以與電容器同時 形成由上部配線部份和下部配線部份構成之配線。 本發明之另一態樣是一種半導體裝置之製造方法，所具 備之工程包含有：準備層間絕緣膜；在層間絕緣膜形成溝； 形成包含金屬膜之電容器下部電極，使其充塡該溝；形成 被配置在電容器下部電極上而且具有厚度比層間絕緣膜之 厚度薄之電介質膜；和形成被配置在電介質膜上之包含金 屬膜之電容器上部電極。 在此情況時，經由在縱方向積層和配置電容器下部電 極，電介質膜和電容器上部電極，可以形成縱方向之電容 器。 另外，因爲電容器下部電極成爲充塡到層間絕緣膜之溝 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 20 1251928 之內部之德馬信構造，所以在配線使用德馬信配線之半導 體裝置中，可以很容易利用該種配線之一部份作爲電容器 下部電極。 本發明之更另一態樣之半導體裝置之製造方法所具備之 工程包含有：形成金屬膜；在金屬膜上形成抗蝕劑膜；使用 抗蝕劑膜作爲遮罩，用來部份的除去金屬膜，藉以形成電 容器之一方之電極和電容器之另外一方之電極，該一方之 電極包含有第1延伸部，和被配置成與該第1延伸部隔開間 隔之第2延伸部，該另外一方之電極包含有位於第1延伸部 和第2延伸部之間，經由電介質膜分別面對第1和第2延伸部 之第3延伸部，和從第2延伸部看成爲位於第3延伸部之相反 側而且經由另一電介質膜與第2延伸部面對之第4延伸部。 依照此種方式時，利用電容器之一方之電極和電容器之 另外一方之電極之第1〜第4延伸部之互相面對之側壁面作 爲電容器之電極面，可以很容易形成電容器。 本發明之更另一態樣之半導體裝置之製造方法所具備之 工程包含有：準備層間絕緣膜；在層間絕緣膜形成多個孔； 形成金屬膜使其從多個孔之內部延伸到層間絕緣膜之上部 表面上；使用化學機械硏磨法，除去位於層間絕緣膜之上 部表面上之金屬膜，用來形成被配置在多個孔之內部之包 含金屬膜之多個電容器下部電極，和多個孔之區域，於層 間絕緣膜之上部表面形成凹部；使電介質膜充塡到凹部； 和在電介質膜上形成包含金屬膜之電容器上部電極。 依照此種方式時，可以很容易形成在縱方向積層有電容 21 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 器下部電極，電介質膜和電容器上部電極之縱方向之電容 器。 另外，當在層間絕緣膜形成多個孔之工程時，經由變更 所形成之多個孔之數目或剖面積，可以很容易變更在電容 器下部電極之與電介質膜面對之部份之面積。其結果是可 以很容易變更電容器之靜電容量。 本發明之另一態樣之半導體裝置之製造方法所具備之工 程包含有：形成含有金屬膜之電容器下部電極；形成被配置 在電容器下部電極上而且具有厚度比電容器下部電極之厚 度薄之電介質膜；在電介質膜上形成層間絕緣膜；在位於 層間絕緣膜之電介質膜上之區域，形成使電介質膜露出之 開口部；和形成被配置在開口部之內部而且含有金屬膜之 電容器上部電極。 依照此種方式時，可以很容易形成在縱方向積層有電容 器下部電極，電介質膜和電容器上部電極之縱方向之電容 器。 另外，因爲在開口部之內部配置電容器上部電極，所以 在形成電容器上部電極之後，可以省略習知技術所必需要 之用以連接電容器上部電極和上層配線之接觸孔之形成工 程。 經由下面聯合附圖之對本發明之詳細說明當可對本發明 之上述和其他目的 '特徵、觀念和優點更加明白。 【實施方式】 下面將根據圖面用來說明本發明之實施形態。另外，在 22 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 以下之圖面中，在相同或相當之部份附加相同之參考號 碼，而不重複其說明。 (實施形態1) 下面將參照圖1用來說明本發明之半導體裝置之實施形 態1。 參照圖1，其中之半導體裝置是特定用途之積體電路 (ASIC)，具備形成電容之電容部20和形成配線之配線部 2 1。在半導體基板1之上部表面上形成絕緣膜2。另外，在 電容部20，於絕緣膜2上配置由金屬膜2構成之下部電極 3a。在下部電極3a之上部表面上配置電容器電介質膜4a。 在電容器電介質膜4 a上配置由金屬膜構成之上部電極6a。 其中上部電極6a之幅度W2小於下部電極3a之幅度W1。 另外，在配線部2 1，於絕緣膜2上形成第1層配線3b。在 第1層配線3b之上部表面上配置電介質膜4b。 在電介質膜4b和上部電極6a上形成層間絕緣膜8。在層間 絕緣膜8，在位於第1層配線3b和上部電極6a上之區域，分 別形成接觸孔10a，10b。在接觸孔10a，10b之內部形成隔離金 屬膜（圖中未顯示）。另外，以充塡該接觸10a，10b之方式， 在隔離金屬膜上形成鎢插頭1 la，l lb。在鎢插頭1 la，l lb上分 別形成上層配線12a，12b。 在此種情況，經由在縱方向積層和配置作爲電容器下部 電極之下部電極3a，電容器電介質膜4a，和作爲電容器上 部電極之上部電極6a，可以形成縱方向之電容器。另外， 電容器電介質膜4a之膜厚可以設定成爲小於半導體裝置之 23 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 形成時所使用之照相製版加工工程之最小加工尺寸。因 此，在確保具有一定之靜電容量之狀態，經由使電容器電 介質膜4a之膜厚比習知者薄，可以使上部電極6a和下部電 極3 a之表面積成爲更小，所以可以使電容器比習知者小型。 另外，因爲將上部電極6a之幅度W2設定成爲小於下部電 極3 a之幅度W1，所以在上部電極6a之形成時之照相製版加 工工程之重疊餘裕可以變大。其結果是可以防止由於上部 電極6a和下部電極3a之位置偏移使下部電極3a之側壁等與 上部電極6a短路而發生不良。 另外，因爲下部電極3a和上部電極6a由金屬膜構成，所 以當與使用多晶矽等之半導體作爲電容器電極之情況比較 時，可以以高精確度實現與電壓之相關性很小之電容器。 其結果是可以很容易實現高精確度濾波器電路等所需要之 電容器。另外，此種高精確度之電壓相關性很小之電容器， 在AS 1C特別需要，經由使本發明應用在ASIC，可以很容易 進行ASIC之高性能化和微細化。 參照圖2〜圖7，下面將說明本發明之半導體裝置之製造 方法。 首先，如圖2所示，在半導體基板1之上部表面上形成絕 緣膜2。在絕緣膜2上形成下層金屬膜3。使用濺散法堆積鋁 合金膜作爲該下層金屬膜3。由該鋁合金膜構成之下層金屬 膜之厚度爲0.4// m程度。在下層金屬膜3上形成電介質膜4 作爲電容器電介質膜。電介質體膜4可以使用以電漿 CVD(Chemical Vapor Deposition)法形成之砂氧化膜。電介 24 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 質膜4之厚度爲30nm程度。在電介質膜4上形成抗蝕劑膜 5 a，5 b。另外，在此處是使用鋁合金膜作爲下層金屬膜3， 但是亦可以使用鋁合金以外之例如鎢膜等。另外，下層金 屬膜3之厚度爲0.4//m，但是該下層金屬膜3之厚度亦可以 適當的變更。另外，使用矽氧化膜作爲電介質膜4，但是亦 可以使用矽氧化膜以外之材料，例如矽氮化膜。另外，電 介質膜4之厚度爲30nm，但是該電介質膜4之厚度亦可以適 當的變更。 其次，使用抗蝕劑膜5a，5b作爲遮罩，利用異方性蝕刻用 來部份的除去電介質膜4和下層金屬膜3。然後，使用電漿 灰化等除去抗蝕劑膜5a，5b。利用此種方式形成圖3所示之 電容器之下部電極3 a和電容器電介質膜4a，以及第1層配線 3b。另外，在第1層配線3b之上部表面上殘留電介質膜4b。 其次，如圖4所示，在電容器電介質膜4a和電介質膜4b 上，形成作爲上部電極之金屬膜6。金屬膜6可以使用以濺 散法堆積之鋁合金膜。金屬膜6之厚度爲0.4// m程度。使用 照相製版加工技術在金屬膜6上形成抗蝕劑膜7。另外，該 抗飩劑膜7使用用以形成上部電極6 a (參照圖1)者，所以抗 鈾劑膜7之幅度W2對應到上部電極6a之幅度。因此，抗蝕 劑膜7之幅度W 2被設定成爲小於下部電極3 a之幅度W 1。另 外，亦可以使用鋁合金膜以外之金屬膜例如鎢膜等作爲金 屬膜6。另外，金屬膜6之厚度可以適當的變更。 依照此種方式，經由使抗蝕劑膜7之幅度W2小於下部電 極3 a之幅度W1，可以使形成抗蝕劑膜7時之照相製版加工 25 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 工程之重疊餘裕變大。其結果是可以確實防止由於下一個 工程之金屬膜6之蝕刻工程之殘渣等使上部電極6 a和下部 電極3a短路而發生之不良。 其次，使用抗蝕劑膜7作爲遮罩，利用異方式蝕刻用來部 份的除去金屬膜6。然後利用電漿灰化等除去抗蝕劑膜7。 其結果是可以形成電容器之上部電極6a(參照圖5)。然後， 在上部電極6a和電介質膜4b之上形成層間絕緣膜8。利用化 學機械硏磨法（CMP 法：Chemical Mechanical Polishing)用來 使該層間絕緣膜8之上部表面平坦化。以此方式獲得圖5所 示之構造。 其次，在層間絕緣膜8之上部表面上形成抗蝕劑膜9(參照 圖6)。使用該抗蝕劑膜9作爲遮罩，利用異方性蝕刻除去層 間絕緣膜8和電介質膜4b之一部份，用來形成接觸孔 10a,l Ob。以此方式獲得圖6所示之構造。另外，在接觸孔 10a之底部使上部電極6a之上部表面露出。另外，在接觸孔 10b之底部使第1層配線3b之上部表面露出。 其次，除去抗蝕劑膜9。然後，形成隔離金屬膜（圖中未 顯示）和鎢膜（圖中未顯示）使其從接觸孔10a，10b之內部延 伸到層間絕緣膜8之上部表面上。使用乾式鈾刻法或化學機 械硏磨法等除去位於層間絕緣膜8之上部表面上之鎢膜和 隔離金屬膜，用來形成如圖7所示之充塡在接觸孔10a，10b 之內部之鎢插頭1 1 a，1 1 b和隔離金屬膜（圖中未顯示）。 其次，在層間絕緣膜8之上部表面上形成第3層之金屬膜 (圖中未顯示）。該金屬膜可以使用以濺散法形成之鋁合金 26 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 膜。第3層之金屬膜之厚度爲0.4// m程度。在該金屬膜上形 成抗蝕劑膜（圖中未顯示）。使用抗蝕劑膜作爲遮罩，利用 異方性蝕刻用來部份的除去金屬膜。然後除去抗蝕劑膜。 其結果是形成分別位於鎢插頭1 1 a，1 1 b上之上層配線 1 2a，1 2b。利用此種方式獲得圖1所示之半導體裝置。另外， 在此處之作爲上層配線12a，12b之第3層之金屬膜亦可以使 用鋁合金膜以外之金屬膜，例如鎢膜等。另外，該第3層之 金屬膜之厚度可以適當的變更。 (實施形態2) 下面將參照圖8用來說明本發明之半導體裝置之實施形 態2。 參照圖8，其中之半導體裝置基本上具備有與圖1所示之 半導體裝置同樣之構造。但是，在圖8所示之半導體裝置 中，使包含電容器電介質膜4a之電介質膜4從下部電極3a 之上部表面上延伸到側壁面上。 另外，在圖8所示之半導體裝置中，電容器之下部電極3a 之幅度W1和上部電極6a之幅度W2成爲大致相等。 在此種情況，與本發明之實施形態1同樣的，經由積層作 爲電容器下部電極之下部電極4a，電容器電介質膜4a，和 作爲電容器上部電極之上部電極6a，可以用來形成縱方向 之電容器。因此，經由使電容器電介質膜4 a之膜厚比習知 者薄，即使上部電極6 a和下部電極3 a之表面變小時亦可以 確保具有一定之靜電容量，所以可以使電容器比習知者小 型。 27 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 另外，因爲包含電容器電介質膜4a之電介質膜4從下部電 極3 a之上部表面延伸到側壁面上，所以即使在上部電極6 a 產生位置偏移’延伸到下部電極3 a之側壁面上之情況時， 亦變成爲在上部電極6a和下部電極3a之間存在有電介質膜 4。因此，可以確實的防止下部電極3a和上部電極以之短路。 另外，因爲下部電極3a和上部電極6a由金屬膜構成，所 以與本發明之實施形態1之半導體裝置同樣的，當與使用多 晶矽之半導體作爲電容器電極之情況比較時，可以以更高 之精確度實現與電壓之相關性很小之電容器。 下面將參照圖9〜13用來說明圖8所示之半導體裝置之製 造方法。 首先，與本發明之實施形態1之半導體裝置之製造方法同 樣的，在半導體基板1之上部表面上形成絕緣膜2。在絕緣 膜2上形成下層金屬膜3。該下層金屬膜3可以使用以濺散法 形成之鋁合金膜。下層金屬膜3之厚度爲0.4// m程度。另 外’下層金屬膜3之材料亦可以使用鋁合金以外之材料，例 如可以使用鎢等。另外，下層金屬膜3之厚度爲0.4 // m，但 是該下層金屬膜3之厚度亦可以適當的變更。另外，使用照 相製版加工技術在下層金屬膜3之上部表面上形成抗飩劑 膜5 a，5b。利用此種方式獲得圖9所示之構造。 其次，使用抗蝕劑膜5a，5 b作爲遮罩，利用異方性蝕刻用 來部份的除去下層金屬膜3。然後，使用電漿灰化等除去抗 蝕劑膜5a，5b。其結果是形成下部電極3a(參照圖10)和第1 層配線3b(參照圖10)。然後，在下部電極3a和第1層配線3b 28 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 上形成電介質膜4。利用此種方式獲得圖1 0所示之構造。 另外，電介質膜4可以使用以電漿CVD法形成之矽氧化 膜。另外，電介質膜4之厚度爲30nm程度。該電介質膜4之 厚度可以適當的變更。另外，電介質膜4之材料亦可以使用 ϊ夕氧化膜以外之材料，例如矽氮化膜等之其他之電介質膜。 其次，在電介質膜4上形成作爲上部電極6 a (參照圖8)之 金屬膜6(參照圖11)。金屬膜6可以使用以濺散法形成之鋁 合金膜。另外，金屬膜6之厚度爲0.4// m程度。另外，金屬 膜6之材料亦可以使用鋁合金膜以外之金屬膜，例如鎢膜 等。利用照相製版加工技術在該金屬膜6上形成抗蝕劑膜 7 (參照圖1 1)。利用此種方式獲得圖1 1所示之構造。另外， 下部電極3a之幅度W1和抗蝕劑膜7之幅度W2大致相等。 其次，使用抗蝕劑膜7作爲遮罩，利用異方性蝕刻用來部 份的除去金屬膜6，藉以形成上部電極6a(參照圖12)。然 後，使用電漿灰化等除去抗蝕劑膜7。然後，如圖1 2所示， 在上部電極6 a和電介質膜4之上形成層間絕緣膜8。使用化 學機械硏磨法等使該層間絕緣膜8之上部表面平坦化。 依照此種方式，因爲使電介質膜4從下部電極3a之上部表 面上延伸到側壁面上，所以即使在抗鈾劑膜7產生位置偏 移，上部電極6 a延伸到下部電極3 a之側壁面上之情況時， 亦變成爲在上部電極6a和下部電極3a之側壁之間存在有電 介質膜4。因此，可以確實的防止下部電極3a和上部電極6a 之短路。 其次，使用與本發明之實施形態1之圖6和7所示之X彳呈同 29 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 樣之工程，在層間絕緣膜8形成接觸孔i〇a，i 〇b (參照圖13)， 和在該接觸孔10a，10b之內部形成隔離金屬膜（圖中未顯 示）。然後’形成充塡到該接觸孔1 〇 a，1 0 b之內部之鎢插頭 1 1 a，1 1 b。利用此種方式獲得圖1 3所示之構造。 然後’與本發明之實施形態1同樣的，在鎢插頭1 1 a，丨i b 上形成上層配線1 2 a，1 2 b。利用此種方式可以獲得圖8所示 之半導體裝置。 下面將參照圖14用來說明本發明之半導體裝置之實施形 態2之第1變化例。 參照圖14,其中之半導體裝置基本上具備有與圖8所示之 半導體裝置同樣之構造，但是上部電極6 a之幅度W 2小於下 部電極3 a之幅度W 1。 在此種情況，與本發明之半導體裝置之實施形態1同樣 的，可以使上部電極6 a之形成時之照相製版加工之上部電 極6a和下部電極3a之重疊餘裕變大。其結果是可以防止由 於下部電極3a之側壁等和上部電極6a之短路而發生之不 良。 下面將參照圖15用來說明圖14所示之半導體裝置之製造 方法。 首先，在實行圖9和10所示之工程後，如圖15所示，形成 金屬膜6和抗蝕劑膜7。另外，圖1 5所示之工程對應到圖1 1 所示之工程。如圖15所示，使抗蝕劑膜7之幅度W2小於下 部電極3a之幅度W1。其結果是在形成抗蝕劑膜7時之照相 製版加工，可以使抗蝕劑膜7和下部電極3a之重疊餘裕變 30 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 大。 然後，經由實施圖12和13所示之工程可以獲得圖14所示 之半導體裝置。 下面將參照圖16用來說明本發明之半導體裝置之實施形 態2之第2變化例。 參照圖16,其中之半導體裝置基本上具有有與圖8所示之 半導體裝置同樣之構造，但是上部電極6a之幅度W2變成大 於下部電極3a之幅度W1。 在此種情況，上部電極6a經由電介質膜4位於下部電極3a 之側壁面上。其結果是可以利用下部電極3a之側壁面作爲 電容器之電極，所以可以增大電容器之靜電容量。 下面將參照圖17用來說明圖16所示之半導體裝置之製造 方法。 首先，在實施圖9和10所示之工程之後，在電介質膜4上 形成金屬膜6和抗蝕劑膜7。這時，抗蝕劑膜7之幅度W 2被 設定成爲大於下部電極3a之幅度W1。另外，該圖17所示之 工程對應到圖1 1所示之工程。依照此種方式，以抗蝕劑膜7 作爲遮罩，利用異方性蝕刻用來部份的除去金屬膜6，藉以 使上部電極6a經由電介質膜4從下部電極3a之上部表面延 伸到側壁面上。 然後，經由實施圖12和13所示之工程，可以獲得圖16所 示之半導體裝置。 (實施形態3) 下面將參照圖18用來說明本發明之半導體裝置之實施形 31 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 態3。 參照圖18,其中之半導體裝置基本上具備有與圖1 半導體裝置同樣之構造。但是，在圖18所示之半導 中，構成電容器之上部電極6a，下部電極3a和電容 質膜4 a之各個之側壁之位置成爲大致一致。上部電 以由鎢膜構成，另外，下部電極3a可以由鋁合金膜 有鋁之金屬膜構成。 在此種情況，與本發明之半導體裝置之實施形態 的，經由形成縱方向之電容器可以使電容器小型化 由使用由金屬膜構成之上部電極6a和下部電極3a， 現與電壓之相關性很小之高精確度之電容器。另外 面所述之製造工程所示，經由使構成下部電極3a和 極6a之材料成爲不同之材料，在用以形成下部電極 刻工程中，可以確實的利用上部電極3 a作爲遮罩。 下面將參照圖19〜26用來說明圖18所示之半導體 製造方法。 首先，如圖19所示，在半導體基板1之上部表面上 緣膜（圖中未顯示）。在絕緣膜上形成作爲下部電極 金屬膜3。在下層金屬膜3上形成作爲電容器電介質 介質膜4。在電介質膜4上形成作爲上部電極之金屬 其次，如圖20所示，使用照相製版加工技術，在3 上形成抗蝕劑膜5a。 其次，使用該抗餽劑膜5 a作爲遮罩，利用異方性 來部份的除去金屬膜6。然後，使用電漿灰化等用來 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 所示之 體裝置 器電介 極6a可 等包含 1同樣 ，和經 可以實 ，如後 上部電 3a之飩 裝置之 形成絕 之下層 膜之電 膜6 〇 屬膜6 蝕刻用 除去抗 32 1251928 倉虫劑膜5 a。其結果如圖2 1所不，形成上部電極6 a。 其次’如圖2 2所不，使用照相製版加工技術，在電介質 膜4上形成抗蝕劑膜5b藉以形成第1層配線3b。其中，電介 質膜4使用矽氧化氮化膜（Si〇N膜）。依照此種方式，可以利 用該電介質膜4作爲形成抗蝕劑膜5b時之ARC (AnU Reflection Coat)。其結果是在形成抗蝕劑膜5b時，不需要 在新的電介質膜4上形成ARC。亦即，可以使工程簡化。 其次，以上部電極6a和抗蝕劑膜5b作爲遮罩，使用異方 性蝕刻部份的除去電介質膜4和下層金屬膜3，用來形成電 容器電介質膜4a(參照圖23)，下部電極3a(參照圖23)和第1 層配線3b(參照圖23)。 依照此種方式，因爲以上部電極6a作爲遮罩用來形成下 部電極3a，所以可以確實防止上部電極6a和下部電極3a之 位置偏移。 然後，除去位於抗蝕劑5 b和第1層配線3 b上之電介質膜。 另外，在第1層配線3b和上部電極6a上形成層間絕緣膜8(參 照圖23)。使用化學機械硏磨法（CMP法）用來使層間絕緣膜8 之上部表面平坦化。 其次，如圖24所示，使用照相製版加工技術，在層間絕 緣膜8之上部表面上形成抗蝕劑膜9。 其次，以抗飩劑膜9作爲遮罩，使用異方性蝕刻用來部份 的除去層間絕緣膜8，藉以形成接觸孔l〇a，10b (參照圖 25)。然後，利用電漿灰化等除去抗蝕劑膜9。利用此種方 式獲得圖25所示之構造。 33 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 其次，形成隔離金屬膜（圖中未顯示）使其從接觸孔 10a, 1 Ob之內部延伸到層間絕緣膜8之上部表面上。在隔離 金屬膜上形成鎢膜（圖中未顯示）。然後，使用CMP法等用 來除去位於層間絕緣膜8之上部表面上之隔離金屬膜和鎢 膜。其結果如圖26所示，可以獲得位於接觸孔10a，10b之內 部之隔離金屬膜，和形成在隔離金屬膜上之充塡到接觸孔 10a，10b之內部之鎢插頭1 la，l lb。 然後，與本發明之實施形態1和2同樣的，經由在鎢插頭 1 la，l lb上形成上層配線12a，12b，可以獲得圖18所示之半導 體裝置。 (實施形態4) 下面將參照圖27用來說明本發明之半導體裝置之實施形 態4。 參照圖27,其中之半導體裝置基本上具備有與圖1所示之 半導體裝置同樣之構造。但是，在圖27所示之半導體裝置 中，於電容器之上部電極6a之側壁上形成有由電介質膜構 成之側壁膜38a，38b。另外，上部電極6a之幅度和側壁膜 38a，38b之幅度之合計長度，和下部電極3a之幅度W1成爲大 致相等。亦即，上部電極6 a之幅度W 2成爲小於下部電極3 a 之幅度W1。其結果是可以獲得與本發明之半導體裝置之實 施形態1同樣之效果。 另外，因爲在上部電極6 a之側壁和下部電極3 a之上部表 面之間配置有作爲側壁絕緣膜之側壁膜38a，38b，所以可以 確實的防止上部電極6a和下部電極3a之短路。 34 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 另外’如後面所述之製造工程所示’假如使用上部電極 6 a和側壁吴3 8 a，3 8 b作爲用以形成下部電極3 a之異方性餓 刻之遮罩時’可以確實的形成位於上部電極6a下之幅度大 於上部電極6 a之下部電極3 a。 另外’亦可以以不同之材料形成上部電極6a和下部電極 3 a。例如，可以使用鎢膜作爲上部電極6 a之材料，使用錦 合金膜作爲下部電極3a之材料。在此種情況，在用以形成 下部電極3 a之蝕刻工程中，可以確實的利用上部電極6 a作 爲遮罩。 下面將參照圖28〜34用來說明圖27所示之半導體裝置之 製造方法。 首先，在實施圖19〜21之製造工程之後，如圖28所示， 在上部電極6a和電介質膜4之上形成作爲側壁膜38a，3 8b(參 照圖27)之絕緣膜38。 其次，利用異方性蝕刻用來部份的除去絕緣膜3 8，在上 部電極6a之側壁上形成側壁膜38a，3 8b(參照圖29)。然後， 在形成第1層配線3b(參照圖27)之區域上，於電介質膜4上 形成抗蝕劑膜5b。利用此種方式獲得圖29所示之構造。 依照此種方式，使用上部電極6a和側壁膜38a，3 8b作爲用 以形成下部電極3a之蝕刻時之遮罩，利用異方性蝕刻用來 部份的除去電介質膜4和下層金屬膜3。然後，除去抗蝕劑 膜5b。其結果是如圖30所示，形成下部電極3a，電容器電 介質膜4a和第1層配線3b。另外，在第1層配線3b上殘留有 電介質膜4b。依照此種方式，因爲使用上部電極6a和側壁 35 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 膜3 8a，3 8b作爲用以形成下部電極3a時之遮罩，所以上部電 極6 a之幅度W 2大於下部電極3 a之幅度W 1。 另外，構成上部電極6a之金屬膜之材料和構成下部電極 3 a之金屬膜之材料在此處是使用不同之材料。另外，蝕刻 下層金屬膜3 a之蝕刻條件最好是使構成下層金屬膜3之材 料之蝕刻速度成爲很大之値，另外一方面，構成上部電極 6a之材料大致不會由於該蝕刻而被除去。 其次，如圖31所示，在上部電極6a，側壁膜38a，38b和電 介質膜4b上形成層間絕緣膜8。使用CMP法等使層間絕緣膜 8之上部表面平坦化。 其次，如圖32所示，在層間絕緣膜8之上部表面上形成抗 蝕劑膜9。 其次’使用抗蝕劑膜9作爲遮罩，利用異方性蝕刻用來部 份的除去層間絕緣膜8和電介質膜4 b，藉以形成接觸孔 1 0 a，1 Ob (參照圖3 3 )。然後，除去抗蝕劑膜9。其結果是獲得 圖3 3所示之構造。 其次，與圖2 6所示之工程同樣的，形成位於接觸孔 10a，10b之內部之隔離金屬膜（圖中未顯示）和充塡在接觸孔 10a，10b之內部之鎢插頭lla，lib。其結果是獲得圖34所示之 構造。 然後’與本發明之實施形態3同樣的，經由在鎢插頭 1 1 a，1 1 b上形成上層配線1 2 a，1 2 b (圖2 7 )，可以獲得圖2 7所示 之半導體裝置。 (實施形態5) 36 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 下面將參照圖3 5用來說明本發明之半導體裝置之實施形 態5。 參照圖35，其中之半導體裝置基本上具備有與圖27所示 之半導體裝置同樣之構造。但是，在圖35中，在上部電極 6a和電容器電介質膜4a之側壁上形成有側壁膜38a，3 8b。另 外，在第1層配線3 b上殘留有絕緣膜3 8 c，由與側壁膜 3 8 a，3 8 b相同位準之層構成。側壁膜3 8 a，3 8 b和絕緣膜3 8 c由 矽氧化氮化膜構成。此處之相同位準之層是指側壁膜 3 8 a，3 8 b和絕緣膜3 8 c之獲得是經由加工1個層之絕緣膜 38(參照圖37)而獲得。 依照圖35所示之半導體裝置亦可以獲得與本發明之半導 體裝置之實施形態4同樣之效果。 另外，構成側壁膜38a，38b和絕緣膜38c之矽氧化氮化膜 具有作爲ARC(Anti Reflection Coat)之功能。因此，如後面 所述之製造工程所示，可以利用構成側壁膜38a，3 8b和絕緣 膜38c之矽氧化氮化膜，作爲用以形成第1層配線3b之抗鈾 劑膜之ARC。 下面將參照圖36〜43用來說明圖35所示之半導體裝置之 製造方法。 首先，實施與圖19和20所示之本發明之實施形態3之半導 體裝置之製造方法之工程同樣之工程。然後，使用抗鈾劑 膜5 a(參照圖20)作爲遮罩，經由部份的除去金屬膜6和電介 質膜4(參照圖20)，用來形成上部電極6a和電容器電介質膜 4a(參照圖36)。然後，除去抗蝕劑膜5a。利用此種方式獲 37 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 得圖36所示之構造。 其次，如圖37所示，在上部電極6a和下層金屬膜3之上部 表面上，形成絕緣膜3 8。使用矽氧化氮化膜作爲絕緣膜3 8。 其次，如圖38所示，在形成第1層配線3b(參照圖35)之區 域上，在絕緣膜38上形成抗蝕劑膜5b。 在此處如上所述，矽氧化氮化膜具有作爲ARC之功能。 因此，假如使形成側壁膜38a，38b用之矽氧化氮化膜所構成 之絕緣膜38，成爲從上部電極6a上延伸到形成第1層配線3b 之區域，在該區域使抗飩劑膜5b形成在矽氧化氮化膜上 時，則不需要形成抗蝕劑膜5b用之另外之ARC。其結果是 可以使製造工程簡化。 其次，使用抗蝕劑膜5b作爲遮罩，利用異方性蝕刻用來 部份的除去絕緣膜3 8，藉以形成絕緣膜3 8c。這時，在上部 電極6a和電容器電介質膜4a之側壁上亦形成側壁膜 3 8a，3 8b(參照圖39)。然後，除去抗蝕劑膜5b。然後，以上 部電極6a，側壁膜38a，38b和絕緣膜38c作爲遮罩，利用異方 性蝕刻用來部份的除去下層金屬膜3。利用此種方式獲得圖 3 9所示之構造。利用該異方性飩刻形成下部電極3a和第1 層配線3b。 其次，如圖40所示，在上部電極6a，側壁膜38a，3 8b和絕 緣膜38c上形成層間絕緣膜8。利用CMP法等層間絕緣膜8之 上部表面平坦化。 其次，如圖4 1所示，與圖3 2所示之工程同樣的，在層間 絕緣膜8之上部表面上形成抗蝕劑膜9。 38 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 其次，以抗蝕劑膜9作爲遮罩，利用異方性蝕刻用來部份 的除去層間絕緣膜8和絕緣膜38c，藉以形成接觸孔 10a，10b (參照圖42)。然後，除去抗蝕劑膜9。利用此種方式 獲得圖42所示之構造。 其次，如圖43所示，與圖34所示之本發明之實施形態4 之半導體裝置之製造方法同樣的，形成位於接觸孔10a，10b 之內部之隔離金屬膜（圖中未顯示），和被配置成充塡到接 觸孔10a，10b之內部之鎢插頭11a，lib。 然後，在鎢插頭11a,lib上分別形成上層配線12a，12b(參 照圖35)，可以獲得圖35所示之半導體裝置。 (實施形態6) 下面將參照圖44和45用來說明本發明之半導體裝置之實 施形態6。 參照圖44和45，其中之半導體裝置基本上具備有與圖27 所示之半導體裝置同樣之構造。但是在圖44和45所示之半 導體裝置中，配線部21之構造與圖27所示之半導體裝置不 同。亦即，在圖44和45所示之半導體裝置之配線部21，於 第1層配線3b上配置電介質膜4b。然後，在電介質膜4b上配 置上部配線6b，由與上部電極6a同一位準之層構成。在上 部配線6b之側壁上形成側壁膜38d，38e。然後，該第1層配 線3b和上部配線6b經由充塡到接觸孔10b之內部之隔離金 屬膜（圖中未顯示）和鎢插頭lib產生電連接，成爲具有作爲 1個配線之作用。亦即，接觸孔1 〇b在其側壁之一部份使上 部配線6b之上部表面和側壁面露出，同時在其底壁使第1 39 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 層配線3b之上部表面之一部份露出。另外，該隔離金屬膜 和鎢插頭1 lb分別電連接到第1層配線3b之上部表面和上部 配線6b之上部表面和側壁面。如圖45所示，接觸孔10b形成 貫穿側壁膜38e和電介質膜4b，到達第1層配線3b之上部表 面。 依照此種方式，在圖44和45所示之半導體裝置中，可以 獲得與本發明之半導體裝置之實施形態4同樣之效果。 另外，在由下部電極3a，電容器電介質膜4a和上部電極 6 a構成之縱型之電容器之形成工程中，與電容器同時的， 可以形成由作爲上部配線部份之上部配線6b和作爲下部配 線部份之第1層配線3b構成之配線。另外，利用作爲導電體 膜之鎢插頭1 lb使上部配線6b和第1層配線3b進行電連接， 可以使上部配線6b和第1層配線3b具有作爲1個配線之作 用。 下面將參照圖46〜54用來說明圖44和45所示之半導體裝 置之製造方法。 首先’在實施圖19所示之工程之後，如圖46所示，在金 屬膜6上形成抗鈾劑膜5a，5b。 其次’使用該抗蝕劑膜5a，5b作爲遮罩，利用異方性蝕刻 用來部份的除去金屬膜6。然後除去抗蝕劑膜5 a，5b。其結 果是如圖47所示，形成上部電極6a和上部配線6b。 其次，如圖48所示，在上部電極6a，上部配線6b和電介 質膜4上形成絕緣膜3 8。 其次’使用異方性蝕刻用來部份的除去絕緣膜3 8，如圖 40 326\專利案件總檔案\9〇\9〇118734\9〇1丨8734(分割子案)d〇c 1251928 4 9所示，藉以形成位於上部電極6 a之側壁上之側壁膜 3 8&，381)和位於上部配線613之側壁上之側壁膜38(1，386。 其次，使用上部電極6 a，上部配線6 b和側壁膜 38a，38b，38d，38e作爲遮罩，利用異方性飩刻用來部份的除 去電介質膜4和下層金屬膜3。其結果是形成如圖50所示之 下部電極3 a，電容器電介質膜4 a，第1層配線3 b和電介質膜 4b。這時，由於存在有側壁膜38a，3 8b，所以下部電極3a之 幅度W1變成大於上部電極6a之幅度W2。另外，同樣的第1 層配線3b之幅度變成大於上部配線6b之幅度。 其次，如圖51所示，在上部電極6a和上部配線6b上形成 層間絕緣膜8。使用CMP法等使層間絕緣膜8之上部表面平 坦化。 其次，如圖5 2所示，在層間絕緣膜8之上部表面上形成抗 蝕劑膜9。其次，使用抗蝕劑膜9作爲遮罩，利用異方性蝕 刻用來部份的除去層間絕緣膜8，側壁膜3 8e，和電介質膜 4b，藉以形成接觸孔10a，10b (參照圖53)。然後除去抗蝕劑 膜9。利用此種方式獲得圖53所示之構造。 這時，在接觸孔l〇b之側壁，使上部配線6b之上部表面之 一部份和側壁面露出，同時在接觸孔1 〇b之底部使第1層配 線3b之上部表面之一部份露出。 其次，如圖5 4所示，與圖4 3所示之工程同樣的形成隔離 金屬膜（圖中未顯示）和充塡到接觸孔1 〇 a，1 0 b之內部之鎢接 頭 1 1 a，1 1 b 〇 依照此種方式在形成由下部電極3a’電容器電介質膜4a 41 326\專利案件總檔案\90\90118734\90118734(分割子案).do< 1251928 和上部電極6a構成之縱型之電容器之工程中，與電容器同 時的可以形成配線’利用作爲導電體之鎢插頭1丨b用來電連 接上部配線6b和第1層配線3b。 然後，經由形成上層配線1 2 a，1 2 b (參照圖4 4 )，可以獲得 圖44和45所示之半導體裝置。 (實施形態7) 下面將參照圖55用來說明本發明之半導體裝置之實施形 態7。 參照圖5 5，半導體裝置具備有電容部2 0和配線部2 1。在 電容部2 0，於形成在半導體基板（圖中未顯示）上之層間絕 緣膜25，形成通孔27和連接到該通孔27之上部之溝26。在 溝26和通孔27之壁面形成隔離金屬膜28。在隔離金屬膜28 上形成充塡到溝26和通孔27之金屬膜29。該隔離金屬膜28 之材料可以使用氮化鈦（TiN)。另外，金屬膜29之材料可以 使用例如鎢。該隔離膜28和金屬膜29具有作爲電容器之下 部電極31之作用。另外，隔離金屬膜28和金屬膜29之上部 表面之位置，與層間絕緣膜25之上部表面之位置大致一 致。如後面所述，利用所謂之雙德馬信法形成下部電極3 1。 在下部電極31上形成電容器電介質膜30。以覆蓋在電容 器電介質膜30之方式，形成由金屬膜構成之上部電極32a。 在由金屬膜構成之上部電極32a上，形成層間絕緣膜33。在 位於上部電極3 2a上之區域，於層間絕緣膜3 3形成接觸孔 3 4a。在接觸孔34a之壁面上形成隔離金屬膜37a。在隔離金 屬膜37 a上形成充塡在接觸孔34a之鎢插頭1 la，藉以在鎢插 42 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 頭1 1 a上形成上層配線1 2 a。 另外，在配線部21，於層間絕緣膜25上形成由與上部電 極32 a相同位準之層構成之金屬膜製之配線32b。在配線32b 上形成層間絕緣膜3 3。在位於配線3 2b上之區域，於層間絕 緣膜33形成接觸孔34b。在接觸孔34b之壁面上形成隔離金 屬膜37b。在隔離金屬膜37b上，形成充塡到接觸孔34b之內 部之鎢插頭1 1 b。在鎢插頭1 1 b上形成上層配線1 2b。 依照此種方式，在縱方向積層和配置作爲電容器下部電 極之下部電極31，電容器電介質膜3 0和作爲電容器上部電 極之上部電極3 2a，可以用來形成縱方向之電容器。因此， 與本發明之實施形態1之半導體裝置同樣的，在確保具有一 定之靜電容量之狀態，經由使電介質膜之膜厚比習知者 薄，可以使上部電極32a和下部電極31之表面積變成更小， 所以可以使電容器比習知者小型。 另外，下部電極因爲成爲充塡到層間絕緣膜之溝之內部 之所謂之德馬信構造，所以在配線使用德馬信配線之半導 體裝置中，可以利用該種配線之一部份作爲下部電極3 1。 其結果是在使用有該種德馬信配線之半導體裝置中，可以 很容易實現縱型之電容器。 另外，因爲下部電極31和上部電極32a含有金屬膜，所以 當與使用多晶矽等之半導體作爲電容器電極之情況比較 時’可以以高精確度實現與電壓之相關性很小之電容器。 下面將參照圖56〜60用來說明圖55所示之半導體裝置之 製造方法。 43 326\專利案件總檔案\9〇\9〇 118734\90118734(分割子案).doc 1251928 首先，如圖56所示，在半導體基板（圖中未顯示）上形成 層間絕緣膜2 5。 其次，如圖5 7所示，因爲實施雙德馬信法，所以在層間 絕緣膜25形成溝26和連接到該溝26之通孔27。 其次，使用CVD法等堆積隔離金屬膜（圖中未顯示）使其 從溝26和通孔27之壁面上延伸到層間絕緣膜25之上部表面 上。 其次，使用CVD法等，在隔離金屬膜上堆積充塡到溝26 和通孔27之內部，和延伸到層間絕緣膜25之上部表面上之 鎢等之金屬膜（圖中未顯示）。然後，利用CMP法除去位於 層間絕緣膜25之上部表面上之金屬膜和隔離金屬膜。依照 此種方式，如圖58所示，形成隔離金屬膜28和金屬膜29。 利用該隔離金屬膜28和金屬膜29用來構成電容器之下部電 極3 1。 其次，形成電介質膜（圖中未顯示）使其從金屬膜2 9延伸 到層間絕緣膜2 5之上部表面上。該電介質膜亦可以使用以 CVD法等堆積之矽氧化膜。這時，作爲電介質膜之矽氧化 膜之厚度爲30nm程度。然後，使用照相製版加工技術在電 介質膜上形成抗蝕劑膜（圖中未顯示）。以該抗蝕劑膜作爲 遮罩，部份的除去電介質膜。然後，除去抗蝕劑膜。其結 果是如圖59所示的形成位於下部電極31上之電容器電介質 膜30。 其次，形成金屬膜（圖中未顯示）使其從電容器電介質膜 3 0上延伸到層間絕緣膜2 5之上部表面上。該金屬膜可以使 44 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 用以濺散法堆積之錦膜等。在該錦膜等之金屬β吴上使用照 相製版加工技術形成抗鈾劑膜（圖中未顯示）。使用該抗蝕 劑膜作爲遮罩，利用異方性蝕刻用來部份的除去金屬膜。 其結果是如圖60所示的形成由金屬膜構成之配線32b和上 部電極3 2a。其中，電容器電介質膜30之幅度變成比下部電 極3 1之幅度寬。另外，上部電極32a之幅度變成比電容器電 介質膜3 0之幅度寬。 然後，在上部電極32a和配線32b上形成層間絕緣膜33(參 照圖5 5)。在層間絕緣膜3 3上形成抗蝕劑膜（圖中未顯示）。 以該抗蝕劑膜作爲遮罩，利用異方性蝕刻用來部份的除去 層間絕緣膜33，藉以形成接觸孔34a，34b(參照圖55)。形成 隔離金屬膜（圖中未顯示）使其從該接觸孔34a，34b之內部延 伸到層間絕緣膜3 3之上部表面上。該隔離金屬膜可以使用 以CVD法等堆積之氮化鈦膜等。在隔離金屬膜上形成鎢膜 (圖中未顯示）使其充塡到接觸孔34a，34b之內部和延伸到層 間絕緣膜3 3之上部表面上。然後，利用C Μ P法等除去位於 層間絕緣膜3 3之上部表面上之鎢膜和隔離金屬膜。其結果 是在接觸孔34a，34b之內部形成隔離金屬膜37a，37b和鎢插 頭11a，lib。然後，在鎢插頭11a，lib上形成上層配線 12a，12b (參照圖55)。利用此種方式可以獲得如圖55所示之 具有縱方向之電容器之半導體裝置。 (實施形態8) 下面將參照圖61和圖62用來說明本發明之半導體裝置之 實施形態8。 45 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 參照圖61和圖62，其中之半導體裝置具備有電容部20和 配線部21。在電容部20，於層間絕緣膜25上形成一方之電 極36a和另外一方之電極36b。由圖62可以明白，該一方之 電極36a具有延伸部39a，39c，39e。另外，該另外一方之電極 36b具有延伸部39b，39d，39f。該等之延伸部39a〜39f被配置 成經由具有電介質膜之作用之層間絕緣膜3 3之一部份，形 成互相面對。另外，在位於另外一方之電極36b下之區域， 在層間絕緣膜25形成接觸孔35a。在接觸孔35a之內部形成 隔離金屬膜28a和金屬膜29a。金屬膜29a與另外一方之電極 3 6b電連接。另外，在層間絕緣膜33，在位於該一方之電極 36a上之區域形成接觸孔34a。在該接觸孔34之內部形成隔 離金屬膜37a和鎢插頭11a。在位於該鎢插頭11a上之區域， 形成上層配線12a。上層配線12a和一方之電極36a經由隔離 金屬膜37a和鎢插頭1 la產生電連接。 另外，在配線部21，於層間絕緣膜25形成接觸孔35b。在 該接觸孔35b之內部形成隔離金屬膜28b和金屬膜29b。在位 於金屬膜29b上之區域形成配線36c。該配線36c，從後面所 述之製造方法可以明白，由與一方之電極3 6a和另外一方之 電極36b相同位準之層構成。在配線36c上，於層間絕緣膜 33形成接觸孔34。在接觸孔34b之內部形成隔離金屬膜37b 和鎢插頭1 1 b。在鎢插頭1 1 b上形成上層配線1 2b。 依照此種方式，因爲作爲第1和第2延伸部之延伸部 39a，39c，39e和作爲第3和第4延伸部之延伸部39b，39d，39f交 替的配置，所以在作爲電容器之一方電極之該一方電極3 6a 46 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 和作爲電容器之另外一方電極之該另外一方電極3 6b之延 伸部39a〜39f，可以利用互相面對之側壁面作爲電容器之 電極面。實質上可以利用延伸部39b〜39e之側壁面之大致 全部作爲電容器電極面。因此，在與配置多個圖89和90所 示之習知之電容器藉以確保具有一定之靜電容量之情況比 較時，可以減小電容器之佔用區域之體積。 下面將參照圖63〜67用來說明圖61和62所示之半導體裝 置之製造方法。 首先，在半導體基板（圖中未顯示）上形成層間絕緣膜 25 (參照圖63)。該層間絕緣膜25使用CVD法形成。然後，在 層間絕緣膜25上使用照相製版加工技術形成抗鈾劑膜（圖 中未顯示）。以該抗蝕劑膜作爲遮罩，利用異方性蝕刻用來 除去層間絕緣膜25之一部份，藉以形成接觸孔35a，35b(參 照圖63)。然後除去抗蝕劑膜。以此方式獲得圖63所示之構 造。 其次，形成隔離金屬膜（圖中未顯示）使其從接觸孔 35 a，35b之內部延伸到層間絕緣膜25之上部表面上。該隔離 金屬膜可以使用以CVD法等堆積之氮化鈦膜等。然後，在 隔離金屬膜上形成金屬膜（圖中未顯示）。該金屬膜形成充 塡到接觸孔35a，3 5 b之內部之方式。該金屬膜之材料可以使 用鎢等。另外，使用CMP法等除去位於層間絕緣膜25之上 部表面上之金屬膜和隔離金屬膜。其結果是如圖64所示的 在接觸孔35 a，35b之內部形成隔離金屬膜28a，28b和金屬膜 29a，29b 。 47 326\專利案件總檔案\90\90118734\90118734(分割子 _.doc 1251928 其次，使用濺散法在層間絕緣膜2 5上堆積金屬膜（圖中未 顯示）。使用該抗蝕劑膜作爲遮罩，利用異方性蝕刻用來部 份的除去金屬膜。然後除去抗蝕劑膜。其結果是如圖65所 示的形成由金屬膜（用以構成橫方向之電容器）構成之一方 之電極36a和另外一方之電極36b及配線36c。這時，該另外 一方之電極36b被配置成爲與形成在接觸孔35 a之內部之金 屬膜29a接觸。 其次，在該一方之電極3 6a和另外一方之電極36b及配線 36c上形成層間絕緣膜33(參照圖66)。在形成該層間絕緣膜 33時，亦可以使用CVD法等。使用照相製版加工技術在層 間絕緣膜3 3上形成抗鈾劑膜（圖中未顯示）。使用該抗蝕劑 膜作爲遮罩，利用異方性餓刻用來除去層間絕緣膜33之一 部份，藉以形成接觸孔34a，34b(參照圖66)。然後除去抗蝕 劑。以此方式獲得圖66所示之構造。 這時，在接觸孔34a之底部，使一方之電極36a之上部表 面之一部份露出。另外，在接觸孔34b之底部，使配線36c 之上部表面露出。 其次，利用與形成隔離金屬膜28b和金屬膜29a，29b之方 法同樣之方法，在接觸孔3 4 a，3 4 b之內部形成隔離金屬膜 37a，37b和鎢插頭1 la，l lb。以此方式獲得圖67所示之構造。 然後，在鎢插頭lla，llb上形成上層配線12a，12b(參照圖 61)，可以獲得圖61和62所示之半導體裝置。 另外，在變更電容器之橫方向之電容器之靜電容量時， 如圖68所示，經由變更延伸部39a〜39p之數目，可以用來 48 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 變更具有電容器電極作用之區域之面積，所以可以很容易 的變更電容器之靜電容量。圖68是平面槪略圖，對應到圖 62，用來表示本發明之半導體裝置之實施形態8之變化例。 (實施形態9) 下面將參照圖69用來說明本發明之半導體裝置之實施形 態9 〇 參照圖69，其中之半導體裝置具備有電容部20和配線部 2 1。在電容部20，於半導體基板1上形成絕緣膜2。在絕緣 膜2上形成層間絕緣膜8。在層間絕緣膜8，在位於電容器用 下層配線3c上之區域，形成接觸孔13a〜13g。另外，以充 塡到接觸孔13a〜13g之內部之方式形成鎢膜14a〜14g。在 位於接觸孔13a〜13g上之區域，形成從層間絕緣膜8之上部 表面凹陷之凹部16。在凹部16形成作爲電容器電介質膜之 以玻璃上自旋法（Spin On Glass法）形成之砂氧化膜（以下稱 爲SOG膜）。在SOG膜上形成由金屬膜構成之上部電極18a。 在配線部21，於絕緣膜2上形成第1層配線3b。在位於3b 上之區域，於層間絕緣膜8形成接觸孔1 3 h。以充塡到接觸 孔13h之內部之方式形成鎢膜14h。在鎢膜14h上形成上層配 線18b。另外，最好在接觸孔13a〜13H之壁面上形成隔離金 屬膜（圖中未顯示）。 依照此種方式，在縱方向積層和配置作爲電容器下部電 極之鎢膜14a〜14g，作爲電介質膜之SOG膜17a和作爲電容 器上部電極之上部電極18a，可以用來形成縱方向之電容 器。因此，與本發明之半導體裝置之實施形態1同樣的，在 49 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 可以確保具有一定之靜電容量之狀態，經由使S〇G膜1 7 a之 膜厚比習知者薄，可以使與電容器下部電極之表面積對應 之鎢膜14a〜14g之與SOG膜17a面對之區域之面積和上部電 極1 8a之表面積變成更小，所以可以使電容器比習知者小 型。 另外，經由變更形成在層間絕緣膜8之多個孔之接觸孔 13a〜13g之數目和剖面積，可以很容易變更鎢膜14a〜14g 中之與SOG膜17 a面對之部份之面積。其結果是可以很容易 變更電容器之靜電容量。 另外，因爲作爲電容器下部電極之鎢膜14a〜14g和上部 電極18a包含有金屬膜，所以當與使用多晶矽等之半導體作 爲電容器電極之情況比較時，可以以高精確度實現與電壓 相關性很小之電容器。 下面將參照圖70〜76用來說明圖69所示之半導體裝置之 製造方法。 首先，如圖7 0所示，在半導體基板1上形成絕緣膜2。在 絕緣膜2上形成金屬膜3。該金屬膜3可以使用以濺散法形成 之鋁合金膜。金屬膜3之厚度成爲0.4//m程度。另外，該金 屬膜3之材質和厚度可以任意的變更。另外，金屬膜3之材 料亦可以使用鎢等。 然後，使用照相製版加工技術在金屬膜3上形成抗蝕劑膜 5a，5b。 其次，使用該抗蝕劑膜5a，5b作爲遮罩，利用異方性鈾刻 用來部份的除去金屬膜3。然後，除去抗蝕劑膜5a，5b。依 50 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 照此種方式形成圖7 1所示之電容器用下層配線3c和第1層 配線3b。 其次，在電容器用下層配線3c和第1層配線3b上形成層間 絕緣膜8(參照圖72)。利用CMP法等使該層間絕緣膜8之上部 表面平坦化。然後，使用照相製版加工技術在層間絕緣膜8 上形成抗飩劑膜（圖中未顯示）。以該抗蝕劑膜作爲遮罩’ 利用異方性蝕刻用來部份的除去層間絕緣膜8，藉以形成接 觸孔13a〜13h(參照圖72)。其次，使用CVD法形成鎢膜14(參 照圖72)使其從接觸孔13a〜13h之內部延伸到層間絕緣膜8 之上部表面上。利用此種方式獲得圖72所示之構造。另外， 該鎢膜14之厚度成爲400nm程度。另外，該鎢膜14之厚度可 以任意的變更。 胃 其中，經由變更所形成之多個孔之接觸孔13a〜13g之數 目或剖面積，可以很容易變更在鎢膜14a〜14g(參照圖69) 中之作爲電介質膜之與SOG膜（參照圖69)面對之部份之面 積。其結果是可以很容易變更電容器之靜電容量。 其次，使用CMP法除去位於層間絕緣膜8之上部表面上之 鎢膜1 4。這時，在密集形成接觸孔1 3 a〜1 3 g之部份，在進 行CMP法時產生腐蝕，因此在層間絕緣膜8之上部表面形成 凹部16。其中經由調整CMP法之處理條件，可以使從層間 絕緣膜8之上部表面15至凹部16之底面之深度成爲50nm。另 外，經由變更CMP法之處理條件，可以任意的變更凹部16 之深度。其結果是獲得圖7 3所示之構造。 其次，如圖74所示，在塗布SOG之後，經由進行指定之 51 32<5\專利案件總檔案\9〇\9〇118734\90118734(分割子案).doc 1251928 熱處理用來形成成爲電容器電介質膜之S〇G膜17。該S〇G 之塗布膜厚爲0.5// m。另外，該S0G17之塗布膜厚可以任 意的變更。另外，在此處是使用S0G膜作爲電容器電介質 膜’但是’只要是可以埋入凹部16之電介質亦可以使用其 他之材料。 其次’如圖75所示，使用CMP法等，從凹部16以外之區 域除去SO G膜17(參照圖74)。其結果是在凹部16之內部殘留 具有作爲電容器電介質膜之作用之S0G膜17a。 其次’如圖76所不，在S0G膜17a上形成金屬膜18。該金 屬膜1 8可以使用以測散法形成之鋁合金膜。另外，金屬膜 18之厚度使用0.4//m之値。另外，金屬膜18之材質和厚度 可以任意變更。然後，使用照相製版加工技術在金屬膜1 8 上形成抗鈾劑膜19a，19b。 其次，使用抗蝕劑膜19a，19b作爲遮罩，利用異方性蝕刻 用來部份的除去金屬膜18。然後除去抗蝕劑膜19a，19b。其 結果是形成上部電極18a和上層配線18b (參照圖69)。以此 方式可以獲得圖69所示之半導體裝置。 (實施形態1 0) 下面將參照圖77用來說明本發明之半導體裝置之實施形 態1 0。 參照圖77，其中之半導體裝置基本上具備有與圖27所示 之半導體裝置同樣之構造。但是，在圖77所示之半導體裝 置中，在電容部20形成有上部電極用接觸孔22，用來使電 容器電介質膜4a之上部表面露出。在上部電極用接觸孔22 52 326\專利案件總檔案\9〇\9〇118734\90118734(分割子案).doc 1251928 之內部形成有鎢膜23a。在鎢膜23 a上，形成有兼作電容器 之上部電極之上層配線24a，充塡到上部電極用接觸孔22 之內部，和延伸到層間絕緣膜8之上部表面上。 另外，在配線部2 1，亦是在位於第1層配線3 b上之區域， 於層間絕緣膜8形成接觸孔1 0。在該接觸孔1 0之內部充塡有 鎢膜23b。在鎢膜23b上形成有上層配線24b。 依照此種方式，經由在縱方向積層和配置作爲電容器下 部電極之下部電極3a，電容器電介質膜4a，作爲電容器上 部電極之鎢膜23 a和上層配線24a，可以形成與本發明之實 施形態1同樣之縱方向之電容器。因此，在確保具有一定之 靜電容量之狀態，經由使電容器電介質膜4a之膜厚比習知 者薄，可以使鎢膜23 a之與電容器電介質膜4 a面對之面積和 下部電極3a之表面積變成更小，所以可以使電容器比習知 者小型。 另外，因爲在作爲開口部之上部電極用接觸孔22之內 部，配置作爲電容器上部電極之鎢膜23 a和上層配線24a， 所以在形成電容器之上部電極之後，可以省略習知技術必 需之用以連接上部電極和上層配線之接觸孔之形成工程。 因此，可以使半導體裝置之製造工程簡化。 另外，因爲下部電極3a，鎢膜23 a和上層配線24 a分別由 金屬膜構成，所以當與使用多晶矽等之半導體作爲電容器 電極之情況比較時，可以以高精確度實現與電壓之相關性 很小之電容器。 下面將參照圖78〜86用來說明半導體裝置之製造方法。 53 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 首先，如圖7 8所示，在半導體基板1上形成絕緣膜（圖中 未顯示）。在絕緣膜上形成下層金屬膜3。在下層金屬膜3 上形成電介質膜4。 其次’如圖79所示，使用照相製版加工技術在電介質膜4 上形成抗蝕劑膜5a，5b。這時，電介質膜4使用具有作爲 ARC(AnU Reflection Coat)功會g之材料，例如使用矽氧化氮 化膜時，在抗蝕劑膜5a，5b之下，不需要與電介質膜4分開 的形成ARC。 其次，使用抗蝕劑膜5a，5 b作爲遮罩，利用異方性蝕刻用 來部份的除去電介質膜4和下層金屬膜3。然後除去抗蝕劑 膜5a，5b。依照此種方式，如圖80所示的形成下部電極3a， 電容器電介質膜4a，第1層配線3b和電介質膜4b。 其次，如圖81所示，在電容器電介質膜4a，電介質膜4b 上形成層間絕緣膜8。 其次’如圖82所示，使用照相製版加工技術在層間絕緣 膜8上形成抗蝕劑膜7。 其次’使用該抗蝕劑膜7作爲遮罩，利用異方性蝕刻用來 部份的除去層間絕緣膜8和電介質膜4b，藉以形成接觸孔 1 0 (參照圖8 3)。然後，除去抗蝕劑膜7。其結果是獲得圖8 3 所示之構造。 其次’如圖84所示，使用照相製版加工技術在層間絕緣 膜8上形成抗蝕劑膜9。 其次’使用抗蝕劑膜9作爲遮罩，利用異方性鈾刻用來部 份的除去層間絕緣膜8，藉以形成上部電極用接觸孔22(參 54 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 照圖8 5)。然後除去抗蝕劑膜9。其結果是獲得圖8 5所示之 構造。
其次，形成鎢膜使其從上部電極用接觸孔22和接觸孔1 0 之內部延伸到層間絕緣膜8之上部表面上。然後，使用CMP 法等，除去位於層間絕緣膜8之上部表面上之鎢膜，用來獲 得圖86所示之構造。 其次，在鎢膜23 a，23b上形成金屬膜。使用照相製版加工 技術形成抗蝕劑膜。使用該抗蝕劑膜作爲遮罩，利用異方 性蝕刻用來部份的除去金屬膜。依照此種方式形成上層配 線24a，24b(參照圖77)。以此方式可以獲得圖77所示之半導 體裝置。 另外，在上部電極用接觸孔22之內部配置具有作爲電容 器上部電極之作用之鎢膜23a，因爲該上部電極用接觸孔22 兼作爲與上層配線24a連接之連接孔，所以在形成電容器上 部電極之後，可以省略習知技術所必需要之用以連接電容 器上部電極和上層配線之接觸孔之形成工程。 (實施形態11) 下面將參照圖87和88，用來說明本發明之半導體裝置之 製造方法之實施形態1 1。 首先，實施本發明之半導體裝置之製造方法之實施形態 10之圖78〜8 1所示之工程。然後，如圖87所示，使用照相 製版加工技術在層間絕緣膜8上形成抗蝕劑膜7。這時，在 抗蝕劑膜7形成孔圖型用來形成接觸孔10和上部電極用接 觸孔22。 55 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 其次，使用該抗蝕劑膜7作爲遮罩，利用異方性蝕刻用來 部份的除去層間絕緣膜8和電介質膜4b，藉以形成上部電極 用接觸孔2 2 (參照圖8 8 )和接觸孔1 〇 (參照圖8 8 )。這時，調整 蝕刻條件成爲在如同接觸孔1 0之小直徑之孔，電介質膜4 b 被蝕刻，但是在如同上部電極用接觸孔2 2之大直徑之孔， 電介質膜4a不被蝕刻。 例如，接觸孔10之平面形狀是直徑0.2 // m之圓形形狀， 上部電極用接觸孔22之平面形狀是縱2/z m，橫2// m之正方 形形狀。在此種情況時，使用2頻率平行平板RIE(Reactive IonEching)裝置，使反應容器內之壓力成爲4pa，RF功率 (Top/Bottom)爲1 400W/1 400W，反應氣體使用4氟化碳氣體 (CF〇，三氟甲烷氣體（CHF3)，氧氣（〇2)，氬氣（Ar)，各個氣 體之流量是CF4之流量爲〇.〇1公升/分（i〇sccm)，CHF3之流量 爲0.03公升/分（30sccm)，〇2之流量爲0.009公升/分（9sccm)， Ar之流量爲0.4公升/分（400sccm)，使用此種條件實施飩 刻，如上所述，在上部電極用接觸孔22，電容器電介質膜 4a不被蝕刻，另外一方面在接觸孔1〇，電介質膜4b被蝕刻。 如此一來，因爲上部電極用接觸孔22和接觸孔10可以同 時形成，所以當與本發明之實施形態1 0之製造方法比較 時，可以使工程簡化。 然後除去抗蝕劑膜7。利用此種方式獲得圖88所示之構 造。 然後，實施與圖86同樣之工程，可以獲得與圖77所示之 發明之半導體裝置之實施形態10同樣之半導體裝置。 56 3之6\專利案件總檔案\9〇\9〇118734\90118734(分割子案).doc 1251928 上面已經詳述本發明之實施形態，但宜瞭解者上述之說 明只作舉例之用而無意用來限制本發明，本發明之範圍只 由所附之申請專利範圍限制，包含在申請專利範圍內之所 有變更。 【圖式簡單說明】 圖1是剖面槪略圖，用來表示本發明之半導體裝置之實施 形態1。 圖2至7是剖面槪略圖，用來說明圖1所示之半導體裝置之 製造方法之工程。 圖8是剖面槪略圖，用來表示本發明之半導體裝置之實施 形態2。 圖9至13是剖面槪略圖，用來說明圖8所示之半導體裝置 之製造方法之工程。 圖14是剖面槪略圖，用來表示圖8所示之本發明之半導體 裝置之實施形態2之第1變化例。 圖15是剖面槪略圖，用來說明圖14所示之半導體裝置之 製造方法。 圖16是剖面槪略圖，用來表示圖8所示之本發明之半導體 裝置之實施形態2之第2變化例。 圖17是剖面槪略圖，用來說明圖16所示之半導體裝置之 製造方法。 圖18是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態3。 圖19至26是剖面槪略圖，用來說明圖18所示之半導體裝 57 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 置之製造方法之工程。 圖27是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態4。 圖28至34是剖面槪略圖，用來說明圖27所示之半導體裝 置之製造方法之工程。 圖35是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態5。 圖36至43是剖面槪略圖，用來說明圖35所示之半導體裝 置之製造方法之工程。 圖44是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態6。 圖45是部份擴大剖面槪略圖，用來表示圖44之配線部2卜 圖46至54是剖面槪略圖，用來說明圖44和圖45所示之半 導體裝置之製造方法之工程。 圖55是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態7。 圖56至60是剖面槪略圖，用來說明圖55所示之半導體裝 置之製造方法之工程。 圖61是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態8。 圖62是剖面槪略圖，用來表示圖61之線LXII-LXII之水平 方向之剖面。 圖63至67是剖面槪略圖，用來說明圖61和圖62所示之半 導體裝置之製造方法之工程。 58 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 圖68是剖面槪略圖，用來表示圖61和62所示之本發明之 半導體裝置之實施形態8之變化例。 圖69是剖面槪略圖，用來表示本發明之半導體裝置之實 施形態9。 圖70至圖76是剖面槪略圖，用來說明圖69所示之半導體 裝置之製造方法之工程。 圖77是剖面模式圖，用來表示本發明之半導體裝置之實 施形態1 0。 圖78至86是剖面槪略圖，用來說明圖77所示之半導體裝 置之製造方法之工程。 圖87至88是剖面槪略圖，用來說明本發明之半導體裝置 之製造方法之實施形態1 1之工程。 圖89是剖面槪略圖，用來表示習知之類比·數位LSI等之 半導體裝置之形成電容器之電容部和形成配線之配線部。 圖9 0是圖8 9之線X C - X C之剖面槪略圖。 【元件符號說明】 1 半導體基板 2、38、38c 絕緣膜 3 下層金屬膜 3 a、3 1 下部電極 3b 第1層配線 3 c 電容器用下層配線 4、4b 電介質膜 4a、30 電容器電介質膜 59 326\專利案件總檔案\90\90118734\90118734(分割子案).doc 1251928 5a 、 5b 、 7 、 9 抗蝕劑膜 6、1 8 金屬膜 8 層間絕緣膜 10a 、 10b 接觸孔 11a、 lib 鎢插頭 326\專利案件總檔案\90\90118734\90118734(分割子案).doc