TWI249743B - Magnetic memory - Google Patents

Description

1249743

第5頁 五、> 皆明說明（1) 發 明 領 域 本 發 明 係 有 關 一 種 磁 性 記 憶 體 ，其 包含一個磁 性記憶 元 件 陣 列 各 個 記 憶 元 件 包 括 至 少 一層 磁性材料， 該記憶 霞 設 置 有 阻 擋 磁 場 的 遮 蔽 層 〇 發 明 背 景 此 種 磁 性 記 憶 體 揭 示 於 美 國 5, 9 02, 6 9 0號專利案。 磁 性 記 憶 體 由 於 讀 及 寫 的 時 間 短、 記憶屬於非 揮發性 且 功 率 耗 散 較 低 故 可 替 代 SRAM DRAM 、FLASH以及非揮發 性 記 憶 體EPROM 及EEPROM 。磁性1 !己憶\ 元件的操作係以磁I 5且 效 應 為 基 礎 j 表 示 磁 場 決 定 磁 性 材料 的磁化方向 ，以及 caa 電 流 發 送 通 過 材 料 時 ， 電 阻 係 依 據磁 性材料之磁 化方向 田 性 決 定 〇 利 用 磁 場 可 將 磁 化 方 向 切換 成二態。 一 種 磁 化 態 對 應 於 較 低 電 阻a0 ，而 另一態對應 於較高 雷 阻a 1 〇 經 由 利 用 局 部 磁 場 指 導 各 個記 憶元件的磁 化可寫 入 記 體 〇 當 磁 場 變 更 磁 化 方 向 的 取 向時 ，外在磁場 可抹消 ^ V 記 憶 〇 需 要 遮 蔽 而 不 接 觸 磁 性 干 擾 場。 於 已 知 記 憶 體 y 屏 蔽 層 材 料 為 非導 電性鐵氧體 〇 已 知 屏 蔽 層 之 缺 點 在 於 由 於 鐵 氧體 屏蔽層變成 磁飽和 〇 故 無 法 完 全 阻 擋 較 強 的 例 如 數 十 千安/米的磁性干擾場。 旦 屏 蔽 層 為 磁 飽 和 磁 場 穿 透 屏蔽 層’結果記 憶元件 儲 ! 存 的 磁 化 方 向 倒 轉 j 而 非 揮 發 性 記憶 被抹消。若 干千安> 米 的 微 弱 磁 場 即 足 夠 抹 消 記 憶 元 件。 於 某 些 用 途 例 如 用 於 晶 片 卡 磁性 記憶體須保 謹不辱 5 少8 0 千 安/米的強磁性干擾場< ，使用已知屏蔽層不可能屏 1249743 五、發明說明（2) 蔽不受如此強的外在磁場影響。 另一項缺點為隨著磁性干擾場的增強已知屏蔽層須加厚 。磁性記憶體經常設置於矽半導體基板上。於半導體技術 界係採用薄膜技術來施用各層。厚度大約1 0微米之屏蔽層 由於沈積時間長故價格極為昂貴。 本發明之目的係提供一種第一段所述該類型磁性記憶體 ，其可屏蔽不受數百千安/米的較強磁性干擾場影響。 於根據本發明之磁性記憶體，可達成此項目的，屏蔽層 被劃分為多個彼此分開區域。

由於磁場夠強結果磁性層變成飽和。由於根據本發明之 記憶體之屏蔽層被劃分為多個彼此分開區，故磁場可扇出 於各區間。於屏敝層的磁場’磁場線被拉近材料。此等區 域的磁場密度比較連續層減少，結果磁化的飽和較非快速 發生，因此比較具有相等層厚度的連續屏蔽層案例，可屏 蔽更強的磁場。 較佳各個記憶元件除了第一層磁化材料外，包括第二層 磁化材料，第二層磁化材料係藉一種非磁性材料而與第一 層磁性材料分開，原因在於此種磁性元件出現的磁阻效應 係超過包含單層磁性材料之磁性元件出現的磁阻效應。

旋轉閥及磁性隧道接面構成此種層封包，其優點為當磁 場微弱時可作為磁性記憶元件功能。於最基礎形式，旋轉 閥是軟磁層組成的三層結構，其中由於較弱磁場的結果磁 化發生變化、較硬磁層以及貴金屬夾置於其間組成的三層 結構。於磁性隧道接面，兩層磁性層藉電絕緣層分開。由

第6頁 1249743 五、發明說明（3) 於旋轉閥及磁性隧道接面的磁阻效應較大，故極為適用作 為磁性記憶元件。 遮蔽層各區位置較佳為磁性元件上一區的垂直凸部包含 至少一個記憶元件。當記憶元件之維度係於次微米範圍時 ，較佳記憶元件上一區遮蔽成的垂直凸部包含多個記憶元 件，故方便實現遮蔽區維度，通常也可有利地影響遮蔽效 應。 為了提供於記憶元件所在位置防止磁性干擾場效應的足 夠遮蔽效果，須滿足兩項條件。 第一，遮蔽層材料之磁化須維持低於飽和值。於高於飽 和值磁性干擾場會穿透材料。若記憶元件與遮蔽層間距小 例如相對於該區維度I為0. 5或以下，則磁化Μ表示為 M = Happl %/(l+xt/w)，其中Happl為外在磁性干擾場，i為磁 性靈敏度以及主為屏蔽層厚度。磁性區可具有任意形狀。 通常該區例如為矩形、方形、圓形或六角形。這一區維度 w分別對應於長及寬、直徑或對角線。首先，足夠屏蔽要 求滿足下式t/w>Happl/Ms-l/ χ ，其中為磁化飽和值。若未 滿足此式，則屏蔽層遭遇飽和。 於此階段方便了解，由於厚度ί的屏蔽層被分成多區， 一區維度I係遠小於伸展遍佈磁性記憶體表面的連續屏蔽 層維度w ’ ，故磁性干擾場於磁化飽和且磁場被穿透前可能 更大達到約w’ / w因素。 結果當屏蔽層被劃分為多區時，鑑於屏蔽不受磁性干擾 場影響，可選用比未經劃分的屏蔽層厚度更薄的屏蔽層厚

第7頁 1249743 五、發明說明（4) 度。 其次，要求屏蔽層各區可充分衰減磁性干擾場，故記憶 元件的磁化方向不會倒轉。於飽和以下，於磁性記憶元件 位置的磁場表示為H = Happl/(l+ % t/w)。磁性干擾場Happl若滿 足不等式t/w>Happl/(H Z )-1/ Z ，則磁性干擾場Happl於磁性 記憶元件位置被衰減至遠更低磁場Η。 結杲為了充分屏蔽各個記憶元件須滿足下式 t / w> Happl/ Ms - 1 / χ 及 t / w> Happl/ (Ηχ) - l/χ 〇 因而 t/w 比較佳 儘可能為大。 舉例··若滿足下式：t / w > 1 0 0 / ( 1 * % ) - 1 / % ，則1 〇 〇千安 <米的磁性干擾場Happl於磁性記憶元件位置被衰減至遠更低 的磁場Η 1千安/米。 磁性層例如F e N i具有較大敏感度值例如為1 〇 〇 〇。結果屏 =層厚度對各區維度之比>〇·丨··丨。顯然隨著選用的比 縮小’磁性干擾場的衰減也減少。因此較佳t/w>0. 01。 較佳屏蔽層厚度係遠大於磁性記憶元件厚度，例如大i 〇 倍因數’因而確保最大量外在磁性干擾場之磁通線通過屏 蔽層’而未通過記憶元件。 + f蔽層材料具有磁性靈敏度較佳儘可能為大，例如礤性 靈敏度超過1 0 0。較佳材料也具有高磁性飽和度例如超 8 0 0千安/米。 、 磁=影響磁性記憶體的讀及寫。為了讀及寫磁性記憶元 由同時發送電流通過字線及位元線而產生局部礤場 屏蔽層磁區將局部磁場集中於磁性記憶元件。經由字線

第8頁 1249743 五、發明說明（5) 發送較大電流，字線較佳係位於屏蔽層一區與一個磁性記 憶元件間。結果一區磁性材料減少讀及寫磁性記憶體需要 的電流量。

磁性記憶體可與半導體1C集成。1C包含帶有半導體裝置 的一片矽基板。半導體裝置例如為二極體、雙極電晶體或 M0S電晶體。通常磁性記憶體係設置於半導體裝置上。半 導體裝置利用金屬執線連結至磁性記憶體。磁性記憶體可 與矽基板的半導體裝置電子電路從事電通訊。電子電路的 操作受寄生電容的不利影響。導電磁性材料連續屏蔽層組 合基板結果導致較大寄生電容。相對較大寄生電容大為造 成I C速度受限制。當屏蔽層劃分為多區時，屏蔽層的總寄 生電容實質上減低，於高頻例如於十億赫範圍的電路操作 改良。 額外優點為屏蔽層各區排列於半導體1C上讓1C的半導體 裝置被屏蔽而不接觸紫外光及幅射線。 若屏蔽層各區係位於I C頂上，則由於屏蔽層各區為非透 明故I C獲得較佳保護無法利用光學方法辨識。此外，屏蔽 層各區材料難以利用例如蝕刻方法去除，故晶片的反向工 程變成遠更困難。

此等及其它根據本發明之磁性記憶體之各方面經由參照 後文較佳具體實例將更為彰顯。 圖式之簡單說明 圖1圖解顯示磁性記憶元件及屏蔽層各區之具體實施 例；

第9頁 1249743

I 五、發明說明（6) 圖2顯示包含旋轉閥及屏蔽區配置之磁性記憶元件； 圖3顯示包含磁性隧道接面陣列之磁性記憶體之具體實 施例。 圖4為磁性記憶體整合半導體I C之具體實例之圖解剖面 圖。 發明之詳細說明 圖1顯示磁性記憶體1包含記憶元件陣列2。各個記憶元 件3包含至少一層磁性材料4。 於最基本形式，記憶元件3之操作係基於磁性材料之各 向異性磁阻效應（A M R )。 各向異性磁阻效應（AMR)係發生於磁導體的阻抗由導體 電流與磁化間的爽角決定。若電流及磁化係於同向定向， 則阻抗為最高；若電流與磁化彼此成直角，則阻抗為最低 。其間差異典型為2至4%。 記憶元件3隨著磁阻效應的增大而操作效能更佳。 巨大磁阻（GMR )效應係由非均質磁性系統例如磁性及非 磁性金屬層堆疊的旋轉相依性散射所造成。若個別磁性層 的磁化藉外加外在磁場而於一個方向切換，這對帶有特定 旋轉方向電子發生一種短路。結果若磁化係於平行方向伸 展，則阻抗比磁化為逆平行的案例更低。結果多層阻抗於 室溫可能典型降至約4 0至6 0 %。破壞自發磁力耦合需要的 磁場相當大，典型為數百千安/米。 可於小磁場操作的磁性元件為旋轉閥及磁性隧道接面。 此等記憶元件的特色為第二層磁性材料係藉非磁性材料而

第10頁 1249743 五、發明說明（7) 與第一層分開。 磁性記憶元件可交替由強磁體以及半導體的混成體組成 。磁鐵的磁性邊帶磁場足夠於半導體獲得赫爾效應。赫爾 電壓可為正或負，換言之分別表示0或1。 磁性記憶體的屏蔽層1 4被劃分為交互分開的多區5。各 多區5可具有任意形狀。屏蔽區5較佳係位在距磁性記憶元 件3的最短可能距離8處。經由設置屏蔽區5於記憶元件3的 任一側上可獲得更佳屏蔽效果。該具體實例中，屏蔽區9 之維度為記憶元件上的磁性屏蔽區5之垂直凸部包含一個 記憶元件3。若此屏蔽區5材料為良好電絕緣體例如鐵氧體 ，則屏蔽區5可直接設置於記憶元件3上。若屏蔽區5材料 為導電性，則較佳薄層絕緣材料例如A10x、Si02 *Si3N4設 置於磁性記憶元件3與磁性區5間。為了儘量屏蔽記憶元件 3，屏蔽區5材料較佳具有高靈敏度。例如使用N i F e、 CoNbZr、FeSi、FeAlSi 可達成靈敏度值 1000。 磁性區5具有厚度1 0，該厚度1 0通常係遠大於磁性記憶 元件1 1之厚度，故磁性區5可作為外在磁性干擾場的一種 短路。 於圖2，對應部件標示圖1的相同參考編號。圖2顯示包 含旋轉閥之磁性記憶元件3以及屏蔽區5之可能配置。 於所示具體實施例，旋轉閥3為一種三層結構，該三層 結構包含例如C 〇 F e的第一硬磁性層4，例如N i F e的第二軟 磁性層6其僅需小的磁場即可改變磁化，以及例如非磁性 金屬7例如銅夾置於其間，各層厚度典型為1至1 0毫微米。

1249743 五、發明說明（8) 各層磁化方向可彼此平行或逆平行。本具體實施例中，字 線1 8及位元線1 6用來於選定磁性記憶元件3之第一層4寫入 磁化方向，以及用來由記憶元件3讀取被儲存的磁化方向 。字線1 8係位於磁區5與磁性記憶元件3間。寫入方式係同 時發送較大電流通過字線1 8以及例如1毫安的電流通過位 元線1 6，因而導引第一較硬磁性層的磁化方向。讀取一個 位元，或換言之決定第一層4之磁性取向，係使用一序列 電流脈衝進行，該序列電流脈衝之振幅較小，該序列電流 脈衝可切換第一軟磁層6而無法切換第一硬磁層4。記憶元 件3之電阻係利用當一系列正及負電極脈衝被發送通過字 線1 8時流經位元線1 6的感應電流測量。於此過程申，局部 磁場係大於第二軟磁層6的切換磁層而小於硬磁層4的切換 磁，。該脈衝順序的第一脈衝將軟磁層6的磁化置於經過 界定的開始位置。於第二脈衝期間阻抗符號的改變指示於 硬磁層4的資訊為〇或為丨。對儲存〇而言，脈衝順序例如對 應於磁化之逆平杆^ ^ %卞订至千饤取向，電阻由高改成低。於室溫 ，阻抗差異典型為4至18%。 矣於^ 3人讲對沾應、部、、件帶有如同圖1及2的相同參考編號。圖3 # ΐ t ^ί f接面3陣列2的磁性記憶體1之可能的具 c #隨道接面3 ’兩層厚若干毫微米的例如 CoFe強磁層4，6藉一厗組給旺π' > ^ , 禮絕緣層7分開。絕緣層厚1至2毫米 由巧八么显笛几^說成 經由外加小電壓跨夾置磁層（其 7。穿隧機率係盥介於其間）’則電子可穿隨通過絕緣層 7穿隧機革係與二磁層4, 6的磁取向有關：若二磁取向

1249743 五、發明說明（9) 彼此平行伸展則穿隧機率加大。於室溫之電阻差異典型為 2 0至4 0 %。於圖3所示具體實施例，屏蔽區5伸展於四個記 憶元件3上方。由記憶元件3之屏蔽層1 4之距離係小於該區 9維度。於磁性屏蔽區5，不可出現因磁場造成磁化飽和。 充分屏蔽要求 t / w> Happl / Ms-1/ z 及 t/w>( Happl / Η - 1 ) % _1。 於實際數字11_1為8 0千安/米，對NiFe以及％ = 1 0 0 0磁化飽 和值Ms= 8 0 0千安/米，以及於磁性記憶元件3所在位置磁場 Η二0.8千安/米，達成t/w>0.1之值。

於圖4，於圖1、2及3相對應部件標示以相同參考編號。 圖4為磁性記憶體1集成半導體I C 1 2之具體實施例之圖解 剖面圖，矽基板1 3包含半導體裝置例如二極體、雙極電晶 體、MOS裝置或其組合。 磁性記憶體1設置於半導體裝置上方，且藉金屬執線1 5 連結至半導體裝置。半導體裝置可電子切換磁性記憶元件 3。於本具體實施例中，MOS電晶體1 4係連結至磁性記憶體 1之位元線1 6。第二MOS電晶體1 7選擇磁性記憶體1之字線 1 8。磁性記憶體1可藉製造於矽基板1 3内及上的電子電路 控制。

第13頁 1249743 i圖式簡單說明 第14頁

Claims (1)

1249743 六、申請專利範圍 1 · 一種磁性記憶體（1 )，其包含一個磁性記憶元件陣列 (2 )，各個磁性§己憶元件（3 )包括至少一層磁性材料（4 )， 該€憶體係δ又置有對抗磁場的屏蔽層（1 4 )，其特徵在於該 屏蔽層（1 4 )被劃分為彼此分開的多區（5 )。 2 ·如申請專利範圍第1項之磁性記憶體（丨），其特徵在於 各記憶元件（3 )包含第二層磁性材料（6 )，其係藉非磁性材 料（7 )而與第一層磁性材料（4 )分開。 3 ·如申請專利範圍第1項之磁性記憶體（丨），其特徵在於 一區（5 )於磁性記憶元件（2 )上的垂直凸起包含至少一個記 憶元件（3 )。 口

4 ·如申請專利範圍第1項之磁性記憶體（丨），其特徵在於 吕己憶元件（3 )係位在距屏蔽層（1 3 )的一段距離（8 )，而該距 離係小於該區（5 )之維度（9 )。 μ 5 ·如申請專利範圍第1項之磁性記憶體（1 ),六w $ 該區厚度（10)與各區（5)維度（9)間之比係大於〇1 :丄。 6 ·如申請專利範圍第5項之磁性記憶體（丨），其特徵在於 該區厚度（1 0 )與各區（5 )維度（9 )間之比係大於〇 .丨：J。、 。7 ·如申請專利範圍第1項之磁性記憶體（丨），其特徵在於 區（5 )厚度（1 〇 )係超過磁性記憶元件（3 )厚度（丨丨）。 、 如申請專利範圍第1項之磁性記憶體（1)，其特徵在於 £ ( 5 )之材料具有磁性靈敏度高於丨〇 〇。 ' 其特徵在於 其特徵在於

。9 ·如申請專利範圍第8項之磁性記憶體（i ) °°()之材料具有磁性飽和值高於800千安/米 1 0 ·如申請專利範圍第2項之磁性記憶體（丄）

第15頁 1249743 六、申請專利範圍 字線（1 8 )係位於一區（5 )與記憶元件（3 )間。 1 1 .如申請專利範圍第1項之磁性記憶體（1 )，其特徵在於 磁性記憶體係與半導體I C ( 1 2 )集成。

第16頁