JP4982025B2 - 磁気メモリ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、各々が少なくとも１つの磁性材の層を含む磁気メモリ素子のアレイを有する磁気メモリであって、磁界から保護するシールド層が備えられた磁気メモリに関する。
【０００２】
【従来の技術】
このような磁気メモリは、米国特許５，９０２，６９０号に開示されている。
【０００３】
磁気メモリは、短い読み書き時間、不揮発性メモリ及び比較的低い消費電力ということから、ＳＲＡＭ、ＤＲＡＭ、ＦＬＡＳＨ並びにＥＰＲＯＭ及びＥＥＰＲＯＭのような不揮発性メモリの代わりとすることができる。磁気メモリ素子の動作は磁気抵抗効果に基づく。この効果は、磁界が磁性材の磁化の方向を決定し、電流がこの磁性材を流れるとき電気抵抗がその磁性材の磁化の方向に依存するというものである。磁界によって、磁化の方向は、２つの状態に切り換えられることができる。
【０００４】
一方の磁化状態は比較的低抵抗に対応する０であり、他方の状態は比較的高抵抗に対応する１である。局所磁界によって各メモリ素子に磁化が方向付けらることにより、メモリに書き込むことができる。外部磁界が磁化方向の配向を変更するとき、この外部磁界はメモリを消去することができる。外乱磁界から保護することが必要である。
【０００５】
既知のメモリでは、シールド層の材料は非導電性のフェライトである。
【０００６】
既知のシールド層の欠点は、フェライトシールド層が磁気的に飽和するため、例えば数十ｋＡ／ｍの比較的に強い外乱磁界を完全に阻止することができないという点にある。一旦シールド層が磁気によって飽和してしまうと磁界はそのシールド層を通り抜け、その結果、メモリ素子に記憶された磁化方向が反転し、不揮発性メモリが消去してしまうかもしれない。数ｋＡ／ｍの弱い磁界はメモリ素子を消去するのに十分である。
【０００７】
例えばスマートカード等の或る特定の用途では、磁気メモリは少なくとも８０ｋＡ／ｍの強い外乱磁界から保護されなければならない。このような強い外部磁界から保護することは、既知のシールド層では不可能である。
【０００８】
もう一つの欠点は、外乱磁界が強いため、既知のシールド層を厚くしなければならないという点にある。磁気メモリは、しばしばＳｉ半導体基板上に備えられる。半導体技術では、薄層技術が層の形成に使用される。厚さが１０μｍより厚いシールド層は、堆積時間が長いため非常にコスト高である。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、冒頭の段落で記載された型式の磁気メモリであって、数百ｋＡ／ｍの比較的強い外乱磁界から保護される磁気メモリを提供することにある。
【００１０】
【課題を解決するための手段】
本発明による磁気メモリでは、この目的は、シールド層が相互に分離された領域に分割されることにより達成される。
【００１１】
十分な強度の磁界の結果として、磁性層は飽和する。本発明によるメモリのシールド層は相互に分離された領域に分割されるため、磁界は領域の間に扇形に広がることができる。このシールド層の磁性領域では、この材料内に磁力線が引き寄せられる。これらの領域での磁力線の密度は連続層と比較して減少し、この結果として、磁化の飽和がすぐには発生せず、このため、同じ厚さの連続シールド層の場合よりも、もっと強い磁界から保護することができる。
【００１２】
好ましくは、各メモリ素子は、第１の磁性材の層に加えて、非磁性材によって第１の磁性材の層から分離される第２の磁性材の層を有する。これによって、斯かるメモリ素子には、単一の磁性材の層を有するメモリ素子内に発生する磁気抵抗効果を越える磁気抵抗効果が発生する。
【００１３】
スピンバルブ及び磁性トンネル接合はこのような層パケットを有し、且つ磁界が弱いとき磁気メモリ素子として機能することができるという利点を有する。この最も基本的な形態において、スピンバルブは、比較的弱い磁界により磁化が変化する軟質磁性層、硬質磁性層及びこれらの層に挟まれた貴金属から成る３層構造である。磁性トンネル接合では、２つの磁性層は絶縁層によって分離される。スピンバルブ及び磁性トンネル接合での磁気抵抗効果は比較的に大きいので、これらは磁気メモリ素子として非常に適切に用いることができる。
【００１４】
シールド層の領域の位置は、メモリ素子上への領域の垂直投射が少なくとも１つのメモリ素子を含むような位置であることが好ましい。メモリ素子の寸法がサブミクロン範囲にあるとき、シールド層の領域のメモリ素子への垂直投射が複数のメモリ素子を含むことが有利であり、このため、シールド領域の寸法を容易に実現することができ、一般に、シールド効果にも有利に影響する。
【００１５】
メモリ素子の位置において外乱磁界から十分に保護するために、２つの条件が達成されなければならない。
【００１６】
１つ目は、シールド層の材料の磁化が飽和値の下で留まらなければならない。飽和値より上であれば、磁界はシールド層の材料を通り抜ける。メモリ素子とシールド層との間の距離が領域の寸法ｗに対して小さい場合（例えば０．５以下）、磁化Ｍは、Ｍ＝Ｈ_ａｐｐｌχ／（１＋χｔ／ｗ）で与えらる。ここで、Ｈ_ａｐｐｌは外部外乱磁界、χは磁化率及びｔはシールド層の厚さである。磁性領域は任意の形状とすることができる。一般に、この領域は、例えば、矩形、正方形、円形、又は六角形である。領域の寸法ｗは、長さ及び幅、直径又は対角線のそれぞれに対応する。先ず第一に、十分なシールドには次の式ｔ／ｗ＞Ｈ_ａｐｐｌ／Ｍｓ−１／χが満たされることが必要とされる。ここで、Ｍｓは磁化の飽和値である。この式が満たされない場合、シールド層は飽和を起こす。
【００１７】
現段階において、厚さｔのシールド層が領域に分割されるという事実のため、その領域の寸法ｗは磁気メモリの表面全体に広がる連続シールド層の寸法ｗ’より非常に小さく、このため、磁化の飽和が起こって磁界が貫通する前において、外乱磁界が約ｗ’／ｗ倍大きくてもよいことが容易に理解できる。
【００１８】
結果として、シールド層が領域に分割されるので、外乱磁界から保護する目的で、分割されていないシールド層の厚さよりも薄いシールド層の厚さを選択することも可能である。
【００１９】
二つ目は、シールド層の領域が外乱磁界を十分に減衰させることが必要であり、このため、メモリ素子内の磁化の方向を反転することができない。飽和の下では、磁気メモリ素子の位置における磁界はＨ＝Ｈ_ａｐｐｌ／（１＋χｔ／ｗ）によって与えられる。次の式ｔ／ｗ＞Ｈ_ａｐｐｌ／（Ｈχ）−１／χが満たされるとき、外乱磁界Ｈ_ａｐｐｌは磁気メモリ素子の位置においてもっと低い磁界Ｈに減衰する。
【００２０】
その結果として、各メモリ素子を十分に保護するためには、次の式ｔ／ｗ＞Ｈ_ａｐｐｌ／Ｍｓ−１／χ及びｔ／ｗ＞Ｈ_ａｐｐｌ／（Ｈχ）−１／χが満たされなければならない。その結果として、比ｔ／ｗはできるだけ大きいことが好ましい。
【００２１】
例：１００ｋＡ／ｍの外乱磁界Ｈ_ａｐｐｌは、次の式ｔ／ｗ＞１００／（１＊χ）−１／χが満たされるとき、磁気メモリ素子の位置においてより低い１ｋＡ／ｍの磁界Ｈに減衰する。ＦｅＮｉのような磁性層は、例えば１０００の比較的に大きい磁化率値を有する。その結果として、シールド層の厚さと各領域との寸法との比は、０.１：１よりも大きい。ｔ／ｗ比はより小さい値が選択されるため、外乱磁界の減衰が少ないことは明らかであろう。したがって、ｔ／ｗ＞０．０１が有利である。
【００２２】
シールド層の厚さは、外部外乱磁界の最大数の磁力線が磁気メモリ素子ではなくシールド層を通り抜けることが確実となるように、磁気メモリ素子の厚さよりも大きい（例えば１０倍）ことが好ましい。
【００２３】
シールド層の材料は、好ましくはできるだけ大きい（例えば１００を超える）磁化率を有する。好ましくは、この材料は、例えば８００ｋＡ／ｍを超える高い磁気飽和も有する。
【００２４】
磁性領域は、磁気メモリの読み書きに影響を与える。磁気メモリ素子の読み書きのために、ワード線及びビット線に電流を同時に送ることによって局所磁界が発生する。シールド層の磁性領域は局所磁界を磁気メモリ素子に集中させる。比較的に大きい電流が送られるワード線は、シールド層の領域と磁気メモリ素子との間に配されることが好ましい。その結果として、領域の磁性材は、磁気メモリを読み書きするために必要な電流量が減少する。
【００２５】
磁気メモリは半導体ＩＣに一体化されてもよい。このＩＣは、半導体装置を伴うシリコン基板を有する。半導体装置は、例えばダイオード、バイポーラトランジスタ又はＭＯＳトランジスタである。一般に、磁気メモリは半導体装置上に備えられる。当該半導体装置は、金属トラックによって磁気メモリに接続されている。磁気メモリは、Ｓｉ基板における半導体装置の電子回路と電気的なやりとりをすることができる。電子回路の動作は寄生容量によって不利な影響を受けるかもしれない。基板と協働して導電性磁性材の連続シールド層は、比較的大きい寄生容量を生じる結果となる。当該比較的大きい容量はＩＣの速度を徹底的に制限する。シールド層が領域に分割されるので、シールド層の全寄生容量はかなり減少し、例えばＧＨｚ帯域の高周波での回路動作が改良される。
【００２６】
更なる利点は、シールド層の領域を、半導体ＩＣ内の半導体装置がＵＶ光及びＵＶ放射から保護されるように、そのＩＣの上に配することができることである。
【００２７】
シールド層の領域がＩＣの最上部に位置している場合、当該ＩＣは、シールド層の領域が透明ではないという事実のため、光学的方法による認識からよりよく保護される。加えて、シールド領域の材料は、例えば、エッチング法により除去することが難しく、このため、チップの解析複製が更に困難になる。
【００２８】
本発明による磁気メモリのこれら及び他の態様は、以下に記載された実施例を基準にして、明らかとなり且つ説明されるだろう。
【００２９】
【発明の実施の形態】
図１に示す磁気メモリ１は、メモリ素子のアレイ２を有する。各メモリ素子３は、少なくとも１層の磁性材の層４を有する。
【００３０】
その最も基本的な形態において、メモリ素子３の動作は、磁性材の異方性磁気抵抗効果（ＡＭＲ）に基づく。
【００３１】
磁性導体の抵抗がこの導体の電流とその磁化との間の角度によって決まるとき、異方性磁気抵抗効果（ＡＭＲ）が発生する。この電流と磁化とが同じ向きのとき抵抗は最も高く、この電流及び磁化が互いに直角を向くとき抵抗は最も低い。この差は、典型的には２％乃至４％である。
【００３２】
メモリ素子３は、磁気抵抗効果がより大きいため、良好に動作する。
【００３３】
巨大磁気抵抗（ＧＭＲ）効果は、磁性材層と非磁性金属層との積層のような不均一な磁気系内でのスピン依存散乱によってもたらされる。個々の磁性層の磁化は外部磁界を印加することによって１方向に切り換えられ、特定の１方向のスピンを伴う電子に対して一種の短絡回路が生じる。その結果として、磁化が平行になるとき、抵抗は磁化が反平行である場合よりも低い。その結果として、積層内の抵抗が、室温において典型的には約４０％乃至６０％に驚異的に減少することが可能となる。自然発生的な磁気結合を分離するために必要な磁界はかなり大きいが典型的には数百ｋＡ／ｍである。
【００３４】
小さい磁界で動作可能であるメモリ素子は、スピンバルブ及び磁性トンネル接合である。これらのメモリ素子の独特の特徴は、第２の磁性材の層が非磁性材によって第１の層から分離されるということである。
【００３５】
代わりに、磁気メモリ素子は、強磁性体と半導体とのハイブリッドから構成することもできる。強磁性体の漏れ磁界は半導体にホール効果を生じさせるのに十分である。ホール電圧は、正又は負（即ちそれぞれ０又は１を表す）とすることができる。
【００３６】
磁気メモリのシールド層１４は、相互に分離された領域５に分割される。領域５は任意の形状とすることができる。シールド領域５は、磁気メモリ素子３から、可能な限り最小の距離８だけ離れて位置することが好ましい。メモリ素子３のいずれかの側にシールド領域５を備えることによって、より良好なシールド結果が得られる。当該実施例では、シールド領域の寸法９は、磁気シールド領域５のメモリ素子上への垂直な投射が１つのメモリ素子３を含むような寸法である。磁気シールド領域５の材料が、フェライトの場合のように良好な電気絶縁材料であれば、このシールド領域５をメモリ素子３の上に直に備えることができる。シールド領域５の材料が電気導電性の場合、例えばＡｌＯｘ、ＳｉＯ_２又はＳｉ_３Ｎ_４等の絶縁材料の薄層は、好ましくは磁気メモリ素子３と磁性領域５との間に備えられる。可能な限りメモリ素子３を保護するためには、領域５の材料は、大きい磁化率を示すことが好ましい。１０００の磁化率は、例えば、ＮｉＦｅ、ＣｏＮｂＺｒ、ＦｅＳｉ、ＦｅＡｌＳｉを用いて達成することができる。
【００３７】
領域５の厚さ１０は、一般に、磁気メモリ素子１１の厚さよりも非常に大きく、このため、磁性領域５は外部外乱磁界に対し一種の短絡回路として機能する。
【００３８】
図２では、対応する部分には図１と同じ符号が記載されている。図２は、スピンバルブを有する磁気メモリ素子３と、シールド領域５の可能な構成とを示す。
【００３９】
示されている実施例では、スピンバルブ３は、例えばＣｏＦｅ等の第１の硬質磁性層４、磁化を変化させるのに小さな磁界で済む例えばＮｉＦｅの第２の軟質磁性層６及びこれらの磁性層４と６とに挟まれた例えばＣｕの非磁性金属７からなる３層構造である。各層は、典型的には１ｎｍ乃至１０ｎｍの厚さである。層の磁化は、互いに平行又は反平行を向くことができる。この実施例では、ワード線１８及びビット線１６は、選択された磁気メモリ素子３の第１の層４に磁化方向を書き込み、記憶された磁化方向をこのメモリ素子３から読み出す役割を担っている。ワード線１８は、磁性領域５と磁気メモリ素子３との間に配されている。ワード線１８を流れる比較的大きい電流とビット線１６を流れる例えば１ｍＡの電流とを同時に送ることにより書込みが起こり、このため、比較的硬質の第１の磁性層の磁化が方向付けられる。ビットの読取り、即ち言い換えると第１の層４の磁性配向の決定は、第１の硬質磁性層４ではなく軟質磁性層６を切り換えることができる小さい振幅を有する電流パルスのシーケンスを用いることによって起こる。メモリ３の抵抗は、正及び負の電流パルスのシーケンスがワード線１８に送られているときにビット線１６を流れるセンス電流によって測定される。このプロセスでは、局所磁界は、第２の軟質磁性層６の反転磁界よりも大きく、硬質磁性層４の反転磁界よりも小さい。パルスシーケンスの最初のパルスは、軟質磁性層６の磁化を規定された開始位置に設定する。次のパルスの間の抵抗変化の表れは硬質磁性層４における情報が０であるか１であるかを示す。記憶された０に対して、このパルスシーケンスは、例えばハイからローに変化する電気的抵抗を伴う、反平行方向から平行方向への磁化に対応する。室温では、抵抗差は、典型的には４％乃至１８％である。
【００４０】
図３では、対応する部分には、図１及び図２と同じ符号が記載されている。図３は、磁性トンネル接合３のアレイ２を有する磁気メモリ１の可能な実施例を示す。磁性トンネル接合３では、数ナノメートルの厚さを有する例えばＣｏＦｅの２つの強磁性層４、６が絶縁層７によって分離されている。この絶縁層は厚さ１ｎｍ乃至２ｎｍであり、例えばＡｌ_２Ｏ_３から作られる。金属酸化物７を有する磁性層に挟まれた部分に小さな電圧を印加することによって、電子は絶縁層７を通り抜けることができる。トンネル確率は、両方の磁性層４、６の磁性配向に依存する。両方の磁性配向が互いに平行であればトンネル確率はより大きい。電気抵抗の差は、室温で典型的に２０％−４０％である。図３に示される実施例では、シールド領域５は４つのメモリ素子３に渡って広がっている。メモリ素子３からシールド層１４までの距離は、領域の寸法９よりも小さい。磁気シールド領域５では、磁界に起因する磁化の飽和が生じてはならない。
【００４１】
十分なシールドのためには、ｔ／ｗ＞Ｈ_ａｐｐｌ／Ｍｓ−１／χ及びｔ／ｗ＞（Ｈ_ａｐｐｌ／Ｈ−１）χ^−１を満たすことが必要である。Ｈ_ａｐｐｌが８０ｋＡ／ｍ、ＮｉＦｅの磁化の飽和値がＭｓ＝８００ｋＡ／ｍ、χ＝１０００及び磁気メモリ素子３の位置における磁界Ｈ＝０．８ｋＡ／ｍという実用的な値において、ｔ／ｗ＞０．１が達成される。
【００４２】
図４では、対応する部分には、図１、図２及び図３と同じ符号が記載されている。図４は、半導体ＩＣ１２に一体化された磁気メモリ１の実施例の概略断面図である。Ｓｉ基板１３は、例えばダイオード、バイポーラトランジスタ、ＭＯＳデバイス又はこれらの組合せ等の半導体装置を有する。
【００４３】
磁気メモリ１は、半導体装置上に配され且つ金属トラック１５によって当該半導体装置に接続されている。この半導体装置は、磁気メモリ素子３を電子的に切り換えることができる。この実施例では、ＭＯＳトランジスタ１４は磁気メモリ１のビット線１６に接続されている。第２のＭＯＳトランジスタ１７は、磁気メモリ１のワード線１８を選択する。磁気メモリ１は、Ｓｉ基板１３の内部又は上に製造される電子回路によって制御することができる。
【図面の簡単な説明】
【図１】 磁気メモリ素子及びシールド層の実施例を概略的に示す。
【図２】 スピンバルブを有する磁気メモリ素子とシールド領域の構成とを示す。
【図３】 磁性トンネル接合のアレイを有する磁気メモリの実施例を示す。
【図４】 半導体ＩＣに一体化された磁気メモリの実施例の概略断面図である。

Claims (10)

1. 磁気メモリ素子のアレイを有する磁気メモリであって、
   前記磁気メモリ素子の各々は少なくとも１層の磁性材の層を含み、
   前記磁気メモリは磁界から保護するシールド層が備えられ、
   前記シールド層が相互に分離した領域に分割され、
   前記各領域はそれぞれ長さと幅、直径又は差し渡し、に対応する寸法を有し、前記領域の厚さと前記各領域の寸法との比が０．０１：１よりも大きい、
   ことを特徴とする磁気メモリ。
2. 前記メモリ素子の各々が、非磁性材によって前記少なくとも１層の磁性材の層から分離される第２の磁性材の層を有することを特徴とする請求項１に記載の磁気メモリ。
3. 前記メモリ素子上への領域の垂直投射が、少なくとも１つのメモリ素子を含むことを特徴とする請求項１に記載の磁気メモリ。
4. 前記メモリ素子は、前記シールド層から、前記領域の寸法よりも小さい距離離れて位置することを特徴とする請求項１に記載の磁気メモリ。
5. 前記領域の厚さと前記各領域の寸法との比が０．１：１よりも大きいことを特徴とする請求項１に記載の磁気メモリ。
6. 前記領域の厚さは、前記磁気メモリ素子の厚さより大きいことを特徴とする請求項１に記載の磁気メモリ。
7. 前記領域の材料は１００以上の磁化率を有することを特徴とする請求項１に記載の磁気メモリ。
8. 前記領域の材料は８００ｋＡ／ｍ以上の磁気飽和値を有することを特徴とする請求項７に記載の磁気メモリ。
9. ワード線が前記領域と前記メモリ素子との間に配されたことを特徴とする請求項２に記載の磁気メモリ。
10. 前記磁気メモリが半導体ＩＣと一体化されていることを特徴とする請求項１に記載の磁気メモリ。

Images