TWI248087B - Semiconductor memory device, semiconductor device, and portable electronic apparatus - Google Patents

Semiconductor memory device, semiconductor device, and portable electronic apparatus Download PDF

Info

Publication number
TWI248087B
TWI248087B TW093109549A TW93109549A TWI248087B TW I248087 B TWI248087 B TW I248087B TW 093109549 A TW093109549 A TW 093109549A TW 93109549 A TW93109549 A TW 93109549A TW I248087 B TWI248087 B TW I248087B
Authority
TW
Taiwan
Prior art keywords
memory
semiconductor
film
volatile memory
region
Prior art date
Application number
TW093109549A
Other languages
English (en)
Other versions
TW200502986A (en
Inventor
Akihide Shibata
Hiroshi Iwata
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200502986A publication Critical patent/TW200502986A/zh
Application granted granted Critical
Publication of TWI248087B publication Critical patent/TWI248087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

1248087 九、發明說明： 【發明所屬之技術領域】 本發明關於一種半導體記憶元件、一包括該半導體記憶 體元件的半導體元件，及一包括該半導體記憶元件或該半 導體元件之可攜式電子裝置。更明確言之，本發明關於一 包括由場效電晶體構成之非揮發性記憶胞的半導體記憶元 件’該場效電晶體各包括一具有保留電荷功能的記憶功能 單元；一包括該半導體記憶元件的半導體元件；及一包括 該半導體記憶元件或該半導體元件的可攜式電子裝置。 【先前技術】 一般而言’一微電腦包括一中央處理單元（cpu)、一非揮 發性記憶體及一揮發性記憶體。非揮發性記憶體在其中儲 存一程式碼與其類似者，而揮發性記憶體係用作一工作記 憶體。習知係將一EEPROM(電子式可抹除程式化唯讀記憶 體）或其類似者用作非揮發性記憶體。 對於EEPROM之貫例’以下將描述_快閃記憶體。圖w 係顯示一快閃記憶胞之實例的概要斷面圖。在圖27中所示 係一半導體基板901、-浮動間極9〇2、一字元線（控制間 極）903、一擴散層源極線9〇4、一擴散層位元線9〇5、一元 件隔離區906及一絕緣膜9〇7。 一快閃記憶胞具-浮動閘極，且資訊係依據—電荷量保 邊在及浮動閘極内。在—由配置記憶胞構成之記憶胞陣列 中’藉由選擇-特定字元線與—特定位元線且施加一預定 電壓’可施行重寫/讀取-需求記憶胞的操作。 92198.doc -6 · 1248087 圖28概要地顯示當在快閃記憶體中浮動閘極内之電荷量 變化時，一汲極電流（Id)-閘極電壓（Vg)之特徵圖。當在該 浮動間極t之負電荷#增加時，該限定值增加，且 線幾乎是在Vg增進之方向平行移動（參見日本未審定專利 公告號 Hei 05-304277(1993))。 而，因為EEPROM包括該浮動閘極，所以需要圖案化 二層多晶矽，以形成浮動閘極與控制閘極，因此會產生一 複雜製程。因此，難以降低包括除EEPR0M外之非揮發記 憶體與揮發性記憶體的半導體記憶元件之成本。 【發明内容】 本發明已達成在相關問題上之考量，且其目的在提供一 半導體圮憶元件中兼具有一非揮發性記憶體與一揮發性記 憶體之成本降低。 依照本發明提供的半導體記憶元件包括：一非揮發性記 憶區段，及一揮發性記憶區段，其中該非揮發性記憶區段 包括一非揮發性記憶胞，該記憶胞具有經由一閘極絕緣膜 形成於一半導體層上的一閘極電極；一設置於該閘極電極 下之通道區；一設置於通道區二側上且具有一與該通道區 相反之傳導型式的擴散區；及形成於該閘極電極二侧上且 具有用於保留電荷功能之記憶功能單元。 以此配置，因為非揮發性記憶區段包括一能在簡單製造 過程中易於精細化的記憶胞，所以可提供在低成本下兼具 一非揮發性記憶體與一揮發性記憶體的半導體記憶元件。 此外，因為在寫入與抹除時電流之差係易於在該記憶胞中 92198.doc 1248087 放大，所以可能增加讀取儲存在非揮發性記憶區段中資訊 的速度，或簡化在該非揮發性記憶區段中一讀取電路的配 置。 在根據本發明的-具體實_中，揮發性記憶區段包括 一 SRAM(靜態隨機存取記憶體）。 根據此具體實施例，可抑制在該半導體記憶元件中的功 率消耗。 在根據本發明的另-具體實施财，該非揮發性記憶胞 與SRAM係形成在一單一晶片上。 根據此具體實施例，心形成該非揮發性記憶區段的製 程，與用於形成一具有普通結構之電晶體的製程具有高度 密切關係。SRAM可由-具有普通結構之電晶體構成，因此 該非揮發性記憶區段與揮發性記憶區段能以一相冬 製程組裝在-單―晶^。因此，該半導體記憶i件之尺 寸能減少，且進一步能在成本上明顯地減少。 在又另-具體實施例中，揮發性記憶區段包括一耐Μ (動態隨機存取記憶體）。 根據此具體實施例，其可明顯地減少在揮發性記憶區段 中每一位元佔有的面積。έ士專甘 積…果，其可減少半導體記憶元件 的成本，或者增加記憶體容量。 該dram的更新操作構件 在又另-具體實施例，該揮發性記憶區段包括用於更新 根據此具體實施例’在組合諸如一 CPU(中央處理單元) 之外部控與該半導體記憶元件的情況下，該外部控制 92198.doc 1248087 器無須施行任何揮發性記憶區段之更新操作，或發出用於 施行有關該揮發性記憶、區段之更新鮮的命令。因而，可 有利於外部控制器的設計。特別是，易於使該外部控制^ 具多功能。 " 此外s又另一具體實施例中，一具有非揮發性記憶區 段形成於其内的晶片，及一具有揮發性記憶區段形成：其 中的晶片係安裝在一單一封裝中。 根據此具體實施例，可減少半導體記憶元件之尺寸。 此外’根據本發明的-半導體元件包括上述的半導體記 憶元件與一邏輯操作區段。 ° 以此配置’因為該半導體元件包括—具有可易於在一單 簡製，中精細化之記憶胞的半導體記憶元件，與該邏輯操 作區段’其可提供—能以低成本施行各種操作的半導體元 此外’在-又另—具體實施射，至少—部份記憶功能 單70與一部份擴散區重疊。 根據此具體實施例’可充分地增加非揮發性記憶胞的讀 取速度。因而，該半導體記憶元件能以高速致動。 一再者’在—又另-具體實施例中，該記憶功能單元包括 -具有用於保留電荷之功能的保留膜，且該保留膜的一表 面、、’二配置幾乎與閘極絕緣膜的一表面平行。 據此八體貫知例，其可減少非揮發性記憶胞中記憶效 應的夂化，以抑制非揮發性記憶胞之讀取電流中的變化。 -可減夕在 > 吼保留操作期間非揮發性記憶胞之特 92198.doc !248087
徵的變化，以增強該非I 非揮發性纪憶胞的資訊保留特徵。結 果，半導體記憶元件的可靠性會增進。 、" 再者在X另一具體實施例中，該保留膜經配置幾乎 與閘極電極的一側面平行。 根據此具體實施例，可在古 在回速鉍仃該非揮發性記憶胞的 α ‘”’操作’因為非揮發性記憶胞的重寫速度增加。結果， 能以高速致動此半導體記憶元件。 一此外’在-又另—具體實施例中，該記憶功能單元包括 一具有用於保留電荷之χ^ ^狀功ι的保留媒，及-用於將保留膜 一孩專通道區及該半導體層中 ν >Μ中之一分隔的絕緣膜，且該絕 緣膜具有比該閘極絕緣膜小且不小於〇·8奈米之厚度。 根據此具體實施例，可在非撞 又 牡非輝發性記憶胞内寫入操作盥 Γ操作期間減少錢，或以速施行寫人操作與抹除操 作。再者，因為增進了非揮發性記憶胞的記憶效應，所以 能增加非揮發性記憶區段的讀取速度。因 元件能以較少的功率消耗在高速下致動。 5己匕 此外，在-又另-具體實施例中，該記憶功能單元包括 具有保留電荷之功能的膜，及一用於將該膜與該通道區 或该半導體層分隔的絕緣膜，且 ^ 政絕緣膜具有比該閘極絕 緣膜大且不大於2〇奈米之厚度。 在此具體實施例中，即使當非姑 、 Τ Μ之田非揮發性記憶胞係高度整合 時也可達成令人滿意的資訊保留 每符徵，因為能改進該等保 留特徵而無須使一非揮發性記恃 ^胞之短通道效應退化。因 此，可增加該半導體記憶元件的 w屺憶谷夏，或減少半導體 92198.doc -10- 1248087 記憶元件的製造費用。 再者，根據本發明的一可攜式電子裝置包括上述的半導 體記憶元件或半導體元件。 根據本發明，因為該可攜式電子裝置包括該價廉之半導 體記憶元件或半導體元件，其可減少可攜式電子裝置之製 造電荷。 【實施方式】 根據本發明的一半導體記憶元件係主要由一非揮發性記 憶區段與一揮發性記憶區段構成。 形成該非揮發性記憶區段的一記憶胞係主要由一半導體 層、一閘極絕緣膜、一閘極電極、一通道區、一擴散區與 一圮憶功能單元構成。在此，該通道區通常是與該半導體 層相同傳導型式的一區，且位於該閘極電極正下方。該擴 散區是與該通道區傳導型式相反的一區。 具體而言，本發明記憶胞可由具有一第一傳導型式的一 區作為擴散區、具有一第二傳導型式的一區作為通道區、 才戸、跨^亥第與苐二傳導型式之區域邊界設置之記憶功能 早儿 經由一閘極絕緣膜設置的電極構成。本發明的 δ己憶胞車父佳是由一形成在一閘極絕緣膜上之閘極電極、二 形成於該閘極電極二側上之記憶功能單元、二設置於該記 憶功能單疋之閘極電極的相對側上的擴散區，及一設置於 該閘極電極下之通道區構成。 在本發明的半導體元件中，半導體層係形成在該半導體 基板上’較佳的是在形成於該半導體基板中之第一傳導型 92198.doc -11- 1248087 式的一井區上。 該半導體基板沒有特別的限制，只要可用於一半導體元 件，且其實例包括一由一元素半導體（諸如矽、鍺或者其類 似者），或一化合物半導體（諸如矽鍺化物、砷化鎵、坤化姻 鎵、硒化辞或氮化鎵）製成的主要基板。當一基板具有一半 導體層在其表面時，可使用各種基板，諸如在其上具有一 半導體層的SOI(絕緣體上矽）基板、一 S0S基板與一多層s〇I 基板，或一玻璃或塑膠基板。待別是，在其表面上具有一 半導體層的一矽基板與一 SOI基板最好。半導體基板或半導 體層可為單晶系（例如由蟲晶成長形成）、多晶系，或非晶 系，雖然在其中流動之電流量有些許變化。 在该半導體層上較佳是形成一元件隔離區。一單層或多 層結構可進一步由諸如一電晶體、一電容器與一電阻器的 元件之組合；一由該等元件形成的一電路、一半導體元件 與-層間絕緣膜形成。該元件隔離區可由任何各種元件絕 緣膜（諸如一 L0C0S膜、一溝渠氧化物膜與一 STI膜）形成。 該半導體層可為MN傳導型式。在該半導體層中，較佳的 是形成該第-傳導型式（1>朗型）的至少—井區。在此領域 已知範圍内的雜質濃度可用在該半導體層與井區中作為雜 貝濃度。在使用則基板作為該半導體層之情況下，該井區 可形成在該表面半導體層上’且一本體區可設置在 區下。 〜 閘極絕緣膜沒有特別限制， 件’而其實例包括一單層膜， 只要通常係用作一半導體元 或將諸如一氧化矽膜或一氮 92198.doc -12- 1248087 化石夕膜之絕緣膜積層的一膜 ” 膜或者一諸如一氧化鋁膜、一 氧化鈦膜、一氧化鈕膜或一备 乂 乳化給膜之高介電常數膜。特 別是，一氧化矽膜係最好。兮 这閘極絕緣膜具有一（例如）約1 至20奈米（較佳係約1至6奈来、 、 木）的厗度。該閘極絕緣膜可僅形 成在該閘極電極正下方，痞 A $成至比閘極電極更大（更寬）。 該閘極電極係依通常用作 φ β作+導體το件的形狀形成，或 一在閘極絕緣膜上一較低娃加八& β 罕乂低碥部份中具有一凹處的形狀。該 閘極電極較佳係一體成形力 /又有被一單層或多層傳導膜分 隔。該閘極電極可在被一輩暄+夕成他& 早膜或多層傳導膜分隔之狀態下 設置。該閑極電極可在其側壁上具有一侧壁絕緣膜。通常 閘極電極沒有特別限制’只要其可用作一半導體元件，且 其貫例包括-傳導膜（例如，—由多晶♦製成之單層或多層 膜）、一金屬（諸如銅或紹）、—高度耐燃金屬（諸如鶴、鈦 或鈕與一矽化物或具有高耐燃金屬的類似物)。閘極電極適 用之厚度係(例如)約50至4〇〇奈米。在閘極電極下會形成一 通道區。 車乂佳的疋，該閘極電極僅形成在記憶功能單元的側壁 上，或不覆蓋該記憶功能單元的頂部。藉由此配置，一接 觸插塞能更靠近閘極電極設置，因此有利於記憶胞尺寸的 減少。製造具有此簡單配置之記憶胞較容易，因此能夠增 進生產良率。 記憶功能單元具有至少保留電荷的功能（在下文中稱為 「電荷保留功能」）。換句話說，記憶功能單元具有累積與 保留電荷的功能、捕捉電荷的功能或者維持一電荷極化狀 92198.doc -13- 1248087 恶的功能。例如當記憶功能 的媒或區時，可顯現出功能。括一-有電荷保留功能 包括：氮化矽，·矽，·一々紅，、有上述功能之元素的實例 碳化矽，·礬土，·—例J 丫对如磷或硼雜質的矽酸玻璃，· 巷丄，例如氧化銓、袅务扯斗、发儿 質材料，·鋅氧化物；鐵電f . ^ 或減叙的高介電 成該記憶功能單元可夢由、：居屬及其類似物。因此，形 暄.+砂也 ¥體或+專體點之絕緣 臈，或'%緣臈’包括一使内 膜，且保留其中之該極化狀離。特別ί電％極化的鐵電 ^ ra a ^ ^ ^特別疋，氮化矽膜最佳的 原因疋該氮化矽膜能獲得一大 # 于穴磁崾特徵，由於存在捕捉電 了 _ f φ &外’電荷保留時間長且由於茂漏路徑產 生而致電荷洩漏的問題不會發生，因此該保留特徵良好。 進:步而言’氮切是在LSI製程中使用的_標準材料。 稭由使用包括具有電荷保留功能的一膜（諸如氮化石夕膜） 之絕緣膜作為記憶功能單元，可增加料與保留的可靠 ϋ因為氮化石夕膜係一絕緣體·即使在一電荷茂漏發生在 一部分氮化矽膜的情況中，在整個氮化矽膜中之電荷不會 立即失去。在配置複數個記憶胞的情況下，即使當該等記 憶胞間之距離縮短且鄰近記憶胞彼此接觸時（不同於記憶 功能單元係由導體製造之情況），儲存在該等記憶功能單元 中的資訊不會失去。進一步而言，一接觸插塞能被置於更 接近記憶功能單元處。在某些情況下，能以與記憶功能單 元重疊之方式配置該接觸插塞。因此，有利於記憶胞尺寸 92198.doc -14- l248〇87 的減少。 為了增加館存與保留的可靠性，具有電荷保留功能之該 、不义a疋具有一膜狀。較佳的是，具有電荷保留功能 之膜係離散地存在於-絕緣膜卜具體而言，最好為點狀 具有電荷保留功能之該等膜係散佈在_難以保留電荷之 材料（例如，一氧化矽）間。 ‘在使用一傳導膜或半導體層作為電荷保留膜之情況下， ，佳是經n緣膜設置此傳導職何體層，因此該電 :保留媒不直接接觸該半導體層（半導體基板、井區、本體 區、源極/沒極區或擴散區）或—閘極電極。例 >，該傳導膜 與絕緣膜的一積層結構、一其中點形式傳導膜係散佈在絕 緣膜中的結構、-其中該傳導膜係設置於一形成於間極侧 j之-部份側壁絕緣膜中的結構，及其類似者將被提及。 一最好使用在其中該傳導膜或半導體層作為一記憶功能單 疋的絕緣膜’因為注入該導體或半導體的電荷數量能自由 地控制且能夠容易獲得多水準之值。 進一步而言，最好使用包括至少一導體或半導體點 該記憶功能單元的絕緣m ’因a藉由電荷之直接穿隧可使 其易於施行寫入與抹除，且能夠達到減少功率消耗。 另-選擇是，可使用-諸如Ρζτ或PLZT的鐵電膜（其中該 極化方向隨電場改變）’作為一記憶功能單元。在此情況 下，電荷係藉由該極化實質上產生在該鐵電膜之表面中且 保留在該狀態中。因此其係較佳’因為鐵電膜能夠獲得的 一磁滯特徵，類似一電荷係從膜外部供應且具有記憶功能 92198.doc -15- 1248087 及捕捉電荷的膜。此外，其不需從膜外部注入電荷以保留 在鐵電膜中之電荷，且磁滞特性可僅由膜中電荷的極化獲 得’因此能以高速施行寫入/抹除。 當絕緣膜構成該記憶功能單元時，—具有㈣電荷逸出 的-區或功能的膜係適用。具有抑制電荷逸出的功能之膜 的實例包括一氧化石夕膜。 包括在記憶功能單元中之該電荷保留膜係直接或經由閘 極絕緣膜設置在閘極電極的二側上，且係直接地或經由一 閘極絕緣膜設置在半導體層上（半導體基板、井區、本體區 或源極/汲極區，或擴散區)。較佳的是，在閘極電極之二側 會形成電荷保留膜，以直接或經由該絕緣膜覆蓋閘極電極 的所有或-部分側壁。在一應用實例中，在閘極電極較低 端具有-凹處之情況下，可形成該電荷保留膜以直接或經 由絕緣膜完全或部分地埋入該凹處。 該擴散區之功能可作為源極與汲極區，且具有與該半導 體層或井區相反的傳導型式。在該擴散區與半導體層或井 區間的接面内最好雜質濃度較高，因為能以低電壓有效地 產生熱電子或熱電洞’且能以低電壓施行高速操作。擴散 區的接面深度沒有特別限制，只要可依據取得的半導體記 憶7G件之效能或其類似者適當地調整。在使用一 s〇i基板作 為-半導體基板之情況下，該擴散區可具有―比表面半導 體層厚度小的-接面深度。最好該擴散區具有與該表面半 導體層幾乎完全相同的接面深度。 可。又置此擴政區以覆蓋閘極電極的一端，以與閘極電極 92198.doc -16- 1248087 的一端匹配或偏移閘極電極的一端。偏移的情況係特別有 利’因為當電壓施加於閘極電極時，在電荷保留膜下之偏 移區反轉的容易度會依據在記憶功能單元中累積的電荷量 2大1iw改變’記憶效應增加且減少—短通道效應。然而， 當該擴散區偏移太多時，在該等擴散區（源極與沒極）間驅動 電流明顯地減少。因此’最好該偏移量(即，緊靠在閘極長 度方向的閘極電極端之一到擴散區的距離），係比在平行閑 f長度方向的延伸之電荷保留膜的厚度短。特別重要的 是’在記憶功能單元中具有電荷保留功能的該膜或區之至 少一部分會與擴散區的一部分重疊。這是因為作半導體記 憶元件的—組件之記憶胞的本質是重寫已儲存的資訊，係 藉由依據僅存在記憶功能單元的侧壁部分中的閘極電極與 擴散區間之電壓差’而施加於橫跨記憶功能單元的電場重 寫。 該擴散區的一部分可在比該通道區表面高或在閘極絕緣 膜底面的一層面上延伸。在此情況下，傳導膜是適合在半 導體基板中形成之擴散區上與經積層之擴散區整合。傳導 膜可由諸如多晶石夕或非晶石夕、石夕化物、上述金屬、高耐燃 性金屬或其類似者的半導體製成。多晶矽係特別佳。因為 多晶矽雜質之擴散速度比該半導體層快得多，其易於使在 半導體層中擴散區之接面深度較淺，且抑制短通道效應。 在此情況下，較佳是設置一部分擴散區，以連同該閘極電 極夾住至少一部分記憶功能單元。 本發明的記憶胞能由一普通的半導體製程形成，例如一 92198.doc -17- 1248087 與形成在閘極電極之側壁上而具有單層或積層結構之側壁 間隔件的方法類似。該方法具體的實例包括：形成該閑極 電極’之後形成一單層膜或包括諸如一具有保留電荷功能 的膜之電荷保留膜（以下稱為Γ電荷保留膜」）、電荷保留膜 人絕緣膜、絕緣膜/電荷保留膜、或絕緣膜/電荷保留膜/絕緣 膜之積層膜，而後在適當條件下回蝕該形成膜，以留下該 等膜成一側壁間隔件形狀之方法；形成一絕緣膜或電荷保 留膜、在適當條件下回蝕該膜以留下該膜成一側壁間隔件 形狀，進一步形成電荷保留膜或絕緣膜，及同樣地回蝕該 膜以留下該膜成為一側壁間隔件形狀的方法；提供或沈積 一絕緣膜材料，其中由一電荷保留材料製造之微粒會散佈 在該包括閘極電極的半導體層上，而後在適當條件下回蝕 該材料，以使該絕緣膜材料成一側壁間隔件形狀的方法； 及形成一閘極電極，之後形成該單層或積層膜，且以一遮 罩圖案化該膜之方法。根據另一方法，在形成閘極電極前， 電荷保留膜、電荷保留膜/絕緣膜、絕緣膜/電荷保留膜、絕 緣膜/電荷保留膜/絕緣膜，或其類似者會形成。在成為該等 膜的通道區之區域中會形成一開口，在該開口整個表面上 會形成一閘極電極材料膜，且該閘極電極材料膜會經圖案 化成為一包括該開口且比該等開口更大的形狀。如上述， 本發明的記憶胞能藉由一比具有浮動閘極2EEPR〇m的製 程顯然更簡單的製程形成。此外，用於形成本發明記憶胞 之製程與形成一普通MOSFET之製程具有高度密切關係； 因此’易於組裝記憶胞與MOSFET。 92198.doc -18- 1248087 在藉由配置本發明之記憶胞構成該記憶陣列之情況中， 該記憶胞之最佳模式滿足所有下列的需求··（1)複數個記憶 胞之閘極電極經整合，且具有一字元線之功能；（2)記憶功 能單元係形成於字元線二側上；（3)一絕緣體（特別是一氮化 矽膜）保留在該記憶功能單元中之電荷；（4)該記憶功能單元 係由一ONO(氧化物/氮化物/氧化物）膜構成，且該氮化矽膜 具有之表面幾乎平行該閘極絕緣膜之表面；（5)在記憶功能 單疋中之一氮化矽膜係經由一氧化矽膜與一字元線與一通 道區隔離；（6)該氮化矽膜與在記憶功能單元中的一擴散區 重疊；（7)該絕緣膜的厚度將具有幾乎平行該閘極絕緣膜之 表面的該氮化矽膜，以及該通道區或半導體層分隔，且該 等閘極絕緣膜的厚度係彼此不同；（8)寫人/抹除—記憶胞之 操作係藉由-單-字元線施行；（9)在記憶功能單元上 1星’"、、 具有協助寫入/抹除操作功能之電極（字元線）；及（1〇)在接 觸位於記憶功能單元正下方擴散區的一部位中，會提供傳 導型式與擴散區相反的-高濃度雜質區。對記憶胞而言即 使滿足該等要求中之一也是足夠的。 該等要求的一特別有利組合是例如，（3) -絕緣體（特別是 :氮切膜）保留在該記憶功能單元中之電荷；⑹該絕緣膜 (氮化石夕膜）與在記憶功能單元中之擴散區重疊；及（9)在記 憶功能單元上並無具有協助寫人/抹除操作功能之電極（字 兀線）。 況中，基於此下原因將报 在纪憶胞滿足要求（3)與（9)之情 有用。 92198.doc -19- 1248087 首先’該位元線接觸能緊靠記憶功能單元在字元線側壁 上設置’或即使當記憶胞間之距離縮短時，複數個記憶功 能單元不會彼此干擾，且能夠維持儲存的資訊。因此，有 利於記憶胞尺寸的減少。在記憶功能單元中的電荷保留區 係由一導體製成之情況中，當記憶胞間之距離減少時，由 於電容性麵合會發生在電荷保留區間之干擾，因此不能維 持儲存的資訊。 在記憶功能單元中的電荷保留區係由一絕緣體（如，氮化 石夕膜）製成之情況中，不需要使各記憶胞之記憶功能單元獨 立。例如，形成在一單一字元線二側上由複數個記憶胞共 享的一記憶功能單元不必使各記憶胞彼此隔離。形成在一 子元線一側上的記憶功能單元能由複數個共享該字元線的 記憶胞共旱。因此，用於隔離該記憶功能單元之光蝕刻製 程將不需要，且該製程會簡化。進一步而言，在微影蝕刻 製程中用於定位之邊界與藉由蝕刻減少膜之邊界變得不重 要因此"於4近圮憶胞間的邊界可加以減少。因此，與 記憶功能單元中之電荷保留區係由導體（如，多晶矽膜）製成 之情況比較，即使當該等記憶功能單元係形成於相同製造 層面中，記憶胞佔用的面積可減少。在記憶功能單元中的 電荷保留區係由一導體製成之情況中，將需要用於隔離各 。己隐胞之δ己憶功能單元的光蝕刻製程，且在微影蝕刻製程 中用於疋位之邊界與由餘刻減少膜之邊界也將需要。 此外，因為具有協助寫入/抹除操作的功能之電極在記憶 功能單元上^存在，且該元件結構簡單，製程的次數減少， 92198.doc -20- 1248087 因此能增進生產中的良率。因此，其有助於以一電晶體作 為一邏輯電路或一類比電路的一組件形成，且能獲得一價 廉之半導體記憶元件。 本發明在不僅需滿足要求（3)與（9)，而且需滿足要求（6) 之情況下更為有用。 明確言之’藉由重疊在記憶功能單元中之電荷保留區與 擴散區’能以一極低電壓施加寫入與抹除。具體而言，能 以5伏特或更小的低電壓能施行寫入與抹除操作。該動作從 電路没計之觀點也是一很大的影響。因為不同於一快閃記 憶體’本發明不需要在晶片中產生一高電壓，需要一大佔 用面積之電荷泵式電路能被省略或能減少其尺寸。特別是 當提供一小規模電容之記憶體用於在一邏輯LSI中調整 時，對於在一記憶胞部份中之佔用面積，用於驅動一記憶 胞之周邊電路的佔用面積係比一記憶胞要大。因而，省略 或減少一記憶胞之電荷泵式電路尺寸對減少晶片尺寸最有 效。 另一方面，在不滿足要求（3)之情況（即當由記憶功能單元 中導體保留電荷之情況）下，即使當要求（6)不滿足時（明確 吕之，即使在記憶功能單元中之導體與擴散區彼此不重疊 時）’寫入操作也可被施行。這是因為記憶功能單元中的導 體藉由與閘極電極之電容耦合協助寫入操作。 在不滿足要求（9)之情況（明確言之，當在記憶功能單元上 具有協助寫入/抹除操作的功能之電極時），即使當要求（6) 不滿足時（明確言之，即使在記憶功能單元中之絕緣體與 92198.doc -21 - 1248087 擴政區彼此不重疊時），寫入操作也可被施行。 根據本發明的半導體記憶元件中，該記憶胞與邏輯電 曰曰體可安裝在相同晶片1。在此情況下，因為根據本發明 用於形成該半導體元件（尤其是記憶胞）之製程，與用以形成 曰具有普通結構（諸如一電晶體與一邏輯電晶體）的標準電 曰曰體製私有高度共通關係，該記憶胞與邏輯電晶體能被同 =形成。因此，用於組合安裝該記憶胞與電晶體或邏輯電 曰曰體之製程會變得很簡單與容易，因而在可獲得—價廉之 組合元件。 在本發明之半導體記憶元件中，該記憶胞可在一記憶女 能單元中儲存二個值以上的資訊。因此，該記憶胞能提供 用於储存四個值或以上之資訊的記憶胞功能。記憶胞可僅 储存二進制資料。記憶胞也允許藉由該記憶功能單元的一 °變電阻效應’提供一具有一選擇性電晶體與一記憶電晶 體功能的記憶胞功能。 較佳具體實施例說明 依據本發明的半導體記憶元件可廣泛地應用於各種積體 電路及”其他δ己憶胞、邏輯元件、邏輯電路或其類似者組 合之電子裝置。例如’依據本發明的半導體記憶元件可用 於-由電池驅動之可攜式電子裝置，特別是一可攜式資訊 終端機。可攜式電子裝置之實例包括一可攜式資訊終端 機、-蜂巢式電話、—遊戲機裝置與其類似者。 下文中冑參考附圖詳盡說明本發明的一半導體記憶 件、一半導體元件與一可轉彳恭1壯_ 」搞式包子裝置的具體實施例。 92198.doc -22- 1248087 第一具體實施例 第一具體實施例的一半導體記憶元件具有如圖丨所示之 記憶胞1。 s己憶胞1具有一經由閘極絕緣膜1 〇3形成在一 p型井區102 (形成在一半導體基板101表面上）的一閘極電極1〇4。在閘極 電極104之頂面與側面上，會設置一具有一保留電荷之捕捉 層面且功能為一電荷保留膜之氮化矽膜1〇9。在該氮化石夕膜 1〇9中，閘極電極104二側壁的部分之功能為實際上保留電 荷之記憶功能單元1〇5&與10讣。記憶功能單元指一實際藉 由記憶功能單元或電荷保留膜中之重寫操作累積電荷之部 份。在閘極電極104二側上的P型井區102中，分別形成功能 為一源極區與一汲極區之擴散區107&與1〇71)。各擴散區 107a與107b均有一偏移結構。明確言之，該擴散區i〇7a與 l〇7b未到達閘極電極104下的一區121，且在電荷保留膜下 的偏移區120構成通道區的一部分。 用於貫質上保留電荷的記憶功能單元l〇5a與105b係在閘 極電極104二側壁上的部分。因此足以僅形成氮化矽膜1〇9 在與忒等部分相對應的區域中（參見圖2A)。各記憶功能單 το l〇5a與l〇5b可具有一結構，其中各由導體或半導體製成 且具有一奈米尺寸之精細微粒lu係分佈在絕緣膜112中如 離政之點（參見圖2B)。當精細微粒111具有之尺寸不到1奈 米時，一量子效應會太大，因此其對電荷而言是難以通過 違等點。當尺寸超過10奈米時，在室溫下不會出現顯著之 1子效應。因此’精細微粒1 11之直徑最好在從1奈米至i 〇 92198.doc -23- 1248087 奈米間。功能為電荷保留膜之氮化矽膜l〇9可在閘極電極一 侧面上形成一側壁間隔件形狀（參見圖3)。 記憶胞寫入操作之原理將參考圖3與4加以描述。整個記 憶功能單元131a與131b均具有保留電荷功能之情況將加以 描述。在此「寫入」表示當記憶胞具有N通道型式時，將電 子注入S憶功能單元13 1 a與131b。在下文中，將在通道 型式之假設下描述記憶胞。 為了將電子/主入（寫入）第一 έ己憶功能單元131b(如圖3中 所示），N型的第一擴散區107&被設定成源極電極，而N型的 第二擴散區107b被設定成汲極電極。例如，施加〇伏特至第 一擴散區107a與P型井區1〇2、施加+5伏特至第二擴散區 l〇7b，及施加+5伏特於閘極電極1〇4。在此電壓參數下，反 轉層226從第一擴散區107a(源極電極）延伸出，但不到達第 一擴散區107b(没極電極），且一箍斷點會出現。藉由一高電 場，電子從箍斷點加速到第二擴散區1〇7b(汲極電極），且成 為所謂的熱電子（高能量傳導電子）。藉由將熱電子注入第二 記憶功能單元131b，以施行寫入。因為未在第一記憶功能 單元131a附近產生熱電子，所以未施行寫入。 另一方面，為了將電子注入（寫）第一記憶功能單元 13 la(如圖4中所示），第二擴散區107b被設定為源極電極， 而第一擴散區107a被設定為汲極電極。例如，施加〇伏特至 第二擴散區107b與P型井區102、施加+5伏特至第一擴散區 l〇7a，及施加+5伏特於閘極電極1〇4。藉由交換源極與汲極 區，以致與將電子注入第二記憶功能單1311^中之情況不 92198.doc -24- 1248087 同’電子被注入第一記憶功能單元13 1 a且可施行寫入操作。 現將參考圖5與6描述記憶胞之抹除操作的原理。 在抹除第一記憶功能單元13 la中儲存資訊的第一方法 中，藉由施加正電壓（如+5伏特）至第一擴散區1〇7a且施加〇 伏特至P型井區102(如圖5所示），介於第一擴散區⑺以與^ 型井區102之PN接面會反向偏壓，且進一步施加負電壓 (如’ -5伏特）至閘極電極1〇4。此時，由於施加負電壓之間 極電極的干擾，在PN接面中閘極電極104之鄰近，（特別是） 電壓的梯度變得陡狀。因此，熱電洞（高能量之正電洞）藉由 頻帶間穿隧在PN接面之P型井區102的側邊上產生。該等熱 電洞被吸引朝向具有一負電位之閘極電極1〇4，且結果該等 電洞被注入第一記憶功能單元丨3 1 a中。以此方式，可抹除 第一記憶功能單元131a中的資訊。此時，係足以施加〇伏^ 至第一擴散區107b。 在抹除第二記憶功能單元131b中儲存資訊的情況中，會 施行上述之操作，同時交換第一擴散區與第二擴散區的電 位。 在如圖6所示抹除第一記憶功能單元π ia中儲存資訊的 一第二方法中，會施加正電壓（如+4伏特）至第一擴散區 l〇7a，施加〇伏特至第二擴散區1〇7b，施加負電壓（如， 伏特）至閘極電極104，且正電壓（如+〇·8伏特）至1>型井區 1〇2。此時，前向電壓係加在Ρ型井區1〇2與第二擴散區1〇% 間，而電子係注入P型井區1〇2中。這些注入電子擴散至p 型井區102與第一擴散區1〇〜間2PN接面，在該處電子藉由 92198.doc -25- 1248087 一強烈電場加速，因而成為熱電子。藉由這些熱電子，一 電子·電洞對會產生在PN接面中。明確言之，藉由在p型井 區102與第二個擴散區1071?間施加前向電壓，注入p型井區 102中之電子成為—觸發器，而熱電洞會在pN接面的相對侧 中產生。產生在PN接面中之熱電洞被吸引朝向具有負電位 的閘極電極104 ’結果正電洞被注入第一記憶功能單元 13 1 a 〇 根據本方法，同時在只有將不足以藉由頻帶間穿隧產生 熱=洞之電壓施加於P型井區與第—擴散區㈣間之pN接 面打，從第二擴散區1〇713注入的電子成為一觸發器，以在 接面中產生一電子-正電洞對，因而使得熱電洞能產生。 因此，在抹除操作中的電壓能被降低。特別是在偏移區12〇 存在之It况•中（參見圖})，由於被施加負電位之閘極電極使 PN接面之電位梯度變得陡狀的影響是較低的。因而，雖然 難以藉由第二個方法由頻帶間穿随產生熱電洞，但以低電 壓可克服該缺點且可實現此抹除操作。· 在抹除第一記憶功能單元131a中儲存資訊的情況中，在 第:抹除方法中需施加正+5伏特至第一擴散區1〇以中，而 第抹除方法中+4伏特即足夠。如上述，依據第二方法， 抹除時的電壓能夠減少，因此能夠減少功率消耗且可抑制 由於熱載子而使記憶胞退化。 在任何抹除方法中，過度抹除不易在記憶胞中發生。在 本=中過度抹除表示當累積在記憶功能單元中之正電洞的 數里〜加時’限定值降低而未飽和之現象。在過度抹除對 92198.doc -26- 1248087 一由快閃記憶體代表之㈣ROM而言是―大課題。特別是 在限定值變成負之情況中，發生選擇一記憶胞成為不可能 時之重要功能失誤。另一方面，在本發明之半導體記憶元 牛的-己隐胞中’同時在大量的正電洞係累積在記憶功能單 元中之情況中，只有電子感應產生在記憶功能單元下，但 干擾幾乎不施加至在閘極絕緣膜下通道區内之電位。因為 在抹除時之限定值係由雜絕緣膜下的f位決定，可抑制 過度抹除的發生。 進一步將參考圖7說明記憶胞讀取操作的原理。 在讀取儲存於第一記憶功能單元131a資訊的例中，第一 擴散區107a被設定成源極電極，第二擴散區⑺几被設定成 沒極電極，且該電晶體係、允許在—飽和區内操作。例如， 施加〇伏特第一擴散區⑺〜與卩型井區1〇2，施加+ι·8伏特至 第二擴散區107b，及施加+2伏特於閘極電極1〇4。在此時電 子未累積在第一記憶功能單元131&之情況中，汲極電流不 易於流動。另一方面，在電子累積在第一記憶功能單元i3u 之情況中，第一記憶功能單元131&附近不易形成反轉層， 因此汲極電流不易於流動。因此，藉由偵測汲極電流，可 讀取在第一記憶功能單元131a中儲存的資訊。出現/不出現 電荷累積在第二記憶功能單元1311?中不會對汲極電流造成 影響’因為箍斷點發生在該汲極附近之區域中。 在讀取儲存於第二記憶功能單元131b中資訊的實例中， 第二擴散區107b被設定成一源極電極，第一擴散區1〇7&被 設定成一汲極電極，且該電晶體係允許在一飽和區内操 92198.doc -27- 1248087 作八足以（例如）對第二擴散區i〇7b與P型井區l〇2施加〇伏 特對第擴政區107&為+1.8伏特，且對閘極電極1〇4為+2 伏特。藉由如讀取儲存在第一記憶功能單元131&中資訊之 例中交換源極與汲極區，儲存在第二記憶功能單元i3ib* 之資訊能被讀取。 在未覆蓋閘極電極104的通道區（偏移區12〇)餘留在（未覆 蓋有閘極電極104之通道區）之情況下，一反轉層係根據在 記憶功能單元13U與l31b中出現/不出現過量電荷而耗散 或形成，結果，可獲得大的磁滯（限定值改變）。然而，當偏 移區120太寬時，汲極電流大幅降低且讀取速度變得非常 L。因此，最好決定偏移區i2〇的寬度，以獲得足夠之磁滯 性與讀取速度。 同時，在擴散區107&與1〇713到達閘極電極104之末端的情 況中（即，擴散區107a及l〇7b與閘極電極1〇4有重疊），電晶 體之限定值幾乎不隨寫入操作改變。然而，在源極/汲極末 鳊之寄生電阻則大幅改變，且該汲極電流大幅減少（等於或 大於一位數）。因此，能藉由偵測汲極電流而施行讀取，並 能夠獲得一記憶體之功能。在需要更大之記憶磁滯效應之 情況下’隶好擴散區l〇7a及107b與閘極電極1〇4不重疊部 (偏移區120存在）。 藉由上述操作方法，每一電晶體中有二位元可選擇性地 寫入/抹除。一記憶胞陣列之構成可藉由連接一字元線WL 至記憶胞之閘極電極104、連接一第一位元線BL1至第一擴 散區107a、連接一第二位元線BL2至第二擴散區i〇7b，且配 92198.doc -28- 1248087 置記憶胞。 在上述操作方法中，藉由相互交換源極電極與汲極電 極，可施行每一電晶體寫入與抹除二位元。另一選擇是， 糟由固定源極電極與沒極電極，電晶體可操作為W元記憶 體。在此情況下，能將共用固定電麗施加於一源極與沒極 區，因此連接至源極/汲極區的位元線的數目可減成一半。 從以上描述明顯可知，在本發明半導體記憶元件中的記 憶胞中，言己憶功能單元係與閘極絕緣膜獨幻也形成，且係 形成在閘極電極的二側，因此2位元操作係屬可行。因為各 ▲記憶功能單元係由該閘極電極隔離，在重寫時的干擾被有 效地抑制。再者，因為閘極絕緣膜係與記憶功能單元隔離， 其可輕薄地形成且可抑制一短通道效應。因此，可減少半 導體記憶元件之尺寸且因此易於製成記憶胞。 第二具體實施例 ，照第二具體實施例之半導體記憶元件中的記憶胞具有 一實質上類似圖1之記憶胞1之配置，除了（如圖8所示）各記 隐力犯單元261與262之構成係由一電荷保留區（其係一電 荷累積區且可為一具有保留電荷功能的薄膜），及用於抑制 電何逸出的區域（或具有抑制電荷逸出功能的膜）。 k改進一記憶保留特徵之觀點，較佳的是該記憶功能單 元包括一具有保留電荷功能之電荷保留膜與一絕緣膜。在 第一具體實施例中，一具有捕捉電荷的一層面之氮化矽膜 42係用作電荷保留膜，而具有防止累積在電荷保留膜的電 何耗散之功能的氧化矽膜241與243係用作絕緣膜。記憶功 92198.doc -29- 1248087 能單元包括電荷保留膜與絕緣膜，因而防止電荷的耗散， 且能改進該保留特徵。與僅由電荷保留膜構成之記憶功能 單元實例相比，該保留膜的容積可適當地減少，在該電荷 保留膜中電荷的運動能加以調節，且能抑制在資訊保留期 間由於電荷運動造成一特徵改變的發生。進一步，藉由利 用氮化矽膜242係夾置於氧化矽膜241與243間之結構，在重 寫操作時之電荷注入效率變得較高，因此能施行較高速之 操作。在記憶胞中，氮化矽膜242可用一鐵電質代替。 在記憶功能單元261與262中用於保留電荷的區（氮化矽 膜242)係與擴散區212與213重疊。在本文中「重疊」表示 至少一部分用於保留電荷的區域（氮化矽膜242)存在於至少 一部分擴散區212與213之上。參考數字211表示一半導體基 板，參考數字214表示一閘極絕緣膜，參考數字217表示一 閘極電極，而參考數字271表示閘極電極217與擴散區212 及2 13間之偏移區。雖然未顯示，但在閘極絕緣膜214下的 半導體基板211之表面係當作通道區。 現將描述當在記憶功能單元261與262中保留電荷之區域 的氮化矽膜242與擴散區212及213重疊時獲得的效應。 如圖9所示，在一圍繞記憶功能單元262的區域中，當一 介於閘極電極217與擴散區213間之偏移量是W1，且在閘極 電極之通道長度方向的一斷面中之記憶功能單元262寬度 是W2，介於記憶功能單元262與擴散區213間之重疊量係表 為W2-W卜在此，重要的是由在記憶功能單元262中之氧化 矽膜242構成的記憶功能單元262與擴散區213重疊，即滿足 92198.doc 30- 1248087 W2>W1的關係。 在圖9中，在記憶功能單元262中氮化矽膜242遠離閘極電 極217之該側上的一末端，會與記憶功能單元262在遠離閘 極電極217之該侧上的末端吻合，因此記憶功能單元262的 寬度被界定為W2。 如圖10所示，當在一記憶功能單元262a中氮化矽膜242a 遠離閘極電極之該側上的末端，與在記憶功能單元262a遠 離該閘極電極之該側上的末端不吻合時，W2可被界定為一 從該閘極電極末端至在氮化矽膜242a遠離閘極電極的該側 上一端間之距離。 圖11顯示汲極電流Id，係當在圖9之記憶胞結構中記憶功 能單元262的寬度W2固定為100奈米而偏移量wi改變時。在 此’沒極電流係由元件模擬而獲得，假設記憶功能單元262 係在抹除狀態（電洞被累積），且擴散區212與2 13分別作為源 極電極與没極電極。 從圖11明顯可見’在W1係1 〇〇奈米或以上之範圍中（即， 氮化矽膜242與擴散區213不彼此重疊），汲極電流急遽地降 低。因為汲極電流值係與讀取操作速度幾乎成比例，記憶 的效能隨著100奈米或更多之W1急遽地退化。另一方面， 在氮化石夕膜242與擴散區213彼此有重疊之範圍中，没極電 流中的減少較緩和。因此’在也考慮變異之大量生產中， 如果至少一部分氮化矽膜242(如具有保留電荷功能的膜）與 源極及汲極區不重疊時，實際上難以獲得記憶功能。 根據元件模擬之結果，藉由固定臂2為1〇〇奈米且設定wi 92198.doc -31 - 1248087 為6〇奈米與_奈米作為設計值，記憶胞陣列可產生。在 们係60之情況下，氮切膜如與擴散區212及213彼此重 豐40奈米’以作為—設計值。在-係⑽奈米之情況中， ^重f係作為一設計值。該記憶胞陣列之讀取時間會被測 "最差If况考里之變化會彼此比較。在將们設定成⑼奈 :、^ °又°十值日T，項取存取時間是其他情況的100倍快 速實際上，項取存取時間最好是每一位元每秒⑽奈米左 右。當W1=W2時’將不能達到此情況。在同時考慮製造變 異的情況下，更佳是（W2_W1)>10奈米。 為頃取在記憶功能單元261(區281)中儲存的資訊（以與第 一具體實施例類似的方式），最好是設定擴散區212作為一 源極電極、设疋擴散區213作為沒極區，且在緊靠此通道區 之汲極區的該側上形成一箍斷點。明確言之，在讀取儲存 在二記憶功能單元中之一的資訊時，最好在通道區内緊靠 其他記憶功能單元的一區形成該箍斷點。以此配置，不論 記憶功能單元262的儲存狀態，能以高靈敏性將餘存在記憶 功能單7G 261中的資訊價測出，且其係達到2位元操作的一 大因素。 另方面在僅儲存資訊於二記憶功能單元中之一的情 况，或使用在相同儲存狀態的二記憶功能單元之情況中， 在讀取時不一定要形成該箍斷點。 雖然未在圖8中顯示，但最好在半導體基板211的表面上 形成井區（通常在N通道元件時為p型）。藉由形成該井區， 將易於控制其他電性特徵（耐電壓、接面電容與短通道效 92198.doc -32- 1248087 應），同時將在通道區之雜質濃度設定至最適於記憶體操作 (重寫操作與讀取操作）。 記憶功能單元較佳是包括幾乎平行閘極絕緣膜表面而配 置的電荷保留膜。換句話說，最好在記憶功能單元中電荷 保留膜之頂面的層面，係平行閘極絕緣膜214頂面之層面。 具體而言，如圖12中顯示，作為記憶功能單元262之電荷保 留膜的氮化矽膜242a，具有一與閘極絕緣膜214表面幾乎平 打的表面。換句話說，最好氮化矽膜24以係形成在一層面， 該層面平行與閘極絕緣膜214之表面相對應的層面。 藉由與記憶功能單元262中閘極絕緣膜214的表面幾乎平 行之氮化矽膜242的存在，能夠依據在氮化矽膜以以中累積 的電荷量有效地控制偏移區271中反轉層之形成容易度。因 此可增進記憶效應。藉由形成幾乎平行閘極絕緣膜Μ#表面 之氮化矽膜242a，即使在偏移量（W1)變化之情況下，也能 使記憶效應中的變化保留相當小，且可抑制記憶效應㈣ 化。此外，電荷在氮化矽膜242a中向上的運動受抑制，並 且在資訊保留期間由於電荷運動造成特徵變化能被抑制。 較佳的是，記憶功能單元262包括用於分隔幾乎平行閘極 絕緣膜214表面之氮化矽膜24以與通道區（或井區）的一絕緣 膜（如，氧化石夕膜244中偏移區上271之部分）。藉由該絕緣
膜，在電荷保留膜中累積之電荷的耗散會受抑制，且可獲 得一具有較佳保留特徵之記憶胞。 X 藉由控制氮化矽膜242a的厚度及控制氮化矽膜242&下方 絕緣膜的厚度（在氧化矽膜244中偏移區271上之部分）為固 92198.doc -33- 1248087 疋’能保留從半導體基板之表面到該電荷保留膜中累積之 電何的距離幾乎不變。明確言之，從半導體基板之表面到 該電荷保留膜中累積電荷的距離能被控制在一範圍，該範 圍係從氮化矽膜242a下之絕緣膜的最小厚度值，到氮化矽 膜242a下絕緣膜之最大厚度值加上氮化矽膜242&的最大厚 度值的總和。因此，由在氮化矽膜242a中累積電荷產生的 電力線也度幾乎能加以控制，且能大量減少記憶胞之記憶 效應的變異。 第二具體實施例 第三具體實施例之半導體記憶元件中的記憶功能單元 262具有一形狀，其中作為電荷保留膜的一氮化矽膜242具 有幾乎均勻的厚度，且經設置與圖13中所示閘極絕緣膜214 的表面幾乎平行（區281)，且進一步幾乎與閘極電極217之一 側面平行（區282)。 在正電壓施加於閘極電極217之情況下，在記憶功能單元 262中一電力線283通過氮化石夕膜242兩次（區282與281)，如 箭頭所示。當負電壓施加於閘極電極217時，電力線的方向 會相反。在此，氮化矽膜242的介電常數大約6，且氧化矽 膜241與243大約4。因此，在電力線283方向中記憶功能單 元262的有效介電常數較高，且電力線兩端的電位差可減少 得比僅有該電荷保留膜之該區281存在的情況下更多。換句 話說，應用於閘極電極217之電壓的一大部分係用來增強在 偏移區2 71中之電場。 電荷在重寫操作中被注入氮化矽膜242的原因，是因為產 92198.doc -34- 1248087 生之電何雙偏移區271中之電場吸引。因此，藉由包括箭頭 282顯不#電荷保留膜’在重寫操作中注人記憶功能單元 262之電荷增加，並且重寫速度增加。 在氧化矽膜243之部位也是氮化矽膜（即電荷保留膜的層 面一對應於閘極絕緣膜2丨4表面的層面不平行）之情況中， 在氣化石夕膜中電荷向上的運動變明顯，且該保留特徵會退 化。 更佳的是，電荷保留膜係由一具有極高介電常數（諸如氧 化铪）的一高介電質製成，以取代氮化矽膜。 圮憶功能單元最好進一步包括一絕緣膜（在氧化矽膜241 中偏移區271上的部分），用於分隔與閘極絕緣膜表面幾乎 平行的電荷保留膜與通道區（或井區）。藉由該絕緣膜，在電 荷保4臈中累積電荷的耗散受抑制，且能進一步改進保留 特徵。 較佳的是，記憶功能單元進一步包括一絕緣膜（在氧化矽 膜241中與偏移區271接觸的部分），用於分隔該閘極電極及 與閘極電極之侧面幾乎平行而延伸的電荷保留膜。該絕緣 膜防止電荷從閘極電極注入電荷保留膜，且因此防止電性 特徵之變化。因此能改進記憶胞的可靠性。 進步而s ’以與第二具體實施例類似之方式，最好控 制在氮化矽膜242下之絕緣膜（在氧化矽膜241中偏移區271 上的。卩分）的厚度為固定，且控制在閘極電極之側面上絕緣 膜（在氧化矽膜241中與閘極電極217接觸部分）的厚度為固 定。因而，藉由在氮化矽膜242中累積電荷產生的電力線的 92198.doc -35- 1248087 密度能幾乎受控制，且可防止電荷$漏。 第四具體實施例 在=四具體實施例中，將描述間極電極、記憶功能單元， 及半導體記憶元件中—記憶胞的源極與祕區間之距 最佳化。 如圖14所不，一參考字符八表示在一通道長度方向中一切 面内的閘極電極長度一參考字符B表示源極與沒極區間之 距離（通道長度），且_參考字和表示從記憶功能單元中之 的、末端到其他記憶功能單元的一末端間之距離，即在 該通道長度方向中之切面中，從在記憶功能單元中之一具 有電荷保留功能的一膜之末端（在遠離閘極電極之側上”到 一在其他記憶功能單元中具有保留電荷功能的一膜之末端 間的距離。 在此一記憶胞中，最好B<C。藉由滿足此一關係，偏移 區271會存在於通道區中閘極電極217下的部分，與擴散區 212及213之間。因而，藉由累積在記憶功能單元261與 262(氮化矽膜242)中之電荷，反轉的容易性有效地在整個偏 移區271中變動。因此，記憶效應增加且（特別是）可實現高 速讀取操作。 在閘極電極217與擴散區212及213彼此偏移（即在滿足 A<B之關係）之情況中，當電壓係施加至閘極電極時，在該 偏移區中反轉之容易性大幅度地依照累積在記憶功能單元 中的電荷量變化，因此能增加記憶效應且短通道效應可減 〇 92198.doc -36- 1248087 然而，只要記憶效應出現，該偏移區271不需要一直存 在。同樣地，在偏移區271不存在之情況中，如果在擴散區 2 12與213中之雜質濃度係足夠低，記憶效應將能在記憶功 能單元261與262(氮化矽膜242)中表現出。 因此，最好A<B<C。 第五具體實施例 第五具體實施例中半導體記憶元件的一記憶胞具有一實 夤上類似第二具體實施例的結構，除了一 SOI基板係用作圖 15中所示第二具體實施例之半導體基板。 在該記憶胞中，一埋入式氧化物膜288形成在一半導體基 板286上，且一 s〇I層形成在埋入式氧化物膜288上。在該s〇l 層中，擴散區212與213會形成且其他區係一本體區287。 藉由該記憶胞，與第二具體實施例記憶胞類似的動作與 效應也可獲得。再者，介於擴散區212及213與本體區Μ? 間之接面電容可明顯地減少，因此能達到元件之高速操作 與低功率消耗。 第六具體實施例 在第六具體實施例之半導體記憶元件的一記憶胞（如圖 16所不），具有實f上類似第二具體實施例之記憶胞的結 才除了立曰加一p型南濃度區291至鄰近_擴散區犯與⑴ 之通道側。 、 二：二二在P型高濃度區291中之P型雜f(例如硼)的濃 度係㈣區29如鶴質。在p型高濃度區 型雜質濃度是(例如)約每立方公分5xl〇、^^ 92198.doc -37- !248087 之P5L雜貝可没疋成（例如）每立方公分5χΐ〇1ό到1 。 藉由提供p型高濃度區291，擴散區212與213及半導體基 板間211的接面在記憶功能單元261與加下面成陡狀。因 而熱載子谷易在寫入與抹除操作時產生，可降低寫入與 抹除操作的電壓，或可以高速施行寫人操作與抹除抹除操 作。此外，因為區292内的雜f濃度相對較低，當記憶體處 於抹除狀態時該限定值較低，且汲極電流較大。結果，讀 取，度增進。因此，可獲得具有低重寫電壓或高重寫速度 與高讀取速度之記憶胞。 在圖16中，藉由在源極/沒極區鄰近與在記憶功能單元下 (即，不在閘極電極正下方）設置p型高濃度區291，整個電 晶體的限定值明顯地增加。增加的程度比p型高濃度區29ι 係正在閘極電極下方之情況高得多。在寫入電荷（當電晶體 具有N通道型之電子）係累積在記憶功能單元中之情況中， 差異變得更大。另一方面，在足夠抹除電荷（當電晶體具有 N通道型時之正電洞）係累積在記憶功能單元之情況中，整 個電晶體的限定值會降低至一由閘極電極下通道區（區29勾 中之雜質濃度決定的限定值。意即，在抹除操作中該限定 值不取決於P型高濃度區291之雜質濃度，而在寫入操作時 忒限定值係大受影響。因此，藉由在記憶功能單元下與源 極/汲極區鄰近設置P型高濃度區29卜僅在寫入操作時限定 值大幅變動，而記憶效應（在寫入操作與在抹除操作時限定 值間的差）可明顯地增加。 苐七項具體貫施例 92198.doc -38- 1248087 第七具體實施例之半導體記憶元件的一記憶胞具有類似 第二具體實施例的結構，除了（如圖17所示）分隔電荷保留膜 (氮化矽膜242)與該通道區或井區之絕緣膜的厚度（τι)，係 小於閘極絕緣膜之厚度（T2)。 閘極絕緣膜214的厚度T2因在該記憶體重寫操作時間耐 電壓的㈤求，而具有最低限制值。然而，能夠使絕緣膜的 厚度T1在與耐電壓之需求無關下比T2更小。 在記憶胞中，有關Τ1之設計彈性由於下面的原因而較高。 在記憶胞中，用於分隔電荷保留膜與通道區或井區之絕 緣膜，並未由閘極電極與通道區或井區夾置。因此，對用 於分隔電荷保留膜與通道區或井區之絕緣膜，一作用在閘 極電極與通道區或井區間之高電場並不直接作用，而是在 側向從閘極電極散佈之極低電場會作用。因而，不論耐電 壓對閘極絕緣膜之要求，了1可比Τ2更小。 藉由使Τ1車父薄，將電荷注入記憶功能單元中變得較易， 寫入操作與抹除操作之電壓降低，或能以高速施行寫入操 作與抹除的操作。因為當電荷係累積在氮化矽膜242時，在 通道區中感生之電荷量增加，所以可增進記憶效應。 記憶功能單元中之電力線包括較短者，其不通過氮化矽 膜242(如圖13中箭頭284所示）。在相當短之電力線上，電場 強度相當高，因此沿電力線的電場在重寫操作上扮演很大 的作用。藉由減少T卜氮化矽膜242係在圖中向下移，且由 箭頭283表示之電力線會通過該氮化矽膜。結果，在記憶功 能單元中沿電力線284的有效介電常數增加，且在電力線兩 92198.doc -39- 1248087 端的電位差能進-步降低。因此，應用於閘極電極217的一 大部分電壓係用來增加在偏移區内之電場，且寫入操作與 抹除彳呆作會變快。 相反地，（例如）在由一快閃記憶體代表的eepr〇m中，分 隔該浮動閘極與通道區或井區的絕緣膜，係由閘極電極（控 制閘極）與通道區或井^置，使得來自閘極電極的高電場 直接作用。m-EEPR⑽中，分隔該浮動閘極與通 道區或井區的絕緣膜之厚度係經調節，而抑制了記憶胞功 能的最佳化。 從上述明顯可知，藉由設定T1<T2，不使記憶體的耐電 壓效能退化，寫入與抹除操作的電壓會降低，或能以高速 施打寫入操作與抹除操作，且進一步增進記憶效應。更較 佳的是，絕緣膜厚度T1係〇·8奈米或更多，則一製程的均勻 性或品質可維持在一預定水準，且係保留特徵不極端退化 的極限。 具體言之，在液晶驅動器LSI在設計規則中需要高耐電壓 的情況下，為驅動該液晶面板TFT，需要最大值15到18伏特 的電壓，因此閘極氧化物膜通常不能太薄。在安裝一非揮 發性§己憶體用於液晶驅動器LSI上影像調整之例中，在本發 明之記憶胞中，分隔電荷保留膜（氮化矽膜242)與通道區或 井區之絕緣膜的厚度可作最佳化設計，而與閘極絕緣膜的 厚度無關。例如，對於具有250奈米閘極電極長度（字元線 寬度）的一記憶胞，厚度可分別設定為Tl=20奈米且T2 = 10 奈米，因此可實現具有高寫入效率的一記憶胞（當T1大於一 92198.doc -40- 1248087 普通邏輯電晶體的厚度時沒產生短通道效應的原因是源極 與沒極區偏移該閘極電極）。 第八具體實施例 第八具體實施例之半導體記憶元件的一記憶胞，具有實 質上類似第二具體實施例之配置，除了（如圖丨8中所示）用於 分隔電荷保留膜（氮化矽膜242)與通道區或井區之絕緣膜的 厚度（T1) ’係大於閘極絕緣膜的厚度（T2)。 由於須防止該元件的一短通道效應之需求，閘極絕緣膜 214的厚度T2具有一上限值。然而，能使絕緣膜的厚度Tl 在與短通道效應所需無關下的比T2大。明確言之，當進行 尺寸減少（當進行閘極絕緣膜厚度之減少）時，分隔電荷保留 膜（氮化矽膜,242)與通道區或井區之絕緣膜的厚度可進行最 佳化设計，而與閘極絕緣膜厚度無關。因此，可獲得記憶 功能單元不干擾訂定尺寸的一效應。 在記憶胞中，設計Τ1之彈性較高的原因是（如上述）分隔 ”亥電街保留膜與通道區或井區之絕緣膜並未夾置於閘極電 極與通道區或井區間。因而，在與防止閘極絕緣膜之短通 道效應的需求無關下，能使Τ1比Τ2較厚。 藉由使Τ1較厚，在記憶功能單元中累積電荷的耗散可被 防止’且可增進該記憶體的保留特徵。 因此’藉由設定Τ1>Τ2，能增進保留特徵而不使記憶的 短通道效應退化。 在考慮重改寫速度之降低時，絕緣膜之厚度丁丨最好是2〇 奈米或更少。 92198.doc -41 - 1248087 具體而言，在一由一快閃記憶體代表之習知非揮發性記 憶體中，一選擇閘極電極功能為一寫入抹除閘極電極，^ 一對應寫入抹除閘極電極的閘極絕緣膜（包括一浮動閘極） 功能也是一電荷累積膜。因為一尺寸減少之要求（膜之薄化 對抑制短通道效應是不可缺少的），及一確保可靠性的要求 (要抑制保留電荷的泡漏，分隔浮動閘極與通道區或井區之 絕緣膜的厚度不能減少到約7奈米或更少）係互相矛盾的， 因此難以減少尺寸。實際上，依據ITRS(國際半導體技術聯 盟）’並不期望減少實體閘極長度約〇·2微米或更少。在記憶 胞中’因為Τ1與Τ2可如上述般個別地設計，尺寸減少係可 行0 例如，對於具有45奈米之閘極電極長度（字元線寬度）的 一 5己憶胞，可分別設定Τ2=4奈米且Τ1=7奈米，且可實現一 其中不產生短通道效應的記憶胞。即使當丁2被設定為比一 普通,輯電晶體的厚度較厚時也不產生短通道效應的原 因，是因為源極/汲極區偏移該閘極電極。 因為源極/沒極區偏移該記憶胞中之閘極電極，與一普通 邏輯電晶體机比，尺寸的減少更為有利。 :為用於協助寫入與抹除的電極不存在記憶功能單元的 上^ ^於心協助寫人與抹除之電極與通道區或并區間 的同電％ ’不會直接作用在分隔電荷保留膜與通道區或井 A S緣膜上，而僅有在水平方向從閘極電極散佈的一相 當低電場會作用。結果，可實現具有—閘極長度之記憶胞， 該閉極長度減少至等於或少於一相同製程產生之邏輯電晶 92198.doc -42- 1248087 體的閘極長度。 第九具體實施例 第九具體實施例關於在重寫半導體記憶元件的一記憶胞 時，電性特徵中的變化。 在一 N通道型記憶胞中，當在一記憶功能單元中之電荷量 改變，會顯現如圖19中所示之汲極電流（Id)·閘極電壓（vg) 特徵（實際測量值）。 從圖19中明顯可見，在一抹除狀態（實線）中施行寫入操 作之情況中，不僅限定值單純地增加，而且圖表的梯度在 次限定值區也明顯地減少。因而，在閘極電壓幻係相當 地高的一區中，在抹除狀態與寫入狀態間之汲極電流較 高。例如，在Vg=2.5伏特處，可維持二位數式更多的電流 比率。此特性與一快閃記憶體之情況大大不同（圖29)。 此一特徵的出現是因為閘極電極與擴散區彼此偏移而發 生的一特殊現象，且閘極電場不易到達該偏移區。當該記 憶胞在寫入狀態時，即使當一正電壓施加於閘極電極時， 一反轉層極難在記憶功能單元下的偏移區内形成。這是在 寫入狀態時在次限定區内Id-Vg曲線的梯度較緩和的原因。 另一方面，當記憶胞係在一抹除狀態時，在該偏移區内 會感生高密度的電子。當進一步將〇伏特施加於閘極電極時 (即，當閘極電極在一關閉狀態中），不會在閘極電極下的通 道中感生電子（因而，一關閉狀態電流較小）。這是在抹除狀 態中在次限定值區内Id-Vg曲線的梯度較陡之原因，且在該 限定值或以上之區域中電流增加率（傳導性）較高。 92198.doc -43- 1248087 從上述明顯可瞭解，在本發明半導體記憶元件之記憶胞 中，可特別使在寫入操作與抹除操作間之汲極電流率較高。 以上所作之描述係對於在依據本發明之半導體記憶元件 中形成非揮發性記憶區段的記憶胞。 ‘ 在下文中將描述包括一具有上述記憶胞的非揮發性記憶 區段與一揮發性記憶區段的一半導體記憶元件。 第十具體實施例 第十具體實施例關於一半導體記憶元件，包括一揮發性 記憶區段與一具有複數個記憶胞配置於在其中的非揮發性 馨 記憶區段。各記憶胞均已在第一到第八具體實施例中描述。 圖20係示範在此具體實施例中之半導體記憶元件的方塊 圖。圖20中所示的一半導體元件包括一半導體記憶元件 11(在圖20中是以點線圍繞的一區表示），及一形成一邏輯操 作電路之cpu(中央處理單元）301。半導體記憶元件u包括 非揮發性記憶區段3〇2與一揮發性記憶區段3〇3。 非揮發性記憶區段302係設置有一具有複數個記憶胞配 置於其中之記憶胞陣列，各記憶胞均在第一到第八具體冑 · 施例中描述。再者’非揮發性記憶區段302係設置有-周邊 電路區段（未顯示），用於驅動該記憶胞陣列。 圖21係不範該記憶胞陣列的實例之電路圖。為求簡 係由曰通的場效電晶體符號表示該記憶胞。一記憶 胞MlJ(其中1係1、2、3或者4而j係1、2、3、4或5)在-閘極 · 電極由其連接至一字元線WLi(其中i係1、2、3或4)，在擴· 政層中之—處由其連接至—位元線BLj(其中j係1、2、3、4权 92198.doc -44- 1248087 或5)，且在另一擴散層處由其連接至一位元線BLj(其中j係 2、3、4、5 或 6)。 之後，將提供一用於致動該記憶胞陣列之方法的說明。 首先，將提供一讀取方法之說明。在本文中，假設所儲 存資訊係從一連接至一位元線BL3之記憶儲存區段Ml讀 取，且包含在一記憶胞M23中。首先，位元線BL3與另一位 元線BL4係分別預充電至一邏輯位準L及一邏輯位準Η。此 時，最好鄰近位元線BL3且在與位元線BL4相反側的一位元 線BL2被預充電至一邏輯位準線L ;相反地，一鄰近位元線 BL4且在與該位元線BL3相反側的位元線BL5應被預充電至 一邏輯位準Η。在完成預充電後，一字元線WL2係設定至一 邏輯位準線Η。在字元線WL2被設定至邏輯位準Η後，記憶 胞Μ23隨即開啟。此時，隨著一高電壓的施加（邏輯位準Η-邏輯位準L)，電流在記憶胞Μ23中之源極與汲極間流動。 在此，電流量取決於記憶儲存區段Ml的狀態。因此，能藉 由债測在位元線BL3或BL4中流動的電流量，或監控位元線 BL3或BL4的電位改變，而確認記憶儲存區段Ml的狀態。 在上述操作中，如果位元線BL2未預充電至邏輯位準L， 一旦字元線WL2被設定至邏輯位準Η時會開啟一記憶胞 Μ22，然後電流會不利地從位元線BL2流到位元線BL3。此 一電流抑制了在所選擇記憶胞Μ23中流動之電流的偵測。 因此，最好位元線BL2應預充電至與位元線BL3相同的邏輯 位準L。以相同的方式，最好位元線BL5應預充電至與位元 線BL4相同的邏輯位準Η。 92198.doc -45- 1248087 如第九具體實施例中所述，因為在寫入與抹除時汲極電 流間之比（讀取電流比）能在該記憶胞中變得相當大，寫入狀 態與抹除狀悲間之區別變得容易。因而，在上述記憶胞係 用作依據本發明之半導體記憶元件中的非揮發性記憶區段 之情況下，讀取儲存在非揮發性記憶區段中之資訊的速度 可增加’或能簡化非揮發性記憶區段之讀取電路的配置。 其次，將提供對一重寫方法之說明。在本文中，重寫操 作表示寫入或抹除在一記憶胞内之資料。為寫入或抹除資 料’會將一適當電壓施加至各字元與位元線，該方式係將 第一具體實施例中描述的電壓施加於待寫入或抹除的記憶 胞之各端子。例如，在資料被寫入記憶胞M23之記憶儲存 區段Ml内之情況下，+5伏特的電壓會施加至位元線bl3 ; 〇 伏特會施加於位元線BL4; +5伏特會施加至字元線WL2;及 〇伏特會被施加至其他字元線WL1、禪“至貿^ ;相反地， 其他位元線BL1、BL2、BL5與BL6會被釋開。 揮發性記憶區段3 03係由（例如）SRAM構成。SRAM可為一 叙6電aa體型式，或具有更小佔用面積之4電晶體型式。 SRAM具有一在非操作期間（即待機）不需要任何更新操作 與電流消耗小之特性。 μ CPU 301係連接至非揮發性記憶區段3〇2與揮發性記憶區 段303,其等構成半導體記憶元件u，以因此對各記憶區段 提供一命令，及傳送/接收資料至/自各該等記憶區段:非= 發性記憶區段302儲存資料（其不需經常重寫），諸如中央處 理單元301操作需要之程式碼或字符資料。另一方面，揮= 92198.doc -46- 1248087 性記憶區段303係用作諸如快取記憶體的一工作記憶體。當 必要時，可將非揮發性記憶區段3〇2的一部分用作一工作記 憶體。 非揮發性記憶區段3〇2包|描述於第一到第八具體實施 例中的記憶胞。在第-到第八具體實施例中描述的記憶胞 可如上述般易於微型化，且進一步與具有浮動閘極的 咖ROM比較下可易於製造，因此能以較少的費用製成。 結果’可以低成本提供包括非揮發性記憶區段與揮發性記 $區段二者的半導體記憶元件。此外，因為在該記憶胞中 能易於使寫入與抹除時電流的差變大，在將上述記憶胞用 作依據本發明之半導體記憶元件中的非揮發性記憶區段之 例中在非揮發性記憶區段中儲存的資訊能夠以增進的速 度讀取’或詩非揮發性記憶區段之讀取電路配置可簡化。 包括'根據本發明之半導體記憶元件與邏輯操作區段 (CPU)的半導體元件能以一較低的費用製造。 當本具體實施财之非揮發性記憶區段的記憶胞較佳是 使用第七具體實施例中之記憶胞時。意即（在第七具體實施 例中）’用於分隔f荷保㈣（氮切膜242)與通道區或井區 之絕緣膜的厚度T1，係、小於閘極絕緣膜的厚度T2,但不小 於0.8奈米。如果將此—記憶胞用作非揮發性記憶區段，在 ，入，作與抹除操作中之電壓能降低，且寫人操作與抹除 刼作能在一高速施行。此外，因為記憶胞的記憶效應增強 力非揮發性記憶區段的讀取速度可增加。因&，可減少 功率消耗且達成在半導體記憶元件中之高速操作。 92198.doc -47- 1248087 當本具體實施例中之非揮發性記憶區段的記憶胞較佳是 使用第八具體實施例中之記憶胞時。意即（在第八具體實施 例中）’用於分隔電荷保留膜（氮化矽膜242)與通道區或井區 之絕緣膜的厚度T1，係大於閘極絕緣膜的厚度丁2但不大於 20奈米。如果將此一記憶胞用作非揮發性記憶區段，即使 *非揮發性記憶區段係高度整合時，也可達到一令人滿意 的貝Λ保留特徵，因為能在不使記憶胞之短通道效應退化 下增進該等保留特徵。因此，其可增加半導體記憶元件的 記憶容量且減少半導體記憶元件的製造成本。 丄對用於本具體實施例之非揮發性記憶區段中的記憶胞而 言’在記憶功能單元261與262中保留電荷之區(氮化矽膜 242)最好與擴散區扣與⑴分別重疊，如第二具體實施例 斤述如果此5己憶胞係用作非揮發性記憶區段，非揮 發性記憶區段之讀取速度可充分地增加。因此，可達成在 半導體記憶元件中之高速操作。 對用於本具體實施例之非揮發性記憶區段中的記憶胞而 言，最好記憶功能單元包括經配置幾乎與閘極絕緣膜的表 面平行的電荷保留m ’如第二具體實施例中所述。如果此 -記憶胞係用作非揮發性記憶區段，可減少在記憶胞之記 憶效應中的變異，以抑制在非揮發性記憶區段中之讀取電 流的變異。此外，可在資訊保留操作期間減少記憶胞之特 徵的改變，以增進非揮發性記憶區段之資訊保留特徵。因 此，半導體記憶元件的可靠性會增強。 對用於本具體實施例之非揮發性記憶區段_的記憶胞， 92198.doc •48- 1248087 取好纪憶功能單元包括經配置幾乎與閘極絕緣膜的表面平 行之電荷保留膜，及幾乎與閘極絕緣膜的側面平行延伸的 邛位，如第二具體實施例中所述。如果此一記憶胞係用作 非揮發性記憶區段，其可增加記憶胞之重寫速度，以致能 在非揮發性記憶區段中以高速施行重寫操作。因此，可達 成在半導體記憶元件中之高速操作。 在已描述之最佳具體實施例中的記憶胞，係最適於用作 本具體實施例之非揮發性記憶區段中的記憶胞。因此，可 在該半導體記憶元件巾㈣非揮發性記㈣段的最極致效 能。 第十一具體實施例 第十一具體實施例之半導體元件係與第十較佳具體實施 例之半V體元件不同’第十-具體實施例具有複數個形 成邏輯操作電路，其中各個CPU均具有—半導體記憶元件。 如圖22中所示，在本具體實施例中的半導體元件包括一 主CPU 304與-子CPU 3〇7，其分別包括半導體記憶元件12 與13。半導體記憶元件12與13分別包括非揮發性記憶區段 305與308，及揮發性記憶區段306與309。 在本具體實施例之半導體元件被納入（例如）一蜂巢式電 話的情況下，該主CPU 304之功能為一基頻區段的一 cpu， 係用於施行有關-資料通信協定或基本電話功能之處理； 相反地，子CPU 309之功能為用於應用程式之cpu，係用於 施行有關諸如Java(註冊商標java⑧）之處理。雖然在本具體 實施例中之半導體元件包括二組CPU與半導體記憶元件， 92198.doc -49- 1248087 但其可包括三組或更多。 可提i、$成邏輯操作電路之複數個cpu，且各咖進一步 與揮發性記憶區段與揮發性記憶區段的半導體記憶 =牛、，且5，因而達到更高度功能性的操作。 第十二具體實施例 的或第十—具體實施例中 、^屺憶70件係被安裝在一單一封裝中。 ^第十與第十_較佳具體實施例中的各個半導體記憶元 、12與13具有非揮發性記憶區段與揮發性記憶區段。 T圖23中所示具有—非揮發性記憶區段形成於其中之 曰曰片322及—具有揮發性記憶區段形成於其中之晶片323， 被安裝在一單一. 十袁14中。在圖23中，參考數字321表一 ⑽（印刷電路板）；參考數字似與325表示絕緣體；數字似 與327表示金導線；且參考數字328表示_焊球。 具有非揮發性記憶區段形成於其中的晶片，與具有揮發 性記憶區段形成於其中的晶片被安裝在單—封裝中，因此 能減少該半導體記憶元件之尺寸。例如’因為對零件微型 化之強烈要求，（特別是）在—蜂巢式電話之情況下，最好使
用本具體實施例中的半導體_，陰；I 幻千¥體°己隐70件。應注意到形成邏輯 細作區段之CPU可結合半導體記憶元件安裝在單一封裝 中。在此情況下，包括該CPU的半導體元件能在尺寸上減^ 第十三具體實施例 在第十三具體實施例中，在第十或第十—具體實施例中 的半導體記憶元件被安裝在一單一晶片中。 92198.doc -50- 1248087 當一構成非揮發性記憶區段的記憶胞係被使用在第一到 第八具體實施例所描述的記憶胞時。形成在第一到第八具 體實施例中所述的記憶胞之製程與用於形成—普通電晶體 之製程有高度密切關係。此外，該揮發性記憶區段係由一 (例如）SRAM所構成。該SRAM係由普通電晶體組合構成。 因此’可易於在與形成一普通電晶體製程有高度密切關之 製程中形成本具體實施例中之半導體記憶元件。 圖24以斷面圖相尤要地顯示一構成非揮發性記憶區段的元 件，與-構成在-單-晶片上形成之揮發性記憶區段的元 件。構成非揮發性記憶區段之記憶胞具有在第二個具體實 施例（如圖8中）所示的結構。應注意到對圖8中參考數字所指 之構成it件的描述將在T面省略。雖然在揮發性記憶區段 中的SRAM可由補償型M0S構成，但為了簡化的緣故丽〇s 僅在圖24以斷面圖顯示。 -在非揮發性記憶區段中之記憶胞21與_構成揮發性記 憶區段中SRAM之電晶體22，係形成在一單一半導體基板 211上。電日日體22是一具有普通結構的M〇SFET。在此，一 在電晶體22之閘極侧壁絕緣膜係經配置，使得一氮化矽膜 242係夾置於氧化矽膜記憶胞241與243間，其係與記憶胞^ 處之閘極侧壁絕緣膜具有相同結構。在圖24中，記憶胞U 與電晶體22結構間之差在於電晶體22具有一 Ldd(輕微摻 雜之汲極）區或延伸區351，而記憶胞21沒有任何ldd區或 者任何延伸區。參考數字352表示元件隔離區。 在本較佳具體實施例中的半導體記憶元件可依據下面程 92198.doc -51 - 1248087 序形成。 首先，一閘極絕緣膜214與一閘極電極217係依據一已知 程序形成在一半導體基板211上。 其次，在光阻塗佈後，以將一光阻留在非揮發性記憶區 段中之記憶胞21處施行圖案化。隨後，藉由使用該光阻與 閘極電極217作為遮罩將N型雜質注入，因而形成該[£)1)區 或延伸區3 5 1。如從上述明顯可知，在記憶胞2丨上未形成任 何LDD區或延伸區。 其後，由一氧化石夕膜/ 一氮化矽膜/ 一氧化矽膜組成的多層 膜係形成在基板211的整個表面上，接著由藉由異向性蝕刻 回餘’因而形成一閘極側壁絕緣膜。 接著，藉由使用閘極絕緣膜214與閘極側壁絕緣膜作為遮 罩/主入N型式雜質，因而形成擴散區212與213。 隨後’藉由一已知方法形成一上面佈線，因而導致一半 導體記憶元件的完成。 在此，為了使記憶胞21的效能最優化，在半導體基板2 j j 内部形成了 一井區，或者記憶胞21中井區的雜質濃度可不 同於電晶體22中井區。或者，記憶胞21中擴散區内的雜質 濃度可不同於電晶體22中之擴散區。 口如可上述程序中瞭解，非揮發性記憶區段與揮發性記憶 區1又可在非常容易的製程中形成於該單一晶片上。特別 是，在與非揮發性記憶區段包括一具有一浮動閘極之 ΕΕΡΚΌΜ之情況比較下’製程的數目明顯地減少。因此， 可減少半導體記憶元件之尺寸，且進一步明顯地減少半導 92198.doc -52- !248〇87 體記憶元件的成本。 應/主意到因為一包括邏輯操作電路之CPU也包括一普通 結構的電晶體，該CPU可易於與上述的半導體記憶元件組 裝在單一晶片上。在此情況下，可減少含有CPU之半導體 元件的尺寸。 第十四具體實施例 第十四具體實施例不同於第十或第十一具體實施例的是 一揮發性記憶區段係包括一 DRAM。 如圖25中所，一主CPU311與一子cpu315分別包括半導 體記憶元件15與16。半導體記憶元件15包括一非揮發性記 憶區段312、一由DRAM構成之揮發性記憶區段314，及一 介面電路區段313。最好介面電路區段3 13具有用於自動地 施行由一DRAM構成之揮發性記憶區段314的更新操作之 力月b以此方式’設置在半導體記憶元件15外的主CPU 3 11 不必施行任何有關揮發性記憶區段314之更新操作，或不必 發出一用於施行有關揮發性記憶區段314之更新操作的命 々因而，主CPU 3 11的設計更形容易。特別是在主cpu 3 11 疋夕功此型式之情況中，可產生減少用於改變設計所需 成本的一增強效應。 再者’最好主CPU 3 11控制由一DRAM構成之揮發性記憶 區段314的方式，與一 SRAM之情況相同，且因此介面電路 區段313具有此一控制的功能。換句話說，更佳的是揮發性 記憶區段3 14與介面電路區段3 13整合成為一偽SRAM。 雖然半導體記憶元件16包括一非揮發性記憶區段3 16、一 92198.doc -53- 1248087 由一 SRAM組成之揮發性記憶區段3丨7，應暸解的是其可依 與半導體記憶元件1 5相同的方式配置。 將DRAM用於揮發性記憶區段能明顯地減少每位元佔有 的面積。因此’可減少半導體記憶元件之成本或增加記憶 容量。 〜 第十五具體實施例 圖26顯示一蜂巢式電話，作為納入上述半導體記憶元件 或半導體元件於其中的一可攜式電子裝置。 該蜂巢式電話主要由一控制電路811、一電池812、一 RF(射頻）電路813、一顯示器814、一天線815、一信號線816 與一電源線817構成。控制電路81丨納入上述的半導體記憶 元件或半導體元件’因而提供-價廉的可攜式電子裝置。 如從上述描述中明顯可知，在根據本發明第一特點的半 導體。己隐元件中，因為非揮發性記憶區段包括在簡單製程 中能易於精細化的記憶胞’所以能以低成本提供包括非揮 發性記憶區段與揮發性記憶區段的半導體記憶元件。再 者’因為在寫人與抹除時電流之差在記憶胞中容易擴大， 所以可增加讀取儲存在非揮發性記憶區段中之資訊的速 度，或簡化在非揮發性記憶區段中讀取電路的配置。 在較佳具體實施例中，因為揮發性記憶區段包括此颜， 其可抑制在半導體記憶元件中的功率消耗。 ^者，在較佳具體實施射，因為該非揮發性記憶胞與 =係形成在單—晶片上’用於形成非揮發性記憶區段之 與用於形成具有普通結構的電晶體製程有高度密切關 92198.doc -54- 1248087 係。SRAM可由具有普通結構的電晶體構成，因此非揮發性 ，憶區段與揮發記憶性區段可在很容易的製程中被組合安 波在單曰曰片上。因而，半導體記憶元件之尺寸能減少， 且進步该半導體記憶元件可在成本上明顯地減少。 再者，在較佳具體實施例中，因為揮發性記憶區段包括 DRAM，其可明顯地減少在揮發性記憶區段中每位元所佔 之面積。結果，其可減少半導體記憶元件之成本，或增加 該記憶容量。 此外’在較佳具體實施例+，因A揮發性記憶區段進一 步包括用於更新DRAM之更新操作構件，係在組合諸如CPU 之外部控制器與該半導體記憶元件之情況下更新，該外部 控制器不必;^于揮發性記憶區段之任何更新操作，或不需 發出用於施行有關該揮發性記憶區段之更新操作的命令。 因而，其可有利料部控制器的設計。特別是，其易於使 外部控制器具有多功能。 π此外’在較佳具體實施例中，因為具有非揮發性記憶區 W成於其中的晶片，與具有揮發性記憶區段形成於其中 的其他晶片係裝設在單—封裝中’所以能減少半導體記憶 元件之尺寸。 " "再者，在根據本發明第二特點的半導體元件中，因為該 半導體元件包括具有可易於在簡單製程中精細化之記憶胞 與邏輯操作區段时導體記憶元件，其可提供能以低成本 施行各種操作的半導體元件。 再者’在較佳具體實施例中，因為至少一部分記憶功能 92198.doc -55- 1248087 單元與一部分擴散區重疊，其可充分地增加非揮發性吃憶 胞的讀取速度。因而，能以高速致動該半導體記憶元件Γ 此外’在較佳具體實施例中，因為該記憶功能單元包括 具有保留電荷功能之該膜，且具有保留電荷功能之該膜的 表面經配置幾乎與w極絕緣膜之表面平行，其可減少在非 揮舍性§己憶胞之記'六 +虛士 M h is效應中的變化，以抑制非揮發性記憶 胞之續取u的變化。再者，其可在資訊保留操作期間 減；在非揮發性記憶胞之特徵中的變化，以增進非揮發性 記憶胞的資訊保留特徵。結果，+導體記憶S件的可靠性 會增進。 此外，在較佳具體實施例中，因為具有保留電荷功能的 該膜經配置幾乎與閘極電極的側面平行，其可以高速施行 非揮發性記憶胞的重寫操作，因為非揮發性記憶胞之重寫 速度已、加。結果’能以高速度致動該半導體記憶元件。 再者在車又具體實施例中，因為該記憶功能單元包括 二=保留電荷之功&的該膜’及用於將該膜與該通道區或 半V體層刀p网的&緣膜，且該絕緣膜具有比該閘極絕緣膜 小之厚度’且係〇·8奈米或更多，其可在寫人操作與抹除操 =期間減；在非揮發性記憶胞内電壓，或以高速施行寫入 操作”抹除操作。再者’因為增進了非揮發性記憶胞的記 隐政應所以此增加非揮發性記憶區段的讀取速度。因此， 半導體記憶元件能以減少的功率消耗在高速下致動。 再者’、在k佳具體實施例中，因為該記憶功單元包括具 有保留電荷功忐之該膜，及用於將該膜與該通道區或半導 92198.doc -56 - 1248087 體層分隔的絕緣膜，且該絕緣膜具有比該閘極絕緣膜大之 厚度，且係20奈米或更少，即使當非揮發性記憶胞係高度 整合時也可達成令人滿意的f訊保留特徵，因為能改進1 等保留特徵而不使該非揮發性記憶胞之短通道效應退化: 因此’可增加該半導體記憶元件的記憶容量，或減少半導 體記憶元件的製造費用。 此外，在根據本發明第r胜 豕+ ^乃罘一特點的可攜式電子裝置中，因 =^攜式電子裝置包括根據本發明第—特點之價廉 ^己憶元件，或根據本發明第二特點之半導體元件 減少可攜式電子裝置的製造費用。 、 【圖式簡單說明】 主^㈣不根據本發明的—記憶胞（第一具#實施例）之 :份的概要斷面圖，該記憶胞構成—用於顯示的 動疋件之非揮發性記憶區段； 例=22 Β各顯Γ根據本發明的一記憶胞（第一具體實施 的二^《主要部份概要斷面圖，該記‘隨構成用於顯示 的該驅動元件之該非揮發性記憶區段； 二二= 兒日月根據本發明之該記憶胞（第—具體實 該非==:記憶胞構—動元件的 非揮發性記憶區段：<用於顯示的該驅動元件之該 圖式詞根據本發明之該記憶胞（第一具體實施 92198.doc -57- 1248087 例）之抹_作’該記憶胞構成用於顯 非揮發性記憶區段； 示的該驅動 元件之該 圖6以—圖式說明根據本發明 例）之技蛤强你斗 /。己^胞（弟一具體實施 非揮發性記憶區段； 夂孩 圖M —圖式說明根據本發明之該記憶胞（第—具體實施 广取㈣’該記憶胞構成用於顯示 非揮發性記龍段； 心件之该 係顯示根據本發明的—記憶胞（第二具體實施例）之 主：部份的概要斷面圖，該記憶胞構成用於顯示的一驅動 疋件之非揮發性記憶區段； 圖9係圖8中所不主要部份的放大概要斷面圖； 圖係圖8中所不主要部份經修改的放大概要斷面圖； 圖11以一圖表顯示根據本發明之該記憶胞(第二具體實 施例）之電性特徵，該記憶胞構成用於顯示的該驅動元件之 該非揮發性記憶區段； 圖12係顯示根據本發明的一記憶胞（第二具體實施例）之 主要#經修改的概要斷面圖，該記憶胞構成用於顯示的 該驅動元件之該非揮發性記憶區段； 圖13係顯示根據本發明的一記憶胞（第三具體實施例）之 主要部份的概要斷面圖，該記憶胞構成用於顯示的該驅動 元件之該非揮發性記憶區段； 圖14係顯示根據本發明的一記憶胞（第四具體實施例）之 主要部份的概要斷面圖，該記憶胞構成用於顯示的一驅動 92198.doc -58- 1248087 元件之一非揮發性記憶區段； 圖15係顯示根據本發明的一記憶胞（第五具體實施例）之 主要部份的概要斷面圖，該記憶胞構成用於顯示的—驅動 元件之一非揮發性記憶區段； 圖16係顯示根據本發明的一記憶胞（第六具體實施例）之 主要。p份的概要斷面圖，該記憶胞構成用於顯示的一驅動 元件之一非揮發性記憶區段； 圖η係顯示根據本發明的一記憶胞（第七具體實施例）之 主要部份的概要斷面圖，該記憶胞構成用於顯示的一驅動 元件之一非揮發性記憶區段； 圖18係顯示根據本發明的一記憶胞（第八具體實施例）之 主要部份的概要斷面圖，該記憶胞構成用於顯示的一驅動 元件之—非揮發性記憶區段； 圖19以圖表顯示根據本發明的一記憶胞（第九具體實 軛例）之電性特徵，該記憶胞構成一用於顯示一驅動元件之 一非揮發性記憶區段； 圖2〇係一顯示根據本發明之半導體元件（第十具體實施 例）之方塊圖； 圖21 .，、、員不一根據本發明之半導體元件（第十具體實施例） 的-非揮發性記憶區段之記憶胞陣列之電路圖； 圖22係一顯示根據本發明之半導體元件（第十一具體實 施例）之方塊圖； 圖23係一顯示根據本發明之半導體記憶元件（第十二具 體實施例）之概要斷面圖； a 92I98.doc -59- 1248087 圖24係一顯示根據本發 體實施例）之概要斷面圖； 明之半導體記憶元件（第十三具 圖25係一顯示根據本 十知月之牛¥體兀件（第 施例）之方塊圖，· 體只 圖26係一顯示根據本發 體實施例）之概要方塊圖； 明之可攜式電子裝置（第十五具 圖；及 概要斷面 圖27係顯示一習知快閃記憶體的一主要部份之 圖28以一 圖表顯示一習知快閃 【主要元件符號說明】 1 記憶胞 11 半導體記憶元件 12 半導體記憶元件 13 半導體記憶元件 14 第一封裝 15 半導體記憶元件 16 半導體記憶元件 21 記憶胞 22 電晶體 101 半導體基板 102 P型井區 103 絕緣層 104 閘極電極 105a 記憶功能單元 92198.doc -60 - 1248087 105b 107a 107b 109 111 120 121 131a 131b 211 212 213 214 217 226 241 242 242a 243 244 261 262 262a 271 記憶功能單元 第一擴散區 第二擴散區 氮化矽膜 微細微粒 偏移區 區 記憶功能單元 記憶功能單元 半導體基板 擴散區 擴散區 閘極絕緣膜 閘極電極 反轉層 氧化矽膜 氮化矽膜 氮化矽膜 氧化矽膜 氧化矽膜 記憶功能單元 記憶功能單元 記憶功能單元 擴散區 92198.doc -61 - 記憶功能區 箭頭 箭頭 半導體基板 本體區 埋入式氧化膜 P型高濃度區 區
主CPU
非揮發性記憶區段 揮發性記憶區段 CPU
非揮發性記憶區段 揮發性記憶區段 子CPU 揮發性記憶區段 非揮發性記憶區段 介面電路區段 揮發性記憶區段 非揮發性記憶區段 揮發性記憶區段 印刷電路板 晶片 -62- 絕緣體 絕緣體 金導線 金導線 焊球 延伸區 隔離區 控制電路 電池 射頻電路 顯示器 天線 信號線 電源線 半導體基板 浮動閘極電極 字元線 擴散層源極線 擴散層位元線 元件隔離區 絕緣膜 位元線 字元線 -63-

Claims (1)

  1. 和年夕月 < 日修(更)正本 工248路7ι〇9549號專利申請案 中文申請專利範圍替換本(94年8月） 十、申請專利範圍： 一種半導體記憶元件，其包含·· 一非揮發性記憶區段；及 一揮發性記憶區段，其中·· 该非揮發性記憶區段包括一非揮發性記憶胞，該記憶 胞係具有經由一閘極絕緣膜形成於一半導體層上的一閘 極電極；一設置於該閘極電極下之通道區；一設置於該 通道區之二側上且具有一與該通道區相反之傳導型式的 擴散區；及記憶功能單元，係形成於該閘極電極二侧上 且具有用於保留電荷之功能。 2. 3. 5. 如請求項1之半導體記憶元件，其中·· 該揮發性記憶區段包括一 SRAM。 如請求項2之半導體記憶元件，其中： ”亥非揮發性記憶胞與該SRAM.形成在一單一晶片上 如請求項1之半導體記憶元件，其中·· 該揮發性記憶區段包括_Dram。 如請求項4之半導體記憶元件，其中 該揮發性記憶區段包括用 構件。 於更新該DRAM的更新操作 6.如請求項！之半導體記憶元件，進一步包含： -形成該非揮發性記憶區段的第一晶片； 一形成該揮發性記憶區段的第二晶片；及 一含有該第一晶片鱼續笛_ 乃一 W亥第二晶片於其中之單一封裝 Ί·如請求項1之半導體記憶元件，其中： 92198-940816.doc 1248087 該等記憶功能單元中至4、一都^八Λ 平Τ主夕部份與該擴散區的一部份 重疊。 8·如請求項1之半導體記憶元件，其中： 該等記憶功能單元包括-具有用於保留電荷功能的一 保留膜’且該保留膜的—表面被配置幾乎與該閘極絕緣 膜的一表面平行。 9·如請求項8之半導體記憶元件，其中： 具有保留電荷功能之該膜被配置幾乎與該問極電極的 一侧面平行。 Μ·如請求項1之半導體記憶元件，其中： 該等記憶功能單元包括一具有用於保留電荷功能之保 留膜’及-用於將該保留膜與該等通道區及該半導體層 中之-分隔的絕緣膜，該絕緣膜具有—比該閘極絕緣膜 小之厚度’且不小於〇 · 8奈米。 u·如請求項1之半導體記憶元件，其中： 該記憶功能單元包括一具有用於保留電荷功能之保留 膜，及一用於將該保留膜與該通道區及該半導體層中之 一分隔的絕緣膜，該絕緣膜具有一比該閘極絕緣膜大之 厚度，且不大於20奈米。 12· —種半導體元件，其包含： 如請求項1之半導體記憶元件，及 邏輯操作區&，其係用於根據儲存在該半導體記情 元件中之資訊施行操作處理。 13. -種包含如請求項⑴艸任一項之半導體記憶元件之 92198-940816.doc -2 - 1248087 可攜式電子裝置。 14· 一種包含如請求項12之半導體元件之可攜式電子裝置。
    92198-940816.doc
TW093109549A 2003-05-14 2004-04-07 Semiconductor memory device, semiconductor device, and portable electronic apparatus TWI248087B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003136354A JP2004342767A (ja) 2003-05-14 2003-05-14 半導体記憶装置及び半導体装置、並びに携帯電子機器

Publications (2)

Publication Number Publication Date
TW200502986A TW200502986A (en) 2005-01-16
TWI248087B true TWI248087B (en) 2006-01-21

Family

ID=33410740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093109549A TWI248087B (en) 2003-05-14 2004-04-07 Semiconductor memory device, semiconductor device, and portable electronic apparatus

Country Status (5)

Country Link
US (1) US7238984B2 (zh)
JP (1) JP2004342767A (zh)
KR (1) KR100615895B1 (zh)
CN (1) CN100431156C (zh)
TW (1) TWI248087B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492381B (zh) * 2009-09-17 2015-07-11 Seiko Instr Inc 半導體裝置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369438B2 (en) * 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications
JP2007103424A (ja) * 2005-09-30 2007-04-19 Oki Electric Ind Co Ltd メモリセル及びそのメモリセルを有する半導体不揮発性メモリの構造。
US20070291526A1 (en) * 2006-06-15 2007-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for a non-volatile memory device
KR100956601B1 (ko) * 2008-03-25 2010-05-11 주식회사 하이닉스반도체 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
TWI382530B (zh) * 2009-04-03 2013-01-11 Acer Inc A method and device for utilizing thin film transistor as nonvolatile memory
KR101337101B1 (ko) * 2009-09-25 2013-12-05 가부시끼가이샤 도시바 불휘발성 반도체 메모리
KR101152446B1 (ko) * 2010-12-08 2012-06-01 한양대학교 산학협력단 프린징 효과 및 정전차폐를 이용하는 플래시 메모리
KR101198253B1 (ko) * 2010-12-30 2012-11-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US20120241710A1 (en) 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
JP2013077603A (ja) 2011-09-29 2013-04-25 Toshiba Corp メモリ装置
CN103165614B (zh) * 2011-12-13 2015-09-23 无锡华润上华科技有限公司 一种otp存储单元及其制作方法
US9024377B2 (en) * 2011-12-14 2015-05-05 Nanya Technology Corp. Semiconductor device capable of reducing influences of adjacent word lines or adjacent transistors and fabricating method thereof
US8698118B2 (en) * 2012-02-29 2014-04-15 Globalfoundries Singapore Pte Ltd Compact RRAM device and methods of making same
US9276041B2 (en) 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
US9484072B1 (en) 2015-10-06 2016-11-01 Nscore, Inc. MIS transistors configured to be placed in programmed state and erased state
US9966141B2 (en) 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204770A (ja) * 1987-02-20 1988-08-24 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JPS63237580A (ja) 1987-03-26 1988-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2522853B2 (ja) * 1990-06-29 1996-08-07 シャープ株式会社 半導体記憶装置の製造方法
JPH05299616A (ja) * 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JPH05304277A (ja) 1992-04-28 1993-11-16 Rohm Co Ltd 半導体装置の製法
US5424979A (en) * 1992-10-02 1995-06-13 Matsushita Electric Industrial Co., Ltd. Non-volatile memory cell
US5408115A (en) 1994-04-04 1995-04-18 Motorola Inc. Self-aligned, split-gate EEPROM device
US5838041A (en) * 1995-10-02 1998-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region
JPH09116119A (ja) 1995-10-13 1997-05-02 Sony Corp 不揮発性半導体記憶装置
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11289059A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JPH11354748A (ja) * 1998-06-12 1999-12-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW488064B (en) * 1999-03-08 2002-05-21 Toshiba Corp Nonvolatile semiconductor device and manufacturing method, nonvolatile semiconductor memory device and manufacturing method, and semiconductor memory device mixed with nonvolatile and volatile semiconductor memory devices and manufacturing method
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
JP4899241B2 (ja) 1999-12-06 2012-03-21 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6417049B1 (en) * 2000-02-01 2002-07-09 Taiwan Semiconductor Manufacturing Company Split gate flash cell for multiple storage
JP3930256B2 (ja) * 2001-02-07 2007-06-13 スパンション エルエルシー 半導体装置及びその製造方法
JPWO2002067320A1 (ja) * 2001-02-22 2004-06-24 シャープ株式会社 半導体記憶装置および半導体集積回路
US6681287B2 (en) * 2001-07-02 2004-01-20 Nanoamp Solutions, Inc. Smart memory
JP3880818B2 (ja) * 2001-08-30 2007-02-14 シャープ株式会社 メモリ膜、メモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
EP1300888B1 (en) * 2001-10-08 2013-03-13 STMicroelectronics Srl Process for manufacturing a dual charge storage location memory cell
JP2003282744A (ja) 2002-03-22 2003-10-03 Seiko Epson Corp 不揮発性記憶装置
US6774640B2 (en) * 2002-08-20 2004-08-10 St Assembly Test Services Pte Ltd. Test coupon pattern design to control multilayer saw singulated plastic ball grid array substrate mis-registration
KR100505108B1 (ko) * 2003-02-12 2005-07-29 삼성전자주식회사 소노스 기억셀 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492381B (zh) * 2009-09-17 2015-07-11 Seiko Instr Inc 半導體裝置

Also Published As

Publication number Publication date
TW200502986A (en) 2005-01-16
JP2004342767A (ja) 2004-12-02
KR20040098547A (ko) 2004-11-20
US7238984B2 (en) 2007-07-03
CN1551362A (zh) 2004-12-01
US20040228200A1 (en) 2004-11-18
CN100431156C (zh) 2008-11-05
KR100615895B1 (ko) 2006-08-28

Similar Documents

Publication Publication Date Title
TWI248087B (en) Semiconductor memory device, semiconductor device, and portable electronic apparatus
US6794712B1 (en) Nonvolatile semiconductor memory device and process of production and write method thereof
US7411823B2 (en) In-service reconfigurable DRAM and flash memory device
JP3081543B2 (ja) スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
CN101047190B (zh) 非易失性半导体存储器件及其制造方法
TWI411113B (zh) 非揮發性半導體記憶體裝置
TWI306608B (en) Electrically alterable non-volatile memory cells and arrays
US8143667B2 (en) Semiconductor device having non-volatile memory and method of fabricating the same
TW200812089A (en) Semiconductor device and manufacturing method thereof
TWI243411B (en) Semiconductor memory device, display device, and portable electronic apparatus
TWI292609B (en) Semiconductor storage device
TW200406710A (en) IC card
TWI235383B (en) Semiconductor storage device and portable electronic equipment
US7110297B2 (en) Semiconductor storage device and mobile electronic apparatus
JP2004342927A (ja) 半導体記憶装置及び携帯電子機器
US20040262665A1 (en) Semiconductor storage device, method for operating thereof, semiconductor device and portable electronic equipment
JP2001284473A (ja) 不揮発性半導体メモリ
US7038282B2 (en) Semiconductor storage device
JP3173907B2 (ja) 不揮発性記憶素子およびその製造方法
JP3251699B2 (ja) 不揮発性記憶装置
JP2000138300A (ja) 不揮発性半導体記憶装置及びその書き込み方法
TWI302741B (en) Nand type non-volatile memory and manufacturing method and operstion method thereof
JP2004342852A (ja) 半導体記憶装置及びその製造方法、半導体装置、携帯電子機器、並びにｉｃカード
JP2004343015A (ja) 半導体記憶装置及びその動作方法、並びに、携帯電子機器
JP2004349353A (ja) 半導体記憶装置及びその動作方法、並びに、携帯電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees