TWI238514B - Semiconductor memory device with magneto resistive component and data writing method - Google Patents
Semiconductor memory device with magneto resistive component and data writing method Download PDFInfo
- Publication number
- TWI238514B TWI238514B TW093122758A TW93122758A TWI238514B TW I238514 B TWI238514 B TW I238514B TW 093122758 A TW093122758 A TW 093122758A TW 93122758 A TW93122758 A TW 93122758A TW I238514 B TWI238514 B TW I238514B
- Authority
- TW
- Taiwan
- Prior art keywords
- aforementioned
- current
- magnetoresistive element
- memory cell
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 32
- 230000015654 memory Effects 0.000 claims abstract description 247
- 230000005291 magnetic effect Effects 0.000 claims abstract description 99
- 239000010410 layer Substances 0.000 claims description 221
- 230000005294 ferromagnetic effect Effects 0.000 claims description 61
- 239000011229 interlayer Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 230000000694 effects Effects 0.000 claims description 45
- 230000006870 function Effects 0.000 claims description 28
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 241000282414 Homo sapiens Species 0.000 claims 1
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- 206010052428 Wound Diseases 0.000 claims 1
- 208000027418 Wounds and injury Diseases 0.000 claims 1
- 210000000078 claw Anatomy 0.000 claims 1
- 230000008602 contraction Effects 0.000 claims 1
- 239000004615 ingredient Substances 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 52
- 230000004888 barrier function Effects 0.000 description 31
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 20
- 238000012546 transfer Methods 0.000 description 17
- 238000003491 array Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 108010020053 Staphylococcus warneri lipase 2 Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000002885 antiferromagnetic material Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- DALUDRGQOYMVLD-UHFFFAOYSA-N iron manganese Chemical compound [Mn].[Fe] DALUDRGQOYMVLD-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910000616 Ferromanganese Inorganic materials 0.000 description 1
- 239000006243 Fine Thermal Substances 0.000 description 1
- 101150057104 MCIDAS gene Proteins 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- SHMWNGFNWYELHA-UHFFFAOYSA-N iridium manganese Chemical compound [Mn].[Ir] SHMWNGFNWYELHA-UHFFFAOYSA-N 0.000 description 1
- 150000002505 iron Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
1238514 九、發明說明： [相關申請案交叉參考] 本申請案係依據並主張2003年8月14曰申請之曰本專利 申請案第2003-207570號之優先權，該案之全文以引用之方 式併入本文中。 【發明所屬之技術領域】 本發明係關於半導體記憶裝置及其資料寫入方法。如係 關於磁性隨機存取記憶體（MRAM ·· Magneto resistive Random Access Memory)之寫入動作者。 【先前技術】 MRAM係作為資訊之記錄載體，利用強磁性體之磁化方 向而可隨時重寫、保持及讀取記錄資訊之固體記憶體之總 稱。 MRAM之記憶胞通常具有堆疊數個強磁性體之構造。資 訊之記錄係使構成記憶胞之數個強磁性體之磁化之相對配 置為平行或反平行對應於二進制之資訊π 1 ”，”〇π來進行。記 錄貧訊之寫入係猎由電流磁場使各記憶胞之強磁性體之磁 化方向反轉來進行。 MRAM係完全非揮發性，並可重寫1015次以上，亦可非破 壞讀取，而無須更新動作。因此可縮短讀取週期。此外， 與電荷儲存型之記憶胞比較，其财放射線之性能強。因而， MRAM與先前之使用電介質之半導體記憶體比較其功能 時，具有許多優點。MRAM之每單位面積之積體度、寫入 及讀取時間大致與DRAM(動態隨機存取記憶體）相同程 95053.doc 1238514 度。因此，產生非揮發性之重大特色，而可應用於攜帶式 機器用之外部記錄裝置，LSI混合用途，以及個人電腦之主 記憶體上。 目前正進行實用化檢討之MRAM，其記憶胞内使用強磁 性隧道接合（Magnetic Tunnel Junction ··以下簡稱為MTJ)。 MTJ 如揭示於’fIEEE International Solid-State Circuits Conference 2000 Digest Paper’’，TA7.2。MTJ主要係以包含 強磁性層/絕緣膜/強磁性層之三層膜構成，電流將絕緣層作 為隧道而流入。接合之電阻值與兩強磁性金屬層磁化之相 對角之餘弦成正比變化。而接合之電阻值於兩強磁性層之 磁化方向反平行時取極大值。此即隧道磁阻效應。一種MT J 之構造係利用兩者強磁性體之保持力之差來保持資料之型 式。另外已知一種基於改善磁場靈敏度或減少寫入電流之 目的，鄰接於一方之強磁性體而配置反強磁性體，使磁化 方向固定之所謂自旋閥構造之型式（如參照非專利文獻2)。 自旋閥構造如揭示於"Japanese Journal of Applied Physics”，1997年，36號，ρ·200 o 上述先前之MR AM在正交之兩條配線之交點上配置MTJ 元件。而後在兩條配線上流入約1 mA之電流，藉由自各條 配線產生之磁場之合成磁場而在MTJ元件内寫入資料。 此外，亦揭示有在使用鐵錳（FeMn)作為記錄層材料之 GMR元件中，提高記錄層之溫度，並在正交之兩條配線中 流入電流，而在GMR元件内寫入資料之方法。本方法如揭 示於"Journal of Applied Physics”，200年，87號，ρ·6403 〇 95053.doc 1238514 本=法藉由在感測線内流入約5mA之電流，記錄層之溫度 上昇至Neel溫度以上。此時’反強磁性材料之f物係自反 強磁性轉移成具有強磁性。在該狀態下，於字元線内流入 ㈣〇mA之電流。結果’藉由自感測線與字元線產生之磁 場，反轉記錄層之自旋方向，而在GMR元件内寫入資料。 如上述，MRAM正積極進行研究作為下一代之記憶裝 置。但是上述先前之MRAM存在晶片尺寸變大之問題。 首先丨於電流流入正交之兩條配線，而在兩條之配線 兩端需要電流驅動電路。因而電流驅動電路佔晶片之面積 增加，導致晶片尺寸變大。 此外，於寫入時，鄰接於選擇記憶胞之半選擇狀態之記 憶，可能因來自外部之少許干擾而失去資料。為求防止資 料流失，先前須採取增加記錄層之膜厚等的對策，來提高 =干擾性。但是，此種對策亦成為引起反轉磁場增加之原 可月b ‘致寫入電流增加。因而需要增加電流驅動電路 之尺寸，造成晶片尺寸變大。 【發明内容】 有於上述情況，本發明之目的在提供一種可減少晶片 尺寸之半導體記憶裝置及其資料寫入方法。 為求達成目的，本發明之半導體記憶裝置包含··數個記 憶胞，記憶胞包含磁阻元件，其具備：第一強磁性膜，形 成；$述第強磁性膜上之絕緣膜，及形成於前述絕緣膜 上之第二強磁性膜； 第一配線，其係與前述記憶胞所含之前述磁阻元件接近 95053.doc ^238514 並隔離設置； j一電流驅動電路，其係於寫入動作時，供給第一電流 至:迷第-配線，並在前述磁阻元件之周圍形成磁場；及 第一電流驅動電路，其係於寫入動作時及讀取動作時， 經由前述絕緣膜，供給第二電流至前述第一、第二強磁性 膜間。 另為求達成目的，一種記憶胞配置成矩陣狀之半導體記憶 裝置’該記憶胞包含磁阻元件’其具備：第一強磁性膜， =成於前述第-強磁性膜上之絕緣膜，及形成於前述絕緣 臈上之第二強磁性膜；上述半導體記憶裝置之資料寫入方 法包含以下步驟； 在第一選擇記憶胞内所含之前述磁阻元件之前述第一、 第一強磁性膜間，經由前述絕緣膜流入第一電流； 。在$述第一遥擇兄憶胞之前述磁阻元件中流入前述第一 =流之狀態下，藉由在配置於前述磁阻元件近旁之配線中 机入第一電流，而在前述磁阻元件中施加磁場； 止供給前述第一電流；及 停止供給前述第一電流後，停止供給前述第二電流。 採用上述構造及方法時，係在磁阻元件中流入電流之狀 〜下，使磁阻元件之周圍產生磁場，來進行資料之寫入。 藉由在磁阻70件中流入電流，可減少磁阻元件之寫入臨限 值’因此可減少寫入時所需之電流。因此，可縮小電流驅 動包路之尺寸，可減少晶片尺寸。此外，由於僅選擇記憶 月已係降低其寫入臨限值，因此可抑制錯誤寫入之發生，可 95053.doc -9- 1238514 提高寫入動作之可靠性。 【實施方式】 使用圖1說明本發明第一種實施態樣之半導體記憶裝 置。圖1係本實施態樣之MRAM之區塊圖。 如圖所不，MRAM10具備··記憶胞陣列u、行解碼器12、 感測放大器13、位元線驅動器14、列解碼器15，16、選擇 用字元線驅動器17及寫入字元線驅動器18，19。 記憶胞陣列1 i具有配置成矩陣狀之數個 個，其中m，n為自然數，圖工中僅顯示（3χ3)個）記憶胞mc。 各個記憶胞MC包含：磁阻元件20及切換電晶體21。磁阻元 件20如係MTJ元件。磁阻元件2〇之一端連接於位元線 BL0〜BLn之其中一條，另一端連接於切換電晶體2ι之電流 路徑之一端。切換電晶體21之閘極連接於選擇用字元線 SWL0〜SWLm之其中一條，電流路徑之另一端連接於接地電 位而後，接近磁阻元件20設有寫入字元線WWL〇〜WWLm 之其中一條。配置於同一列上之記憶胞之切換電晶體21之 閘極共用連接於選擇用字元線SWL〇〜SWLm之其中一條。此 外，配置於同一列上之記憶胞之磁阻元件2〇之近旁配線有 寫入字元線WWL0〜WWLm之其中一條。再者，配置於同一 订上之記憶胞之磁阻元件20之一端共用連接於位元線 BL0〜BLn之其中一條。另外，寫入字元線WWL〇〜WWLm與 位元線BL0〜BLn配置成彼此正交。 行解碼器12將行位址信號予以解碼，而獲得行位址解碼 信號。 95053.doc -10- 1238514 ’依據行位址解碼信 而後供給電流至選擇 位元線驅動器14於寫入時及讀取時 號選擇位元線BLO〜BLn之其t 一條。 之位元線上。 列解碼器15 解碼信號。 16將列位址信號予 以解碼，而獲得列位址 ±選擇用字元線驅動器17包含電應源，於寫入時及言" % ’依據靠址解碼信號選擇選擇用字元劃〜
之其中-條。而後，供給電麗至選擇之選擇用字元線上。 寫入字元線驅動器18, 19於寫入時，依據列位址解碼信 «擇寫人字元線WWLG〜WWLm之其中—條。而後，寫入 字兀線驅動器18，19之其中一方發捏带冷 乂輝屯流源功能，供給電 心L至运擇之寫入字元線此本 旅此日守，另一方發揮電流宿（Current
Slnk)之功能。藉由寫人字元線驅動㈣，19之其中-個供 給電流，可控制對記憶胞之寫入資料。 感測放大器13放大藉由列解碼器15, 16及行解碼器闕 出之記憶胞讀取之資料。
其使用圖2說明記憶胞陣歹川之平面圖案。圖2係記 憶胞陣列U之平面圖’為求簡化而省略切換電晶體之圖 式。另外，將圖中顯示之方向分別定義為固難軸方向及容 易軸方向。 ^ 如圖所示，（l+η)條之位开令 線BLO〜BLn沿著困難軸方向， 形成沿著容易軸方向之嫌 勿早乃门之V狀（圖2中僅顯示位元 BLO〜BL2)。此外，（1+m)停 几卞 < 冩入字元線WWLO〜WWLm沿 著與困難軸方向正交之容易軸 ° - 匆釉方向形成沿著困難軸方向之 95053.doc •11- 1238514 帶狀（圖2中僅顯示寫入字元線WWLO〜WWL2)。而後，在位 元線BLO〜BLn與寫入字元線WWLO〜WWLm之交點部分配 置有磁阻元件20。位元線BLO〜BLn與磁阻元件20之一端連 接。另外，寫入字元線WWLO〜WWLm與磁阻元件20電性分 離而臨近配置。此外，在寫入字元線WWLO〜WWLm之正下 方，選擇用字元線SWLO〜SWLm沿著容易轴方向而形成沿著 困難軸方向之帶狀。該選擇用字元線S WLO〜S WLm係發揮切 換電晶體21之閘極電極之功能者。磁阻元件2 0之另一端經 由引出配線22及接觸插塞23，而電性連接於切換電晶體21 之汲極。而後，在鄰接之選擇用字元線SWLO〜SWLm間共用 連接同一行之切換電晶體21之源極，而沿著困難軸方向設 有源極線24。 磁阻元件20具有長度方向沿著容易軸方向，而寬度方向 沿著困難軸方向之大致長方形之形狀。而磁阻元件20之另 一端連接於切換電晶體21。另外，圖2中，磁阻元件20係具 有長方形之形狀，不過亦可具有長軸沿著容易軸方向，而 短軸沿著困難軸方向之橢圓形狀。 其次，使用圖3說明記憶胞陣列11之剖面構造。圖3係沿 者圖2之3-3線之剖面圖。 如圖所示，在半導體基板25中形成有元件分離區域STI， 在被元件分離區域STI包圍周圍之元件區域AA内形成有切 換電晶體21。切換電晶體21具備：形成於半導體基板25表 面内之雜質擴散層26，圖上未顯示之閘極絕緣膜及閘極電 極27。如前述，閘極電極27係發揮選擇用字元線 95053.doc -12- 1238514 並沿著困難軸方向（對紙 SWLO〜SWLm之其中一條功能者 面垂直方向）而形成帶狀。
在雜質擴散層26上形成㈣化物膜28，此外在半導體其 板25上形成有層間絕緣膜29。源極區域％上之耗物膜二 係發揮源極線之功能者，並如前述形成沿著困難軸方向（對 紙面垂直方向)之帶狀。層間絕緣膜29覆蓋切換電晶體2卜 並在層間、絕緣膜29内形成有接觸插塞3卜接職塞％連接 於切換電晶體21之之雜質擴散層26之一方(汲極區域卜 在層間絕緣膜29上形成有：連接於接觸插塞30之金屬配 線層3卜及與金屬配線層31電性分離之金屬配線心。金 屬配線層32係發揮寫人字元線WWLQ〜wwLm之其中一條
之功能者’並沿著困難轴方向而形成帶狀。此外，、金屬配 線層32係與切換電晶體21之閘極電極27大致重疊地形成。 再者m緣膜33形成於層間絕緣膜29上。層間絕緣膜 33覆盍金屬配線層31，32，並在層間絕緣膜μ内形成有接 觸插塞34。接觸插塞34與金屬配線層3ι連接。 在層間絕緣膜33上形成有連接於接觸插塞34之金屬配線 層仏該金屬配線層22健揮磁阻元件2()之引出配線^之 功能者。而後在引出配線22上形成有磁阻元件2〇。磁阻元 件2 0係形成夾著層間絕緣膜3 3及引出配線2 2而與金屬配線 層32重疊。磁阻元件2〇為具有以磁性體膜夹著絕緣膜構造 之如MT;元件。另外在引出配線22上形成有強磁性層35， 在強磁I·生層35上形成有絕緣膜（随道障壁膜）36，強磁性層 形成於絕緣膜36上。包含此等之強磁性層35，37及絕緣膜36 95053.doc -13- 1238514 而形成MTJ元件。強磁性層35，37之其中一方（固著層35) 之自奴方向預先朝向特定方向而設定。在其上，藉由使強 磁性層35,37之其中另一方（記錄層37)之自旋方向對一方平 行或反平行，造成兩個狀態，而寫入” 〇 ”資料或，，丨，，資料。再 者’層間絕緣膜38形成於層間絕緣膜33上。層間絕緣膜38 覆盍引出配線22及磁阻元件20之周邊。此外，在層間絕緣 膜3 8上連接於強磁性層3 7而形成有金屬配線層3 9。金屬配 線層3 9係發揮位元線BL0〜BLn之其中一條之功能者，並沿 著容易軸方向（紙面内之左右方向）而形成帶狀。 其次，使用圖1、圖4說明上述構造之MRAM之動作。首 先，以在配置於位元線BL1與選擇用字元線SWL1 (寫入字元 線WWL1)之交點之記憶胞MC11内寫入資料為例來說明寫 入動作。圖4係本實施態樣之MRAM之寫入動作之流程圖。 首先，選擇用字元線驅動器17依據列位址解碼信號選擇 選擇用字元線SWL1。而後，選擇用字元線驅動器17供給電 壓至選擇用字元線S WL1。藉此，記憶胞MC1 0，MC11， MC 12，…，MCI η之切換電晶體21成為接通狀態（步驟S1)。 其次，位元線驅動器14依據行位址解碼信號選擇位元線 BL 1。而後，位元線驅動器14在位元線BL 1上供給約100 μΑ 之電流Iselect(步驟S2)。顯示該狀態者為圖5。圖5係記憶胞 陣列11之一部分區域之電聲圖。 如圖所示，在選擇用字元線SWL1被選擇之狀態下，係在 位元線BL1上供給電流lselect。另外，位元線BL0〜BLn之一 端連接於位元線驅動器14，而另一端連接於記憶胞 95053.doc -14- 1238514 MCmO〜MCmn之磁阻元件20，或是成為漂浮狀態。因此， 電流Iselect通過記憶胞MC11之磁阻元件20及切換電晶體21 之電流路徑而流入接地電位。 此時，記憶胞MC11之磁阻元件20因經由絕緣膜在強磁性 層間流入電流而產生焦耳熱。導致磁阻元件2〇成為高溫狀 態，其寫入磁場（電流）臨限值降低（步驟S3)。 其次’寫入字元線驅動器18，19依據列位址解碼信號選 擇寫入字元線WWL1。而後，寫入字元線驅動器丨8在寫入 字元線WWL1上供給約500 μΑ之電流lwrite(步驟S4)。電流 Iwrite通過寫入字元線WWL1而流入寫入字元線驅動器 19。此時，寫入字元線驅動器18發揮電流源功能，而寫入 字兀線驅動器19發揮電流宿之功能。顯示該狀態者為圖6。 圖6係記憶胞陣列1丨之一部分區域之電路圖。 如圖所示’在記憶胞MC 11之磁阻元件20内流入電流
Iselect狀恶下’於寫入子元線wwLl上流入電流iwrite。此 時，在寫入字元線WWL1之周圍形成磁場，藉由該磁場之 影響而在記憶胞MCI 1之磁阻元件20内寫入資料（步驟S5)。 本例中係以自寫入字元線驅動器18向寫入字元線驅動器Η 流入電流Iwrite時為例作說明。不過，當然亦可自寫入字元 線驅動器19向寫入子元線驅動器1 8流入電流iwrjte。亦即， 電流Iwrite之方向取決於寫入資料。 而後，將選擇用字元線SWL1作為非選擇，使記憶胞“^工 之切換電曰a體2 1开》成斷開狀態。而後，將位元線1作為非 選擇，而停止供給電流Iselect(步驟S6)。 95053.doc -15- 1238514 因停止供給電流Iselect，記憶胞“^丨之磁阻元件2〇自高 溫狀態冷卻。自高溫狀態冷卻時，磁阻元件2〇之寫入磁場 臨限值復原（步驟S7)。另外，磁阻元件2〇之熱主要係通過 位元線B L1而散熱。 而後，將寫入字元線WWL1作為非選擇，而停止供給電 流 Iwrite(步驟 S8)。 如以上所述來進行資料之寫入。 其次，以自記憶胞MC11讀取資料時為例來說明讀取動 作，由於資料之讀取方法與先前大致相同，因此，此 簡單說明。圖7係資料讀取時之記憶胞河山丨之一部分區域 之電路圖。 如圖所示，選擇用字元線驅動器17選擇選擇用字元線 SWL1。藉此，記憶胞MC10，Mcu，紙12，…，Mem之 切換電晶體2i成為接通狀態。此外，位元線驅動心選擇 位元線BU。藉此，於位元線BL1上供給電流⑻心而後， 感測放大器13放大位元線bl 1之電位蠻彳卜 ^ * 私1欠化，而輸出讀取電 壓。 採用上述實施態樣之MRAM時可獲得以下所示之效果。 (1)可縮小晶片尺寸。就該點詳細說明如下。 磁阻元件之寫入臨限值之圖（星狀曲 磁場Hx，縱軸係困難軸方向磁場Hy 本效果係藉由可減少對磁阻元件20之寫入臨限值而獲 得。先前之MRAM之資料寫人係在正交之兩條配線上供给 電流’並藉由此等電流產生之合成磁場來進行。圖8係顯示 線）。橫軸係容易軸方向 。另外，產生磁場係取 95053.doc -16- 1238514 决於電流。因此，亦可將容易軸方向磁場Ηχ及困難軸方向 磁場Hy分別替換成先前流入MRAM之位元線及字元線之電 机。寫入限值Hs可自下述所謂St〇ner_w〇ifarth2關係式 導出。
Hx(2/3)+ Hy(2/3)= Hs(2/3) 而後在滿足Hx(2/3)+Hy(2/3)>Hs(2/3)時，磁阻元件之自旋 方向變化而寫入資料。亦即，圖8中顯示之各區域成為寫入 區域及非寫入區域。 如圖所不，先前係在位元線上流入約丨mA之電流ΙΜ，並 在寫入字το線上流入約i mA之Iwl。而後藉由該兩個電流 Ibl ’ Iwl形成之合成磁場來寫入資料。因此，資料寫入時 需要約1 mAx2 =約2 mA之電流。 而採用本實施例之方法，則係在磁阻元件2〇内流入約 100 μΑ之隧道電流狀態下，藉由在寫入字元線上流入約 500 μΑ之電流lwrite，來進行資料寫入。亦即，資料寫入時 所需之總電流量為先前方法之1/3以下之約6〇〇 。因此， 可縮小驅動電路之尺寸。就這一點詳細說明如下。 流入隧道電流Iselect之磁阻元件產生焦耳熱而成為高溫 狀怨。更具體而言，磁阻元件所需之電阻值約為l〇 ， 隧道電流Iselect流入100 |^時，可產生約〇1㈤冒之焦耳 熱。此時，該磁阻元件之星狀曲線藉由其發熱而如圖9所示 地縮小。亦即，寫入磁場臨限值降低。圖9顯示隧道電流 Iselect供給後之星狀曲線，圖中之點線係隧道電流供給前 之星狀曲線。結果，藉由對比圖8及圖9可知，以5〇〇 之 95053.doc 17 1238514 私机Iwrite產生之各易軸方向磁場Ηχ，在隧道電流 仪給刖，係在寫入臨限值以下，而在隧道電流供給 後為寫入^限值以上。此因星狀曲線藉由發熱而縮小，結 =’僅猎由容易轴方向磁場取即可寫人。再者，寫入時所 需之容易軸方向磁場Hx之值亦比先前小。 此時，由於減少寫人時所需之電流量，因此可縮小構成 位元線驅動器14及寫入字元線驅動器18，19之電晶體尺 寸。二具體而言，由於所需電流量約為1/3,因此電晶體之 閘極寬亦只須"3即可。此外，由於僅藉由容易軸方向磁場
Hx即可寫入’而無須產生困難軸方向磁場办，因此位元線 而亦可/不浮。亦即’不需要先前所需之位元線電流 宿。因此，可縮小驅動電路，可大幅縮小驅動電路在半導 體記憶裝置内所佔之佔用面積1而可提供晶片面積小且 廉價之MRAM。 (2)可提高寫人可靠性。就該點詳細說明如下。 本實施態樣之MRAM僅於選擇記憶胞之磁阻元件内供給 隨道電流1select。料，僅選擇記憶胞之磁阻元件之寫入 磁場臨限值降低。其他之磁阻元件之寫人臨限值不改變。 亦即’圖1中’如於記憶胞MCU内寫入資料時，僅記憶胞 Men之磁阻元件具有圖9所示之星狀曲線，而其他全部記 憶胞之磁阻元件具有圖8所示之星狀曲線。如此，於寫入 時，在寫入字元線WWL1上供給電流Iwrite後，與記憶胞 MC11同一列之記憶胞亦接收藉由寫入字元線WWL1而生 成之容易軸方向磁場Hx。但是’為求在星狀曲線縮小之記 95053.doc -18- 1238514 憶胞MC1 1内寫入資料，以流入之電流Iwrite產生之磁場遠 小於§己憶胞MC11以外之記憶胞之寫入磁場臨限值，因此幾 乎不發生錯誤寫入。亦即，可大幅提高寫入時之記憶胞之 選擇性，並可大幅提高對錯誤寫入之動作範圍。 (3)可提高低溫時之動作可靠性。 磁阻元件之寫入臨限值具有在高溫時降低，反之在低溫 時上昇之特徵。因此，在低溫下寫入電流不足，而可能發 生寫入不良。因此，先前在低溫下使用搭載Mram之系統 ¥，需要配合低溫時所需之寫入電流值來設計驅動電路。 此種情況下，同時亦存在晶片面積增加之問題。 但疋，採用本實施態樣之MRAM即可解決上述問題。亦 即：採用本實施態樣之資料寫人方法時，選擇記憶胞之磁 阻几件藉由随道電流而強制性成為高溫狀態。因此，即使 係在低酿下’仍不易產生錯誤動作’而可進行可靠性高之 :入動作。此外，藉此在系統中無須考慮溫度對策，而可 4)可兼顧㈣膜之低介電f數化與磁阻 ，於一層間絕緣膜，為求高速動二 介：：：數材料。而對覆蓋上層配線層之層間絕緣膜之 ;二化要求嚴格。另外’採用本實施態樣之 磁阻元件瞬間成為高溫狀態。因此，磁阻元 :數材Γ絕緣膜須採用可耐高溫之材料。但是，低介 材料對熱Μ敎，如在高溫下帅產生脫氣及構 95053.doc -19- 1238514 但是，採用本實施態樣之構造時，如圖3所示，係使用閘 =電極27正上方之配線層形成寫人字S線32，並使用寫二 字元線32正上方之配線層形成磁阻元件20。亦即，係在儘 I能低之位置形成磁阻元件2〇。因此’在上層之層間絕緣 膜上無須熱性穩定之材料，而可使用低介電常數材料。另 外，由於下層之層間絕緣膜對於低介電常數化之要求並非 如此嚴格，因此，即使介電常數較高，仍可使用熱性穩定 之材料。因而可兼顧在高溫下防止層間絕緣膜之可靠性惡 化及L SI之南速動作。 (5)可有效將磁阻元件予以高溫化。 本貫施恶樣之MRAM，鄰接之各切換電晶體2丨共有源極 區域26。而後源極區域26表面予以矽化物化。而後矽化物 膜28共用連接同一行上之切換電晶體21，21，…之源極區 域。矽化物膜28如係矽化鈷。此時，其表面電阻約為1〇Q。 如為256k位元等級之記憶胞陣列時，藉由矽化物膜28將源 極區域連接於電源（如GND)時，其電阻值約為i 。該值 係磁阻元件之隧道電阻值10 kQi1/1〇，遠比隧道電阻值 小。因此，藉由電流Iwrite產生之熱大部分在磁阻元件中產 生，因此可有效使磁阻元件高溫化。 其次說明本發明第二種實施態樣之半導體記憶裝置。本 實施態樣之半導體記憶裝置係在上述第一種實施態樣中， 藉由接觸插塞取代矽化物膜28來形成源極線。圖10係本實 施態樣之MRAM之記憶胞陣列之剖面圖，並顯示對應於沿 者圖2之3 - 3線方向之剖面構造。 95053.doc •20- 1238514 如圖所示，在由鄰接之切換電晶體21，21共用之源極區 域26上之矽化物膜28上形成有接觸插塞24。接觸插塞24係 發揮源極線之功能者，並形成沿著困難軸方向（對紙面垂直 方向）之帶狀。而後，共用連接在同一列之記憶胞之源極區 域。其他構造與上述第一種實施態樣說明之圖3之構造相 同，因此省略說明。此外，平面構造亦僅係在上述第一種 實施態樣說明之圖2之構造中，以接觸插塞24形成源極線 者，因此省略說明。 其次，使用圖1、圖11來說明本實施態樣之MRAM之動 作。本實施態樣之MRAM係對數個記憶胞同時進行寫入或 讀取。首先，以在連接於選擇用字元線SWL1(寫入字元線 WWL1)之記憶胞内寫入資料時為例來說明寫入動作。圖^ 係本實施態樣之MRAM之寫入動作流程圖。 首先，進行”0”資料之寫入。亦即，選擇用字元線驅動器 17依據列位址解碼信號而選擇選擇用字元線SWL1。而後選 擇用字元線驅動器17供給電壓至選擇用字元線SWL1。藉 此，記憶胞1^(：10，％(：11，]^(：12，一，1^0：111之切換電晶 體21成為接通狀態（步驟Sn)。 其次，位元線驅動器14依據行位址解碼信號選擇須寫入 n〇ff資料之記憶胞連接之位元線。此處係假定在記憶胞 MC10及MC12内寫入”〇”資料之情況。此時位元線驅動器14 選擇位元線BL0，BL2。而後，位元線驅動器14在位元線 BL0，BL2上供給約100 μΑ之電流Iselect(步驟S12)。顯示該 狀態者為圖12。圖12係記憶胞陣列11之一部分區域之電路 95053.doc -21- 1238514 圖。 如圖所示，在選擇用字元線SWL1被選擇之狀態下，係在 位元線BLO，BL2上供給電流Iselect。電流Iselect通過記憶 胞MC10及MC12之磁阻元件20及切換電晶體21之電流路徑 而流入接地電位。 此時，記憶胞MC10及MC12之磁阻元件20因經由絕緣膜 在強磁性層間流入電流而產生焦耳熱。導致磁阻元件20成 為高溫狀態，其寫入磁場（電流）臨限值降低（步驟S13)。亦 即，記憶胞MCI0及MCI2之星狀曲線係自圖8所示之星狀曲 線變成圖9所示之星狀曲線。其他之記憶胞之星狀曲線則維 持圖8所示之形狀。 其次，寫入字元線驅動器1 8，19依據列位址解碼信號選 擇寫入字元線WWL1。而後，在字元線WWL1上供給電流一 Iwrite。亦即寫入字元線驅動器19在寫入字元線WWL1上供 給約500 μΑ之電流Iwrite(步驟S14)。電流Iwrite通過寫入字 元線WWL1而流入寫入字元線驅動器1 8。顯示該狀態者為 圖13。圖13係記憶胞陣列11之一部分區域之電路圖。 如圖所示，在記憶胞MC10及MC12之磁阻元件20内流入 電流Iselect狀態下，於寫入字元線WWL1上供給電流一 I write。此時，在寫入字元線WWL1之周圍形成磁場，藉由 該磁場之影響而在記憶胞MCI 0及MCI 2之磁阻元件20内寫 入”〇”資料（步驟S15)。 其次，將位元線BLO，BL2作為非選擇，而停止供給電流 Iselect(步驟S16)。因停止供給電流Iselect，記憶胞MC10及 95053.doc -22- 1238514 MC12之磁阻元件20自高溫狀態冷卻。自高溫狀態冷卻時， 磁阻元件20之寫入磁場臨限值復原（步驟s丨7)。亦即星狀曲 線自圖9所示之形狀恢復成圖8所示之形狀。而後將寫入字 tl線WWL1作為非選擇，而停止供給電流一 IwHte(步驟 S18)。 如以上所述完成”〇”資料之寫入。 其次進行”1”資料之寫入。亦即，位元線驅動器14依據行 位址解碼信號選擇須寫入” 1 ”資料之記憶胞連接之位元 線。此處係假定在記憶胞MC 11及MC 13内寫入” 1"資料之情 況。此時位元線驅動器14選擇位元線BL1，BL3。而後，位 元線驅動器14在位元線BL1，BL3上供給約100 之電流
Iselect(步驟S19)。顯示該狀態者為圖14。圖14係記憶胞陣 列11之一部分區域之電路圖。 如圖所示’在選擇用字元線SWLHi選擇之狀態下，係在 位元線BL1，BL3上供給電流iseiect。電流過記憶 胞MCI 1及MC13之磁阻元件20及切換電晶體21之電流路徑 而流入接地電位。 此時’記憶胞MC11及MCI 3之磁阻元件20產生焦耳熱。 $致磁阻元件20成為高溫狀態，其寫入磁場（電流）臨限值降 低（步驟S20)。亦即，記憶胞MC11&MC13之星狀曲線係自 圖8所示之星狀曲線變成圖9所示之星狀曲線。其他之記憶 胞之星狀曲線則維持圖8所示之形狀。 其次’寫入字元線驅動器丨8，丨9依據列位址解碼信號選 擇寫入字元線WWL1。而後，在字元線WWL1上供給電流+ -Ύ\ - 1238514
Iwrite。亦即寫入字元線驅動器18在寫入字元線wwli上供 給約500 μΑ之電流Iwrite(步驟S2i)。電流Iwrite通過寫入字 元線WWL1而流入寫入字元線驅動器19。顯示該狀態者為 圖15。圖15係記憶胞陣列丨丨之一部分區域之電路圖。 如圖所示，在記憶胞MC11及MC13之磁阻元件20内流入 電流Iselect狀態下，於寫入字元線WWL1上供給電流+ Iwrite。此時，在寫入字元線WWL1i周圍形成磁場，藉由 該磁場之影響而在記憶胞MC11及MC13之磁阻元件20内寫 入”1”資料（步驟S22)。 而後，將選擇用字元線SWL1作為非選擇，使記憶胞 MC10 ’ MC11 ’ MC12，MC13，…，MCIn之切換電晶體21 形成斷開狀態。而後將位元線BL1，BL3作為非選擇，而停 止供給電流Iselect(步驟S23)。 因停止供給電流Iselect，記憶胞MC11及MC13之磁阻元件 2 0自面溫狀態冷卻。自高溫狀態冷卻時，磁阻元件2 〇之寫 入磁場臨限值復原（步驟S 2 4)。亦即星狀曲線自圖9所示之 形狀恢復成圖8所示之形狀。 而後將寫入字元線WWL1作為非選擇，而停止供給電流 + Iwrite(步驟 S25)。 如以上所述完成” 1π資料之寫入。 其次，使用圖16來說明讀取動作。圖1 6係資料讀取時記 憶胞陣列11之一部分區域之電路圖。另外，此處係以自記 憶胞MC10，MC11，MC12同時讀取資料時為例作說明。 如圖所示’選擇用子元線驅動器17選擇選擇用字元線 95053.doc -24- 1238514 SWL1。藉此，記憶胞 MC10，MCll，MC12，…，MCln 之 切換黾晶體21成為接通狀態。此外，位元線驅動器丨4選擇 位元線BL0，BL1 ’ BL2。藉此，於位元線BL〇，BL1，BL2 上供給電流Iread。而後，感測放大器放大各位元線BL〇， BL1，BL2之電位變化，而輸出讀取電壓。 採用上述實施態樣之MRAM時可獲得第一種實施態樣中 說明之（1)至（4)項之效果，同時可獲得下述（6)，（7)項之效 果0 (6)可實現可高速動作之MRAM。採用本實施態樣之資料 寫广方法時，於選擇寫人選_字元線後，在連接有須寫 入0貝料之圮憶胞之位元線上流入隧道電流狀態下，於寫 入字元線上流入電流，而寫入”〇”資料。而後，繼續在連接 有須寫人丫資料之記憶胞之位元m㈣電流狀態 :於寫入子元線上流入反方向之電流，而寫入，，1 ”資料。 糟由連串處理，完成對連接於相同寫人選擇用字元線 之全部記憶胞寫入資料。 此外，於讀取時，藉由在數條（全部）位元線上流入電流， 而可-次讀取料於連接於相同選擇料 憶胞内之資料。 因此，可一次處理數個資料，而可高速動作。此外， :里圖像資料等時，由於係將數個資料彙整成一個作處理 來進行寫入及讀取，因此本方法特別有效。 ⑺可有效將磁阻^件予以高溫化。本效果與上述第一 貫施態樣說明之效果⑺相同，不過本實施態樣係藉由以 95053.doc -25- 1238514 觸插塞24形成源極線而獲得本效果者。 上述第一種實施態樣係以矽化物膜形成源極線。此種情 況下將源極區域連接於電源時產生之電阻，如前述約為 1 kQ，係磁阻元件之電阻值之約1/1〇。該值於僅在一個記 憶胞内寫入資料時雖足夠，但是如本實施態樣在數個記憶 胞内同時寫入資料時可能不足。如在32個記憶胞内同時寫 入資料日守，並聯之32個磁阻元件之合成電阻值約為〇·3 。 因而比將源極區域連接於電源時產生之電阻值lkQ小。因 此’不易有效地將磁阻元件形成高溫。 但是，本實施態樣係利用形成於矽化物膜28上之接觸插 塞24來形成源極線。如使用鎢作為接觸插塞24之材料，其 尺寸係寬度為0·1 μηι，高度為0.3 μηι時，其表面電阻約為 0.5 Ω。因此，將源極區域連接於電源時產生之電阻值為 0.1 kQ以下。因該值遠小於數個磁阻元件之合成電阻，所 以可有效將磁阻元件形成高溫。因而可抑制寫入不良之發 生。 另外，不以接觸插塞24形成源極線，而欲使磁阻元件形 成高溫時’當然亦可以矽化物膜28形成源極線。反之，第 一種實施態樣中亦可以接觸插塞24形成源極線。此外，本 實施態樣係在寫入’’0Π資料後，再寫入”丨”資料，當然亦可於 寫入”1"資料後，再寫入”〇”資料。 其次，使用圖17來說明本發明第三種實施態樣之半導體 記憶裝置。圖17係本實施態樣2Mram之區塊圖。本實施 態樣係將上述第一種實施態樣應用於具有交又點型之記慎 95053.doc -26- 1238514 胞之MRAM者。因此，記憶胞陣列以外之構造與第一種實 施態樣相同，而省略其說明。 如圖所示，記憶胞陣列11具有配置成矩陣狀之數個（(m+1) x(n+l)個，其中m，η為自然數，圖17中僅顯示（3χ3)個）記憶 胞MC。各個記憶胞MC包含如MTJ元件等之磁阻元件20。磁 阻元件20之一端連接於位元線BL0〜BLn之其中一條，另一 端連接於選擇用字元線S WL0〜S WLm之其中一條。而後，接 近磁阻元件20設有寫入字元線WWL0〜WWLm之其中一 條。配置於同一列上之磁阻元件20之另一端共用連接於選 擇用子元線SWL0〜S WLm之其中一條。此外，配置於同一列 上之圮憶胞之磁阻元件2〇之近旁配線有寫入字元線 WWL0〜WWLm之其中一條。再者，配置於同一行上之磁阻 元件20之一端共用連接於位元線bl〇〜BLn之其中一條。另 外，寫入字元線WWL0〜WWLm與位元線BL0〜BLn配置成彼 此正交。 其-人，使用圖1 8來說明記憶胞陣列丨1之平面圖案。圖^ 8 係記憶胞陣列11之平面圖。本實施態樣之構造相當於在上 述第-種實施態樣中，捨棄切換電晶體，而改變選擇用字 兀線之位置者。另外，將圖中所示之方向分別定義成困難 軸方向及容易軸方向。 士圖所不’（l+n)條之位元線BL〇〜BLg著困難軸方向， 形成沿著容易軸方向之帶狀（圖18中僅顯示位元線 BL〇〜BL2)。此外’（1+m)條之寫人字元線WWLG〜WWLm沿 著容易轴方向形成沿著因難軸方向之帶狀（圖Μ中僅㈣ 95053.doc -27- 1238514 寫入字元線WWLO〜WWL2)。而後，在位元線BLO〜BLn與寫 入字元線WWL0〜WWLm之交點部分配置有磁阻元件20。位 元線BL0〜BLn與磁阻元件20之一端連接。另外，寫入字元 線WWL0〜WWLm與磁阻元件20電性分離而臨近配置。此 外，與寫入字元線WWL0〜WWLm平行地設有（1+m)條之選 擇用字元線SWL0〜SWLm(圖18中僅顯示選擇用字元線 SWL0〜SWL2)。而後磁阻元件20之另一端經由弓I出配線22 及接觸插塞40而連接於選擇用字元線SWL0〜SWLm。磁阻元 件20之形狀與上述第一及第二種實施態樣相同。 其次，使用圖19來說明記憶胞陣列11之剖面構造。圖19 係沿著圖18之19-19線之剖面圖。 如圖所示，在層間絕緣膜29上，發揮寫入字元線 WWL0〜WWLm及選擇用字元線SWL0〜SWLm功能之金屬配 線層32, 41沿著困難軸方向（對紙面垂直方向）而形成帶狀。 在層間絕緣膜29上進一步形成有層間絕緣膜33，在層間 絕緣膜33中形成有接觸插塞40。接觸插塞40連接於金屬配 線層41。在層間絕緣膜33上形成有連接於接觸插塞40之金 屬配線層22。該金屬配線層22係發揮磁阻元件20之引出配 線22功能者。 其他構造與上述第一種實施態樣相同，因此省略說明。 其次，使用圖17及圖20來說明上述構造之MRAM之動 作。首先，係以在配置於位元線BL1與選擇用字元線SWL1 (寫入字元線WWL1)之交點之記憶胞MC11内寫入資料時為 例來說明寫入動作。圖20係本實施態樣之MRAM寫入動作 95053.doc -28- 1238514 之流程圖。 首先’於圖20之步驟S3 1中，電流ise!ect自連接有選擇記 憶胞MCI 1之位元線BL1，經由磁阻元件2〇之隧道接合而流 入選擇用字元線SWL1。亦即，首先選擇用字元線驅動器i 7 依據列位址解碼信號選擇選擇用字元線SWL1。此時，選擇 用字元線驅動器17發揮電流宿之功能。其次，位元線驅動 器14依據行位址解碼信號選擇位元線BL1。而後，位元線驅 動裔14在位元線81^1上供給約1〇〇4八之電流18^6(^。顯示該 狀態者為圖21。圖21係記憶胞陣列11之一部分區域之電路 圖。 如圖所示，在選擇用字元線SWL1被選擇之狀態下，係在 位元線BL1上供給電流Iselect。另外如前述，位元線 BL0〜BLn之一端係連接於位元線驅動器14，而另一端係連 接於δ己憶胞MCmO〜MCmn之磁阻元件20，或是成為漂浮狀 態。因此，電流Iselect自位元線驅動器14,通過記憶胞]^(：11 之磁阻元件2 0之隧道接合而流入選擇用字元線驅動器1 7。 此時，如第一種實施態樣中之說明，在記憶胞“^丨之磁 阻元件20上產生焦耳熱，其寫入磁場（電流）臨限值降低（步 驟 S32) 〇 其次，進行上述第一種實施態樣中說明之步驟以及85之 動作。亦即，寫入字元線驅動器18，19選擇寫入字元線 WWL1。而後’寫入子元線驅動18’ 19在寫入字元線wwl 1 上供給約500 μΑ之電流Iwrite(步驟S33)。顯示該狀態者為 圖22。圖22係記憶胞陣列11之一部分區域之電路圖。 95053.doc -29- 1238514 如圖所不’在記憶胞MCI 1之磁阻元件20内流入電流 ISeleCt狀悲下’於寫入字元線WWL1上流入電流Iwrite。此 時，藉由IwHte所形成之磁場，而在記憶胞MC11之磁阻元 件2〇内寫入資料（步驟S34)。 而後，將選擇用字元線SWL1&位元線BL1作為非選擇， 而停止供給電流〗““^(步驟S35)。結果，記憶胞mcii之磁 阻元件20之寫入磁場臨限值復原（步驟S36)。而後，將寫入 子元線WWL1作為非選擇，而停止供給電流(步驟 S37) 〇 如以上所述來進行資料之寫入。 其次，以自記憶胞MC11讀取資料時為例來說明讀取動 作由於資料之讀取方法與先前大致相同，因此，此處僅 簡單說明。圖23係資料讀取時之記憶胞“^丨之一部分區域 之電路圖。 如圖所示，選擇用字元線驅動器17選擇選擇用字元線 SWL1。此時，選擇用字元線驅動器17發揮電流宿之功能。 此外’位元線驅動器14選擇位元線BL1。藉此，於位元線 BL1上供給電流Iread。而後，感測放大器13放大位元線By 之電位變化，而輸出讀取電壓。 為上述本實施態樣之MRAM時，即使在具有交又點型之 記憶胞之MRAM中仍可獲得上述第一種實施態樣中說明之 (1)至（5)項之效果。此外，本實施態樣中亦可適用上述第一 種實施態樣中說明之寫入方法及讀取方法。亦即，可藉由 選擇數條位元線而同時寫入及讀取數個資料。藉由本方、去 95053.doc • 30- 1238514 可一併獲得第二種實施態樣中說明之（6)項之效果。 另外，本實施態樣係由位元線驅動器14供給電流 Iselect。但是亦可構成使電流Iselect流入磁阻元件之隧道接 合，如亦可由選擇用字元線驅動器17供給電流Iselect。 其次，使用圖24來說明本發明第四種實施態樣之半導體 記憶裝置。圖24係本實施態樣之MRAM之區塊圖。本實施 態樣係將上述第一種實施態樣應用於具有交叉點型之記憶 胞之MRAM，且藉由寫入位元線進行資料之寫入者。 如圖所示，MRAM10具備：記憶胞陣列11、行解碼器12， 100、感測放大器13、選擇用位元線驅動器110、寫入位元 線驅動器120，130、列解碼器140及字元線驅動器150。 記憶胞陣列11具有配置成矩陣狀之數個（(m+l)x(n+l) 個，其中m，η為自然數，圖24中僅顯示（3x3)個）記憶胞MC。 各個記憶胞MC包含如MTJ元件等之磁阻元件20。磁阻元件 20之一端連接於選擇用位元線SBL0〜SBLn之其中一條，另 一端連接於字元線WL0〜WLm之其中一條。而後，接近磁阻 元件20配置有寫入位元線WBL0〜WBLn之其中一條。配置於 同一列上之磁阻元件20之另一端共用連接於字元線 WL0〜WLm之其中一條。此外，配置於同一行上之記憶胞之 磁阻元件20之一端共用連接於選擇用位元線SBL0〜SBLn之 其中一條。再者，配置於同一行上之磁阻元件20之近旁， 配線有寫入位元線WBL0〜WBLn之其中一條。另外，字元線 WL0〜WLm與選擇用位元線SBL0〜SBLn配置成彼此正交。 行解碼器12，100將行位址信號予以解碼，而獲得行位址 95053.doc -31 - 1238514 角午碼化號。 選擇用位元線驅動器1 1 0於寫入時及讀取時，係依據行位 址解碼信號來選擇選擇用位元線SBLO〜SBLn之其中一條。 寫入位元線驅動器120，130於寫入時，係依據行位址解 碼信號來選擇寫入位元線WBL0〜WBLn之其中一條。而後， 寫入位το線驅動器12〇，i30之其中一方發揮電流源之功 能’供給電流至選擇之寫入位元線。此時，另一方發揮電 机值之功·能。藉由寫入位元線驅動器〗2〇，1 3 〇之其中一方 供給電流，可控制對記憶胞之寫入資料。 列解碼器140將列位址信號予以解碼而獲得列位址解碼 信號。 … 字7C線驅動器150於寫入時及讀取時，係依據列位址解碼 信號來選擇字元線WL0〜WLm之其中一條。 感測放大器13放大自藉由列解碼器14〇及行解碼器12， 100選擇之記憶胞所讀取之資料。 其次’使用圖25說明記憶胞陣列11之平面圖案。圖25係 記憶胞陣列11之平面圖。另外，將圖中顯示之方向分別定 義為困難軸方向及容易軸方向。 如圖所示，（l+m)條之字元線WL0〜WLrn沿著困難軸方 向’形成沿著容易軸方向之帶狀（圖25中僅顯示字元線 WLO〜WL2)。此外，（l+n)條之寫入位元線WBL〇〜WBLn% 著容易軸方向形成沿著困難軸方向之帶狀（圖25中僅顯示 寫入位元線WBLO〜WBL2)。而後，在字元線WL〇〜WLm與寫 入位元線WBLO〜WBLn之交點部分配置有磁阻元件2〇。字元 95053.doc -32- 1238514 線WLO〜WLm與磁阻元件20之另一端連接。另外，寫入位元 線WBL0〜WBLn與磁阻元件20電性分離而臨近配置。此外， 與寫入位元線WBL0〜WBLn平行地設有（1+n)條選擇用位元 、線SBL0〜SBLn(圖25中僅顯示選擇用位元、線SBL0〜SBL2)。 而後，在磁阻元件20之一端，經由引出配線22及接觸插塞 5 0連接有選擇用位元線SBL0〜SBLn。磁阻元件20之形狀與 上述第一及第二種實施態樣相同。 其次，使用圖26來說明記憶胞陣列11之剖面構造。圖26 係沿著圖25之26-26線之剖面圖。 如圖所示，在層間絕緣膜29上，發揮字元線WL0〜WLm 功能之金屬配線層5 1形成沿著容易軸方向之帶狀。而後， 在金屬配線層5 1上形成數個磁阻元件20。磁阻元件20之形 狀如上述第一種實施態樣中之說明。在層間絕緣膜29上形 成有覆蓋金屬配線層5 1及磁阻元件20之層間絕緣膜52。 在層間絕緣膜52上形成有連接於磁阻元件20之強磁性層 35之金屬配線層22。金屬配線層22係發揮磁阻元件20之引 出配線22之功能者。而後，在層間絕緣膜52上進一步形成 層間絕緣膜53來覆蓋金屬配線層22。 於層間絕緣膜53中形成與金屬配線層22連接之接觸插塞 50。而後，在層間絕緣膜53上，連接於接觸插塞50之金屬 配線層54及與金屬配線層54分離之金屬配線層55形成沿著 困難轴方向（對紙面垂直方向）之帶狀。金屬配線層54，55 分別發揮選擇用位元線SBL0〜SBLn及寫入位元線WBL0〜 WBLn之功能。而後，金屬配線層55形成位於磁阻元件20 95053.doc -33- 1238514 之大致正上方。再者’於層間絕緣膜53上形成有層間絕緣 膜56 〇 其次，使用圖24及圖27來說明上述構造之MRAM之動 作。f先，以在配置於字元線wu與選擇用位元線沾乙丨（寫 入位7C線WBL1)之父點之記憶胞MC1J内冑X資料為例來 說明寫入動作。圖27係本實施態樣2MRAM之寫入動作之 流程圖。 f先，於圖27之步驟S41中，電流Iselect|連接有選擇記 憶胞MC11之字元線WL1，經由磁阻元件2〇之隧道接合而流 入廷擇用位兀線SBL1。亦即，首先，選擇用位元線驅動器 no依據行位址解碼信號，選擇選擇用位元線SBL1。此時， 运擇用位元線驅動器11 〇係發揮電流宿之功能。其次，字元 線驅動器150依據列位址解碼信號選擇字元線WL1。而後， 字兀線驅動器150供給約1〇〇 μΑ之電流匕㊁卜以至字元線 WL1。顯示該狀態者係圖28。圖28係記憶胞陣列丨丨之一部 分區域之電路圖。 如圖所示，在選擇用位元線沾乙丨被選擇之狀態下，係在 子元線WL1上供給電流iseiect。另外，字元之 一知連接於字元線驅動器丨5〇，而另一端連接於記憶胞 MCmO〜MCmn，或是成為漂浮狀態。因此，電流Iseiect自字 元線驅動器150，通過記憶胞MC丨丨之磁阻元件2〇之隧道接 合’而流入選擇用位元線驅動器丨丨〇。 此時’如第一種實施態樣中之說明，記憶胞MC11之磁阻 元件產生焦耳熱，其寫入磁場（電流）臨限值降低（步驟S42)。 95053.doc -34- 1238514 其次，寫入位元線驅動器120，130選擇寫入位元線 WBL1。而後，寫入位元線驅動器120供給約500 μΑ之電流 Iwrite至寫入位元線WBL1(步驟S43)。顯示該狀態者係圖 29。圖29係記憶胞陣列11之一部分區域之電路圖。 如圖所示，在記憶胞MC11之磁阻元件20内流入電流 Iselect狀態下，於寫入位元線WBL1上流入電流Iwrite。此 時，藉由Iwrite所形成之磁場，而在記憶胞MC11之磁阻元 件20内寫入資料（步驟S44)。 而後，將選擇用位元線SBL1及字元線WL1作為非選擇， 而停止供給電流Iselect(步驟S45)。結果記憶胞MCI 1之磁阻 元件20之寫入磁場臨限值復原（步驟S46)。而後，將寫入位 元線WBL1作為非選擇，而停止供給電流Iwdte(步驟S47)。 如以上所述來進行資料之寫入。 其次，以自記憶胞MCI 1讀取資料時為例來說明讀取動 作，由於資料之讀取方法與先前大致相同，因此，此處僅 簡單說明。圖30係資料讀取時之記憶胞陣列11之一部分區 域之電路圖。 如圖所示，字元線驅動器150選擇字元線WL1。此時字元 線驅動器1 50發揮電流宿之功能。此外，選擇用位元線驅動 器110選擇選擇用位元線SBL1。藉此，自選擇用位元線驅 動器110供給電流Iread至選擇用位元線SBL1。而後，感測 放大器13放大位元線BL1之電位變化，而輸出讀取電壓。
為上述本實施態樣之MRAM時，即使在具有藉由流入位 元線之電流控制寫入資料之交叉點型之記憶胞之MRAM 95053.doc -35- 1238514 中，仍可獲得上述第-種實施態樣中說明之⑴至（5)項之效 果。此外，本實施態樣中亦可適用上述第二種實施態樣中 δ兒明之寫入方法及Ί買取方法。亦g $ 亦即，可精由選擇數條位元 線而同時寫入及讀取數個資料。蕻ώ τ 稭由本方法可一併獲得第 二種實施態樣中說明之（6)項之效果。 另外，本實施態樣係由字元線驅動器15〇供给電流
Iseiect。但是，亦可構成使電流Iselect流入磁阻元件之隨^ 接合内，如亦可由選擇用位元線驅動器ιι〇供給電流 Iselect ° 其次，使用圖31說明本發明第五種實施態樣之半導體記 憶裝置。本實施態樣係提供在上述第一至第四種實施態樣 t，於磁阻兀件20正上方及正下方不形成接觸插塞之構造 者。圖31係本實施態樣2MRAM之記憶胞陣列之剖面圖， 且係第一及第二種實施態樣中說明之沿著圖2之3_3線方向 之剖面圖。 如圖所不，本實施態樣之構造係在圖2所示之構造中使用 引出配線60,連接磁阻元件2〇之強磁性層（記錄層）37與位元 線39。亦即，於圖2之構造中，在層間絕緣膜“上形成有金 屬配線層6 0。δ亥金屬配線層$ 〇與磁阻元件2 〇之強磁性層3 7 連接’形成至接觸插塞34，3〇正上方之區域。而後，在層 間絕緣膜38上形成層間絕緣膜62。在層間絕緣膜62上形成 有發揮位元線功能之金屬配線層3 9。在層間絕緣膜62中形 成接觸插塞61 ’並經由接觸插塞61而連接金屬配線層60與 位元線39。另外，接觸插塞61不存在於磁阻元件2〇正上方之 95053.doc -36- 1238514 區域，而形成於如接觸插塞30，34正上方之區域。 圖32亦係本實施態樣之MRAM之記憶胞陣列之剖面圖， 且係第三種實施態樣中說明之沿著圖18之19-19線方向之 剖面圖。 如圖所示，本構造亦與圖31同樣地，係在圖18所示之構 造中，使用引出配線60來連接磁阻元件20之強磁性層（記錄 層）37與位元線39。 圖33亦係本實施態樣之MRAM之記憶胞陣列之剖面圖， 且係第四種實施態樣中說明之沿著圖25之26_26線方向之 剖面圖。 如圖所示，本實施態樣之構造係在圖18所示之構造中， 使用引出配線60來連接磁阻元件20之強磁性層（記錄層 與字元線51。亦即，於圖18之構造中，在字元線51上形成 有層間絕緣膜62。而後，在層間絕緣膜中形成有接觸插塞 61。接觸插塞61連接於字元線51，且位於如接觸插塞5〇正 下方之區域。在層間絕緣膜62上形成有金屬配線層6〇。而 後’在金屬配線層60上形成有磁阻元件2〇。亦即，接觸插 塞61不存在於磁阻元件2〇正下方之區域。 除上述第一至第 ’還可獲得下述 採用具有本實施態樣構造之MRAM時， 四種實施態樣中說明之（1)至（7)項之效果外 第（8)項之效果。 (8)可有效使磁阻元件發熱。 藉由在磁阻元件内流入電流來產生焦耳熱，而導致高溫 化時，其熱自熱傳導率高之配線部分散出。因 :皿 ' q扣，在磁阻 95053.doc -37- 1238514 元件之正上方或正下方區域取磁阻元件與金屬配線層（字 元線或位元線）之接觸時，熱容易散出。導致大部分之熱散 失，而不易有效使磁阻元件高溫化。此時可能須增加電流 Iselect 之值。 但是，採用本實施態樣之構造時，則係在磁阻元件之正 上方及正下方區域以外之部分取磁阻元件與字元線或位元 線之接觸。亦即，在磁阻元件之正上方及正下方區域既不 存在接觸插塞，亦不存在與字元線及位元線之接觸部。因 此，在磁阻元件之隧道障壁上產生之熱不易散出，而可有 效將磁阻元件予以高溫化。因而可減少電流，進一 步可減少MRAM之耗電。 ，、人，谠明本發明第六種實施態樣之半導體記憶裝置。 本實施態樣係在上述第一至第五種實施態樣十，於磁阻元 件周圍之層間絕緣膜中設置空洞者。 圖34至圖39係本實施態樣之MRAM之記憶胞陣列之剖面 圖。圖34係對應於第—及第二種實施態樣中說明之構造 且係沿者圖2之34-34線方向之剖面圖。圖35係對應於 弟二種貫施態樣中說明之構造，且係沿著圖18之35_35線方 =之d面圖。圖36係對應於第四種實施態樣中說明之構 ^且係/口著圖25之36-36線方向之剖面圖。圖37至圖％係 對應於第五種實施態樣中說明之構造，且係分別沿著圖2 34線方向，圖18之35_35線方向及圖25之％_36線方向 之剖面圖。 圖所不’上迹第一至第五種實施態樣中說明之構造 1238514 中，係在鄰接之磁阻元件20，20間之層間絕緣膜中形成有 空洞63。 採用本貫施態樣之MRAM時，除上述第一至第五種實施 恶樣中說明之（1)至（8)項之效果外，還可獲得下述，（1〇) 項之效果。 (9)可更有效使磁阻元件發熱。 如剐述，磁阻元件上產生之熱通過金屬配線層而散出。 但是’除此之外，熱亦經由周圍之層間絕緣膜而散失。針 對這-點，採用本實施態樣之構造時，係在磁阻元件周圍 成有工洞63。通*空洞之熱傳導率極低。因此，可抑制 熱經由層間絕緣膜而散失。如此可有效將磁阻元件予以高 溫化，可進一步減少]^尺八^之耗電。 (10)可提高寫入動作之可靠性。 特別進行微細化之MRAM時，非選擇記憶胞接收鄰接之 選擇記憶胞中產生之熱’導致寫入臨限值降低，結果可能 :生錯誤寫人。但是，採用本實施態樣之構造時，可藉由 工洞63有效抑制熱傳導至鄰接之«擇記Mm 抑制錯誤寫人之發生，而提高寫人動作之可靠性。 如上述，空職是阻礙熱傳導亦可說是防止熱傳導區 介因此’只要是可阻礙熱之傳導者，無須非空洞不可， 區：以熱傳導率低於層間絕緣膜之材料取代空洞來形成該 其次，說明本發明第七 本實施態樣係在上述第一 種實施態樣之半導體 至第六種實施態樣中 記憶裝置。 ’猎由考慮 1238514 吕己錄層之材料使磁阻元件之寫入臨限值進一步降低者。圖 40係本實施態樣之MRAM，特別是磁阻元件及其周圍構造 ^剖面圖。另外，圖4〇係在上述第一至第六種實施態樣中 說明之剖面圖中僅顯示引出配線22更上層之區域。 如圖所示，在引出配線22上形成有磁阻元件2〇。引出配 線22如由依序形成有膜厚為3 nm之鈕層，膜厚為30 nm之鋁 =及膜厚為30 nm之鈕層之疊層膜而形成。磁阻元件劝包 含··固著層35、隧道障壁膜36及記錄層叨。固著層”如由 在引出配線22上依序形成有3 nm之坡莫合金（py ·· 8〇%鎳鐵 。i)，15 nm之銥錳層及膜厚為5 nm之鈷鐵層之疊層膜而 形成。隧道障壁膜36如由膜厚為15 nmi氧化鋁膜 而形成。記錄層37如由1〇11111之45%鎳鐵層7〇及1〇1^之35% 鎳鐵層71依序形成於隧道障壁膜％上之疊層膜而形成。另 外，兩個鎳鐵層70，71中之鎖鐵層7〇發揮實質上記錄層之 力月b再者，於δ己錄層37上形成有覆蓋層（Cap層）72。覆蓋 ^女由依序形成有膜厚為20 nm之鈕層，膜厚為50 nm之 铭層及膜厚為1()随之叙層之疊層膜而形成。而後，覆蓋層 72之上面連接於成為位元線之金屬配線層π。 圖41係沿著圖40之χ7— χ7,線方向顯示各層之熱膨脹率 之圖。 如圖所示，隧道障壁膜36以及與隧道障壁膜％接觸之 45%鎳鐵層7G具有相同之熱膨脹率，其值如為6 5x1〇_6/k。 而45%鎳鐵層70具有正之磁致伸縮f數，其值如為2χΐ〇_5。 另外形成於45 /〇鎳鐵層70上而與覆蓋層72接觸之35% 1238514 鎳鐵層71具有小於45%鎳鐵層70之熱膨脹率，其值如為 lxl(T 7/κ 〇 採用本實施態樣之構造時，除上述第一至第六種實施態 樣中說明之（1)至（10)項之效果外，還可獲得下述（11)項之效 果。 (11)可更有效減少磁阻元件之寫入臨限值。以下詳細說 明本效果。 上述第一至第六種實施態樣，係藉由在磁阻元件内流入 電流予以高溫化，而使磁阻元件之寫入臨限值磁場降低。 此時，有如下之顧慮。亦即，在磁阻元件之耐熱性低之情 況下，如在400°c以上之溫度，反強磁性膜中之銥等金屬原 子擴散，可能造成磁阻元件之元件特性惡化。因此，在 MRAM之構造上，欲使磁阻元件之寫入臨限值降低，而所 需溫度為40CTC以上情況下，因長時間使用導致磁阻元件之 特性惡化，進而成為MRAM之可靠性不佳之原因。 但疋’採用本貫施態樣之構造時，係使同時含錄及鐵元 素’且彼此之鎳含量不同之合金堆疊而形成記錄層37。而 後’形成熱膨脹率高之一方與隧道障壁膜接觸，熱膨脹率 低之另一方與覆盍層接觸。圖42係模式顯示供給電流 Iselect至磁阻元件時之狀態圖。於寫入時，將電流〗^^^ 流入磁阻元件内時，構成磁阻元件之各層依對應於材質之 各個熱膨脹率而膨脹。此時，在記錄層37中，由於鎳鐵層 7〇具有與隧道障壁膜36相同程度之熱膨脹率，因此膨脹之 程度亦與隧道障壁膜相同。但是，由於鎳鐵層71之熱膨脹
Hop -41 - 1238514 率小，因此膨脹程度小於鎳鐵層70。因此，與鎳鐵層”接 觸之錄鐵層70上產生壓縮應力。此時，由於鎳鐵層7〇具有 正磁致伸縮常數，藉由磁致伸縮之反效應，鎳鐵層7〇中之 自旋方向係自容易軸方向脫離而旋轉。導致寫入臨限值磁 場降低。亦即，寫入臨限值磁場不僅因焦耳發熱，亦因磁 致伸縮之反效應而降低。結果可藉由更小之寫入電流 來進行寫入動作。 另外，欲有效實現寫入臨限值磁場之降低，磁致伸縮常 數之值的絕對值須大於5xl0-6。更宜如本樣所示而約為 2x10-5 〇 另外’停止對選擇記憶胞供給電流[^“以時，選擇記憶 胞之溫度降低，記錄層上產生之應力亦緩和。因此，寫入 臨限值磁場再度增加（復原），而可防止錯誤寫入。 圖43係顯示本實施態樣之變形例之mram之磁阻元件之 熱膨脹率圖，且係沿著圖4〇之又7 — χ7，線方向顯示各層之熱 膨脹率圖。 如圖所示’鎳鐵層7〇之磁致伸縮常數為負時，即使使鎳 鐵層71之熱膨脹率大於鎳鐵層70，仍可獲得與上述實施態 樣相同之效果。 另外’實質上發揮記錄層功能之鎳鐵層70之磁致伸縮常 數為求獲得足夠之寫入臨限值之變化，亦即為求獲得自 旋方向之變化，其絕對值須約為1χ1(Γ 5以上。 此外’上述第七種實施態樣係以鎳鐵層71係記錄層之一 部分時為例作說明。但是，如前所述，實質上發揮記錄層 Λ.Ί 1238514 功能者係錄鐵層70,鎳鐵層71則係對鎖鐵層7〇施加應力用 2應^為應力施加層者。因此，記錄層37之磁致伸縮常數 :正時’亦可在記錄層37上重新形成熱膨脹率低於記錄層 3,7之層。當然，記錄層”之磁致伸縮常數為負時，須重新 形成於記錄層37上之層細熱膨脹率大於記錄層37之材料 成此Ν' α己錄層37上之應力施加層只要係非磁性體等即 可’其材料並無限定。 再者’與随道障壁膜36接觸之層（上述實施例中係鎖鐵層 7〇)之熱膨脹率須與隧道障壁膜36之熱膨脹率相同。藉此， 可減少施加於隧道障壁膜36之應力’而可提高mram對長 期使用之可靠性。 其次，說明本發明第八種實施態樣之半導體記憶裝置。 本實施態樣係與上述第七種實施態樣同樣地藉由在記錄層 上實施加工，利用磁致伸縮之影響來減少寫入臨限值者。 圖44係本實施態樣2MRAM，特別是磁阻元件及其周圍構 造之剖面圖。另外，圖44僅顯示引出配線22更上層之區域。 如圖所示，在引出配線22上形成有磁阻元件2〇。磁阻元 件20包含：固著層35、隧道障壁膜36及記錄層73。如第七 種貫施怨樣中之說明，固著層35如由録鐵/銥猛/Py疊層膜而 形成。隧道障壁膜36如由氧化鋁膜形成。此外，記錄層73 如由鎳鐵合金形成。而後，在記錄層73上形成有覆蓋層71， 在復盖層71上形成有金屬配線層3 9。另外，記錄層7 3呈有 正磁致伸縮常數，形成記錄層73之鎳鐵合金之鎳含量在自 隧道障壁膜36朝向覆蓋層71之方向上連續性變化而降低。 1238514 圖45 A係沿著圖44之X8 — X8'線方向顯示記錄層73之熱 膨脹率圖。 如圖所示，記錄層73之熱膨脹率係自與隧道障壁膜％之 界面朝向與覆蓋層71之界面連續性變化，並依一次函數或〇 火函數而降低。此因鎳鐵合金之鎳含量減少。 採用本實施形態之構造可獲得與上述第七種實施態樣相 同之效果（11)。即使並非如上述第七種實施態樣地重疊熱膨 脹率不同之兩層，而在記錄層73之内部改變熱膨脹率，仍 可獲得與第七種實施態樣相同之作用效果。 圖45Β係顯示本實施態樣變形例之MRAM之磁阻元件之 熱膨脹率圖，且係沿著圖44之Χ8 — Χ8,線方向顯示各層之熱 膨脹率圖。 如圖所示，圮錄層7 3之磁致伸縮常數為負時，即使使錄 含量自隧道障壁膜36之界面向覆蓋層71之界面逐漸增加， 仍可獲得與上述實施態樣相同之效果。 另外，如前述，與隧道障壁膜36之界面上之記錄層73之 熱膨脹率須與隧道障壁膜36相同。 其次，說明本發明第九種實施態樣之半導體記憶裝置。 本貫施悲樣係在上述第一至第六種實施態樣中，於記錄層 上形成壓電效應膜者。圖46係本實施態樣之MRAM，特別 疋磁阻元件及其周圍構造之剖面圖。另外，圖Μ中僅顯示 引出配線22更上層之區域。 如圖所示’在引出配線22上形成有磁阻元件2〇。磁阻元 件20包含··固著層35、隧道障壁膜36及記錄層37。如第七 95053.doc -44- 1238514 種實施態樣中之說明，固著層3 5如由始鐵/錶猛/py疊層膜而 形成。隧道障壁膜36如由氧化鋁膜而形成。此外，記錄層 > 3 7如由鎳鐵合金而形成。而後，在記錄層37上形成有壓電 . 效應元件74 ’在壓電效應膜74上形成有覆蓋層71。壓電效 應膜如可使用Pb(Zr，Ti)〇3及PZT等，只要係產生壓電效應 之材料，並無特別限定。 採用本貫施怨樣之構造時，除上述第一至第六種實施態 樣中說明之（1)至（10)項之效果外，還可獲得下述（12)項之效 果。 .響 (12)可更有效減少磁阻元件之寫入臨限值。 本效果係可藉由與上述（Π )項大致相同之作用而獲得 者。採用本貫施態樣之構造時，係在記錄層37上形成壓電 效應膜74。壓電效應膜藉由供給電場而產生畸變。因此， 於寫入時，壓電效應膜74係藉由在磁阻元件2〇内流入電流 Iselect而產生畸變。受到該畸變之影響，記錄層37與上述 第七及第八種實施態樣同樣地，藉由磁致伸縮之反效應， 籲 自旋方向自容易軸方向脫離而旋轉。導致寫入臨限值磁場 P牛低。亦即’寫人臨限值磁場合併焦耳發熱效應而降低。 …果可藉由更小之寫入電流Iwrite來進行寫入動作。 另外，停止對選擇記憶胞供給電流丨^卜以時，選擇記憶 · 胞之溫度降低’記錄層上產生之畸變亦緩和。因此，寫入 U P艮值磁場再度增加(復原），而可防止錯誤寫入。 此外，亦可組合本實施態樣與上述第七及第八種實施態 V亦即亦可將記錄層之熱膨脹率分布成如上述第七及 95053.doc -45- 1238514 第八種實施態樣中之說明，進一步在記錄層上形成壓電效 應膜。 ， 其次，使用圖47說明本發明第十種實施態樣之半導體記 憶裝置。本實施態樣係在上述第一及第二種實施態樣中說 明之MRAM構造中，考慮位元線驅動器與位元線之連接關 係者。圖47係本實施態樣之MRAM之區塊圖。 如圖所示，本實施態樣之MRAM之構造，係在圖1中，將 行解碼器12分割成兩個行解碼器160，170，將感測放大器 13分割成兩個感測放大器180，190，將位元線驅動器14分 割成兩個位元線驅動器200，210者。行解碼器160、感測放 大器1 80及位元線驅動器200係配置成夾著記憶胞陣列11而 與行解碼器170、感測放大器190及位元線驅動器21 0相對。 位元線驅動器200依據行解碼器160所獲得之行位址解碼 信號，供給電流至偶數行之位元線BL0，BL2，BL4，".BL (n-1)。感測放大器180放大被偶數行之位元線BL0，BL2， BL4，·_·Βί(η-1)讀取之資料。 位元線驅動器210依據行解碼器170所獲得之行位址解碼 信號，供給電流至奇數行之位元線BL1，BL3，BL5，…BLn。 感測放大器190放大被奇數行之位元線BL1，BL3，BL5，… BLn讀取之資料。 採用上述構造之MRAM時，可進一步一併獲得下述（13) 項之效果。 (13)可縮小MRAM之胞面積。亦即，採用本實施態樣之構 造時，偶數行及奇數行之各位元線係將位元線驅動器及感 95053.doc -46- 1238514 測放大器分開配置於記憶胞陣列之上下。因位元線驅動器 及感測放大器之寬度大而無法縮小記憶胞陣列時，藉由如 本構造地分散配置位元線驅動器及感測放大器，即可縮小 記憶胞陣列。因而可減少MRAM之佔用面積，而可實現高 密度之MRAM。 圖48係本實施態樣第一種變形例之MRAM之區塊圖。本 變形例係將上述第十種實施態樣應用於第三種實施態樣中 說明之MRAM者。如圖所示，即使具有交叉點型之記憶胞 時，本實施態樣仍可適用。 圖49係本實施態樣第二種變形例之MRAM之區塊圖。本 變形例係將上述第十種實施態樣應用於第四種實施態樣中 說明之MRAM者。如圖所示，本變形例之MRAM之構造係 在圖24中，將列解碼器140分割成兩個列解碼器250，270， 將字元線驅動器150分割成兩個字元線驅動器260，280者。 列解碼器250及字元線驅動器260係配置成夾著記憶胞陣列 11而與列解碼器270及字元線驅動器280相對。 字元線驅動器260依據列解碼器250所獲得之列位址解碼 信號，供給電流至偶數列之字元線WL0，WL2，WL4，… WL(m-l)。字元線驅動器280依據列解碼器270所獲得之列 位址解碼信號，供給電流至奇數列之字元線WL1，WL3， WL5，…WLm 〇 藉由本變形例可獲得上述（13)項之效果。亦即，採用本 變形例之構造時，偶數列及奇數列之各字元線係將字元線 驅動器分開配置於記憶胞陣列之上下。因字元線驅動器寬 95053.doc -47- 1238514 度大而無法縮小記憶胞陣列時，藉由如本構造地分散配置 字兀線驅動器，即可縮小記憶胞陣列。因而可減少MRam 之佔用面積，而可實現高密度之MRAM。 另外，本實施態樣及其變形例係以上述第一至第四種實 施怨樣為例作說明，不過記憶胞及其周圍之構造當然亦可 適用於上述弟五至弟九種實施態樣中說明之構造。 其次，使用圖50說明本發明第十一種實施態樣之半導體 記憶裝置。本實施態樣係在上述第一至第三種實施態樣中 說明之MRAM中，在數個記憶胞陣列間共用行解碼器、感 測放大器及位元線驅動器等者。圖5〇係本實施態樣之 MRAM之區塊圖。 如圖所不，具備在沿著位元線方向上鄰接之兩個記憶胞 陣列11，11。而後，在鄰接之兩個記憶胞陣列丨丨，丨i間之 區域配置：行解碼器220、感測放大器230及位元線驅動器 240。位元線驅動器240依據行解碼器220所獲得行位址解碼 #唬’供給電流至其中一個（或兩者）之記憶胞陣列丨丨之位元 線。感測放大器230依據行解碼器220所獲得之行位址解碼 #號，放大被兩個記憶胞陣列1丨之其中一個之位元線讀取 之資料。 採用上述構造之MRAM時，可進一步一併獲得下述（j 4) 項之效果。 (14)可提高讀取精確度。亦即，採用本實施態樣之構造 時，係在鄰接之記憶胞陣列間配置：行解碼器、感測放大 器及位元線驅動器，並在兩個記憶胞陣列間共用此等。這 95053.doc -48- 1238514 一點與上述第一至第三種實施態樣中說明之圖1及圖丨7所 示構造比較時，與上述第一至第四種實施態樣中，僅將記 fe、胞陣列11之規模在位元線方向上為兩倍時比較，本實施 態樣之構造自位元線驅動器及感測放大器至記憶胞之距離 變短。因此，位元線配線電阻對電位降低之影響變小，而 可k回資料之t買取精確度。此外，由於係由兩個記憶胞陣 列共用感測放大器及位元線驅動器，因此可減少感測放大 时及位元線驅動益之佔用面積。因而可實現可靠性高且廉 價之MRAM。 圖5 1係本實施態樣變形例之MRAM之區塊圖。本變形例 係將上述弟十種貫施態樣應用於第四種實施態樣中說明 之圖24之構造者。如圖所示，在沿著位元線方向上鄰接之 兩個記憶胞陣列11，i丨間之區域配置有：行解碼器29〇、感 测放大器300、選擇用位元線驅動器3 1〇及寫入用位元線驅 動器32〇°並在兩個記憶胞陣列11，11間共用此等。亦即， 砥擇用位兀線驅動器31〇依據行解碼器29〇所獲得之行位址 解碼信號，供給電流至其中一個（或兩者）記憶胞陣列u之選 擇用位το線SBL。寫人用位元線驅動器似依據行位址解瑪 k娩供給電流至其中一個（或兩者）記憶胞陣列〖丨之寫入用 位元線WBL感測放大裔3⑽依據行位址解碼信號放大被兩 個圯憶胞陣列11之其中一個之位元線SBL讀取之資料。 藉由上述構造亦可獲得上述（13)項之效果。另外，本實 轭悲樣及其變形例係以上述第一至第四種實施態樣為例作 說明，不過記憶胞及其周圍之構造當然亦可適用於上述第 95053.doc -49- 1238514 五至第九種貫施態樣中說明之構造。此外，亦可組合上述 第十種實施態樣與第十一種實施態樣。 如上所述，採用本發明第一至第十一種實施態樣之 MRAM，於寫入時，係在具有以兩個強磁性體膜夾著隧道 障壁膜構造之磁阻元件中，供給自一方之強磁性體膜貫穿 隧道障壁膜而流入另一方強磁性體膜之電流Iselect。結果 選擇記憶胞内所含之磁阻元件高溫化，寫入臨限值降低。 因此，可藉由1條配線形成之磁場寫入資料。此外，此時由 於磁阻元件之寫入臨限值係藉由高溫化而降低，因此所需 之寫入私流與先前比較大幅減少。因而可縮小電流驅動電 路。再者，於寫入時，僅選擇記憶胞之磁阻元件被高溫化， 非逛擇圮憶胞之磁阻元件未予以高溫化。亦即，僅選擇記 憶胞降低寫入臨限值。因此，可有效防止錯誤寫入之發生， 而可提高MRAM寫入動作之可靠性。 此外，採用上述第一至第十一種實施態樣之MRAM時， 14卷明肖景項中說明之使用鐵錳作為記錄層之元件比 幸:可獲得下述之效果。發明背景中說明之GMR元件中， 藉由使反強磁性膜之鐵錳加熱至奈耳⑺“^溫度以上，而產 生反強磁性一強磁性轉移。再者，藉由感測線與字元線兩 軸產生之磁場，來反轉賴之自旋方向。文獻巾，流入感 :線之電流約為5mA，流入字元線之電流約為2〇〇^，電 值非¥大。再者，進行微細化時，控制mtj元件之記錄 形狀困難。因此，在製程之管理上，實際上僅管理短 軸方向之長度，而須在長軸方向之長度上允許某種程度之 95053.doc -50- 1238514 :。此時雖可有效控制容易轴方向之反轉磁場，但是控 難軸方向之特性異常困難。亦即，藉由字 圍線之=產k磁場進行寫人動作時，不易韻其動作範 疋&用本發明之第—至第十-種實施態樣時，記 =内使用贿元件，藉由與隨道障壁膜垂直地流入隨道 :'，，MTJ元件予以加熱。該電流不致對記錄層產生有 效之磁％。亦即，藉由丨條配線產生之磁場來進行寫入，實 現：全單轴磁場之寫入動作。而後，㈣元件之加熱可藉 由=於流入使用上述GMR元件時之感測線之電流量之隨 道電流有效地進行。因此，即使進行微細化時，仍可充分 確保寫入時之動作範圍，而可提高MRAM之動作可靠性。 卜為求防止因電流Iselect產生之磁場導致非選擇記 憶胞成為半選擇狀態，電流Iselect之大小須為寫入電流 Iwrite 之 1/3以下。 此外使用MTJ元件作為磁阻元件時，其電阻值約為 10 k Ω與使用GMR(巨型磁阻）元件等時比較，可獲得高電 阻。發熱量以（電阻值）x(電流值）2來表示。因此，藉由使用 MTJτο件作為磁阻元件，可使磁阻元件有效發熱，而可大 幅減少電流Iselect。 此外，在電路結構上，使電流lselect之方向與讀取電流 Iread之方向形成與上述實施態樣反方向時，可縮小電路面 積。此時如圖52所示，可藉由將記憶胞中所含之選擇電晶 體形成p通道M0S電晶體來實現。藉由形成此種構造，即使 將電流Iselect及讀取電流lread形成與上述實施態樣反方向 -S1 - 1238514 日守’仍可抑制基板偏壓效果，而可獲得讀取動作及寫入動 作穩定之MRAM。 另外’由於材料及結構之關係，欲使電流Iselect與寫入 私* Iwrite相同時，可使供給Iseiect之配線與記錄層之距離 大於供給形成磁場用之lwritei配線與記錄層之距離。由於 自配線產生之磁場強度與距離大致成反比，因此須使前者 為後者之3倍以上。 再者’上述第一至第四種實施態樣係說明於供給電流 Iselect後再供給寫入電流Iwrite。但是，亦可在先供給寫入 電流1Write狀態下，供給電流Iselect。此時，在施加常溫時 之寫入臨限值以下之磁場狀態下，藉由將選擇記憶胞提高 成间/m，並降低寫入臨限值來進行寫入。另外，此時降低 磁阻元件之溫度須在停止施加磁場之前。 此外，關於電流Iselect之方向，於貫穿隧道障壁膜之電 子自固著層向記錄層流動時，寫入臨限值有效地反轉。換 言之，經由隧道障壁膜而設置之兩個強磁性體膜中，須將 記錄層形成高電位來供給電流以^。亦即，藉由隧穿到 達隧迢障壁膜之電子撞擊記錄層而喪失能量。如此將記錄 層予以加熱。此外，如第六種實施態樣以外之實施態樣， 引出配線僅與記錄層或固著層之其中—方連接而形成時， 須使與引出配線連接之側形成高電位。 此外Ji述第一至第十一種實施態樣及其變形例係以使 用MTJ it件作為磁阻元件為例作說明，不過亦可使用如 GMR元件及CMR(超大磁阻）元件。 95053.doc -52- 1238514 一本卷月第至第十一種實施態樣之磁性隨機存取記憶體 (半導體記憶裝置）中，可形成各種適用例。數個此等適用例 顯示於圖53至圖59。 (適用例1) 種範例係圖53顯示數位加入者線⑴SL)用調制解調器 之DSL資料路徑部分。該調制解調器包含··可程式數位信 號處理器（DSP)400、類比一數位轉換器41〇、數位一類比轉 換态420、濾波器43 0，440、傳送驅動器45〇及接收機放大 叩460圖53中省略帶通濾波器。而代之以顯示可保持電路 碼程式之各種型式之本發明第-至第十-種實施態樣之磁 性隨機存取記憶體470與EEPR〇M4 8 〇，作為選擇之記憶體。
另外，本適用例係使用磁性隨機存取記憶體及EEpR〇M 兩種記憶體作為可保持電路碼程式用之記憶體。但是，亦 可將EEPRQM改成磁性隨機存取記憶體，&外，亦可不使 用兩種記憶體，而僅使用磁性隨機存取記憶體。 (適用例2) 其他例為圖54顯示行動電話終端之實現通信功能之部 分。如圖54所示，實現通信功能之部分具備··信號收發天 、泉501天線共用态502、接收部503、基帶處理部5〇4、用 作耸音編碼-解碼器（Codec)之Dsp(數位信號處理器）5〇5、喇 叭（受話器）506、麥克風（送話器）5〇7、傳送部5〇8及頻率合 成器509。 此外，如圖54所示，在行動電話終端6〇〇内設有控制該行 動電活終端各部分之控制部5〇〇。控制部5〇〇係、 95053.doc -53- 1238514 ROM522、本發明第一至第十一種實施態樣之磁性隨機存取 記憶體（MRAM)523及快閃記憶體524通過CPU匯流排525連 接而形成之微電腦。 此處之ROM522係預先記憶有在CPU521中執行之程式及 需要顯示用之字型等之資料。此外，MRAM523係主要用作 作業區域者，CPU521係用於在程式執行中，依需要記憶計 算中途之資料等，以及暫時記憶在控制部500與各部之間交 換之資料等時。此外，快閃記憶體524係在即使斷開行動電 話終端600之電源，仍記憶有如之前之設定條件等，而在下 一次電源接通時形成相同設定之使用方法時，記憶有此等 之設定參數者。亦即，快閃記憶體524係即使斷開行動電話 終端之電源，其中記憶之資料未被刪除之非揮發性記憶體。 另外，本適用例係使用ROM522、MRAM523及快閃記憶 體524，不過亦可將快閃記憶體524改成本發明第一至第十 一種實施態樣之磁性隨機存取記憶體，再者，ROM522亦可 改成本發明第一至第十一種實施態樣之磁性隨機存取記憶 (適用例3) 圖55至59顯示將本發明第一至第十一種實施態樣之磁性 隨機存取記憶體應用於收納精明媒體（S mArt Media)等媒 體内容之卡（MRAM卡）之例。 圖55中，MRAM卡700具備：MRAM晶片701、開口部702、 快門703及外部端子704。MRAM晶片701收納於卡本體700 内部，並藉由開口部702而露出於外部。MRAM卡攜帶時， 1238514 MRAM晶片701以快門703覆蓋。快門703包含具遮蔽外部磁 場效果之材料，如包含陶瓷。於轉印資料時，開放快門703， 使MRAM晶片701露出。外部端子704係將記憶於MRAM卡 内之内容資料取出至外部用者。 r 圖56及圖57顯示轉印資料至MRAM卡用之轉印裝置，且 係該轉印裝置為卡插入型之轉印裝置之上面圖及剖面圖。 自轉印裝置800之插入部810插入終端用戶使用之第二 MRAM卡750，直至以停止器820固定。停止器820亦用作對 準第一MRAM850與第二MRAM卡之構件。將第二MRAM卡 750配置於特定位置之同時，將記憶於第一 MRAM之資料轉 印於第二MRAM卡。 圖58顯示嵌入型之轉印裝置。其如圖上箭頭所示，係以 停止器820為目標，在第一MRAM上搭載成嵌入第二MRAM 卡之型式。由於轉印方法與卡插入型相同，因此省略說明。 圖59顯示滑動型之轉印裝置。其與CD-ROM驅動器及 DVD驅動器相同，在轉印裝置800内設有滑動盤860，該滑 動盤8 6 0如圖上箭頭所示地動作。滑動盤8 6 0移動成圖中點 線之狀態時，將第二MRAM卡750搭載於滑動盤860上，並 將第二MRAM卡運送至轉印裝置800内部。搬運至第二 MRAM卡末端部抵接於停止器820及轉印方法與卡插入型 相同，因此省略說明。 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中之廣義特徵，不得受限於本申請書中所揭示及記述之詳 細内容及具體圖式，因此，在不違背追加申請及其同質文 1238514 件中所定義的一般發明概念之精神與領域下，得於未來提 出不同的修訂内容。 【圖式簡單說明】 圖1係本發明第一種實施態樣之MRAM之區塊圖； 圖2係本發明第一種實施態樣之MRAM之平面圖； 圖3係沿著圖2之3 -3線之剖面圖； 圖4係本發明第一種實施態樣之MRAM之寫入方法之流 程圖； 圖5係本發明第一種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖6係本發明第一種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖7係本發明第一種實施態樣之MRAM於讀取時之記憶 胞陣列之電路圖； 圖8係顯示本發明第一種實施態樣之MRAM具備之磁阻 元件之星狀曲線圖； 圖9係顯示本發明第一種實施態樣之MRAM具備之磁阻 元件之星狀曲線圖； 圖1 〇係本發明第二種實施態樣之MRAM之剖面圖，且係 沿著圖2之3-3線之剖面圖； 圖11係本發明第二種實施態樣之MRAM之寫入方法之流 程圖； 圖12係本發明第二種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 95053.doc -56- 1238514 圖13係本發明第二種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖14係本發明第二種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖1 5係本發明第二種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖16係本發明第二種實施態樣之MRAM於讀取時之記憶 胞陣列之電路圖； 圖17係本發明第三種實施態樣之MRAM之區塊圖； 圖18係本發明第三種實施態樣之MRAM之平面圖； 圖19係沿著圖18之19-19線之剖面圖； 圖2 0係本發明第三種實施態樣之MRAM之寫入方法之流 程圖； 圖2 1係本發明第三種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖22係本發明第三種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖23係本發明第三種實施態樣之MRAM於讀取時之記憶 胞陣列之電路圖； 圖24係本發明第四種實施態樣之MRAM之區塊圖； 圖25係本發明第四種實施態樣之MRAM之平面圖； 圖26係沿著圖25之26-26線之剖面圖； 圖27係本發明第四種實施態樣之MRAM之寫入方法之流 1238514 圖28係本發明第四種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖29係本發明第四種實施態樣之MRAM於寫入時之記憶 胞陣列之電路圖； 圖3 0係本發明第四種實施態樣之MRAM於讀取時之記憶 胞陣列之電路圖； 圖3 1係本發明第五種實施態樣之MRAM之剖面圖，且係 沿著圖2之3-3線之剖面圖； 圖32係本發明第五種實施態樣之MRAM之剖面圖，且係 沿著圖18之19-19線之剖面圖； 圖33係本發明第五種實施態樣之MRAM之剖面圖，且係 沿著圖25之26-26線之剖面圖； 圖34係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖2之34-34線之剖面圖； 圖35係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖18之35-35線之剖面圖； 圖36係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖2 5之3 6 - 3 6線之剖面圖； 圖37係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖2之34-34線之剖面圖； 圖3 8係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖18之35-35線之剖面圖； 圖39係本發明第六種實施態樣之MRAM之剖面圖，且係 沿著圖25之36-36線之剖面圖； 95053.doc -58- 1238514 圖40係本發明第七種實施態樣之MRAM具備之記憶胞之 一部分剖面圖； 圖41係顯示本發明第七種實施態樣之MRAM具備之磁阻 元件之隧道障壁膜及記錄層之熱膨脹率圖； 圖42係本發明第七種實施態樣之MRAM具備之記憶胞之 一部分剖面圖； 圖43係顯示本發明第七種實施態樣之變形例之MRAM具 備之磁阻元件之隧道障壁膜及記錄層之熱膨脹率圖； 圖44係本發明第八種實施態樣之MRAM具備之記憶胞之 一部分剖面圖； 圖45A係顯示本發明第八種實施態樣之MRAM具備之磁 阻元件之記錄層之熱膨脹率圖，且係顯示磁致伸縮常數為 正情況之圖； 圖45B係顯示本發明第八種實施態樣之MRAM具備之磁 阻元件之記錄層之熱膨脹率圖，且係顯示磁致伸縮常數為 負情況之圖； 圖46係本發明第九種實施態樣之MRAM具備之記憶胞之 一部分剖面圖； 圖47係本發明第十種實施態樣之MRAM之區塊圖； 圖48係本發明第十種實施態樣第一種變形例之MRAM之 區塊圖， 圖49係本發明第十種實施態樣第二種變形例之MRAM之 區塊圖， 圖50係本發明第十一種實施態樣之MRAM之區塊圖； _^Q _ 1238514 圖5 1係本發明第十一種實施態樣之變形例之MRAM之區 塊圖； 圖52係本發明第一至第十一種實施態樣之變形例之 MRAM之記憶胞之電路圖； 圖53係具備本發明第一至第十一種實施態樣之MRAM之 調制解調器之區塊圖； 圖54係具備本發明第一至第十一種實施態樣之MRAM之 行動電話終端之區塊圖； 圖55係具備本發明第一至第十一種實施態樣之MRAM之 卡之區塊圖； 圖56係具備本發明第一至第十一種實施態樣之MRAM之 卡之轉印資料之轉印裝置之上面圖； 圖57係具備本發明第一至第十一種實施態樣之MRAM之 卡之轉印資料之轉印裝置之剖面圖； 圖58係具備本發明第一至第十一種實施態樣之MRAM之 卡之轉印資料之轉印裝置之剖面圖；及 圖59係具備本發明第一至第十一種實施態樣之MRAM之 卡之轉印資料之轉印裝置之剖面圖。 【主要元件符號說明】 AA 元件區域 BLO 位元線 BL1 位元線 BL2 位元線 BL3 位元線 95053.doc -60- 1238514 BLn 位元線 MC 記憶胞 MC10 記憶胞 MC11 記憶胞 MC12 記憶胞 MC13 記憶胞 MCln 記憶胞 MCmO 記憶胞 MCml 記憶胞 MCmn 記憶胞 SBL 位元線 SBLO 位元線 SBL1 位元線 SBL2 位元線 SBLn 位元線 SWLO 字元線 SWL1 字元線 SWL2 字元線 SWLm 字元線 WBLO 寫入位線 WBL1 寫入位元線 WBL2 寫入位元線 WBLn 寫入位70線 WLO 字元線 95053.doc -61 - 1238514 WL1 字元線 WL2 字7G線 WLm 字元線 WWLO 寫子7G線 WWL1 寫入子兀線 WWL2 寫入字元線 WWLm 寫入字元線 11 憶胞陣列 12 行解碼器 13 感測放大Is 14 位元線驅動器 15 列解碼器 16 列解碼器 17 字元線驅動器 18 字元線驅動器 19 字元線驅動器 20 磁阻元件 21 切換電晶體 22 金屬配線層 23 接觸插塞 24 源極線 25 半導體基板 26 雜質擴散層 27 閘極電極 95053.doc -62- 石夕化物膜 層間絕緣膜 接觸插塞 金屬配線層 金屬配線層 層間絕緣膜 接觸插塞 強磁性層 絕緣膜 強磁性層 層間絕緣膜 金屬配線層 接觸插塞 金屬配線層 接觸插塞 金屬配線 層間絕緣膜 層間絕緣膜 金屬配線層 金屬配線層 層間絕緣膜 金屬配線層 接觸插塞 層間絕緣膜 -63- 空洞 錄鐵層 錄鐵層 覆蓋層（Cap層） 壓電效應膜 行解碼器 選擇用位元線驅動器 寫入位70線驅動裔 寫入位元線驅動器 列解碼器 字元線驅動器 行解碼器 行解碼器 感測放大器 感測放大器 位元線驅動器 位元線驅動器 行解碼器 感測放大器 位元線驅動器 列解碼器 字元線驅動器 列解碼器 字元線驅動器 -64- 行解碼器 感測放大器 選擇用位元線驅動 寫入用位兀線驅動裔 數位信號處理器（DSP) 類比一數位轉換器 數位一類比轉換器 傳送驅動器 接收機放大器 磁性隨機存取記憶體 EEPROM 控制部 信號收發天線 天線共用器 接收部 基帶處理部 DSP(數位信號處理器） 喇A (受話器） 麥克風（送話器）
傳送部 頻率合成器 聲頻資料再生部 LCD控制器 LCD -65- 1238514 531 I/F 532 外部記憶體 533 I/F 534 鍵操做部 535 I/F 540 外部記憶 701 MRAM晶片 702 開口部 703 快門 704 外部端子 750 第二MRAM卡 800 自轉印裝置 810 插入部 820 停止器 850 第一 MRAM 860 滑動盤 95053.doc - 66 -
Claims (1)
1238514 十、申請專利範圍： 1 · 一種半導體記憶裝置，其特徵在於包含： 數個記憶胞，該記憶胞包含磁阻元件，其具備：第一 強磁性膜、形成於前述第一強磁性膜上之絕緣膜及形成 於前述絕緣膜上之第二強磁性膜； 第—配線，其係一面與前述記憶胞所含之前述磁阻元 件接近一面隔離設置； 2一電流驅動電路，其係於寫入動作時，供給第一電流 至刚述第-配線’在前述磁阻元件之周圍形成磁場；及 第m動電路’其係於寫人動作時及讀取動作 時，經由前述絕緣膜’供給第二電流至前述第一、第二 強磁性膜間。 2. 3. 4. 5. 如請求項1之半導體記憶裝置，盆 共〒弟一電流之大小為t 述第一電流之1/3以下。 如請求項1之半導體記憶裝置，复 二、》 具中於寫入動作結束時， 丽述第一電流驅動電路於前述第- ^ 一*電驅動電路停止令 給前述第二電流€，停止供給前述第—電流。 如請求項1之半導體記憶裝置，1 /i£ ^ ^ /、中弟二電流驅動電路灰 t、給w述弟二電流時，將起作 _ F钓δ己錄層之刖述第 一、弟二強磁性膜之任何一 ^ ^ 石對起作用作為固著層之相 何另一方形成高電位。 如請求項1之半導體記憶裝置，1 诡赞a麻斗 /、十§己憶胞進一步具備切 換電日日肢，该切換電晶體具借 笙一 α 2 •閣極、連接於前述第一、 弟一強磁性膜之任何一方之 包， 爪路I之一端及連接於第 95053.doc 1238514 -:位節點之電流路徑之另一端； 第二電流驅動電路包含第—電流源 刖述寫入動作時，藉 k源，於 —強磁性膜之任何另— 弟一、弟 、、區糾从 乃仏給則迷第二電流，兪、+、币r 源供給電壓至前述切換別述電壓 流入前述第―、第-I:間極，使前迷第二電流 矛一強磁性膜間。 6·如凊未項5之半導體記憶裝置，其中進一步包含. =憶胞陣列’其係矩陣狀地配置前述記憶胞； 罵入字元線’其係共用連 之前述磁阻元件而設前述第一配線； …憶胞 二擇用字元線’其係共用連接同一列之 則述切換電晶體之前述間極； 匕'九之 —位二其係共用連接同—行之前述記憶胞之 第一強磁性膜之任何另一方； 線列Γ.1器’其係選擇前述寫入字元線及選擇用字元 ::解碼器’其係選擇前述位元線； :-電流驅動電路供給前述第一電流至由前述歹 為廷出之前述寫入字元線； 、、、 t —電流源供給前述第二電流至由前述行解碼器 延出之前述位元線； 刖述第二電壓源供給前述電壓至由前述列解碼器選出 之W述選擇用字元線。 7·如請求項6之半導體記憶裝置，其中進一步包含： 95053.doc 1238514 第一引出配線及第一 第二強磁性膜之任何一 路徑之一端；及 接觸插塞，其係連接前述第一、 方與前述切換電晶體之前述電流 第二引出配線及第二接觸插塞，其係連接前述第一、 第二強磁性膜之任何另一方與前述位元線； 第一及第二接觸插塞係形成於前述磁阻元件之正下方 及正上方以外之區域。 &如請求項6之半導體記憶裝置，其中記憶胞具備··前述切 換私晶體，其係具備：在半導體基板表面内彼此隔離而 形成之源極、.汲極區域；及在前述源極、汲極區域間之 刚述半導體基板上，經由閘極絕緣膜所形成之閘極；並 被形成於前述半導體基板上之第一層間絕緣膜覆蓋； 引出配線層，其係形成於前述第一層間絕緣膜上； 第一接觸插塞，其係形成於前述第一層間絕緣膜中， 並連接‘述切換電晶體之汲極區域與前述引出配線層； 岫述磁阻元件，其係形成於前述引出配線層上；及 刚述第一配線，其係在前述第一層間絕緣膜中，形成 於鈾述磁阻元件正下方之區域； 月述第一配線係在前述第一層間絕緣膜中，由位於最 下層之金屬配線層所形成。 9·如請求項8之半導體記憶裝置，其中進一步包含第二接觸 插基，其係形成於前述第一層間絕緣膜中，並共用連接 同一列之前述記憶胞中所含之前述切換電晶體之源極區 域0 95053.doc 1238514 10·如請求項6之半導體記憶裝置，其中第一電流源包含第 '一、弟二電流源’其係配置成經由前述記憶胞陣列，在 沿著前述位元線方向上相對； 前述第二電流源供給前述第二電流至偶數行之前述位 元線； 前述第三電流源供給前述第二電流至奇數行之前述位 元線。 11 ·如請求項1之半導體記憶裝置，其中進一步包含·· 記憶胞陣列，其係矩陣狀地配置前述記憶胞； 寫入子元線，其係共用連接接近同一列之前述記憶胞 之前述磁阻元件而設之前述第一配線； 遥擇用子元線，其係共用連接同一列之前述記憶胞之 丽述第一、第二強磁性膜之任何一方； 位元線，其係共用連接同一行之前述記憶胞之前述第 、第二強磁性膜之任何另一方； 列解碼器，其係選擇前述寫入字元線及選擇用字元 丁鮮馬為，其係選擇前述位元線； ”第-電流驅動電路供給前述第一電流至由前述列阐 為遙出之前述寫入字元線； 第二電流驅動電路包含n流源及電流宿 行解碼哭、阳山、別这電机伤之任何一方連接於由前 列解述位元線，任何另-方連接於由前 石·，·、益選出之前述選擇用字元線。 95053.doc 1238514 12·如請求項U之半導體記憶裝置，其中進一步包含· 第一引出配線及第一接觸插塞，其係連接前述第一 第二強磁性膜之任何一方與前述選擇用字元線；及 —第二引出配線及第二接觸插塞，其係連接前述第—、 第二強磁性膜之任何另一方與前述位元線； 第一、第二接觸插塞係形成於前述磁阻元件之正 及正上方以外之區域。 下方 13·如請求項u之半導體記憶裝置’其中第一電流源包含第 二二第三電流源’其係配置成經由前述記憶胞陣歹 沿著前述位元線方向上相對； 前述第二電流源連接於偶數行之前述位元線與偶數列 之别述選擇用字元線之任何一方； 2述第三電流源於前述第二電流源連接於前述偶數行 之二述位元線時，係連接於奇數行之前述位元線；於^ 迟第一電流源連接於前述偶數列之前述選擇用字元線 呀，係連接於奇數列之前述選擇用字元線。 一 月长項1之半導體記憶裝置，其中進一步包含： 5己憶胞陣列，其係矩陣狀地配置前述記憶胞； 2入字元線，其係共用連接接近同一行之前述記憶胞 之岫述磁阻元件而設之前述第一配線； 擇用字元線，其係共用連接同一行之前述記憶胞之 W述第一、第二強磁性膜之任何一方； 子元線，其係共用連接同一列之前述記憶胞之前述第 、第二強磁性膜之任何另一方； 1238514 列解碼器，其係選择前述字元線；及 元=解碼☆，其係選擇前述寫人位元線及前述選擇用位 时第-電流驅動電路供給前述第一電流至由前述 為、選出之前述寫入位元線； /述第二電流驅動電路包含：第—電流源及電流宿， ^第-電流源與前述電流宿之任何—方連接於由前述 =i ^出之刚述字兀線，任何另—方連接於由前述 仃解碼器選出之前述選擇用位元線。 15. 如請求項14之半導體記憶裝置，其中進一步包含： 广引出配線及第一接觸插塞，其係連接前述第一、 弟：強磁性膜之任何一方與前述選擇用位元線；及 外弟-引出配線及第二接觸插塞，其係連接前述第一、 第二強磁性膜之任何另一方與前述字元線； 第一、第二接觸插塞係形成於前述磁阻元件之正下方 及正上方以外之區域。 16. 如請㈣14之半導體記憶裝置，其中第—電流源包含第 二:：三電流源，其係配置成經由前述記憶胞陣列，在 沿著前述位元線方向上相對； f述第二電流源連接於偶數列之前述字S線與偶數行 之觔述選擇用位元線之任何一方； 2述第三電流源於前述第二電流源連接於前述偶數列 之則述字元料’係連接於奇數狀前述字元線；於于 述第二電流源連接於前述偶數行之前述選擇用位元： 95053.doc • 6 - 1238514 和，係連接於奇數行之前述選擇 η.如請求们践巾任-奴何❻1 包含恤線，其係形成與前述第一衣置，其…步 任何一方連接； 苐二強磁性膜之 一、第-強磁㈣給前述第二電流時，使前述； …她半導體記憶裝置，其:進另― =，，其係形成覆蓋數個前述二胞;及 成… 域，其係在前述第二層間絕緣膜中，形 ί於坪接之前述記憶胞之磁以件間，4傳導率低於 前述第二層間絕緣膜。 防止熱傳導區域係 19.如請求項18之半導體記憶裝置，其中 設於前述第二層間絕緣膜中之空洞。 2〇.如請求項1之半導體記憶裝置，其中進-步包含應力施加 層，其係形成經由起作用作為記錄層之前述第一、第二 強磁性膜之任何一方而與前述絕緣膜相對； 前述記錄層具有正值之磁致伸縮常數，且熱膨脹係數 小於前述應力施加層。 21·如請求項！之半導體記憶裝置，其中進一步包含應力施加 層’其係形成經由起作用作為記錄層之前述第一、第二 強磁性膜之任何一方而與前述絕緣膜相對； 前述記錄層具有負值之磁致伸縮常數，且熱膨脹係數 大於前述應力施加層。 22 ·如請求項20或21之半導體記憶裝置，其中前述磁致伸縮 95053.doc 1238514 常數之絕對值大於5χ 1 〇 - 6。 23·如請求項20或21之半導體記憶裝置，其中前述應力施加 層係起作用作為前述記錄層之一部分。 24·如請求項1之半導體記憶裝置，其中起作用作為記錄層之 泊述第一、第二強磁性膜之任何一方係熱膨脹係數以自 與岫述絕緣膜之界面沿著膜厚方向變低之方式變化。 25·如請求項24之半導體記憶裝置，其中前述記錄層係含鎳 與鐵之合金，且鎳含量以自與前述絕緣膜之界面沿著膜 厚方向減少之方式變化。 如明求項1之半導體記憶裝置，其中進一步包含壓電效應 膜，其係形成經由起作用作為記錄層之前述第一、第二 強磁性膜之任何一方而與前述絕緣膜相對。 2入-種半導體記„置之資料寫人方法，其係矩陣狀地配 置包含具備第一強磁性膜、形成於前述第一強磁性膜上 之絕緣膜及形成於前述絕緣膜上之第二強磁性膜之磁阻 元件之記憶胞之半導體記憶褒置之資料寫入方法，其特 徵在於包含： 一在$一選擇記憶胞内所含之前述磁阻元件之前述第 -、：二:金磁性膜間，經由前述絕緣膜流入第一電流； 在月】逑第稍憶胞之前述磁阻元件中流入前述第 “之狀怨下’藉由在配置於前述磁阻元件近旁之配 料流入第二電流，而對前述磁阻元件施加磁場； Ίτ止供給前述第一電流；及 停止供 -給前述第一電流後，停止供給前述第二電流。 1238514 28 其中進 且須寫 前述礙 如請求項27之半導體記憶裝置之資料寫入方法， 一步具備：前述第一電流供給至配置於同一列， 入第一資料之數個前述第一選擇記憶胞内所含之 阻元件， 前述第二電流以自 式供給， 前述配線之一端向另 一端流動之方 停止供給前述第二電流後，在配置於與前述第—選擇 記憶胞相同列，且須寫入第二資料之數個第二選擇記憶 胞内所含之前述磁阻元件之前述第一、第二強磁性膜 間，經由前述絕緣膜流入第三電流； 在前述第二選擇記憶胞之前述磁阻元件中流入前述第 三電流之狀態下，藉由在配置於前述磁阻元件近旁之前 述配線上，自該配線之前述另一端向前述一端流入第四 電流，而對前述磁阻元件施加磁場； 停止供給前述第三電流；及 停止供給前述第三電流後，停止供給前述第四電流。 95053.doc 9-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003207570A JP2005064050A (ja) | 2003-08-14 | 2003-08-14 | 半導体記憶装置及びそのデータ書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200509367A TW200509367A (en) | 2005-03-01 |
| TWI238514B true TWI238514B (en) | 2005-08-21 |
Family
ID=33562591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093122758A TWI238514B (en) | 2003-08-14 | 2004-07-29 | Semiconductor memory device with magneto resistive component and data writing method |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US20050036361A1 (zh) |
| EP (1) | EP1507266B1 (zh) |
| JP (1) | JP2005064050A (zh) |
| KR (1) | KR100636768B1 (zh) |
| CN (1) | CN1610001B (zh) |
| DE (1) | DE602004000797T2 (zh) |
| TW (1) | TWI238514B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI581264B (zh) * | 2014-05-07 | 2017-05-01 | 旺宏電子股份有限公司 | 電阻式記憶體及其操作方法 |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950897B1 (ko) * | 2005-09-13 | 2010-04-06 | 캐논 아네르바 가부시키가이샤 | 자기저항 효과 소자의 제조 방법 및 제조 장치 |
| JP4413841B2 (ja) * | 2005-10-03 | 2010-02-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US7733684B2 (en) * | 2005-12-13 | 2010-06-08 | Kabushiki Kaisha Toshiba | Data read/write device |
| JP4991155B2 (ja) * | 2006-01-19 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
| JP2007305882A (ja) | 2006-05-12 | 2007-11-22 | Sony Corp | 記憶素子及びメモリ |
| TWI449040B (zh) | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
| US8058636B2 (en) * | 2007-03-29 | 2011-11-15 | Panasonic Corporation | Variable resistance nonvolatile memory apparatus |
| JP5157268B2 (ja) * | 2007-06-13 | 2013-03-06 | 株式会社日立製作所 | スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ |
| JP5104090B2 (ja) * | 2007-07-19 | 2012-12-19 | ソニー株式会社 | 記憶素子及びメモリ |
| US7872907B2 (en) * | 2007-12-28 | 2011-01-18 | Renesas Electronics Corporation | Semiconductor device |
| JP5150936B2 (ja) * | 2007-12-28 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| ATE538474T1 (de) | 2008-04-07 | 2012-01-15 | Crocus Technology Sa | System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen |
| KR101095079B1 (ko) | 2008-04-23 | 2011-12-20 | 주식회사 하이닉스반도체 | 자기 저항 소자를 이용한 멀티 비트 기록 방법 및 이를이용한 ｍｒａｍ |
| EP2124228B1 (en) | 2008-05-20 | 2014-03-05 | Crocus Technology | Magnetic random access memory with an elliptical junction |
| US8031519B2 (en) | 2008-06-18 | 2011-10-04 | Crocus Technology S.A. | Shared line magnetic random access memory cells |
| KR101493868B1 (ko) | 2008-07-10 | 2015-02-17 | 삼성전자주식회사 | 자기 메모리 소자의 구동 방법 |
| KR100971552B1 (ko) * | 2008-07-17 | 2010-07-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 동작 방법 |
| JP5342189B2 (ja) * | 2008-08-06 | 2013-11-13 | 株式会社日立製作所 | 不揮発性記憶装置及びその製造方法 |
| US8310861B2 (en) | 2008-09-30 | 2012-11-13 | Micron Technology, Inc. | STT-MRAM cell structure incorporating piezoelectric stress material |
| CN101751984B (zh) * | 2008-12-04 | 2012-12-26 | 财团法人工业技术研究院 | 提升写入电流的存储器 |
| WO2010134378A1 (ja) * | 2009-05-19 | 2010-11-25 | 富士電機ホールディングス株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
| US8208290B2 (en) * | 2009-08-26 | 2012-06-26 | Qualcomm Incorporated | System and method to manufacture magnetic random access memory |
| JP5420436B2 (ja) * | 2010-01-15 | 2014-02-19 | 株式会社日立製作所 | 不揮発性記憶装置およびその製造方法 |
| JP5740878B2 (ja) * | 2010-09-14 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
| JP5621541B2 (ja) * | 2010-11-19 | 2014-11-12 | ソニー株式会社 | 記憶装置 |
| JP5768494B2 (ja) * | 2011-05-19 | 2015-08-26 | ソニー株式会社 | 記憶素子、記憶装置 |
| JP2013115413A (ja) | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| JP2013115399A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| JP2013115400A (ja) | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
| JP5444414B2 (ja) | 2012-06-04 | 2014-03-19 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
| JP5641026B2 (ja) * | 2012-08-10 | 2014-12-17 | ソニー株式会社 | メモリ |
| JP2014143315A (ja) | 2013-01-24 | 2014-08-07 | Toshiba Corp | 磁気メモリおよびその製造方法 |
| US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
| US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
| US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
| US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
| US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
| KR20160130468A (ko) | 2014-03-07 | 2016-11-11 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 열 절연성 클래딩을 갖는 멤리스터 디바이스 |
| US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
| US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
| KR20150135804A (ko) * | 2014-05-26 | 2015-12-04 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US10263036B2 (en) * | 2014-09-25 | 2019-04-16 | Intel Corporation | Strain assisted spin torque switching spin transfer torque memory |
| US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
| US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
| US10103317B2 (en) * | 2015-01-05 | 2018-10-16 | Inston, Inc. | Systems and methods for implementing efficient magnetoelectric junctions |
| US10217798B2 (en) | 2015-01-13 | 2019-02-26 | Inston, Inc. | Systems and methods for implementing select devices constructed from 2D materials |
| US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
| US9978931B2 (en) * | 2015-02-13 | 2018-05-22 | Inston Inc. | Systems and methods for implementing robust magnetoelectric junctions |
| TWI599029B (zh) * | 2015-12-23 | 2017-09-11 | 華邦電子股份有限公司 | 記憶體裝置 |
| CN109690675B (zh) | 2016-06-28 | 2022-11-04 | 赢世通股份有限公司 | 一种可应用于磁电隧道结的新型字线脉冲写入方法 |
| WO2019006037A1 (en) | 2017-06-27 | 2019-01-03 | Inston, Inc. | REDUCTION OF WRITE ERROR RATE IN MAGNETOELECTRIC RAM |
| US10861527B2 (en) | 2017-06-27 | 2020-12-08 | Inston, Inc. | Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory |
| TWI657443B (zh) * | 2018-03-19 | 2019-04-21 | 旺宏電子股份有限公司 | 記憶體裝置及其操作方法 |
| JP2020155186A (ja) * | 2019-03-22 | 2020-09-24 | キオクシア株式会社 | メモリデバイス |
| JP2021048190A (ja) * | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 磁気メモリ |
| US11910723B2 (en) * | 2019-10-31 | 2024-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with electrically parallel source lines |
| US12065731B2 (en) * | 2021-01-21 | 2024-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tungsten deposition on a cobalt surface |
| JP2023130952A (ja) * | 2022-03-08 | 2023-09-21 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256224B1 (en) | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
| GB2343308B (en) * | 1998-10-30 | 2000-10-11 | Nikolai Franz Gregor Schwabe | Magnetic storage device |
| JP2001156357A (ja) | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| US6603678B2 (en) * | 2001-01-11 | 2003-08-05 | Hewlett-Packard Development Company, L.P. | Thermally-assisted switching of magnetic memory elements |
| US6515341B2 (en) * | 2001-02-26 | 2003-02-04 | Motorola, Inc. | Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier |
| JP4798895B2 (ja) | 2001-08-21 | 2011-10-19 | キヤノン株式会社 | 強磁性体メモリとその熱補助駆動方法 |
| US6829157B2 (en) * | 2001-12-05 | 2004-12-07 | Korea Institute Of Science And Technology | Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory |
| US6980468B1 (en) * | 2002-10-28 | 2005-12-27 | Silicon Magnetic Systems | High density MRAM using thermal writing |
-
2003
- 2003-08-14 JP JP2003207570A patent/JP2005064050A/ja active Pending
-
2004
- 2004-03-22 US US10/805,375 patent/US20050036361A1/en not_active Abandoned
- 2004-03-23 EP EP04006917A patent/EP1507266B1/en not_active Expired - Lifetime
- 2004-03-23 DE DE602004000797T patent/DE602004000797T2/de not_active Expired - Lifetime
- 2004-07-29 TW TW093122758A patent/TWI238514B/zh not_active IP Right Cessation
- 2004-08-13 KR KR1020040063850A patent/KR100636768B1/ko not_active IP Right Cessation
- 2004-08-13 CN CN2004100959452A patent/CN1610001B/zh not_active Expired - Fee Related
-
2006
- 2006-05-10 US US11/430,891 patent/US7355885B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI581264B (zh) * | 2014-05-07 | 2017-05-01 | 旺宏電子股份有限公司 | 電阻式記憶體及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060203540A1 (en) | 2006-09-14 |
| JP2005064050A (ja) | 2005-03-10 |
| EP1507266A1 (en) | 2005-02-16 |
| DE602004000797T2 (de) | 2007-05-16 |
| CN1610001B (zh) | 2011-06-15 |
| KR20050016244A (ko) | 2005-02-21 |
| CN1610001A (zh) | 2005-04-27 |
| KR100636768B1 (ko) | 2006-10-23 |
| US7355885B2 (en) | 2008-04-08 |
| US20050036361A1 (en) | 2005-02-17 |
| TW200509367A (en) | 2005-03-01 |
| EP1507266B1 (en) | 2006-05-03 |
| DE602004000797D1 (de) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI238514B (en) | Semiconductor memory device with magneto resistive component and data writing method | |
| KR101789837B1 (ko) | 자기저항소자 및 이를 이용한 비휘발성 반도체 기억장치 | |
| CN1758372B (zh) | 磁存储器 | |
| JP3884312B2 (ja) | 磁気記憶装置 | |
| KR101202098B1 (ko) | 메모리 | |
| TW201735026A (zh) | 磁性記憶體 | |
| US7751235B2 (en) | Semiconductor memory device and write and read methods of the same | |
| CN103151455A (zh) | 存储元件和存储装置 | |
| JP2002334972A (ja) | 磁気メモリ装置 | |
| JP2003218328A (ja) | 高集積磁性体メモリ素子及びその駆動方法 | |
| US6724651B2 (en) | Nonvolatile solid-state memory and method of driving the same | |
| JP2006344258A (ja) | 磁気ランダムアクセスメモリ | |
| JP3788964B2 (ja) | 磁気ランダムアクセスメモリ | |
| TWI246182B (en) | Magnetic memory cell and magnetic memory device and the manufacturing method of the same | |
| JP2004153182A (ja) | 磁気メモリ | |
| WO2011065323A1 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
| JP2011065718A (ja) | 磁気メモリ | |
| JP2011253884A (ja) | 磁気記憶装置 | |
| JP2009289343A (ja) | 半導体メモリ | |
| JP3854818B2 (ja) | 磁気メモリ装置、磁気メモリ装置の製造方法、および情報機器 | |
| JP4726169B2 (ja) | 磁気メモリ及びその駆動方法 | |
| JP4544396B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JPWO2009044609A1 (ja) | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 | |
| JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
| JP2005340715A (ja) | 磁気メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |