TWI235379B - Method and system for generation and distribution of supply voltages in memory systems - Google Patents

Method and system for generation and distribution of supply voltages in memory systems Download PDF

Info

Publication number
TWI235379B
TWI235379B TW091102506A TW91102506A TWI235379B TW I235379 B TWI235379 B TW I235379B TW 091102506 A TW091102506 A TW 091102506A TW 91102506 A TW91102506 A TW 91102506A TW I235379 B TWI235379 B TW I235379B
Authority
TW
Taiwan
Prior art keywords
memory
patent application
memory system
item
supply voltage
Prior art date
Application number
TW091102506A
Other languages
English (en)
Inventor
Geoffrey S Gongwer
Kevin M Conley
Chi-Ming Wang
Yong Liang Wang
Raul-Adrian Cernea
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Corp filed Critical Sandisk Corp
Application granted granted Critical
Publication of TWI235379B publication Critical patent/TWI235379B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Description

1235379 A7 B7 五、發明説明(彳) 發明背景 發明領域 本發明係有關電壓產生,而更明確地,係有關記憶體 內部之電壓產生。 相關技術之描述 記憶卡一般係用以儲存供各種產品(例如,電子產品 )使用之數位資料。記憶卡之範例爲快閃卡,其使用快閃 型式或E E P R Ο Μ型式之記憶體單元以儲存資料。快閃 卡具有相當小的形狀因數且已被用來儲存諸如相機、手持 式電腦 '機頂盒、手持式或其他小型聲頻播放器/記錄器 (例如,Μ Ρ 3裝置)、.及醫療監視器等產品之數位資料 。快閃卡之一主要供應商爲SanDisk of Sunnyvale, CA。 圖1爲傳統記憶體系統1 0 0之方塊圖。傳統的記憶 體系統1 0 0提供永久性資料儲存並代表,例如,一記憶 卡(例如,快閃卡)。傳統記憶體系統1 0 0耦合至一主 機1 0 2。主機1 0 2可(例如)爲一個人電腦或者一電 子器具。記憶體系統1 0 0包含一記憶體控制器1 〇 4及 記憶體晶片1 0 6與1 0 8。記憶體控制器1 〇 4包含一 電壓調整器1 1 0。一主機輸入輸出(I /〇)匯流排將 記憶體控制器1 0 4耦合至主機1 0 2。主機1 0 2亦提 供一供應電壓V D D至記憶體控制器1 〇 4。記憶體控制器 1 0 4中之電壓調整器1 1 0接收供應電壓V D D並調整供 應電壓以產生一調整的供應電壓V D D R。調整的供應電壓 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -4- 1235379 A7 B7 五、發明説明(2 ) (請先閲讀背面之注意事項再填寫本頁) V D D R被供應至每一記憶體晶片1 0 6及1 0 8。調整的 供應電壓VdDR爲一固定的電壓位準(通常於一容限之內 ),其被供應至記憶體晶片1 0 6及1 0 8。於此實施例 中,記憶體晶片1 0 6及1 0 8需要其被供應至記億體晶 片1 0 6及1 0 8之供應電壓爲一特定的電壓位準。因爲 記憶體系統1 0 0耦合至許多不同的主機,所以供應電壓 V D D可隨不同的電壓範圍而改變,例如,1 · 8伏特、 3 . 3伏特或5伏特。然而,通常當前的記憶體晶片需要 電壓爲3 . 3伏特。電壓調整器1 1 0確保其調整的供應 電壓V D D R被設定於一特定的電壓位準(例如,3 . 3伏 特),而無論供應電壓V D D之位準爲何。 經濟部智慧財產局員工消費合作社印製 於任何情況下,記憶.體晶片106及1〇8依其操作 而需要除了接收自記憶體控制器1 0 4之特定電壓位準( 即,V D D R )以外的不同供應電壓位準。因此,記憶體晶 片106及1 08個別包含電荷泵電路1 12及1 14。 電荷泵電路112及114接收調整的供應電壓 獨立且內部地產生額外的供應電壓位準,以供其相關記憶 體晶片的使用。於另一實施例中,記憶體晶片可於接收不 同供應電壓時操作,當記憶體控制器不提供電壓調整時。 然而,此時,記憶體晶片設計較爲複雜且最佳性能亦喪失 ,因爲記憶體晶片需檢測輸_入供應電壓位準並接著選取一 組相應於輸入供應電壓之檢測位準的操作參數。 傳統記憶體系統1 〇 〇之一問題在於其每一記憶體晶 片均需包含電荷泵電路。電荷泵電路不但耗損記憶體晶片 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) — -5- 1235379 A7 B7 五、發明説明(3) (請先閲讀背面之注意事項再填寫本頁) 之寶貴的半導體晶粒(d 1 e )區,還會致使產生大量雜 訊(當其產生額外的供應電壓時)。雜訊產生可能不利地 影響記憶體晶片之靈敏的類比部。因此,由電荷泵電路所 生之額外的雜訊降低了記憶體晶片之操作性能。 因此,需要有對於其產生不同供應電壓位準以供記憶 體晶片(其提供永久性資料儲存)使用之改良的方法。 發明槪述 廣泛而言,本發明係有關用以產生及供應各種電壓位 準於一具有多數記憶體區塊(例如,記憶體晶片)之記憶 體系統中的技術。各種電壓位準可藉由電壓產生電路(例 如,電荷泵及/或調整器電路)而被產生於記憶體系統中 。各種電壓位準可透過一電力匯流排而被供應至或於記憶 體區塊之間。 本發明可被實施以數種方式,例如:系統、設備、裝 置、及方法。本發明之數個實施例被討論如下。 經濟部智慧財產局員工消費合作社印製 做爲一從主機接收外界供應電壓之記憶體系統,本發 明之一實施例包含至少:多數記憶體區塊,其每一記憶體 區塊包含至少多數資料儲存元件;及一記憶體控制器,其 被操作性地耦合至記憶體區塊及操作性地耦合以接收外界 供應電壓,當記憶體系統被操作性地連接至主機時,記憶 體控制器包含至少一電壓產生電路,其可操作以產生至少 一第一供應電壓供每一記憶體區塊使用。本發明之實施例 可選擇性地包含一電力匯流排,其被耦合至每一記憶體區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1235379 A7 B7 五、發明説明(4) 塊以供應至少第一供應電壓於記憶體區塊之間。 (請先閱讀背面之注意事項再填寫本頁) 做爲一從主機接收外界供應電壓之記憶體系統,本發 明之另一實施例包含至少:多數記憶體區塊,其每一記憶 體區塊包含至少多數資料儲存元件,至少記憶體區塊之一 進一步包含至少一第一電壓產生電路,其可操作以產生至 少一記憶體產生的供應電壓;一記憶體控制器,其被操作 性地耦合至記憶體區塊及操作性地耦合以接收外界供應電 壓,當記憶體系統被操作性地連接至主機時,記憶體控制 器包含至少一第二電壓產生電路,其可操作以產生至少一 控制器產生的供應電壓;及一耦合至每一記憶體區塊之電 力匯流排。電力匯流排供應至少一記憶體產生的供應電壓 於記憶體區塊之間。 經濟部智慧財產局員工消費合作社印災 做爲一從主機接收外界供應電壓之記憶體系統,本發 明之又另一實施例包含至少:多數記憶體區塊,其每一記 憶體區塊包含至少多數資料儲存元件,至少記憶體區塊之 一進一步包含至少一第一電壓產生電路,其可操作以產生 至少一記憶體產生的供應電壓;一記憶體控制器,其被操 作性地耦合以存取記憶體區塊;及一耦合至每一記憶體區 塊之電力匯流排。電力匯流排供應至少一記憶體產生的供 應電壓於記憶體區塊之間。 做爲一可移除地親合至主機卓兀之資料儲存裝置’本 發明之一實施例包含至少一記憶體控制器;多數操作性地 連接至記憶體控制器之記憶體區塊,每一記憶體區塊包含 至少資料儲存元件;及一電力匯流排,其操作性地供應不 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~~ 1235379 A7 ^__ B7 五、發明説明(5) 同位準的供應電壓於每一記憶體區塊之間,不同位準的供 應電壓被中央地產生以記憶體控制器或者記憶體區塊之一 〇 (請先閲讀背面之注意事項再填寫本頁) 做爲一電子系統,本發明之一實施例包含至少一資料 獲取裝置、及一可移除地耦合至資料獲取單元之資料儲存 裝置。資料儲存裝置儲存其由資料獲取裝置所獲得的資料 。資料儲存裝置包含至少:一記憶體控制器;多數操作性 地連接至記憶體控制器之記憶體區塊,每一記憶體區塊包 含至少資料儲存元件;及一電力匯流排,其操作性地供應 不同位準的供應電壓於每一記憶體區塊之間,不同位準的 供應電壓被中央地產生以記憶體控制器或者記憶體區塊之 -- 〇 本發明之其他型態及優點將從以下的詳細敘述而變得 淸楚明白,配合上後附的圖形,其(以範例方式)說明本 發明之原理。 圖形簡述 經濟部智慧財產局員工消費合作社印製 被中 地其 易而 輕 , 而件 形元 圖構 附結 後的 合似 配 類 並定 述指 敘字 細數 詳考 下參 以的 由似 將類 明中 發其 本, .解 暸 統據 傳依 係係 12 圖圖 圖 塊 方1 之 統 系 憶 記 塊 方1 之 統 系 匿 憶 記 的 例 施 實 - 之 明 發 本 圖 另 之 明 發 本 據 依 係 3 圖 方1 之 統 系 澧 SHn 憶 記 的 例 施 本紙張尺度適用中國國家標準(CNS ) M規格(21〇><297公釐) 1235379 A7 B7 五、發明説明(6) 塊圖; (請先閲讀背面之注意事項再填寫本頁) 圖4係依據本發明之又另一實施例的記憶體系統之一 方塊圖;及 圖5係依據本發明之再另一實施例的記憶體系統之一 方塊圖。 主要元件對照表 1 0 0 :記憶體系統 1〇2 :主機 1 0 4 :記憶體控制器 1 0 6 ,1〇8 :記憶體晶片 1 1 0 =電壓調整器 112,114:電荷泵電路 2〇0 :記憶體系統 2〇2 :主機 2〇4 :記憶體控制器 經濟部智慧財產局員工消費合作社印製 2 0 6 ,2〇8 :記憶體區塊 2 1 0 :電壓產生電路 2 1 2 :電力匯流排 3 0 0 :記憶體系統 3〇2 :主機 3 0 4 :記憶體控制器 3 0 6 ,3〇8 :記憶體區塊 3 1 0 :電壓調整器 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) - 9- 1235379 A7 B7 五、發明説明(7) 3 1 2 :電荷泵電路 3 1 4 :電力匯流排 (請先閱讀背面之注意事項再填寫本頁) 3 1 6 :連結 3 1 8 :電荷泵電路 4〇0 :記憶體系統 4 0 2 :主機 4 0 4 :記憶體控制器 4 0 6,4 0 8 :記憶體區塊 4 1 0 :電荷泵電路 4 1 2 :連結 4 1 4 :電力匯流排 4 1 6 :電荷泵電路 5〇0 :記憶體系統 5〇2 :主機 5 0 4 :記憶體控制器 5 0 6 ,5〇8 ··記憶體區塊 5 1 0 :電壓調整器 經濟部智慧財產局員工消費合作社印製 5 1 2 :連結 5 1 4 :電荷泵電路 5 1 6 :電力匯流排 本發明之詳細敘述 本發明係有關用以產生及供應各種電壓位準於一具有 多數記憶體區塊(例如,記憶體晶片)之記憶體系統中的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -10- 1235379 A7 B7 五、發明説明(8) 技術。各種電壓位準可藉由電壓產生電路(例如,電荷泵 及/或調整器電路)而被產生於記憶體系統中。各種電壓 位準可透過一電力匯流排而被供應至或於多數記憶體區塊 之間 ° 依據本發明之一型態,電荷泵及/或調整器電路被設 置於一記憶體系統的記憶體區塊之一中(除非有支援件被 設置供錯誤容限),及一電力匯流排被用以分配所產生的 電壓位準至其他記憶體區塊。於此方面,最多僅有一記憶 體區塊需包含電荷泵及/或調整器電路。因此,本發明得 以限制其由電荷泵及/或調整器電路干擾與記憶體系統之 記憶體區塊的敏感類比元件之操作所產生之不當雜訊的程 度。 、 依據本發明之另一型態,一記憶體控制器產生多數供 應電壓位準,其被分配(例如,經由一電力匯流排)至每 一記憶體區塊。於此,根據此型態,記憶體區塊無須包含 任何電荷泵或調整器電路,因爲記憶體控制器可中央地產 生所有需要的供應電壓並將其分配至每一記憶體區塊。 本發明之此型態的實施例係參考圖2至5而被討論如 下。然而,那些熟悉此項技術者將輕易地理解其關於這些 圖形所提供之詳細敘述僅作解釋之用,而本發明可延伸超 越這些有限的實施例。 圖2係依據本發明之一實施例的記憶體系統2 0 0之 方塊圖。記憶體系統2 0 0係,例如,記憶卡(諸如一插 卡)、記憶條、或者其他資料儲存.產品。記憶卡之範例包 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ;297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局8工消費合作社印製 -11 > 1235379 A7 經濟部智慧財產局員工消費合作社印災 _____ B7____五、發明説明(9) 含P C卡(前P c M C I A裝置)、快閃卡、快閃碟、多 媒體卡、及ATA卡。 記憶體系統2 0 0與一主機2 0 2共同作用。明確地 ,記億體系統2 0 〇儲存其由主機2 0 2所利用的資料。 記憶體系統2 0 〇與主機2 0 2透過一主機輸入輸出(I /〇)匯流排而通連。主機2 〇 2提供一主電壓V η (供應 電壓)至ό己ίΐ1、體系統2 0〇。 記憶體系統2 0 0包含一記憶體控制器2 0 4及記憶 體區塊2 0 6及2 0 8。於此實施例中,記憶體系統 2 ◦ 0包含兩個記憶體區塊。然而,應瞭解其記憶體系統 2〇0亦可包含兩個或更多的記憶體區塊。通常,額外的 記憶體區塊被加至記憶體,系統2 0 0以增加其資料儲存容 量。 記憶體控制器2 0 4包含一電壓產生電路2 1 0。電 壓產生電路2 1 0接收其由主機2 0 2所供應之主電壓( V Η )並產生多數供應電壓,其被供應至記憶體區塊 2〇6及2 0 8。於此實施例(及以下的其他實施例)中 ,多數供應電壓被表示爲供應電壓V 1 、V 2及V 3。供 應電壓VI、V2及V3代表記憶體區塊206及208 於其操作期間所用的電壓位準。因此,記憶體區塊2 0 6 及2 0 8並未進一步包含電荷泵或調整電路’因爲這些記 憶體區塊2 0 6及2 0 8無須於其內部產生除了那些接收 自記憶體控制器2 0 4之供應電壓V 1 、V 2及V 3以外 之任何不同的供應電壓。因此,記憶體控制器2 0 4產生 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -12- 1235379 A7 B7 五、發明説明(id (請先閲讀背面之注意事項再填寫本頁) 所有記憶體區塊2 0 6及2 0 8所需的供應電壓,而因此 記憶體區塊2 0 6及2 0 8中無須電荷泵調整電路。因此 ,由電荷泵電路所產生的雜訊不會干擾與記憶體區塊 2 0 6及2 0 8之操作(尤其,靈敏類比元件之操作)。 再者,關連與記憶體區塊2 0 6及2 0 8之半導體晶粒的 寶貴晶粒區無須被電荷泵調整器電路所佔據。 此外,由記憶體控制器2 〇 4所產生之供應電壓V 1 、V 2及V 3被供應至記憶體區塊2 0 6。一電力匯流排 2 1 2操作以供應供應電壓V 1、V 2及V 3於記憶體區 塊2 0 6與記憶體區塊2 0 8之間。換言之,電力匯流排 2 1 2攜載供應電壓V 1、V 2及V 3至記憶體區塊 2 0 8。此外,假如記億,體系統2 0 0包含額外的記憶體 區塊,則電力匯流排2 1 2亦將供應電壓V 1、V 2及 V 3供應至其他額外的記憶體區塊。電力匯流排2 1 2亦 可被視爲將供應電壓V 1、V 2及V 3供應至記憶體區塊 2〇6 ° 經濟部智慧財產局員工消費合作社印製 通常,記憶體控制器2 0 4具有輸出接點(例如,插 梢、墊、終端,等等)以輸出供應電壓V 1、V 2及V 3 。記憶體區塊2 0 6及2 0 8具有輸入接點以接收供應電 壓V 1 、V 2及V 3。於一種實施型態中,利用連結(例 如,線路、軌跡,等等)以將記憶體控制器2 0 4之輸出 接點耦合至記憶體區塊2 0 6之輸入接點,及耦合至電力 匯流排2 1 2之連結。於另一實施例中,電力匯流排 2 1 2之連結被用以將記憶體控制器2 0 4之輸出接點親 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " ~ ' -13- 1235379 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明(w 合至記憶體區塊2 0 6及2 0 8之輸入接點。 供應電壓之位準可隨各實施樣態而改變。舉一範例, 主電壓(VH)可爲· 3或.伏特,而供應電壓VI、 V 2及V 3之位準可爲2 · 5伏特、6 . 5伏特、及 3. · 3伏特。雖然圖中所示之記憶體系統2 0 0的竇施例 產生供應電壓V 1、V 2及V 3於記憶體控制器2 0 4, 但是應瞭解其記憶體控制器2 0 4可產生記憶體系統 2 ◦ 0之一個或更多記憶體區塊所需之任何數目的不同供 應電壓位準。 每一記憶體區塊2 0 6及2 0 8各包含一資料儲存元 件之陣列,其提供永久性數位資料儲存。於一實施例中, 資料儲存元件爲電可規程的及電可刪除的。例如,資料儲 •存元件可根據漂浮閘裝置。記憶體區塊2 0 6及2 0 8各 爲分離的半導體晶粒、晶片或產品。記憶體區塊可(例如 )爲EEPROM或FLASH裝置。記憶體控制器 2 0 4通常亦爲一分離的半導體晶粒、晶片或產品。 圖3係依據本發明之另一實施例的記憶體系統3〇〇 之一方塊圖。記憶體系統3 0 0耦合至一主機3 0 2。記 億體系統3 0 0與主機3 0 2之間的介面包含一主電壓( V Η )及一主I /〇匯流排。 記憶體系統3 0 0包含一記憶體控制器3 0 4及記憶 體區塊3 0 6及3 0 8。雖然記憶體系統3 〇 〇僅包含兩 個記憶體區塊,應理解其額外的記憶體區塊亦可被提供於 記憶體系統3 0 0中。記憶體控制器3 0 4透過一 I /〇 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
-14- 1235379 Α7 Β7 五、發明説明(d (請先閱讀背面之注意事項再填寫本頁) 匯流排而通連與記憶體區塊3 0 6及3 0 8。此外,記憶 體控制器3 0 4中之一電壓調整器3 1 0產生一供應電壓 V 1。由電壓調整器3 1 0所產生之供應電壓1代表(例 如)主電壓V η之一調整後形式。供應電壓V 1被供應至記 憶體區塊3〇6 。 記憶體區塊3 0 6亦包含電荷泵電路3 1 2。電荷泵 電路3 1 2從記憶體控制器3 0 4接收供應電壓1並產生 至少一額外的供應電壓。於此實施例中,假設其電荷泵電 路312產生一第二供應電壓V2及一第三供應電壓V3 。因此,應注意其電荷泵電路3 1 2可產生兩個以上供應 電壓或者亦可產生單一供應電壓。通常電荷泵電路3 1 2 包含一電荷栗及/或一調整器。 記憶體系統3 0 0亦包含一電力匯流排3 4。電力 匯流排3 1 4從記憶體控制器3 0 4 (或記憶體區塊 3〇6 )接收供應電壓V 1 ,且亦從記憶體區塊3 0 6接 經濟部智慧財產局員工消費合作社印製 收供應電壓V 2及V 3。電力匯流排3 1 4接著將這些供 應電壓傳輸至其他記憶體區塊。亦即,記憶體區塊3 0 8 。明確地,記憶體區塊3 0 6及記憶體區塊3 0 8可各包 含三個接點(例如,終端、插梢或墊等)以個別地耦合至 供應電壓V 1、V 2及V 3。電力匯流排3 1 4個別地互 連每一記憶體區塊3 0 6及3 0 8之這三個終端。因此, 由記憶體控制器3 0 4所產生之供應電壓V 1能夠使用電 力匯流排3 1 4以被耦合至記憶體區塊3 0 6及記憶體區 塊3 0 8。同樣地,由電荷泵電路3 1 2所產生之供應電 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -15- 1235379 Α7 Β7 五、發明説明(d (請先閲讀背面之注意事項再填寫本頁) 壓V 2及V 3不僅能夠被使用於記憶體區塊3 0 6之內部 ,同時亦能夠透過電力匯流排3 1 4而被供應至外部的雪己 憶體區塊3 0 8 (及可能爲其他區塊)。因此’記憶體系 統3 0 0僅需其記憶體區塊之一包含電荷泵電路以產生各 個記億體區塊所需之額外的供應電壓位準。 再者,主電壓Vh亦可被供應至記憶體區塊3 0 6。電 荷泵電路3 1 2可接著使用第一供應電壓VI及/或主電 壓V η以產生第二及第三供應電壓V 2及V 3。位於記憶體 區塊3 0 6上之主電壓V η的可利用性使得電荷泵電路 3 1 2更有效率地產生第二及第三供應電壓V 2及V 3。 例如,假如主電壓V η爲5 · 0伏特而第一供應電壓V爲 3 .伏特,則從5 0伏特,起始點產生一 6 · 5伏特之供應 電壓將是更有效率的,相較於一 3 · 0伏特之起始點。主 電壓V η可透過一連結3 1 6而被直接地耦合至記憶體區塊 3 0 6。連結3 1 6可爲一線路、軌跡或其他電子互連。 另一方面,主電壓V η可透過記憶體控制器3 0 4而被間接 地供應至記憶體區塊3 0 6。 經濟部智慧財產局員工消費合作社印製 此外,應注意記憶體區塊3 0 8中所示之虛線盒代表 一選配的電荷泵電路3 1 8。選配的電荷泵電路3 1 8可 被提供於記憶體區塊3 0 8 (或記憶體系統中之其他記憶 體區塊)以當作一附屬或備份電荷泵電路。於一實施型態 中,選配的電荷泵電路3 1 8可被用以產生記憶體區塊 3〇8之一個或更多額外的供應電壓,其無法從電力匯流 排3 1 4取得。於另一實施樣態中,電荷泵電路3 1 8可 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ' -16- 1235379 A7 B7 五、發明説明(u (請先閲讀背面之注意事項再填寫本頁) 被啓動以產生供應電壓V 2及V 3,於其電荷泵電路 3 1 2不作用之情況下,而因此將供應電壓V 2及v ;3 ^ 由電力匯流排3 1 4而供應至記憶體區塊3 0 6。於其包 含此選配之電荷泵電路的實施例中,主電壓V Η亦可經由電 力匯流排3 1 4或一連結3 2 0而被耦合至記憶體區塊 3 0 8 ° 圖4係依據本發明之又另一實施例的記憶體系統 4〇0之一方塊圖。記憶體系統4 0 0耦合至一主機 4 0 2。主機4 0 2與記憶體系統4 0 0透過一主I /〇 匯流排而通連。主機4 0 2亦供應一主電壓V η至記憶體控 制器4 0 4。記憶體系統4 0 0包含記憶體控制器4 〇 4 及記憶體區塊4 0 6及4.0 8。於此實施例中,如同圖中 所示之記憶體系統3 0 0,記憶體區塊4 0 6包含電荷泵 電路4 1 0。然而,與記憶體系統3 0 0不同的是:記憶 體控制器4 0 4並不包含一電壓調整器。換言之,記億體 控制器4 0 4並未產生任何由記憶體區塊4 0 6及4〇8 所利用之供應電壓。反之,於此實施例中,記憶體區塊 經濟部智慧財產局員工消費合作社印焚 4 0 6中所提供之電荷泵電路4 1 0係供應所有記憶體區 塊4 0 6及4 0 8所需的供應電壓。明確地,電荷泵電路 410可產生多數供應電壓,即,供應電壓VI 、V2及 V 3。電荷泵電路4 1 0透過一連結4 1 2以接收主機 4 0 2所提供之主電壓Vh。電荷泵電路4 1 0使用主電壓 Vh以產生供應電壓VI、V2及V3。電荷泵電路4 1 0 可將供應電壓V 1內部地供應至記憶體區塊4 0 6 ,亦可 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17- 1235379 Α7 Β7 五、發明説明(j (請先閲讀背面之注意事項再填寫本頁) 將供應電壓V 1外界地供應至記憶體控制器4 0 4,假如 記憶體控制器如此要求時。再者,供應電壓V 1 、V 2及 V 3 (除了記憶體區塊4 0 6之內部使用以外)被耦合至 一電力匯流排4 1 4。電力匯流排4 1 4操作以耦合供應 電壓V 1 、V 2及V 3於記憶體區塊4 0 6與4 0 8之間 。因此,供應電壓V 1、V 2及V 3經由電力匯流排 4 1 4而被供應至記憶體區塊4 0 8。換言之,記憶體區 塊4 0 8並非內部地產生任何供應電壓位準,而是透過電 力匯流排4 1 4以接收供應電壓。 再者,應注意記憶體區塊4 0 8中所示之虛線盒代表 一選配的電荷泵電路4 1 6。選配的電荷泵電路4 1 6可 被提供於記憶體區塊4 0, 8 (或記憶體系統中之其他記憶 體區塊)中以當作一附屬或備份電荷泵電路。於一實施型 態中,選配的電荷泵電路4 1 6可被用以產生記憶體區塊 經濟部智慧財產局員工消貪合作社印製 4 0 8之一個或更多額外的供應電壓,其無法從電力匯流 排4 1 4取得。於另一實施樣態中,電荷泵電路4 1 6可 被啓動以產生供應電壓V 1、V 2及V 3,於其電荷泵電 路4 1 0不作用之情況下,而因此將供應電壓V 1 、V 2 及V 3經由電力匯流排4 1 4而供應至記憶體區塊4 0 6 。於其包含此選配之電荷泵電路的實施例中,主電壓V Η亦 可經由電力匯流排4 1 4而被耦合至記憶體區塊4 0 8。 圖5係依據本發明之再另一實施例的記憶體系統 5 0 0之一方塊圖。記憶體系統5 0 0耦合至一主機 5〇2。主機5 0 2與記憶體系統5 0 0透過一主I / 〇 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -18- 1235379 Α7 Β7 五、發明説明(y 匯流排而通連。主機5 0 2亦供應一主電壓V η至記憶體系 統5〇〇。 (請先閱讀背面之注意事項再填寫本頁) 記憶體系統5 0 〇包含一記憶體控制器5 0 4及記憶 體區塊5 0 6及5 0 8。記憶體控制器5 0 4與記憶體區 塊5 0 6及5 0 8透過一 I / 〇匯流排而通連。記億體系 統5 〇 〇亦包含一電壓調整器5 1 0。於此實施例中,電 壓調整器5 1 0代表與記憶體控制器5 0 4或記憶體區塊 5 0 6及5 0 8不同之一分離的功能性單元。通常’電壓 調整器5 1 0被提供爲一分離的半導體晶粒或晶片於記憶 體系統5 0 0中。電壓調整器5 1 0透過一連結5 1 2而 接收主電壓V η。連結5 1 2亦可耦合主電壓V η至記憶體 區塊5 0 6。電壓調整器..5 1 0產生一第一供應電壓V 1 。電壓調整器5 1 0將第一供應電壓V 1供應至記憶體控 制器5 0 4及記憶體區塊5 0 6。 經濟部智慧財產局員工消費合作社印製 此外,記憶體區塊5 0 6包含電荷泵電路5 1 4。電 荷泵電路5 1 4操作以產生至少一額外的供應電壓。於此 實施例中,假設其電荷泵電路5 1 4產生一第二供應電壓 V 2及一第三供應電壓V 3。電荷泵電路5 1 4接收主電 壓V η以及第一供應電壓V 1,而因此能夠使用那些來源電 壓之任一或兩者以產生供應電壓V 2及V 3。藉由使用主 電壓V η,則電荷泵電路5 1 4常得以更有效地產生任一供 應電壓V 2或V 3,因爲需要較少的“電荷激勵”。 記憶體系統5 0 0亦包含一電力匯流排5 1 6。電力 匯流排5 1 6耦合供應電壓V 1 、V 2及V 3至記憶體區 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) •19- 1235379 A7 B7 五、發明説明(d (請先閲讀背面之注意事項再填寫本頁) 塊5 0 8。供應電壓V 1 、V 2及V 3因而經由電力匯流 排5 1 6而被輸入至記億體區塊5 0 8。換言之記億體區 塊5 0 8並未產生任何供應電壓。反之,記憶體區塊 5 0 8通常不包含任何電荷泵電路。然而,假如需要時, 記憶體區塊5 0 8可包含一備份電荷泵電路以供使用,假 如主要電荷泵電路5 1 4失效時。 經濟部智慧財產局員工消費合作社印製 於圖2至5所示之本發明的實施例中,記憶體系統包 含兩個記憶體區塊。然而,應理解其記憶體系統可更一般 性地包含兩個或更多記憶體區塊,通常,額外的記憶體區 塊將被加入記憶體系統以增加其資料儲存容量。這些額外 的記憶體區塊一般將被組成及/或操作如同記憶體區塊 208 、3〇8 、40 8或508 。同時,於上述之本發 明的任何實施例中,選配的電荷泵及/或調整器電路可被 提供一或更多記憶體區塊中。此選配的電荷泵及/或調整 器電路可作用爲一備份或附屬功能,假若其主要電荷泵及 /或調整器電路無法操作時。額外地或替代地’選配的電 荷泵及/或調整器電路可操作以提供額外的內部電壓產生 於記憶體區塊中,假如其記憶體區塊所需之必要電壓未被 供應至記憶體區塊時。 本發明適用於單一位準記憶體及多位準記憶體。記憶 體或記憶體區塊爲包含資料儲存元件之資料儲存裝置。資 料儲存元件可根據半導體裝置(例如’漂浮_)或其他型 式的裝置。於多位準記憶體中,每一資料儲存元件儲存兩 或更多位元的資料。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -20- 1235379 Α7 Β7 五、發明説明(y (請先閱讀背面之注意事項再填寫本頁) 本發明可進一步關於一種電子系統,其包含如上所述 之一記憶體系統。記憶體系統(例如,記憶卡)常被使用 以儲存數位資料以供各種電子產品使用。記憶體系統經常 可移除自電子系統,因此所儲存之數位資料爲可攜式的。 依據本發明之記憶體系統可具有一相當小的形狀因數且可 被使用以儲存電子產品之數位資料,諸如相機、手持式或 筆記型電腦、網路卡、網路設備、機頂盒、手持式或其他 小型聲頻播放器/記錄器(例如,Μ P 3裝置)、及醫療 監視器。 本發明之優點甚多。不同的實施例或實施樣態可產生 下列優點之一或更多。本發明之一優點在於其供應電壓之 產生及分佈變爲更節省。,本發明之另一優點在於其由不同 電壓位準之產生而致的雜訊不會阻擋記憶體存取性能。本 發明之又另一優點在於其可獲得可靠、高性能的記憶體系 統。本發明之再又另一優點在於其記憶體系統可被實施以 低的電力耗損及更具彈性的控制器設計。 經濟部智慧財產局員工消費合作社印製 本發明之許多特徵及優點從上述說明可淸楚明白,因 此’欲以後附之申請專利範圍來涵蓋本發明之所有此等特 徵及優點。此外,因爲那些熟悉本項技術者可輕易地做出 修飾及改變,所以本發明不應被限定於如所示及所述之確 切結構與操作。因此,所有適當的修飾及其同等物均可被 歸屬於本發明之範圍內。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -21 -

Claims (1)

1235379^ A8 B8 C8 D8 六、申請專利範圍 附件二A:第9 1 1 02506號專利申請案修正後無畫線之 中文申請專利範圍替換本 民國92年10月3日修正 (請先閲讀背面之注意事項再填寫本頁) 1 · 一種從主機接收外界供應電壓之記憶體系統,該 記億體系統包括: 多數記憶體區塊,其每一該等記憶體區塊包含至少多 數資料儲存元件;及 一記憶體控制器,其被操作性地耦合至該等記憶體區 塊及操作性地耦合以接收外界供應電壓,當該記憶體系統 被操作性地連接至主機時,該記憶體控制器包含至少一電 壓產生電路,其可操作以產生至少第一及第二供應電壓供 每一該等記憶體區塊使用,該第一及第二供應電壓係不同 於外界供應電壓。 2 .如申請專利範圍第1項之記憶體系統,該記憶體 系統進一步包括: 經濟部智慧財產局員工消費合作社印製 一耦合至每一該等記憶體區塊之電力匯流排,該電力 匯流排供應至少第一及第二供應電壓於該等記憶體區塊之 間。 3 .如申請專利範圍第1項之記憶體系統,其中該等 記億體區塊不包含電壓產生電路以內部地產生任何供應電 壓。 4 .如申請專利範圍第1項之記憶體系統,其中該等 資料儲存元件提供永久性資料儲存。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1235379 A8 B8 C8 D8 六、申請專利範圍 5 ·如申請專利範圍第4項之記憶體系統,其中該等 資料儲存元件提供半導體爲基礎的資料儲存。 6 ·如申請專利範圍第5項之記憶體系統,其中該等 資料儲存元件爲EEPROM或FLASH。 7 ·如申請專利範圍第4項之記憶體系統,其中每一 該等資料儲存元件包括至少一漂浮閘儲存裝置。 8 ·如申請專利範圍第1項之記憶體系統,其中該記 憶體系統爲一記憶卡。 9 ·如申請專利範圍第1.項之記憶體系統,其中該記 憶體系統被提供於一單一封裝中。 1 〇 ·如申請專利範圍第9項之記憶體系統,其中該 單一封裝爲一記憶卡。 1 1 ·如申請專利範圍第1項之記憶體系統,其中該 記憶體系統爲一可移除式資料儲存產品。 1 2 ·如申請專利範圍第1項之記憶體系統,其中主 機爲一計算裝置。 1 3 ·如申請專利範圍第1項之記憶體系統,其中該 記憶體系統可移除地耦合至主機。 1 4 ·如申請專利範圍第2項之記憶體系統,其中該 電力匯流排供應至少第一及第二供應電壓至每一該等記憶 體區塊,且其中該電力匯流排並未供應外界供應電壓至任 何該等記憶體區塊。 1 5 ·如申請專利範圍第1項之記憶體系統,其中該 記憶體系統係一能夠可移除地耦合至主機之記憶卡,且其 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) 裝-- (請先閲囀背面之注意事項再填寫本頁) 訂 線· 經濟部智慧財產局員工消費合作社印製 1235379 經濟部智慧財產局員工消費合作社印製 憶體區塊之一進一步包含至 操作以產生至少一記憶體產 作性地耦合至該等記憶體區 供應電壓,當該記憶體系統 記憶體控制器包含至少一第 產生至少一控制器產生的供 區塊之電力匯流排,該電力 的供應電壓於該等記憶體區 1 7項之記憶體系統,其中 一控制器產生的供應電壓於 A8 B8 C8 D8 六、申請專利範圍 中主機係一計算裝置, 其中該電壓產生電路進一步產生第三供應電壓,及 其中該電力匯流排進一步供應第三供應電壓於該等記 憶體區塊之間。 1 6 ·如申請專利範圍第1項之記憶體系統,其中電 壓產生電路爲一電壓調整器。 1 7 . —種從主機接收外界供應電壓之記億體系統, 該記憶體系統包括: 多數記憶體.區塊,其每一該等記憶體區塊包含至少多 數資料儲存元件,至少該等記 少一第一電壓產生電路,其可 生的供應電壓; 一記憶體控制器,其被操 塊及操作性地耦合以接收外界 被操作性地連接至主機時,該 二電壓產生電路,其可操作以 應電壓;及 一耦合至每一該等記憶體 匯流排供應至少一記憶體產生 塊之間。 1 8 ·如申請專利範圍第 該電力匯流排進一步供應至少 該等記憶體區塊之間。 1 9 ·如申請專利範圍第1 7項之記憶體系統,其中 表紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ----^-------訂------0 (請先閲背背面之注意事項再填寫本頁) 3 - 1235379 A8 B8 C8 D8 4 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 該記憶體系統進一步包括: 一輸入/輸出(I / 0 )匯流排,其操作性地耦合於 該記憶體控制器與每一該等記憶體區塊之間。 2 0 ·如申請專利範圍第1 7項之記憶體系統,其中 當該記億體系統被操作性地連接至主機時,則外界供應電 壓被供應至其包含至少該第一電壓產生電路之該等記憶體 區塊的至少一*個。 2 1 ·如申請專利範圍第2 0項之記憶體系統,其中 該第一電壓產生電路接收外界供應電壓當該記憶體系統被 操作性地連接至主機時,而外界供應電壓被該第一電壓產 生電路所使用以產生至少一記億體產生的供應電壓。 2 2 ·如申請專利範圍第1 7項之記憶體系統,其中 該記憶體系統進一步一連接,其耦合該記憶體控制器至該 等記憶體區塊之至少一個,該連結從該記憶體控制器攜載 至少一控制器產生的供應電壓至該等記億體區塊之至少一 個。 2 3 ·如申請專利範圍第1 7項之記億體系統,其中 該第一電壓產生電路爲一電壓調整電路,而其中該第二電 壓產生電路爲一電荷泵及調整電路。 2 4 ·如申請專利範圍第1 7項之記憶體系統,其中 除了該等記憶體區塊之至少一個以外的該等記憶體區塊不 包含電壓產生電路以內部地產生任何供應電壓° 2 5 ·如申請專利範圍第1 7項之記億體系統,其中 該等資料儲存元件提供永久性資料儲存° ----^-- (請先閲背背面之注意事項再填寫本頁) 訂 線 心紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 1235379 A8 B8 C8 D8 Τ' 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 2 6 ·如申請專利範圍第1 7項之記憶體系統,其中 該記憶體系統爲一記憶卡。 2 7 ·如申請專利範圍第2 6項之記憶體系統,其中 該記憶體系統被提供於一單一封裝中。 2 8 ·如申請專利範圍第1 7項之記憶體系統,其中 該記憶體系統爲一可移除式資料儲存產品。 2 9 ·如申請專利範圍第1 7項之記憶體系統,其中 主機爲一計算裝置,且其中該記憶體系統可移除地耦合至 主機。 3 0 ·如申請專利範圍第1 7項之記憶體系統, 其中該第一電壓產生電路產生多數記憶體產生的供應 電壓,記憶體產生的供應電壓之一爲至少一記憶體產生的 供應電壓,及 其中該電力匯流排供應多數記憶體產生的供應電壓於 該等記憶體區塊之間。 3 1 ·如申請專利範圍第1 7項之記憶體系統,其中 至少另一該等記憶體區塊進一步包含至少一電壓產生電路 ,其可操作以產生至少一記憶體產生的供應電壓。 3 2 · —種從主機接收外界供應電壓之記憶體系統, 該記憶體系統包括= 多數記憶體區塊,其每一該等記億體區塊包含至少多 數資料儲存元件,該等記億體區塊之至少一個進一步包含 至少一第一電壓產生電路,其可操作以產生至少一記憶體 產生的供應電壓; ----------^-- (請先閲背背面之注意事項再填寫本頁) 訂 線- 本紙張尺度適用中國國家揉率(CNS ) Α4規格(210 X 297公釐) 1235379 A8 B8 C8 D8 六、申請專利範圍 一記憶體控制器,其被操作性地耦合以存取該等記憶 體區塊;及 一耦合至每一該等記憶體區塊之電力匯流排,該電力 s流排供應至少一記億體產生的供應電壓於該等記億體區 塊之間。 3 3 ·如申請專利範圍第3 2項之記憶體系統,其中 當該記憶體系統被操作性地連接至主機時,則外界供應電 壓被供應至其包含至少該第一電壓產生電路之該等記憶體 區塊的至少一個。 3 4 ·如申請專利範圍第3 3項之記憶體系統,其中 該記憶體系統進一步包括: 一輸入/輸出(I / 0 )匯流排,其操作性地親合於 該記憶體控制器與每一該等記憶體區塊之間。 3 5 ·如申請專利範圍第3 2項之記憶體系統,·其中 該等記憶體區塊之至少另一個進一步包含至少一電壓產生 電路,其可操作以產生至少一記憶體產生的供應電壓。 3 6 ·如申請專利範圍第3 2項之記億體系統,其中 該記憶體系統爲一記憶卡。 3 7 ·如申請專利範圍第3 2項之記億體系統, 其中該第一電壓產生電路產生多數記憶體產生的供應 電壓,記憶體產生的供應電壓之一爲至少一記憶體產生的 供應電壓,及 其中該電力匯流排供應多數記憶體產生的供應電壓於 該等記憶體區塊之間。 本紙張尺度逋用中國國家橾準(CNS ) A4规格(210X297公釐) ^-- (請先閲背背面之注意事項再填寫本頁) 、11- 線- 經濟部智慧財產局員工消費合作社印製 [235379 A8 B8 C8 D8 •、申請專利範圍 3 8 ·如申請專利範圍第3 7項之記億體系統,其中 多數記憶體產生的供應電壓之至少一個被供應至該記憶體 控制器。 3 9 ·如申請專利範圍第.3 8項之記憶體系統,其中 該記憶體控制器不包含任何電壓產生電路以產生供任何該 等記憶體區塊使用之任何供應電壓。 4 0 ·如申請專利範圍第3 2項之記憶體系統, 其中該記憶體系統進一步包括: 一電壓調整器,其係分離自該記憶體控制器及該等記 憶體區塊,該電壓調整器產生一被供應至該電力匯流排之 調整器產生的供應電壓,及 其中調整器產生的供應電壓經由該電力匯流排而被供 應於該等記憶體區塊之間。 41·一種可移除地耦合至主機單元之資料儲存裝置 ,該資料儲存裝置包括: 一記憶體控制器; 多數操作性地連接至該記憶體控制器之記憶體區塊, 每一該等記憶體區塊包含至少資料儲存元件;及 一電力匯流排,其操作性地供應不同位準的供應電壓 於每一該等記憶體區塊之間,不同位準的供應電壓被中央 地產生以該等記憶體區塊之一。 4 2 · —種電子系統,包括: 一資料獲取裝置;及 一可移除地耦合至該資料獲取單元之資料儲存裝置, 表紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) ----------^II (請先聞«背面之注意事項再填寫本頁) 、1T 線 經濟部智慧財產局員工消費合作社印製 [235379 A8 B8 C8 D8 b _、申請專利範圍 該資料儲存裝置儲存其由該資料獲取裝置所獲得的資料, 且該資料儲存裝置包含至少: 一記憶體控制器; 多數操作性地連接至該記憶體控制器之記憶體區塊, 每一該等記憶體區塊包含至少資料儲存元件;及 一電力匯流排,其操作性地供應不同位準的供應電壓 於每一該等記憶體區塊之間,不同位準的供應電壓被中央 地產生以該等記憶體區塊之一。 4 3 ·如申請專利範圍第4 2項之電子系統,其中該 資料獲取裝置爲相機、網路卡或設備、手持式或筆記型電 腦、機頂盒、手持式或其他小型聲頻播放器/記錄器、及 醫療監視器之一。 ---------^------"訂------0 (請先閲囀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表紙張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐)
TW091102506A 2001-02-16 2002-02-08 Method and system for generation and distribution of supply voltages in memory systems TWI235379B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/788,120 US6434044B1 (en) 2001-02-16 2001-02-16 Method and system for generation and distribution of supply voltages in memory systems

Publications (1)

Publication Number Publication Date
TWI235379B true TWI235379B (en) 2005-07-01

Family

ID=25143497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102506A TWI235379B (en) 2001-02-16 2002-02-08 Method and system for generation and distribution of supply voltages in memory systems

Country Status (7)

Country Link
US (1) US6434044B1 (zh)
JP (1) JP4030876B2 (zh)
AU (1) AU2002240294A1 (zh)
DE (2) DE10296285B4 (zh)
GB (1) GB2390202B (zh)
TW (1) TWI235379B (zh)
WO (1) WO2002075744A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548484B2 (en) 2005-09-29 2009-06-16 Hynix Semiconductor Inc. Semiconductor memory device having column decoder

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577535B2 (en) * 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
JP2002318647A (ja) * 2001-04-19 2002-10-31 Mitsubishi Electric Corp 検出装置及びその検出方法
JP2002373495A (ja) * 2001-06-14 2002-12-26 Hitachi Ltd 半導体チップ、半導体集積回路装置及び半導体集積回路装置の製造方法
US6803805B2 (en) * 2002-04-09 2004-10-12 International Business Machines Corporation Distributed DC voltage generator for system on chip
US6801454B2 (en) * 2002-10-01 2004-10-05 Sandisk Corporation Voltage generation circuitry having temperature compensation
EP1435621B1 (en) * 2002-12-30 2007-07-11 STMicroelectronics S.r.l. Power voltage supply distribution architecture for a plurality of memory modules
US6856556B1 (en) 2003-04-03 2005-02-15 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US8002553B2 (en) 2003-08-18 2011-08-23 Cardiac Pacemakers, Inc. Sleep quality data collection and evaluation
KR100884235B1 (ko) * 2003-12-31 2009-02-17 삼성전자주식회사 불휘발성 메모리 카드
JP4346526B2 (ja) * 2004-08-31 2009-10-21 株式会社東芝 半導体集積回路装置
CN101088099B (zh) * 2004-12-21 2010-05-05 株式会社瑞萨科技 卡设备
WO2007002531A2 (en) * 2005-06-22 2007-01-04 Thunder Creative Technologies, Inc. Point-of-load power conditioning for memory modules
US7317630B2 (en) * 2005-07-15 2008-01-08 Atmel Corporation Nonvolatile semiconductor memory apparatus
US7766840B2 (en) 2005-12-01 2010-08-03 Cardiac Pacemakers, Inc. Method and system for heart failure status evaluation based on a disordered breathing index
US20070126494A1 (en) * 2005-12-06 2007-06-07 Sandisk Corporation Charge pump having shunt diode for improved operating efficiency
US7372320B2 (en) * 2005-12-16 2008-05-13 Sandisk Corporation Voltage regulation with active supplemental current for output stabilization
US20070139099A1 (en) * 2005-12-16 2007-06-21 Sandisk Corporation Charge pump regulation control for improved power efficiency
US7569923B2 (en) * 2006-01-11 2009-08-04 Sandisk Il. Ltd. Recyclying faulty multi-die packages
US20070229149A1 (en) * 2006-03-30 2007-10-04 Sandisk Corporation Voltage regulator having high voltage protection
JP2008004196A (ja) * 2006-06-23 2008-01-10 Toppan Printing Co Ltd 半導体メモリ装置
US7554311B2 (en) * 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
US7368979B2 (en) 2006-09-19 2008-05-06 Sandisk Corporation Implementation of output floating scheme for hv charge pumps
TWI360129B (en) * 2006-09-29 2012-03-11 Sandisk Corp Method of operating a removable nonvolatile memory
US7675802B2 (en) * 2006-09-29 2010-03-09 Sandisk Corporation Dual voltage flash memory card
US7656735B2 (en) * 2006-09-29 2010-02-02 Sandisk Corporation Dual voltage flash memory methods
TWM311100U (en) * 2006-11-14 2007-05-01 Innodisk Corp Flash disk with flash memory storage replacement capability
US8181042B2 (en) * 2007-02-12 2012-05-15 Atmel Corporation Low power mode data preservation in secure ICs
US7436710B2 (en) * 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US7688665B2 (en) * 2007-09-25 2010-03-30 Qimonda North America Corp. Structure to share internally generated voltages between chips in MCP
JP2009146499A (ja) * 2007-12-13 2009-07-02 Toshiba Corp 不揮発性メモリカード
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US7733712B1 (en) 2008-05-20 2010-06-08 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
CN102187400A (zh) * 2008-10-20 2011-09-14 国立大学法人东京大学 集成电路装置
JP5348541B2 (ja) * 2009-05-20 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2011025557A1 (en) 2009-08-31 2011-03-03 Rambus Inc. Forwarding signal supply voltage in data transmission system
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
JP5596143B2 (ja) 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
JP2012234591A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置
US8675390B2 (en) * 2011-10-21 2014-03-18 Qualcomm Incorporated System and method for MRAM having controlled averagable and isolatable voltage reference
KR102107072B1 (ko) * 2013-11-29 2020-05-07 에스케이하이닉스 주식회사 메모리의 전원을 관리하는 메모리 컨트롤러를 포함하는 시스템
US9483096B2 (en) 2013-12-06 2016-11-01 Sandisk Technologies Llc Host interface of a memory device supplied with regulated or non-regulated power based on operating mode of the memory device
US9536575B2 (en) * 2015-01-14 2017-01-03 Macronix International Co., Ltd. Power source for memory circuitry
US9881654B2 (en) 2015-01-14 2018-01-30 Macronix International Co., Ltd. Power source for memory circuitry
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
KR20170062635A (ko) 2015-11-27 2017-06-08 삼성전자주식회사 멀티 메모리 다이 구조에서 피크 전류 감소 기능을 갖는 반도체 메모리 장치
KR101777660B1 (ko) * 2016-10-25 2017-09-12 주식회사 티에스피글로벌 플래시 스토리지 디바이스 및 그 동작 제어 방법
CN111399613B (zh) * 2018-12-14 2023-03-03 华为技术有限公司 一种存储装置以及电子设备
US10848059B1 (en) * 2019-11-07 2020-11-24 Micron Technology, Inc. Systems and methods involving charge pumps coupled with external pump capacitors and other circuitry
US11561597B2 (en) 2020-12-02 2023-01-24 Micron Technology, Inc. Memory device power management
US11429292B2 (en) * 2020-12-02 2022-08-30 Micron Technology, Inc. Power management for a memory device
US11955196B2 (en) * 2022-07-13 2024-04-09 Nanya Technology Corporation Memory device, voltage generating device and voltage generating method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578772A (en) 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
US4433282A (en) 1981-12-08 1984-02-21 Intersil Monolithic voltage divider
US5306961A (en) 1989-05-15 1994-04-26 Dallas Semiconductor Corporation Low-power integrated circuit with selectable battery modes
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
JPH05217387A (ja) 1992-02-05 1993-08-27 Mitsubishi Electric Corp 半導体メモリ装置
JP2856621B2 (ja) 1993-02-24 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US5524231A (en) * 1993-06-30 1996-06-04 Intel Corporation Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card
US5511026A (en) 1993-12-01 1996-04-23 Advanced Micro Devices, Inc. Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories
US5553261A (en) * 1994-04-01 1996-09-03 Intel Corporation Method of performing clean-up of a solid state disk while executing a read command
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
US5671179A (en) 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
KR0172333B1 (ko) * 1995-01-16 1999-03-30 김광호 반도체 메모리 장치의 전원 승압 회로
JPH08203288A (ja) 1995-01-23 1996-08-09 Nec Ic Microcomput Syst Ltd オンボード書込制御装置
US6009034A (en) * 1995-08-15 1999-12-28 Micron Technology, Inc. Memory device with distributed voltage regulation system
US5596532A (en) 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range
JP4299883B2 (ja) 1995-11-13 2009-07-22 レクサー・メディア・インコーポレーテッド 複数電圧印加における自動電圧検出
KR100272163B1 (ko) * 1997-12-30 2000-11-15 윤종용 대기용어레이전압발생기를갖는반도체메모리장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548484B2 (en) 2005-09-29 2009-06-16 Hynix Semiconductor Inc. Semiconductor memory device having column decoder
US7961548B2 (en) 2005-09-29 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device having column decoder

Also Published As

Publication number Publication date
US20020114184A1 (en) 2002-08-22
DE10262374B4 (de) 2014-05-15
JP2004531801A (ja) 2004-10-14
GB2390202A (en) 2003-12-31
GB2390202B (en) 2005-08-17
JP4030876B2 (ja) 2008-01-09
DE10296285T5 (de) 2004-03-04
AU2002240294A1 (en) 2002-10-03
DE10296285B4 (de) 2012-10-31
GB0318964D0 (en) 2003-09-17
WO2002075744A2 (en) 2002-09-26
WO2002075744A3 (en) 2003-10-02
US6434044B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
TWI235379B (en) Method and system for generation and distribution of supply voltages in memory systems
TW550571B (en) Method and system for distributed power generation in multi-chip memory systems
US9269437B2 (en) Isolation switching for backup memory
US9792249B2 (en) Node card utilizing a same connector to communicate pluralities of signals
JP2004038331A (ja) 情報処理装置および同装置への電源供給方法
CN111052887A (zh) 用于通过扩展卡执行硬件加速的装置、系统和方法
JP2004531801A5 (zh)
KR20050011407A (ko) 메모리 카드 및 usb 연결을 위한 커넥터 및 연결 시스템
TW202224510A (zh) 行動裝置以及控制行動裝置中的電源之方法
EP1600844A2 (en) Method and apparatus for increasing computer memory performance
EP3467665A1 (en) Electronic device
TW502145B (en) System circuit board, computer system and electronic machine using the same
TW594971B (en) Electronic device, machine and system using the same
KR101713481B1 (ko) 저장장치 적층시스템
US10579302B2 (en) Semiconductor device
US20180315459A1 (en) Memory apparatus and memory module including a power management integrated circuit
TW201928591A (zh) 基本輸入輸出系統的外部供電裝置及其主機板
KR20060109030A (ko) 에스디 카드 타입의 외장을 갖는 유에스비 카드 및 이를위한 인터페이스
JP4068589B2 (ja) マスタ・スレーブデータ管理システムおよび方法
US7361843B2 (en) AC coupling of power plane sections using improved capacitance stitching material
CN114556315B (zh) 存储器的有效放置
TWI259945B (en) Multiple return terminal power supply method and apparatus
JP2024505485A (ja) 電圧調整器のフィールドプログラマブルアレイを備えた電力管理集積回路
KR20220081865A (ko) 모바일 장치 및 모바일 장치의 전력 제어 방법
JP2003085484A (ja) Icカードシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees