KR20220081865A - 모바일 장치 및 모바일 장치의 전력 제어 방법 - Google Patents

모바일 장치 및 모바일 장치의 전력 제어 방법 Download PDF

Info

Publication number
KR20220081865A
KR20220081865A KR1020210024672A KR20210024672A KR20220081865A KR 20220081865 A KR20220081865 A KR 20220081865A KR 1020210024672 A KR1020210024672 A KR 1020210024672A KR 20210024672 A KR20210024672 A KR 20210024672A KR 20220081865 A KR20220081865 A KR 20220081865A
Authority
KR
South Korea
Prior art keywords
integrated circuit
power
regulators
attached
voltage drop
Prior art date
Application number
KR1020210024672A
Other languages
English (en)
Inventor
이경민
김창수
전병철
허정훈
허준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/460,389 priority Critical patent/US11537154B2/en
Priority to DE102021123079.9A priority patent/DE102021123079A1/de
Priority to TW110134431A priority patent/TW202224510A/zh
Priority to CN202111419584.2A priority patent/CN114613746A/zh
Publication of KR20220081865A publication Critical patent/KR20220081865A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)

Abstract

모바일 장치는 제1 면 및 상기 제1 면과 대향하는 제2 면을 구비하는 인쇄 회로 기판(printed circuit board), 적어도 하나의 전력관리 집적회로(power management integrated circuit) 다이, 패키지 기판, 집적 회로 다이 및 복수의 저전압 강하 레귤레이터들을 포함한다. 상기 적어도 하나의 전력관리 집적회로 다이는 상기 인쇄 회로 기판의 상기 제2 면에 부착되며, 배터리 전압을 기초로 복수의 전원 전압들을 생성한다. 상기 패키지 기판은 상기 인쇄 회로 기판의 상기 제1 면 상에 제1 연결재들을 통하여 부착되며, 제1 면과 상기 제1 면에 대향하는 제2 면을 구비한다. 상기 집적 회로 다이는 상기 패키지 기판의 상기 제1 면에 부착된다. 상기 복수의 저전압 강하 레귤레이터들은 상기 패키지 기판의 상기 제2 면에 부착되며, 상기 제1 연결재들 사이에 배치된다. 상기 인쇄 회로 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함한다. 상기 패키지 기판은 상기 복수의 저전압 강하 레귤레이터들과 상기 집적 회로 다이를 접속시키는 제2 전기적 경로들을 포함한다.

Description

모바일 장치 및 모바일 장치의 전력 제어 방법{MOBILE DEVICES AND METHODS OF CONTROLLING POWER IN MOBILE DEVICES}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 모바일 장치 및 모바일 장치의 전력 제어 방법에 관한 것이다.
시스템 온 칩(system on chip; SOC)은 컴퓨팅 시스템 또는 다른 전자 시스템을 구현하기 위해 CPU(central processing unit), 메모리, 인터페이스(interface), 디지털 신호 처리 회로, 및 아날로그 신호 처리 회로 등 다양한 기능 블록들을 하나의 반도체 집적 회로에 집적하는 기술 또는 상기 기술에 따라 집적된 하나의 집적 회로(integrated circuit; IC)를 나타낸다. 시스템 온 칩은 전력관리 집적회로로부터 파워 레일을 통하여 전원을 제공받아 동작하는데, 모바일 분야에서는 파워 레일 및 수동 소자의 개수를 감소시키는 것이 중요하다.
본 발명의 일 목적은 파워 레일들의 길이 및 수동 소자들의 개수를 감소시킬 수 있는 구조를 가지는 모바일 장치를 제공하는 것이다.
본 발명의 일 목적은 파워 레일들의 길이 및 수동 소자들의 개수를 감소시킬 수 있는 구조를 가지는 모바일 장치의 전력 제어 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 모바일 장치는 제1 면 및 상기 제1 면과 대향하는 제2 면을 구비하는 인쇄 회로 기판(printed circuit board), 적어도 하나의 전력관리 집적회로(power management integrated circuit) 다이, 패키지 기판, 집적 회로 다이 및 복수의 저전압 강하 레귤레이터들을 포함한다. 상기 적어도 하나의 전력관리 집적회로 다이는 상기 인쇄 회로 기판의 상기 제2 면에 부착되며, 배터리 전압을 기초로 복수의 전원 전압들을 생성한다. 상기 패키지 기판은 상기 인쇄 회로 기판의 상기 제1 면 상에 제1 연결재들을 통하여 부착되며, 제1 면과 상기 제1 면에 대향하는 제2 면을 구비한다. 상기 집적 회로 다이는 상기 패키지 기판의 상기 제1 면에 부착된다. 상기 복수의 저전압 강하 레귤레이터들은 상기 패키지 기판의 상기 제2 면에 부착되며, 상기 제1 연결재들 사이에 배치된다. 상기 인쇄 회로 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함한다. 상기 패키지 기판은 상기 복수의 저전압 강하 레귤레이터들과 상기 집적 회로 다이를 접속시키는 제2 전기적 경로들을 포함한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 모바일 장치의 전력 제어 방법은 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하는 인쇄 회로 기판의 상기 제2 면에 부착된 전력관리 집적회로 다이에서 복수의 전원 전압들을 생성하고, 상기 전원 전압들을 상기 인쇄 회로 기판의 제1 면에 제1 연결재들을 이용하여 부착된 제1 면과 제2 면을 구비하는 패키지 기판의 제2 면에 부착되며 상기 제1 연결재들 사이에 배치되는 복수의 저전압 강하 레귤레이터들에 제공하고, 상기 저전압 강하 레귤레이터들에서 상기 전원 전압들에 기초하여 복수의 출력 전압들을 생성하고 상기 저전압 강하 레귤레이터들 각각이 상기 출력 전압들을 상기 패키지 기판의 제1 면에 제2 연결재들을 이용하여 부착된 집적 회로 다이의 복수의 파워 도메인들 각각에 제공한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 모바일 장치는 인쇄 회로 기판(printed circuit board), 적어도 하나의 전력관리 집적회로(power management integrated circuit) 다이, 제1 면 및 상기 제1 면과 대향하는 제2 면을 구비하는 패키지 기판, 집적 회로 다이, 복수의 저전압 강하 레귤레이터들 및 고밀도 커패시터들을 포함한다. 상기 적어도 하나의 전력관리 집적회로 다이는 상기 인쇄 회로 기판의 상기 제1 면에 부착되며, 배터리 전압을 기초로 복수의 전원 전압들을 생성한다. 상기 패키지 기판은 상기 인쇄 회로 기판의 제1 면 상에 제1 연결재들을 통하여 부착되며 제1 면과 제2 면을 구비한다. 상기 집적 회로 다이는 상기 패키지 기판의 상기 제1 면에 부착된다. 상기 복수의 저전압 강하 레귤레이터들은 상기 패키지 기판의 상기 제2 면에 부착되며, 상기 제1 연결재들 사이에 배치된다. 상기 고밀도 커패시터들은 상기 복수의 저전압 강하 레귤레이터들 각각의 사이와 상기 패키지 기판의 상기 제2 면 사이에 배치된다. 상기 패키지 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함한다. 상기 인쇄 회로 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함한다. 상기 패키지 기판은 상기 복수의 저전압 강하 레귤레이터들과 상기 집적 회로 다이를 접속시키는 제2 전기적 경로들을 포함한다.
상기와 같은 본 발명의 실시예들에 따른 모바일 장치 및 모바일 장치의 전력 제어 방법에서는 인쇄 회로 기판의 제2 면에 전력관리 집적회로 다이를 부착하고, 인쇄회로 기판의 제1 면에 제1 연결재들을 통하여 부착되는 패키지 기판의 제2 면 상의 제1 연결재들 사이에 복수의 저전압 강하 레귤레이터들을 제공하고, 저전압 강하 레귤레이터들에서 패키지 기판의 제1 면에 부착되는 집적 회로 다이의 복수의 파워 도메인들 각각에 출력 전압을 제공하므로 전력관리 집적회로 다이의 크기를 감소시킬 수 있고, 출력 전압들을 전달하는 파워 레일들의 길이 및 파워 볼의 개수를 감소시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 모바일 장치를 예시적으로 나타내는 블록도이다.
도 2a는 본 발명의 실시예들에 따른 모바일 장치의 다른 예를 나타내는 블록도이다.
도 2b는 본 발명의 실시예들에 따른 모바일 장치의 다른 예를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 2a의 모바일 장치의 일부를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 도 3의 모바일 장치에서 집적 회로 다이의 파워 도메인들을 나타낸다.
도 5는 본 발명의 실시예들에 따른 도 2a의 모바일 장치의 등가 회로를 나타내는 회로도이다.
도 6은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 7은 본 발명의 실시예들에 따른 도 6의 컴퓨팅 시스템에서 PMIC 및 저전압 강하 레귤레이터들을 나타내낸다.
도 8은 본 발명의 실시예들에 따른 도 6의 모바일 장치에서 시스템-온 칩의 구성을 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 도 7의 PMIC에서 복수의 DC-DC 컨버터들 중 하나의 구성을 나타낸다.
도 10은 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터들 중 하나의 구성을 나타낸다.
도 11은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 에러 증폭기를 나타내는 회로도이다.
도 12 및 도 13은 본 발명의 실시예들에 따른 도 3의 모바일 장치에서 저전압 강하 레귤레이터들을 이용한, 집적 회로 다이의 파워 도메인들을 대한 전력 제어를 나타낸다.
도 14는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 분해 사시도이다.
도 15는 본 발명의 실시예들에 따른 모바일 장치의 제조 방법을 나타내는 흐름도이다.
도 16은 본 발명의 실시예들에 따른 모바일 장치의 전력 제어 방법을 나타내는 흐름도이다.
도 17은 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 모바일 장치를 예시적으로 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 모바일 장치를 예시적으로 나타내는 블록도이다.
도 1을 참조하면, 모바일 장치(10)는 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(personal computer), 개인 정보 단말기(personal digital assistant; PDA), 산업용 정보 단말기(enterprise digital assistant; EDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(digital camera), 음악 재생기(music player), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, 만물 인터넷(internet of everything: IoE) 기기, e-북(e-book), 가상 현실(virtual reality; VR) 기기, 증강 현실(augmented reality; AR) 기기 등과 같은 다양한 컴퓨팅 장치로 구현될 수 있다.
모바일 장치(10)는 인쇄 회로 기판(printed circuit board (PCB), 110)의 위와 아래에 배치되는 복수의 구성 요소들(component)을 포함할 수 있다.
인쇄 회로 기판(110)는 제1 면(UF1) 및 제1 면(UF1)에 대향하는 제2 면(LF1)을 포함할 수 있다. 복수의 구성 요소들(component)은 제1 면(UF1) 제2 면(LF1) 중 적어도 하나의 면 위(on or above)에 배치될 수 있다. 상기 구성요소들은 전력관리 집적 회로 다이, 수동 소자들 및/또는 저전압 강하 레귤레이터들일 수 있다.
인쇄 회로 기판(110)은 전기적 경로들(electrical paths)을 포함할 수 있다. 상기 전기적 경로들은 제1 면(UF1)과 제2면(LF1) 중에서 적어도 하나의 면의 위에 배치된 하나 또는 그 이상의 구성 요소들을 서로 전기적으로 연결할 수 있다. 상기 전기적 경로들은 전기적 전도성(electrical conductivity)을 갖는 물질들로 형성될 수 있다. 예를 들어, 상기 전기적 경로들은 동작 전압들을 공급하는 전기적 경로들과, 신호들을 전송하기 위한 전기적 경로들을 포함할 수 있다.
본 명세서에서 설명되는 인쇄 회로 기판(110, 도 2a의 110a)은 제1면(UF1)과 제2면(LF1) 중에서 적어도 하나의 면의 위에 배치된 하나 또는 그 이상의 구성 요소들 사이에서 전기적 경로들(또는 전기적 통신 채널들)을 제공할 수 있는 회로 보드(circuit board) 또는 기판(substrate)을 의미할 수 있다.
인쇄 회로 기판(110 또는 110a)은 하나 또는 그 이상의 유전체 층들(dielectric material layers)에 의해 서로 분리된 복수의 금속 층들(metal layers)을 포함하고, 상기 복수의 금속 층들은 전도성 비아들(vias)을 통해 서로 연결될 수 있다.
모바일 장치(10)는 또한 적어도 하나의 전력관리 집적회로(PMIC) 다이(200), 패키지 기판(150), 복수의 저전압 강하 레귤레이터들(LDO, 300a, 300b), 집적 회로 다이(SoC die, 400) 및 메모리 다이(500)를 더 포함할 수 있다.
패키지 기판(150)은 제1 연결재들(140, 161, 163)을 통하여 인쇄 회로 기판(110)의 제1 면(UF1)에 부착될 수 있다. 패키지 기판(150)은 제1 면(UF2) 및 제1 면(UF2)에 대향하는 제 2 면(LF2)를 구비할 수 있다.
실시예에 있어서, 제1 연결재들(140, 161, 163)은 전기적 전도 물질들로 구현될 수 있다. 예컨대, 상기 전기적 전도 물질들은 패드들(pads), 핀들 (pins), 랜드 패드들(land pads), 솔더 볼들(solder balls), 구리 패드들, 및/또는 이들의 조합으로 구현될 수 있으나 이에 한정되는 것은 아니다.
본 명세서에서 설명되는 연결재는 볼(ball)과 상기 볼의 상부와 하부에 접속된 패드들을 포함할 수 있다. 따라서, 이하에서 설명되는 볼은 상기 볼과 패드들을 포함하는 구성 요소를 의미할 수 있다. 도 1 및 도 2a에는 패드(PAD)가 접속 수단의 일 실시 예로서 도시되어 있으나 상기 접속 수단이 패드에 한정되는 것은 아니다.
복수의 저전압 강하 레귤레이터들(300a, 300b)은 패키지 기판(150)의 제2 면(LF2)에 부착되며, 제1 연결재들(140, 161, 163) 사이에 배치될 수 있다. 패키지 기판(150)의 제2 면(LF2)과 저전압 강하 레귤레이터들(300a, 300b) 사이에 고밀도 커패시터들(380, 390)이 배치될 수 있다. 고밀도 커패시터들(380, 390)은 패키지 기판(150)의 제2 면(LF2, 랜드사이드)에 부착되므로 랜드-사이드 커패시터들이라고 호칭될 수도 있다.
저전압 강하 레귤레이터(300a)와 고밀도 커패시터(380)는 동일한 공정을 통하여 제공되거나 순차적으로 적층될 수 있다. 저전압 강하 레귤레이터(300b)와 고밀도 커패시터(390)는 동일한 공정을 통하여 제공되거나 순차적으로 적층될 수 있다.
전력관리 집적회로 다이(200)는 제2 연결재들(120)을 통하여 인쇄 회로 기판(110)의 제2 면(LF1)에 부착될 수 있다. 제2 연결재들(120)은 패드들(pads), 핀들 (pins), 랜드 패드들(land pads), 솔더 볼들(solder balls), 구리 패드들을 포함하는 전기적 전도 물질을 포함할 수 있다.
집적 회로 다이(400)는 제3 연결재들(170, 180)을 통하여 패키지 기판(150)의 제1 면(UF2)에 부착될 수 있다. 제3 연결재들(170, 180)은 전기적 전도 물질을 포함할 수 있고, 집적 회로 다이(400)는 마이크로프로세서, 그래픽스 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 애플리케이션 프로세서, 모뎀(Modem) 집적 회로, 무선 주파수(radio frequency) 집적 회로, 플래시 메모리 및 시스템 온 칩 (system on chip (SoC)) 중 적어도 하나일 수 있다.
메모리 다이(500)는 제4 연결재들(191, 192)을 통하여 패키지 기판(150)의 제1 면(UF2)에 부착되고, 집적 회로 다이(400) 위에 가로 놓일 수 있다. 제4 연결재들(191, 192)은 전기적 전도 물질을 포함할 수 있다. 메모리 다이(500)는 DRAM 장치 및 컨트롤러를 포함하는 NAND 플래시 메모리 장치 중 적어도 하나를 포함할 수 있다.
제2 연결재들(120)은 제2 볼들(121, 122,123, 124)을 포함할 수 있고, 제1 연결재들(140)은 제1 볼들(141, 142, 143)을 포함할 수 있다. 제3 연결재들(170)은 볼들(171, 172, 173)을 포함할 수 있고, 제3 연결재들(180)은 볼들(181, 182, 183)을 포함할 수 있다.
인쇄 회로 기판(110)은 제2 연결재들(120)과 제1 연결재들(140)을 통하여 PMIC 다이(110)와 저전압 강하 레귤레이터들(300a, 300b)를 접속시키는 제1 전기적 경로들(131, 132, 133, 134)를 포함할 수 있고, 패키지 기판(150)은 제1 연결재들(140)과 제3 연결재들(170, 180)을 통하여 저전압 강하 레귤레이터들(300a, 300b)과 집적 회로 다이(400)를 접속시키는 제2 전기적 경로들(151, 152, 154, 156)을 포함할 수 있다.
제2 전기적 경로들(151, 152, 154, 156) 중 전기적 경로들(151, 152)은 제1 연결재들(140)의 볼들(141, 143)과 저전압 강하 레귤레이터들(300a, 300b)를 접속시키므로 제1 브랜치 경로들이라 호칭될 수 있다. 또한 제2 전기적 경로들(151, 152, 154, 156) 중 전기적 경로들(154, 156)은 저전압 강하 레귤레이터들(300a, 300b)과 제3 연결재들(170, 180)을 접속시키므로 제2 브랜치 경로들이라 호칭될 수 있다.
제2 볼들(121, 122)을 통하여 PMIC 다이(200)에서 생성된 전원 전압들이 볼(141)과 전기적 경로(151)를 통하여 저전압 강하 레귤레이터(300a)에 제공되고, 제2 볼들(123, 124)을 통하여 PMIC 다이(200)에서 생성된 전원 전압들이 볼(143)과 전기적 경로(152)를 통하여 저전압 강하 레귤레이터(300b)에 제공될 수 있다.
저전압 강하 레귤레이터(300a)는 제공받은 전원 전압을 기초로 출력 전압을 생성하고, 고밀도 커패시터(380), 전기적 경로(154) 및 볼들(171, 172, 173)을 통하여 출력 전압을 집적 회로 다이(400)의 해당 파워 도메인에 제공할 수 있다. 저전압 강하 레귤레이터(300b)는 제공받은 전원 전압을 기초로 출력 전압을 생성하고, 고밀도 커패시터(390), 전기적 경로(156) 및 볼들(181, 182, 183)을 통하여 출력 전압을 집적 회로 다이(400)의 해당 파워 도메인에 제공할 수 있다.
인쇄 회로 기판(110) 및 패키지 기판(150) 각각은 제1 방향(DR1)을 따라 신장되는 길이 및 제2 방향(DR2)을 따라 신장되는 두께를 가질 수 있다. 전력관리 집적회로 다이(200), 인쇄 회로 기판(110), 저전압 강하 레귤레이터들(300a, 300b), 패키지 기판(150), 집적 회로 다이(400) 및 메모리 다이(500)는 제2 방향(DR2)을 따라 배치될 수 있다.
도 2a는 본 발명의 실시예들에 따른 모바일 장치의 다른 예를 나타내는 블록도이다.
도 2a를 참조하면, 모바일 장치(10a)는 인쇄 회로 기판(110a), 제1 전력관리 집적회로(200a), 제2 전력관리 집적회로(200b), 복수의 수동 소자들(31, 32, 33, 35, 36, 37), 패키지 기판(150), 복수의 저전압 강하 레귤레이터들(300a, 300b), 집적 회로 다이(SoC die, 400) 및 메모리 다이(500)를 포함할 수 있다. 또한 모바일 장치(10a)는 패키지 기판(150)의 제2 면(LF2)과 저전압 강하 레귤레이터들(300a, 300b) 사이에 배치되는 고밀도 커패시터들(380, 390)을 더 포함할 수 있다.
인쇄 회로 기판(110a)은 제1 면(UF1) 및 제1 면(UF1)에 대향하는 제2 면(LF1)을 포함할 수 있다.
제1 전력관리 집적회로(200a)는 메인 PMIC로 호칭될 수 있고, 제2 전력관리 집적회로(200b)는 서브 PMIC로 호칭될 수 있다. 제1 전력관리 집적회로(200a)와 제2 전력관리 집적회로(200b)는 제2 방향(DR2)으로 이격될 수 있다.
복수의 수동 소자들(31, 32, 33, 35, 36, 37)은 인쇄 회로 기판(110a)는 제2 면(LF1)에 패드(PAD)를 통하여 부착될 수 있다. 복수의 수동 소자들(31, 32, 33, 35, 36, 37)은 제1 전력관리 집적회로(200a)의 출력과 관련되는 제1 커패시터(C1, 31), 제1 인버터(L1, 32) 및 저전압 강하 레귤레이터(300a)의 입력과 관련되는 커패시터(C3, 33)를 포함할 수 있고, 제2 전력관리 집적회로(200b)의 출력과 관련되는 제2 커패시터(C2, 35), 제2 인버터(L2, 36) 및 저전압 강하 레귤레이터(300b)의 입력과 관련되는 커패시터(C4, 37)를 포함할 수 있다.
제1 전력관리 집적회로(200a)는 제2 연결재들(120a)를 통하여 인쇄 회로 기판(110a)는 제2 면(LF1)에 부착될 수 있다. 제2 연결재들(120a)은 볼들(121a, 122a, 123a, 124a)를 포함할 수 있다. 볼(121a)은 제1 전기적 경로(135)를 통하여 제1 전력관리 집적회로(200a)와 제1 인덕터(32)에 연결될 수 있다. 따라서 제1 전력관리 집적회로(200a)에서 출력되는 전원 전압은 제1 커패시터(31), 제1 인덕터(32) 및 커패시터(33)를 거쳐서 제1 전기적 경로들(135, 136) 및 볼(141)을 통하여 저전압 강하 레귤레이터(300a)에 제공될 수 있다.
제2 전력관리 집적회로(200b)는 제2 연결재들(120b)를 통하여 인쇄 회로 기판(110a)는 제2 면(LF1)에 부착될 수 있다. 제2 연결재들(120b)은 볼들(121b, 122b, 123b, 124b)를 포함할 수 있다. 볼(121b)은 제1 전기적 경로(137)를 통하여 제2 전력관리 집적회로(200b)와 제2 인덕터(36)에 연결될 수 있다. 따라서 제2 전력관리 집적회로(200b)에서 출력되는 전원 전압은 제2 커패시터(35), 제2 인덕터(36) 및 커패시터(37)를 거쳐서 제2 전기적 경로들(137, 138) 및 볼(143)을 통하여 저전압 강하 레귤레이터(300b)에 제공될 수 있다.
저전압 강하 레귤레이터(300a)는 제공받은 전원 전압을 기초로 출력 전압을 생성하고, 고밀도 커패시터(380), 전기적 경로(154) 및 볼들(171, 172, 173)을 통하여 출력 전압을 집적 회로 다이(400)의 해당 파워 도메인에 제공할 수 있다. 고밀도 커패시터(380)는 저전압 강하 레귤레이터(300a)의 출력 커패시터로 동작할 수 있다. 고밀도 커패시터(390)는 저전압 강하 레귤레이터(300b)의 출력 커패시터로 동작할 수 있다.
저전압 강하 레귤레이터(300b)는 제공받은 전원 전압을 기초로 출력 전압을 생성하고, 고밀도 커패시터(390), 전기적 경로(156) 및 볼들(181, 182, 183)을 통하여 출력 전압을 집적 회로 다이(400)의 해당 파워 도메인에 제공할 수 있다. 고밀도 커패시터(390)는 저전압 강하 레귤레이터(300b)의 출력 커패시터로 동작할 수 있다.
저전압 강하 레귤레이터들(300a, 300b)이 제1 전력관리 집적회로(200a) 및 제2 전력관리 집적회로(200b)에 포함되는 대신 패키지 기판(150)의 제2 면(LF2)에 부착되고, 고밀도 커패시터들(380, 390) 각각과 인접하게 배치됨으로써, 인쇄 회로 기판(110a)의 제2 면(LF1)에 부착되어야 하는, 저전압 강하 레귤레이터들(300a, 300b)과 관련되는 출력 커패시터들 및 디커플링 커패시터들을 제거할 수 있다. 또한, 저전압 강하 레귤레이터들(300a, 300b)이 패키지 기판(150)의 제2 면(LF2)에 부착됨으로써, 저전압 강하 레귤레이터들(300a, 300b)이 제1 전력관리 집적회로(200a) 및 제2 전력관리 집적회로(200b)에 포함되는 경우에 비하여 제1 전력관리 집적회로(200a) 및 제2 전력관리 집적회로(200b)로부터 저전압 강하 레귤레이터들(300a, 300b)로 전원 전압을 전달하는 전기적 경로들(파워 레일들)의 수도 감소시킬 수 있다.
또한, 저전압 강하 레귤레이터들(300a, 300b)이 제1 전력관리 집적회로(200a) 및 제2 전력관리 집적회로(200b)에 포함되는 대신 패키지 기판(150)의 제2 면(LF2)에 부착됨으로써, 저전압 강하 레귤레이터들(300a, 300b)은 감소된 수의 볼들(171, 172, 173, 181, 182, 183)을 통하여 집적 회로 다이(400)의 해당 파워 도메인에 출력 전압을 제공할 수 있다.
도 2a에서 저전압 강하 레귤레이터들(300a, 300b), 패키지 기판(150) 및 집적 회로 다이(400)는 집적 회로 패키지(SoC_PKG)를 구성할 수 있다.
도 2b는 본 발명의 실시예들에 따른 모바일 장치의 다른 예를 나타내는 블록도이다.
도 2b를 참조하면, 모바일 장치(10b)는 인쇄 회로 기판(110a), 제1 전력관리 집적회로(200c), 제2 전력관리 집적회로(200d), 복수의 수동 소자들(31, 32, 33, 35, 36, 37), 패키지 기판(150), 복수의 저전압 강하 레귤레이터들(300a, 300b), 집적 회로 다이(SoC die, 400) 및 메모리 다이(500)를 포함할 수 있다. 또한 모바일 장치(10b)는 패키지 기판(150)의 제2 면(LF2)과 저전압 강하 레귤레이터들(300a, 300b) 사이에 배치되는 고밀도 커패시터들(380, 390)을 더 포함할 수 있다.
도 2b의 모바일 장치(10b)는 제1 전력관리 집적회로(200c), 제2 전력관리 집적회로(200d) 및 복수의 수동 소자들(31, 32, 33, 35, 36, 37)이 인쇄 회로 기판(110a)의 제1 면(UF1) 상에 저전압 강하 레귤레이터들(300a, 300b)과 함께 부착된다는 점이 도 2a의 모바일 장치(10a)와 차이가 있다. 이하 도 2a와 중복되는 설명은 생략한다.
제1 전력관리 집적회로(200c)와 제2 전력관리 집적회로(200d)는 제2 방향(DR2)으로 이격될 수 있다. 복수의 수동 소자들(31, 32, 33, 35, 36, 37)은 인쇄 회로 기판(110a)의 제1 면(UF1)에 패드(PAD)를 통하여 부착될 수 있다. 복수의 수동 소자들(31, 32, 33, 35, 36, 37)은 제1 전력관리 집적회로(200c)의 출력과 관련되는 제1 커패시터(C1, 31), 제1 인버터(L1, 32) 및 저전압 강하 레귤레이터(300a)의 입력과 관련되는 커패시터(C3, 33)를 포함할 수 있고, 제2 전력관리 집적회로(200d)의 출력과 관련되는 제2 커패시터(C2, 35), 제2 인버터(L2, 36) 및 저전압 강하 레귤레이터(300b)의 입력과 관련되는 커패시터(C4, 37)를 포함할 수 있다.
제1 전력관리 집적회로(200c)는 제2 연결재들(120c)를 통하여 인쇄 회로 기판(110a)의 제1 면(UF1)에 부착될 수 있다. 제2 연결재들(120c)은 볼들(121c, 122c, 123c, 124c)를 포함할 수 있다. 볼(121c)은 제1 전기적 경로(135c)를 통하여 제1 전력관리 집적회로(200c)와 제1 인덕터(32)에 연결될 수 있다. 따라서 제1 전력관리 집적회로(200c)에서 출력되는 전원 전압은 제1 커패시터(31), 제1 인덕터(32) 및 커패시터(33)를 거쳐서 제1 전기적 경로들(135c, 136c) 및 볼(141)을 통하여 저전압 강하 레귤레이터(300a)에 제공될 수 있다.
제2 전력관리 집적회로(200d)는 제2 연결재들(120d)를 통하여 인쇄 회로 기판(110a)의 제1 면(UF1)에 부착될 수 있다. 제2 연결재들(120d)은 볼들(121d, 122d, 123d, 124d)을 포함할 수 있다. 볼(121d)은 제1 전기적 경로(137d)를 통하여 제2 전력관리 집적회로(200d)와 제2 인덕터(36)에 연결될 수 있다. 따라서 제2 전력관리 집적회로(200d)에서 출력되는 전원 전압은 제2 커패시터(35), 제2 인덕터(36) 및 커패시터(37)를 거쳐서 제2 전기적 경로들(137d, 138d) 및 볼(143)을 통하여 저전압 강하 레귤레이터(300b)에 제공될 수 있다.
도 2b에서 패키지 기판(150) 및 집적 회로 다이(400)는 집적 회로 패키지(SoC_PKG)를 구성할 수 있다.
도 3은 본 발명의 실시예들에 따른 도 2a의 모바일 장치의 일부를 나타내는 블록도이다.
도 3에서는 도 2a의 모바일 장치(10a)의 구성 요소들 중 집적 회로 패키지(SoC_PKG), 제1 전력관리 집적 회로(200a) 및 제2 전력관리 집적회로(200b)를 도시한다.
도 3을 참조하면, 집적 회로 패키지(SoC_PKG)는 집적 회로 다이(400) 및 복수의 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d)를 포함할 수 있다. 집적 회로 다이(400)는 각각이 적어도 하나의 기능 블록을 구비하는 복수의 파워 도메인들(PD1, PD2, PD3, PD4)로 구분될 수 있고, 복수의 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d) 각각은 복수의 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 대응될 수 있다.
제1 전력관리 집적 회로(200a)는 서브 레귤레이터들(SR1, SR2)을 포함할 수 있고, 제2 전력관리 집적 회로(200b)는 서브 레귤레이터들(SR3, SR4)을 포함할 수 있다. 서브 레귤레이터들(SR1, SR2, SR3, SR4) 각각은 DC-DC 컨버터 또는 벅 컨버터로 호칭될 수 있다.
DC-DC 컨버터들(SR1, SR2, SR3, SR4) 각각은 배터리 전압을 기초로 전원 전압들(VDD1, VDD2, VDD3, VDD4)을 각각 생성할 수 있다. DC-DC 컨버터(SR1)는 생성된 전원 전압(VDD1)을 저전압 강하 레귤레이터들(300a, 300c, 300d)에 제공하고, DC-DC 컨버터(SR2)는 생성된 전원 전압(VDD2)을 저전압 강하 레귤레이터들(300a, 300c, 300b)에 제공하고, DC-DC 컨버터(SR3)는 생성된 전원 전압(VDD3)을 저전압 강하 레귤레이터들(300b, 300d)에 제공하고, DC-DC 컨버터(SR4)는 생성된 전원 전압(VDD4)을 저전압 강하 레귤레이터들(300c, 300d)에 제공할 수 있다.
DC-DC 컨버터들(SR1, SR2)은 제1 그룹의 DC-DC 컨버터라 호칭될 수 있고, 전원 전압들(VDD1, VDD2, VDD3, VDD4) 중 제1 일부의 전원 전압들(VDD1, VDD2)를 생성할 수 있고, DC-DC 컨버터들(SR3, SR4)은 제2 그룹의 DC-DC 컨버터라 호칭될 수 있고, 전원 전압들(VDD1, VDD2, VDD3, VDD4) 중 제2 일부의 전원 전압들(VDD3, VDD4)를 생성할 수 있다.
저전압 강하 레귤레이터(300a)는 전원 전압들(VDD1, VDD2)을 기초로 출력 전압(VOUT1)을 생성하고, 출력 전압(VOUT1)을 제1 파워 도메인(PD1)에 제공할 수 있다. 저전압 강하 레귤레이터(300b)는 전원 전압들(VDD1, VDD2, VDD4)을 기초로 출력 전압(VOUT2)을 생성하고, 출력 전압(VOUT2)을 제2 파워 도메인(PD2)에 제공할 수 있다. 저전압 강하 레귤레이터(300c)는 전원 전압들(VDD2, VDD3)을 기초로 출력 전압(VOUT3)을 생성하고, 출력 전압(VOUT3)을 제3 파워 도메인(PD3)에 제공할 수 있다. 저전압 강하 레귤레이터(300d)는 전원 전압들(VDD1, VDD3, VDD4)을 기초로 출력 전압(VOUT4)을 생성하고, 출력 전압(VOUT4)을 제4 파워 도메인(PD4)에 제공할 수 있다.
제1 내지 제4 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 대응되는 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d) 각각을 제1 내지 제4 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 인접하게 배치함으로써, 출력 전압들(VOUT1, VOUT2, VOUT3, VOUT4) 각각을 전달하는 파워 레일들의 길이를 감소시킬 수 있다.
도 4는 본 발명의 실시예들에 따른 도 3의 모바일 장치에서 집적 회로 다이의 파워 도메인들을 나타낸다.
도 4를 참조하면, 집적 회로 다이(400)는 각각이 적어도 하나의 기능 블록을 구비하는 복수의 파워 도메인들(PD1, PD2, PD3, PD4)로 구분될 수 있다.
제1 파워 도메인(PD1)의 기능 블록은 볼들(171a, 172a, 173a)을 통하여 도 3의 저전압 강하 레귤레이터(300a)로부터 제1 출력 전압(VOUT1)을 제공받아 동작할 수 있다. 제2 파워 도메인(PD2)의 기능 블록은 볼들(171b, 172b, 173b, 174b)을 통하여 도 3의 저전압 강하 레귤레이터(300b)로부터 제2 출력 전압(VOUT2)을 제공받아 동작할 수 있다. 제3 파워 도메인(PD3)의 기능 블록은 볼들(181a, 182a, 183a, 184a)을 통하여 도 3의 저전압 강하 레귤레이터(300c)로부터 제3 출력 전압(VOUT3)을 제공받아 동작할 수 있다. 제4 파워 도메인(PD4)의 기능 블록은 볼들(181b, 182b, 183b, 184b)을 통하여 도 3의 저전압 강하 레귤레이터(300d)로부터 제4 출력 전압(VOUT4)을 제공받아 동작할 수 있다.
도 4에서 점선으로 표시된 원들은 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d)이 제1 전력관리 집적회로(200a) 및 제2 전력관리 집적회로(200b)에 포함되는 경우에, 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d)에서 제공되는 출력 전압들을 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 제공할 때 이용되는 볼들을 나타낸다. 저전압 강하 레귤레이터들(300a, 300c, 300b, 300d)이 패키지 기판(150)의 제2 면(LF2)에 부착하여 파워 도메인들(PD1, PD2, PD3, PD4)에 인접하게 배치함으로써, 출력 전압들을 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 제공할 때 이용되는 볼들의 개수가 감소됨을 알 수 있다.
도 5는 본 발명의 실시예들에 따른 도 2a의 모바일 장치의 등가 회로를 나타내는 회로도이다.
도 5는 제1 전력관리 집적회로(200a)에 포함되는 DC-DC 컨버터(SR1)로부터 집적 회로 다이(400)의 하나의 파워 도메인에 포함되는 하나의 기능 블록까지의 경로에 포함되는 구성 요소들을 나타내는 등가 회로도이다.
도 2a 및 도 5를 참조하면, DC-DC 컨버터(SR1)는 드라이버(210), 제1 파워 스위치(MP) 및 제2 파워 스위치(MN)를 포함할 수 있다.
제1 파워 스위치(MP)는 입력 노드(NI)와 스위칭 노드(SN1) 사이에 연결될 수 있다. 제1 파워 스위치(MP)는 배터리 전압(VBAT)이 입력되는 입력 노드(NI)에 연결되는 소스, 제1 구동 제어 신호(PD)를 수신하는 게이트 및 스위칭 노드(SN)에 연결되는 드레인을 구비하는 피모스 트랜지스터를 포함할 수 있다. 제2 파워 트랜지스터(MN)는 스위칭 노드(SN)에 연결되는 드레인, 제2 구동 제어 신호(ND)를 수신하는 게이트 및 접지 전압(VSS)에 연결되는 소스를 구비하는 엔모스 트랜지스터를 포함할 수 있다.
입력 노드(NI)와 접지 전압(VSS) 사이에는 입력 커패시터(CIN)가 연결될 수 있고, 입력 커패시터(CIN)는 인쇄 회로 기판(110)의 제2 면(LF1)에 부착되는 수동 소자로 구현될 수 있다.
제1 인덕터(L1)는 스위칭 노드(SN)와 제1 노드(N11) 사이에 연결되고, 제1 커패시터(C1)는 제1 노드(N11)와 접지 전압(VSS) 사이에 연결될 수 있다. 제1 인덕터(L1)는 도 2a의 수동 소자(32)로 구현될 수 있고, 제1 커패시터(C1)는 도 2a의 수동 소자(31)로 구현될 수 있다. 제1 노드(N11)에서 제1 전원 전압(VDD1)에 제공될 수 있다.
커패시터(C3)는 제1 노드(N11)와 접지 전압(VSS) 사이에 제1 커패시터(C1)와 병렬로 연결될 수 있다. 제1 노드(N11)와 저전압 강하 레귤레이터(300a) 사이에 인덕터(L_PL), 저항(R_PL), 인덕터(L_PV) 및 저항(R_PV)이 직렬로 연결될 수 있다. 인덕터(L_PL)는 인쇄 회로 기판(110a)의 제1 방향(DR1)으로의 등가 인덕터를 나타내고, 저항(R_PL)은 인쇄 회로 기판(110a)의 제1 방향(DR1)으로의 등가 저항을 나타내고, 인덕터(L_PV)는 인쇄 회로 기판(110a)의 제2 방향(DR2)으로의 등가 인덕터를 나타내고, 저항(R_PV)은 인쇄 회로 기판(110a)의 제2 방향(DR2)으로의 등가 저항을 나타낼 수 있다.
저전압 강하 레귤레이터(300a)는 제2 노드(N12)에서 제1 출력 전압(VOUT1)을 제공하고, 제2 노드(N12)와 접지 전압(VSS) 사이에 고밀도 커패시터(380)가 연결될 수 있다. 패키기 기판(150)는 인덕터(L_PKG)로 모델링될 수 있고, 볼(BL1)을 통하여 저전압 강하 레귤레이터(300a)와 연결되고, 볼(BL2)를 통하여 집적 회로 다이(400)와 연결될 수 있다. 집적 회로 다이(400)의 기능 블록은 볼(BL2)에 연결되는 제3 노드(N13)와 접지 전압(VSS) 사이에 연결되는 부하(LD)와 제3 노드(N13)와 접지 전압(VSS) 사이에 부하(LD)에 대하여 병렬로 연결되는 출력 커패시터(CO)와 출력 저항(RO)으로 모델링될 수 있다.
만일 저전압 강하 레귤레이터(300a)가 제1 전력관리 집적회로(200a)에 포함되는 경우에는 제1 노드(N11)와 접지 전압(VSS0 사이에 저전압 강하 레귤레이터(300a)의 입력과 관계되는 커패시터, 저전압 강하 레귤레이터(300a)의 출력과 관계되는 커패시터 및 디커플링 커패시터가 등가 회로(15)에 더 포함되어야 한다.
하지만, 등가 회로(15)를 살펴 보면, 저전압 강하 레귤레이터(300a)를 패키지 기판(150)의 제2 면(LF2)에 부착함으로써, 수동 소자들의 개수를 감소시킬 수 있음을 알 수 있다.
도 6은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 6을 참조하면, 컴퓨팅 시스템(5)은 호스트(40) 및 모바일 장치(10c)를 포함할 수 있고, 모바일 장치(10c)는 전력관리 집적회로(200c, 이하 PMIC), 저전압 강하 레귤레이터들(300) 및 시스템-온 칩(400c)를 포함할 수 있다. 전력관리 집적회로(200c)는 도 1의 전력관리 집적회로 다이(200) 또는 도 2a의 전력관리 집적회로들(200a, 200b)에 해당할 수 있고, 시스템-온 칩(400c)은 도 1 및 도 2a의 집적 회로 다이(400)에 해당할 수 있다.
호스트(40)는 마스터 장치로서 PMIC(200c)와 통신할 수 있다. 예를 들어, 호스트(40)는 SPI(Serial Peripheral Interface) 프로토콜, I2C(Inter-Integrated Circuit) 프로토콜, 또는 I3C 프로토콜에 기초하여 호스트(20)와 PMIC(100) 사이의 SCL(Serial Clock Line)과 SDA(Serial Data Line)를 구동할 수 있다. 호스트(40)는 SCL 신호(클럭 신호)를 SCL 단자(214)를 통하여 통해 PMIC(200c)로 전송할 수 있고 SCL 신호에 동기된 SDA 신호(데이터 신호)를 SDA 단자(215)를 통하여 PMIC(200c)로 전송할 수 있다.
호스트(40)는 SCL 단자(214)을 제1 논리 상태(예를 들어, 하이(high))로 구동하고 그리고 SDA 단자(215)를 제1 논리 상태로부터 제2 논리 상태(예를 들어, 로우(low))로 구동하여 통신 시작을 알릴 수 있다. 호스트(40)는 PMIC(200c)의 어드레스 비트들 그리고 독출 또는 기입을 나타내는 R/W 비트를 포함하는 SDA 신호를 PMIC(200c)로 전송할 수 있다. 호스트(40)는 PMIC(200c)로부터 ACK(acknowledge) 비트를 포함하는 SDA 신호를 수신할 수 있다. 호스트(40)는 ACK 비트를 이용하여 어드레스 비트들과 R/W 비트가 PMIC(200c)로 성공적으로 전송되었는지를 확인할 수 있다.
PMIC(200c)는 슬레이브 장치로서 호스트(40)와 통신할 수 있다. PMIC(200c)는 SCL 신호를 수신하는 SCL 단자(214) 및 SDA 신호를 수신하거나 SDA 신호를 출력하는 SDA 단자(215)을 포함할 수 있다.
PMIC(200c)는 배터리 전압(VBAT)을 수신하는 입력 전압 단자(211), 접지 전압(VSS)을 수신하는 접지 전압 단자(213), 전원 전압들(VDDs)을 제공하는 스위칭 핀(ST) 및 피드백 전압들(VFBs)을 수신하는 피드백 핀(FT)을 포함할 수 있다. PMIC(200c)는 또한 배터리 전압(VBAT)에 기초하여 전원 전압들(VDDs)을 생생하고, 전원 전압들(VDDs)을 저전압 강하 레귤레이터들(300)에 컨버터 블록(290)을 포함할 수 있다. 컨버터 블록(290)은 복수의 DC-DC 컨버터들을 포함할 수 있고, 복수의 DC-DC 컨버터들은 각각 전원 전압들(VDDs) 중 해당하는 전원 전압을 생성할 수 있다.
저전압 강하 레귤레이터들(300)은 전원 전압들(VDDs)을 기초로 출력 전압들을 생성하고, 출력 전압들을 시스템-온 칩(400c)의 전압 단자들(410)을 통하여 전원 전압들(VDDs)을 파워 도메인들(PDs)에 제공할 수 있다.
피드백 전압들(VFBs)은 저전압 강하 레귤레이터들(300)로 공급되는 전원 전압들(VDDs)이 다시 PMIC(200c)로 되돌아가거나 제공되는 전압일 수 있다. 예를 들어, 전원 전압들(VDDs)이 그대로 PMIC(200c)로 제공될 수 있다. 피드백 전압들(VFBs)의 각각의 레벨은 전원 전압들(VDDs) 각각의 레벨과 일치할 수 있다. 다른 실시예에 있어서, 전원 전압들(VDDs) 각각이 그대로 PMIC(200c)로 제공되지 않고 수동 소자들(예를 들어, 저항, 커패시터, 인덕터 등)을 포함하는 전압 분배기 또는 필터 회로를 거쳐 PMIC(200c)로 제공될 수도 있다. 이 경우, 전압 분배기 또는 필터 회로는 PMIC(200c)와 시스템-온 칩(400c)이 탑재되는 기판 상에 위치할 수 있다. 피드백 전압들(VFBs) 각각의 레벨과 전원 전압들(VDDs)의 각각의 레벨은 다를 수 있다.
도 7은 본 발명의 실시예들에 따른 도 6의 컴퓨팅 시스템에서 PMIC 및 저전압 강하 레귤레이터들을 나타내낸다.
도 6 및 도 7을 참조하면, PMIC(200c)는 입력 전압 단자(211), 범용 입출력 단자(213), 스위칭 단자들(ST1~ST4), 피드백 단자들(FT1~FT4), 접지 단자(216), SCL 단자(214), SDA 단자(215), 제어 로직(240), 통신 인터페이스(250) 및 컨버터 블록(290)을 포함할 수 있다. 컨버터 블록(290)은 복수의 DC-DC 컨버터들(SR1~SR4)을 포함할 수 있다.
DC-DC 컨버터들(SR1~SR4) 스위칭 단자들(ST1~ST4) 각각에 연결되고, 스위칭 단자들(ST1~ST4) 각각을 통하여 전원 전압들(VDD1~VDD4) 각각을 출력 노드들(NO1~NO4) 각각에 제공할 수 있다. DC-DC 컨버터들(SR1~SR4) 각각은 피드백 단자들(FT1~FT4) 각각에 연결되고, 피드백 단자들(FT1~FT4) 각각에 연결되는 피드백 라인들(FL1~FL4)을 각각을 통하여 전원 전압들(VDD1~VDD4) 각각을 피드백 받을 수 있다.
도 7의 모바일 장치(10c)는 스위칭 단자들(ST1~ST4) 각각과 출력 노드들 노드들(NO1~NO4) 각각의 사이에 연결되는 인덕터들(L11~L14) 및 출력 노드들(NO1~NO4) 각각과 접지 전압 사이에 연결되는 출력 커패시터들(C11~C14)을 더 포함할 수 있다.
제어 로직(240)은 범용 입출력 단자(213)를 통하여 시스템-온 칩(400c)으로부터 전력 관리 제어 신호(CTRPM)를 수신하고, 전력 관리 제어 신호(CTRPM)에 기초하여 DC-DC 컨버터들(SR1~SR4)을 각각을 제어할 수 있다.
즉, 제어 로직(240)은 전력 관리 제어 신호(CRTPM)에 기초하여 DC-DC 컨버터들(SR1~SR4) 각각의 활성화 및 비활성화를 제어할 수 있다. 제어 로직(240)은 전력 관리 제어 신호(CTRPM)에 기초하여 복수의 인에이블 신호들(EN1~EN4)을 생성하고, 인에이블 신호들(EN1~EN4)을 DC-DC 컨버터들(SR1~SR4) 각각에 제공하여, DC-DC 컨버터들(SR1~SR4) 각각의 활성화와 비활성화를 개별적으로 제어할 수 있다.
통신 인터페이스(250)는 SCL 단자(214) 및 SDA 단자(215)를 통하여 호스트(40)와 연결되고, 호스트(40)와 데이터를 주고 받을 수 있고, 제어 로직(240)과 신호를 주고 받을 수 있다.
저전압 강하 레귤레이터들(300a, 300b, …, 300d) 각각은 전원 전압들(VDD1, VDD2, …, VDD4) 각각을 수신하고, 전원 전압들(VDD1, VDD2, …, VDD4)에 기초하여 출력 전압들(VOUT1, VOUT2, …, VOUT4)을 생성할 수 있다.
도 8은 본 발명의 실시예들에 따른 도 6의 모바일 장치에서 시스템-온 칩의 구성을 나타내는 블록도이다.
도 6 및 도 8을 참조하면, 시스템-온 칩(400c)은 전압 단자들(411~414), 범용 입출력 단자(401), 복수의 기능 블록들(IP1~IP4) 및 DVFS(dynamic voltage & frequency scaling) 컨트롤러(420)를 포함할 수 있다. 실시예에 있어서, 시스템-온 칩(400c)은 클럭 관리 장치(clock management unit; CMU)(430), 전력 관리 장치(power management unit; PMU)(440), 메모리 인터페이스(memory interface, MIF)(460), 입출력(input/output, I/O) 인터페이스(I/O IF)(450) 및 디스플레이 컨트롤러(470)를 더 포함할 수 있다.
실시예에 있어서, 시스템-온 칩(400c)은 어플리케이션 프로세서(application processor; AP) 또는 모바일 AP로 구현될 수 있다.
메모리 인터페이스(460)는 외부의 메모리 장치(500a)와 연결될 수 있고, 디스플레이 컨트롤러(470)는 외부의 디스플레이(510)와 연결될 수 있다. 외부의 메모리 장치(500a)는 도 2a의 메모리 다이(500)에 해당할 수 있다.
복수의 기능 블록들(IP1~IP4) 각각은 서로 다른 복수의 파워 도메인들(PD1~PD4)에 속할 수 있다. 실시예에 있어서, 복수의 파워 도메인들(PD1~PD4) 각각에는 하나 또는 그 이상의 기능 블록들이 속할 수 있다.
복수의 파워 도메인들(PD1~PD4) 각각에는 전압 단자들(411~414)을 통하여 복수의 출력 전압들(VOUT1~VOUT4)이 각각 제공될 수 있고, 클럭 신호들(CLK1~CLK4) 각각이 제공될 수 있다. 복수의 파워 도메인들(PD1~PD4) 각각에 속하는 복수의 기능 블록들(IP1~IP4) 각각은 복수의 전압들(VOUT1~VOUT4) 각각과 클럭 신호들(CLK1~CLK4) 각각을 기초로 동작할 수 있다.
DVFS 컨트롤러(420)는 복수의 출력 전압들(VOUT1~VOUT4) 각각의 레벨과 클럭 신호들(CLK1~CLK4) 각각의 주파수를 조절하여 복수의 파워 도메인들(PD1~PD4)에 대한 DVFS를 수행할 수 있다.
클럭 관리 장치(430)는 DVFS 컨트롤러(420)의 클럭 제어 신호(CTR2)에 기초하여 클럭 신호들(CLK1~CLK4) 각각의 주파수를 증가, 유지 또는 감소시킬 수 있다.
전력 관리 장치(440)는 시스템-온 칩(400c)의 현재 전력 소모량을 모니터링할 수 있고, 시스템-온 칩(400c)의 허용 전력 소모량을 저장할 수 있으며, 상기 현재 전력 소모량과 상기 허용 전력 소모량을 비교할 수 있다. 전력 관리 장치(440)는 전원 제어 신호(CTR1) 및/또는 상기 비교 결과에 기초하여 전력관리 집적회로(200c)를 제어하기 위한 전력 관리 제어 신호(CTRPM)를 생성하고, 전력 관리 제어 신호(CTRPM)를 범용 입출력 단자(401)를 통하여 PMIC(200c)에 제공할 수 있다.
메모리 인터페이스(460)는 시스템-온 칩(400c)과 메모리 장치(500a) 사이에서 주고받는 데이터의 전송을 제어(또는 인터페이스)할 수 있다. 예를 들어, 메모리 인터페이스(460)는 클럭 신호(CLK3) 및 출력 전압(VOUT3)에 기초하여 동작할 수 있다. 메모리 인터페이스(460)는 제3 파워 도메인에 속할 수 있다.
메모리 장치(500a)는 시스템-온 칩(400c)의 외부에 배치되며, 메모리 인터페이스(460)를 통해 시스템-온 칩(400c)과 데이터를 주고받을 수 있다. 실시예에 따라서, 메모리 장치(500a)는 DRAM(dynamic random access memory), SDRAM(synchronous DRAM), SRAM(static random access memory) 등과 같은 휘발성 메모리, 및 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 중 적어도 하나를 포함할 수 있다. 또한, 실시예에 따라서, 메모리 장치(500a)는 SSD(solid state drive 또는 solid state disk), eSSD(embedded SSD), MMC(multimedia card), eMMC(embedded MMC), UFS(universal flash storage) 등으로 구현될 수도 있다.
입출력 인터페이스(450)는 시스템-온 칩(400c)과 외부 시스템 사이에서 주고받는 데이터의 전송을 제어(또는 인터페이스)할 수 있다. 실시예에 있어서, 입출력 인터페이스(450)는 SATA(Serial Advanced Technology Attachment), SATAe(SATA express), SAS(serial attached small computer system interface(SCSI)), PCIe(peripheral component interconnect express) 또는 MIPI®(Mobile Industry Processor Interface)를 지원할 수 있는 인터페이스로 구현될 수 있다.
디스플레이 컨트롤러(470)는 시스템-온 칩(400c)과 디스플레이(510) 사이에 주고받는 데이터를 인터페이스할 수 있다. 디스플레이(510)는 시스템-온 칩(400c) 외부에 배치되며, 시스템-온 칩(400c)에서 제공되는 이미지 데이터를 표시할 수 있다. 실시예에 있어서, 디스플레이 컨트롤러(470)는 클럭 신호(CLK2) 및 출력 전압(VOUT2)을 기초로 동작할 수 있다. 디스플레이 컨트롤러(470)는 제2 파워 도메인에 속할 수 있다.
실시예에 따라서, DVFS 컨트롤러(420), 클럭 관리 장치(430) 및 전력 관리 장치(440)의 일부 또는 전부는 하드웨어의 형태로 구현될 수도 있고, 소프트웨어(즉, 프로그램)의 형태로 구현되어 저장 장치(예를 들어, 메모리 장치(500a) 또는 내부 메모리(미도시))에 저장될 수도 있다.
도시하지는 않았지만, 시스템-온 칩(400c)은 복수의 기능 블록들(IP1~IP4), 메모리 인터페이스(460) 및 디스플레이 컨트롤러(470)의 성능 파라미터들(performance parameters)을 측정(measure)하는 성능 모니터링 장치(performance monitoring unit)를 포함할 수 있다. 예를 들어, 상기 성능 파라미터들은 명령 사이클들(instruction cycles), 워크로드들(workloads), 캐시 히트들(cache hits), 캐시 미스들(cache misses), 브랜치 미스들(branch misses) 등을 포함할 수 있다. DVFS 컨트롤러(420)는 성능 모니터링 장치의 측정 결과에 따라 DVFS를 제어할 수 있다.
도 9는 본 발명의 실시예들에 따른 도 7의 PMIC에서 복수의 DC-DC 컨버터들 중 하나의 구성을 나타낸다.
도 9에서는 DC-DC 컨버터(SR1)의 구성을 나타내었으나 다른 DC-DC 컨버터들(SR2~SR3) 각각의 구성은 DC-DC 컨버터(SR1)의 구성과 실질적으로 동일할 수 있다.
도 9를 참조하면, DC-DC 컨버터(SR1)는 메인 드라이버(210), 제1 파워 스위치(MP), 제2 파워 스위치(MN), 피드백 회로(230) 및 펄스 폭 변조(pulse width modulation, 이하 'PWM') 컨트롤러(220)를 포함할 수 있다.
제1 파워 트랜지스터(MP)는 배터리 전압(VBAT)과 스위칭 단자(ST1)에 연결되는 스위칭 노드(SN) 사이에 연결되고, 제2 파워 트랜지스터(MN)는 스위칭 노드(SN)와 접지 전압(VSS) 사이에 연결될 수 있다. 제1 파워 트랜지스터(MP)는 배터리 전압(VBAT)에 연결되는 소스, 제1 구동 제어 신호(PD)를 수신하는 게이트 및 스위칭 노드(SN)에 연결되는 드레인을 구비하는 피모스 트랜지스터를 포함할 수 있다. 제2 파워 트랜지스터(MN)는 스위칭 노드(SN)에 연결되는 드레인, 제2 구동 제어 신호(ND)를 수신하는 게이트 및 접지 전압(VSS)에 연결되는 소스를 구비하는 엔모스 트랜지스터를 포함할 수 있다.
PWM 컨트롤러(220)는 도 7의 전원 전압(VDD1)에 비례하는 피드백 전압(FB1)에 기초하여 PWM 신호(SPWM)를 생성한다. PWM 컨트롤러(220)는 피드백 전압(FB1)에 PWM을 수행하여 PWM 신호(SPWM)를 생성할 수 있다.
피드백 회로(230)는 전원 전압(VDD1)에 비례하는 피드백 전압(FB1)을 생성하고, 피드백 전압(FB1)을 PWM 컨트롤러(220)에 제공한다. 피드백 회로(230)는 피드백 단자(FT1)와 접지 전압(VSS) 사이에 연결되는 분배 저항들(R11, R12)을 포함할 수 있고, 분배 저항들(R11, R12)은 피드백 노드(FN)에서 서로 연결될 수 있다. 피드백 회로(230)는, 예를 들어 도 9에 도시된 바와 같이, 분배 저항들(R11, R12)을 이용하여 저항 값들의 비에 상응하는 피드백 전압(FB1)을 제공할 수 있으나, 본 발명의 실시예들에 따른 실시예들이 이에 한정되는 것은 아니다.
도 9에 도시된 바와 같이 DC-DC 컨버터들(SR11~SR4) 각각은 벅 컨버터로 구현될 수 있다. 벅 컨버터는 배터리 전압(VBAT)을 수신하고 배터리 전압(VBAT)을 기초로 배터리 전압(VBAT)보다 상대적으로 낮은 레벨의 전원 전압을 생성한다.
도 10은 본 발명의 실시예들에 따른 도 7의 저전압 강하 레귤레이터들 중 하나의 구성을 나타낸다.
도 10에서는 저전압 강하 레귤레이터(300a)의 구성을 나타내지만, 저전압 강하 레귤레이터들(300b~300d) 각각의 구성은 저전압 강하 레귤레이터(300a)의 구성과 실질적으로 동일할 수 있다.
도 10을 참조하면, 저전압 강하 레귤레이터(300a)는 에러 증폭기(EA, 310), 버퍼(BUF, 345), 파워 트랜지스터(341)를 포함하는 패스 엘리먼트(340) 및 피드백 회로(FC, 350)를 포함할 수 있다. 또한 저전압 강하 레귤레이터(300a)는 에러 증폭기(310) 내부의 노드와 출력 노드(NO21) 사이에 연결되는 보상 커패시터(Cc)와 바이어스 전압 생성기(370)를 더 포함할 수 있다.
도 10에서는 설명의 편의를 위하여 출력 노드(NO21)와 접지 전압(VSS) 사이에 연결되는 부하(340)와 부하 커패시터(CL)를 함께 도시한다. 부하 커패시터(CL)는 출력 노드(NO)와 접지 전압(VSS) 사이에 부하(340)에 대하여 병렬로 연결된다. 부하(340)는 부하 저항(RL)을 포함할 수 있다.
에러 증폭기(310)는 전원 전압(VDD1)과 접지 전압(VSS)에 연결되고, 기준 전압(VREF) 및 피드백 전압(FB2)을 수신하고, 기준 전압(VREF)과 피드백 전압(FB2)을 비교하고, 상기 비교에 기초하여 기준 전압(VREF)과 피드백 전압(FB2)의 차이를 증폭하여 상기 차이에 해당하는 제1 에러 전압(EV1)을 생성하고, 제1 에러 전압(EV1)을 버퍼(345)에 출력할 수 있다.
제1 에러 전압(EV1)은 기준 전압(VREF)과 피드백 전압(FB2)의 차이에 해당할 수 있다. 에러 증폭기(310)는 양의 입력 단자(+)에서 기준 전압(VREF)을 수신하고, 음의 입력 단자(-)에서 피드백 전압(FB2)을 수신할 수 있다.
버퍼(345)는 제1 에러 전압(EV1)을 버퍼링하여 제2 에러 전압(EV2)을 출력한다. 제2 중간 노드(183)는 버퍼(220)의 출력 단자에 해당할 수 있다. 버퍼(345)는 -1의 이득을 가질 수 있다.
파워 트랜지스터(341)는 2 에러 전압(EV2)을 수신하는 게이트를 구비하고, 제2 에러 전압(EV2)에 기초하여 전원 전압(VDD1)을 레귤레이션하여 출력 전압(VOUT1)을 출력 노드(NO21)에 제공할 수 있다. 출력 전압(VOUT1)에 상응하는 부하 전류(IL)가 출력 노드(NO21)로부터 부하(360)로 제공된다.
파워 트랜지스터(341)는 전원 전압(VDD1)에 연결되는 소스, 제2 에러 전압(EV2)을 수신하는 게이트 및 출력 노드(NO21)에 연결되는 드레인을 구비할 수 있다. 따라서, 부하 전류(IL)가 증가하면, 출력 전압(VOUT1)의 레벨이 감소하고, 제1 에러 전압(EV1)의 레벨이 증가한다. 제1 에러 전압(EV1)의 레벨의 증가에 응답하여 제2 에러 전압(EV2)의 레벨이 감소한다. 제2 에러 전압(EV2)의 레벨이 감소하면, 출력 전압(VOUT1)의 레벨이 증가할 수 있다.
또한, 부하 전류(IL)가 감소하면, 출력 전압(VOUT1)의 레벨이 증가하고, 제1 에러 전압(EV1)의 레벨이 감소한다. 제1 에러 전압(EV1)의 레벨의 감소에 응답하여 제2 에러 전압(EV2)의 레벨이 증가한다. 제2 에러 전압(EV2)의 레벨이 증가하면, 출력 전압(VOUT)의 레벨이 감소할 수 있다.
즉, 부하 전류(IL)가 증가하면, 제2 에러 전압(EV2)의 레벨이 감소하고, 부하 전류(IL)가 증가하면, 제2 에러 전압(EV2)의 레벨이 증가할 수 있다.
피드백 회로(350)는 출력 노드(NO21)와 접지 전압(VSS) 사이에 연결되고, 출력 전압(VOUT1)을 분할하여 피드백 전압(FB2)을 생성하고, 피드백 전압(FB2)을 에러 증폭기(310)에 제공할 수 있다.
바이어스 전압 생성기(370)는 기준 전류(IREF)에 기초하여 제1 바이어스 전압(VB1)과 제2 바이어스 전압(VB2)를 생성하고, 제1 바이어스 전압(VB1)과 제2 바이어스 전압(VB2)을 에러 증폭기(310)에 제공할 수 있다.
기준 생성기(450)는 기준 전압(VREF)과 기준 전류(IREF)를 생성하고, 기준 전압(VREF)는 에러 증폭기(100)에 제공하고, 기준 전류(IREF)는 바이이스 전압 생성기(380)에 제공할 수 있다. 기준 생성기(450)는 저전압 강하 레귤레이터(10)의 내부에 포함되거나 외부에 배치될 수 있다.
도 11은 본 발명의 실시예들에 따른 도 1의 저전압 강하 레귤레이터에서 에러 증폭기를 나타내는 회로도이다.
도 11을 참조하면, 에러 증폭기(310)는 제1 내지 제4 피모스 트랜지스터들(321, 323, 327, 325), 제1 내지 제4 엔모스 트랜지스터들(331, 333, 311, 313) 및 전류원(315)을 포함할 수 있다.
제1 피모스 트랜지스터(321)는 전원 전압(VDD1)과 제1 노드(N31) 사이에 연결될 수 있다. 제2 피모스 트랜지스터(323)는 전원 전압(VDD1)과 제2 노드 사이(N32)에 연결되며 제1 피모스 트랜지스터(321)의 게이트와 연결되는 게이트를 가질 수 있다. 제1 피모스 트랜지스터(321)의 게이트와 제2 피모스 트랜지스터(323)의 게이트는 제1 바이어스 전압(VB1)을 수신할 수 있다.
제3 피모스 트랜지스터(325)는 제1 노드(N31)와 제3 노드(N33) 사이에 연결될 수 있다. 제4 피모스 트랜지스터(327)는 제2 노드(N32)와 제4 노드(N34) 사이에 연결되고 제3 피모스 트랜지스터(325)의 게이트에 연결되는 게이트를 구비할 수 있다. 제3 피모스 트랜지스터(325)의 게이트와 제4 피모스 트랜지스터(327)의 게이트는 제2 바이어스 전압(VB2)를 수신할 수 있다.
제1 엔모스 트랜지스터(331)는 제3 노드(N33)와 접지 전압(VSS) 사이에 연결되고, 제3 노드(N33)에 연결되는 게이트를 구비할 수 있다. 제2 엔모스 트랜지스터(333)는 제4 노드(N34)와 접지 전압(VSS) 사이에 연결되고, 제3 노드(N33)에 연결되는 게이트를 구비할 수 있다. 따라서, 제1 엔모스 트랜지스터(331)와 제2 엔모스 트랜지스터(333)는 전류 미러를 구성할 수 있다.
제3 엔모스 트랜지스터(311)는 제1 노드(N31)와 제5 노드(N35) 사이에 연결되고, 기준 전압(VREF)을 수신하는 게이트를 구비할 수 있다. 제4 엔모스 트랜지스터(313)는 제2 노드(N32)와 제5 노드(N35) 사이에 연결되고 피드백 전압(FB2)을 수신하는 게이트를 구비할 수 있다. 전류원(315)는 제5 노드(N35)와 접지 전압(VSS) 사이에 연결되어 정전류를 제5 노드(N35)에 제공할 수 있다.
제3 엔모스 트랜지스터(311)의 게이트와 제4 엔모스 트랜지스터(313)의 게이트에 기준 전압(VREF)과 피드백 전압(FB2)에 인가되면, 기준 전압(VREF)과 피드백 전압(FB2)에 의하여 제3 피모스 트랜지스터(325)의 드레인과 제4 피모스 트랜지스터(327)의 드레인에 각각 제공되는 전류가 결정된다.
제1 엔모스 트랜지스터(331)와 제2 엔모스 트랜지스터(333)가 전류 미러를 구성하므로, 제1 엔모스 트랜지스터(331)와 제2 엔모스 트랜지스터(333)를 통하여 흐르는 전류들은 서로 동일하다. 따라서 제4 노드(N34)에서 버퍼(345)로 제공되는 제1 에러 전압(EV1)은 피드백 전압(FB2)과 기준 전압(VREF)의 차이에 해당하는 레벨을 가질 수 있다.
보상 커패시터(Cc)는 제3 노드(N33)와 출력 노드(NO21) 사이에 연결될 수 있다.
도 12 및 도 13은 본 발명의 실시예들에 따른 도 3의 모바일 장치에서 저전압 강하 레귤레이터들을 이용한, 집적 회로 다이의 파워 도메인들을 대한 전력 제어를 나타낸다.
도 12를 참조하면, 노멀 모드에서 저전압 강하 레귤레이터들(300a, 300b, 300c, 300d) 각각은 모두 활성화되어(ON), 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 출력 전압들(VOUT1, VOUT2, VOUT3, VOUT4) 각각을 제공하고, 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 속하는 적어도 하나의 기능 블록은 출력 전압들(VOUT1, VOUT2, VOUT3, VOUT4) 각각에 기초하여 동작할 수 있다.
도 13을 참조하면, 저전력 모드에서, 파워 도메인들(PD1, PD2, PD3, PD4) 중 파워 도메인들(PD3, PD4)이 슬립 모드인 경우에, 저전압 강하 레귤레이터들(300a, 300b)은 활성화되고(ON), 저전압 강하 레귤레이터들(300c, 300d)은 비활성화되고(OFF), 활성화된 저전압 강하 레귤레이터들(300a, 300b)은 상응하는 출력 전압들(VOUT1, VOUT2) 각각을 파워 도메인들(PD1, PD2)에 제공할 수 있다.
종래에는 도 13과 같은 경우에 파워 게이팅을 이용하여 슬립 모드에 진입한 파워 도메인에 제공되는 전압을 차단하였으나, 본 발명의 실시예들에 따르면, 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 전용의 저전압 강하 레귤레이터가 할당될 수 있고, 슬립 모드에 진입한 파워 도메인에 할당된 저전압 강하 레귤레이터를 직접적으로 비활성화시켜 전력 소모를 감소시킬 수 있다. 또한 파워 게이팅을 수행하는 트랜지스터도 필요로 하지 않는다.
도 14는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 분해 사시도이다.
도 14를 참조하면, 모바일 장치(10d)는 하우징(housing; 503), 인쇄회로기판(110d), 디스플레이 모듈(display Module; 520), TSP(touch sensing panel; 530) 및 윈도우 커버 글래스(window cover glass; 540)를 포함할 수 있다.
도 14에 도시된 모바일 장치(10d)는 스마트폰(smart-phone)을 예시적으로 도시하고 있다. 그러나, 본 발명의 실시예들에 따른 모바일 장치(10d)는 스마트폰에 한정되지 않으며, 네비게이션, 컴퓨터 모니터, 게임기, 태블릿 PC 등 다양한 정보 제공 장치일 수 있다.
하우징(503)은 모바일 장치(10d)의 내부 구성들을 수납할 수 있다. 도 14에서 1개의 부품로 구성된 하우징을 예시적으로 도시하고 있다. 그러나, 하우징(503)은 적어도 2a개의 부품이 결합되어 구성될 수 있다. 도 14에서는, 1개의 부품로 구성된 하우징(503)을 예시적으로 설명한다. 실시예들에 있어서, 하우징(503)은 표시 패널의 종류에 따라 배터리와 같은 전원부(도시되지 않음)를 더 수납할 수 있다.
인쇄 회로 기판(110d)에는 응용 프로그램(application program)을 이용하여 데이터를 처리하는 시스템 온 칩(400d), 배터리 전압을 기초로 전원 전압들을 생성하는 전원관리 집적회로(200d) 및 전원 전압들을 기초로 시스템 온 칩(400d)에 제공되는 출력 전압들을 생성하는 저전압 강하 레귤레이터들(300e)이 설치될 수 있다.
예를 들면, 전원관리 집적회로(200d)는 인쇄 회로 기판(110d)의 배면에 장착될 수 있고, 저전압 강하 레귤레이터들(300e)와 시스템 온 칩(400d)은 인쇄 회로 기판(110d)의 전면에 제1 연결재들을 통하여 부착되는 패키지 기판(미도시)의 배면과 전면에 각각 부착될 수 있다. 이 경우에, 저전압 강하 레귤레이터들(300e)은 상기 제1 연결재들 사이에 배치되고, 시스템 온 칩(400d)의 복수의 파워 도메인들 각각에 상응하는 출력 전압을 제공할 수 있다.
디스플레이 모듈(520)은 영상을 디스플레이(display)할 수 있다. 디스플레이 모듈(520)은 특별히 한정되는 것은 아니며, 예를 들어, 유기 발광 표시 패널(organic light emitting display panel), 액정 표시 패널(liquid crystal display panel) 및 일렉트로웨팅 표시 패널(electro-wetting display panel)등의 다양한 표시 패널일 수 있다.
TSP(530)는 디스플레이 모듈(520)의 입력수단으로 터치 신호를 수신할 수 있다. 실시예들에 있어서, TSP(530)는 정전용량식 터치 패널로 구현될 수 있다.
윈도우 커버 글래스(540)는 TSP(530) 위에 배치되며, 하우징(503)에 결합되어 하우징(530)과 함께 모바일 장치(10d)의 외면을 구성한다.
모바일 장치(10d)는, 도 14에 도시되지 않았지만, 무선 통신을 위한 무선 통신부, 데이터를 저장하기 위한 메모리부(휘발성 메모리/비휘발성 메모리), 마이크, 스피커, 및 오디오 처리부 등 다양한 구성들을 더 포함할 수 있다.
도 15는 본 발명의 실시예들에 따른 모바일 장치의 제조 방법을 나타내는 흐름도이다.
도 1 내지 도 5 및 도 15를 참조하면, 제1 면(UF1) 및 제1 면(UF1)과 대향하는 제2 면(LF1)을 구비하는 인쇄 회로 기판(110)의 제2 면(LF1)에 적어도 하나의 전력관리 집적 회로 다이(200 또는 200a 및 200b)를 제공한다(S110).
인쇄 회로 기판(110)의 제1 면(UF1)에 제1 연결재들을 이용하여 제1 면(UF2) 및 제1 면(UF2)과 대향하는 제2 면(LF2)을 구비하는 패키지 기판(150)을 부착한다(또는 적층한다)(S120).
패키지 기판(150)의 제1 면(UF2)에 상에 제2 연결재들을 이용하여 집적 회로 다이를 제공한다(S130).
패키지 기판(150)의 제2 면(LF2)에 상의 제1 연결재들 사이에 복수의 저전압 강하 레귤레이터들(300a, 300b)를 제공한다(S140).
인쇄 회로 기판(110) 내부에 적어도 하나의 전력관리 집적 회로 다이(200 또는 200a 및 200b)와 저전압 강하 레귤레이터들(300a, 300b)을 연결시키는 제1 전기적 경로들(131, 132, 133, 134)을 제공한다(S150).
패키지 기판(150)의 내부에 저전압 강하 레귤레이터들(300a, 300b)과 집적 회로 다이(400)를 연결시키는 제2 전기적 경로들(151, 152, 154, 156)을 제공한다(S160).
본 발명의 실시예들에 따른 모바일 장치의 제조 방법에 의하면, 패키지 기판(150)의 제2 면(LF2)에 상의 제1 연결재들 사이에 복수의 저전압 강하 레귤레이터들(300a, 300b)을 제공하고, 저전압 강하 레귤레이터들(300a, 300b)에서 패키지 기판(150)의 제1 면(UF2)에 부착되는 집적 회로 다이(400)의 복수의 파워 도메인들 각각에 출력 전압을 제공하므로 전력관리 집적회로 다이(200 또는 200a 및 200b)의 크기를 감소시킬 수 있고, 출력 전압들을 전달하는 파워 레일들의 길이 및 파워 볼의 개수를 감소시킬 수 있다.
도 16은 본 발명의 실시예들에 따른 모바일 장치의 전력 제어 방법을 나타내는 흐름도이다.
도 1 내지 도 5 및 도 16을 참조하면, 제1 면(UF1) 및 제1 면(UF1)과 대향하는 제2 면(LF1)을 구비하는 인쇄 회로 기판(110)의 제2 면(LF1)에 부착되는 적어도 하나의 전력관리 집적 회로 다이(200 또는 200a 및 200b)에서 배터리 전압을 기초로 복수의 전원 전압들을 생성한다(S210).
인쇄 회로 기판(110)의 제1 면(UF1)에 제1 연결재들을 이용하여 부착되며, 제1 면(UF2) 및 제1 면(UF2)과 대향하는 제2 면(LF2)을 구비하는 패키지 기판(150)의 제2 면(LF2)의 제1 연결재들 사이에 위치하는 복수의 저전압 강하 레귤레이터들(300a, 300b)에 상기 전원 전압들을 제공한다(S220).
저전압 강하 레귤레이터들(300a, 300b)에서 전원 전압들을 기초로 출력 전압들을 생성한다(S230).
저전압 강하 레귤레이터들(300a, 300b)이 상기 출력 전압들을 패키지 기판(150)의 제1 면(UF2)에 상에 제2 연결재들을 이용하여 부착된 집적 회로 다이의 복수의 파워 도메인들에 제공한다(S240).
본 발명의 실시예들에 따른 모바일 장치의 전력 관리 제어 방법에 의하면, 패키지 기판(150)의 제2 면(LF2)에 상의 제1 연결재들 사이에 복수의 저전압 강하 레귤레이터들(300a, 300b)을 제공하고, 저전압 강하 레귤레이터들(300a, 300b)에서 패키지 기판(150)의 제1 면(UF2)에 부착되는 집적 회로 다이(400)의 복수의 파워 도메인들 각각에 출력 전압을 제공하므로 전력관리 집적회로 다이(200 또는 200a 및 200b)의 크기를 감소시킬 수 있고, 출력 전압들을 전달하는 파워 레일들의 길이 및 파워 볼의 개수를 감소시킬 수 있다. 또한, 저전압 강하 레귤레이터들(300a, 300b, 300c, 300d) 각각이 집적 회로 다이(400)의 복수의 파워 도메인들(PD1, PD2, PD3, PD4) 각각에 전소되므로 파워 도메인들(PD1, PD2, PD3, PD4)에 대한 전력을 미세하게 조절할 수 있다.
도 17은 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 17을 참조하면, 모바일 장치(800)는 시스템-온-칩(810), PMIC(880) 및 복수의 저전압 강하 레귤레이터들(890a~890k)를 포함할 수 있다. 모바일 장치(800)는 복수의 장치들 또는 모듈들(820, 830, 840, 850, 860, 780)을 더 포함할 수 있다. 실시예에 있어서, 모바일 장치(800)는 스마트폰으로 구현될 수 있다.
시스템-온-칩(810)은 모바일 장치(800)의 전반적인 동작을 제어할 수 있다. 다시 말하면, 시스템-온-칩(810)은 메모리 장치(820), 저장 장치(830) 및 복수의 모듈들(840, 850, 860, 870)을 제어할 수 있다. 예를 들어, 시스템-온-칩(810)은 모바일 기기(800)에 구비되는 애플리케이션 프로세서(Application Processor; AP)일 수 있다.
시스템-온 칩(810)은 도 1 및 도 2a에 도시된 집적 회로 다이(400)에 해당할 수 있고. 복수의 저전압 강하 레귤레이터들(890a~890k)로부터 출력 전압들(VOUT1~VOUTk)을 공급받을 수 있다. 시스템-온-칩(810)은 복수의 파워 도메인들(PD1~PDk)을 포함할 수 있고, 파워 도메인들(PD1~PDk) 각각은 적어도 하나의 기능 블록을 포함할 수 있다. 저전압 강하 레귤레이터들(890a~890k) 각각은 파워 도메인들(PD1~PDk) 각각에 전속될 수 있다.
PMIC(880)는 배터리 전압에 기초하여 복수의 전원 전압들을 각각 생성하는 복수의 DC-DC 컨버터들(SR1~SRn)을 포함할 수 있다. DC-DC 컨버터들(SR1~SRn)은 전원 전압들을 저전압 강하 레귤레이터들(890a~890k)에 제공할 수 있다.
도 1 내지 도 4를 참조하여 설명한 바와 같이, PMIC(880)는 인쇄 회로 기판의 배면에 부착될 수 있고, 시스템-온 칩(810)과 저전압 강하 레귤레이터들(890a~890k)은 각각 인쇄 회로 기판의 전면에 부착되는 패키지 기판의 전면과 배면에 부착될 수 있다. 따라서 모바일 장치(800)에서는 출력 전압들(VOUT1~VOUTk)을 복수의 파워 도메인들(PD1~PDk) 각각에 제공하는데 이용되는 파워 레일들의 길이 및 파워 볼의 개수를 감소시킬 수 있다.
메모리 장치(820) 및 저장 장치(830)는 모바일 장치(800)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(820)는 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치에 상응할 수 있고, 저장 장치(830)는 EPROM(erasable programmable read-only memory) 장치, EEPROM(electrically erasable programmable read-only memory) 장치, 플래시 메모리(flash memory) 장치, PRAM(phase change random access memory) 장치, RRAM(resistance random access memory) 장치, NFGM(nano floating gate memory) 장치, PoRAM(polymer random access memory) 장치, MRAM(magnetic random access memory) 장치, FRAM(ferroelectric random access memory) 장치 등과 같은 비휘발성 메모리 장치에 상응할 수 있다. 실시예에 따라서, 저장 장치(830)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 더 포함할 수도 있다.
복수의 모듈들(840, 850, 860, 870)은 모바일 장치(800)의 다양한 기능들을 각각 수행할 수 있다. 예를 들어, 모바일 장치(800)는 통신 기능을 수행하기 위한 통신 모듈(840)(예를 들어, CDMA(code division multiple access) 모듈, LTE(long term evolution) 모듈, RF(radio frequency) 모듈, UWB(ultra wideband) 모듈, WLAN(wireless local area network) 모듈, WIMAX(worldwide interoperability for microwave access) 모듈 등), 카메라 기능을 수행하기 위한 카메라 모듈(850), 표시 기능을 수행하기 위한 디스플레이 모듈(860), 터치 입력 기능을 수행하기 위한 터치 패널 모듈(870) 등을 포함할 수 있다. 실시예에 따라서, 모바일 장치(800)는 GPS(global positioning system) 모듈, 마이크 모듈, 스피커 모듈, 자이로스코프(gyroscope) 모듈 등을 더 포함할 수 있다.
도 18은 본 발명의 실시예들에 따른 모바일 장치를 예시적으로 나타내는 블록도이다.
도 18을 참조하면, 모바일 장치(900)는 MIPI 연합(Mobile Industry Processor Interface Alliance)에 의해 제안된 인터페이스 규약을 이용하거나 지원할 수 있는 전자 장치로 구현될 수 있다. 모바일 장치(900)는 어플리케이션 프로세서(920), 워킹 메모리(930), 스토리지 장치(940), 통신 모듈(950), 입출력 장치(960), PMIC(910) 및 저전압 강하 레귤레이터들(970)을를 포함할 수 있다.
어플리케이션 프로세서(920)는 모바일 장치(900)의 구성 요소들(910, 930, 940, 950, 960, 970)을 제어할 수 있다. 워킹 메모리(930)는 어플리케이션 프로세서(920)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 스토리지 장치(940)는 어플리케이션 프로세서(920)에 의해 처리된 또는 처리될 데이터를 반영구적으로 저장할 수 있다.
통신 모듈(950)은 Wimax(World Interoperability for Microwave Access), WLAN(Wireless Local Area Network), UWB(Ultra Wideband), LTE(Long Term Evolution), GSM(Global System for Mobile communications), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), WiFi(Wireless Fidelity), RFID(Radio Frequency Identification), TCP/IP(Transfer Control Protocol/Internet Protocol), USB, SCSI, M-PCIe(Mobile PCIe), Firewire 등과 같은 다양한 통신 프로토콜에 기초하여 외부 장치와 통신할 수 있다. 입출력 장치(960)는 키보드, 마우스, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, LCD(Liquid Crystal Display) 장치, LED(Light Emitting Diode) 표시 장치, OLED(Organic LED) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, 스피커, 모터, 이미지 센서, 깊이 센서, 카메라, 디스플레이, 안테나 등을 포함할 수 있다.
PMIC(910)는 벅 컨버터들(911), 통신 인터페이스(912) 및 제어 로직(914)를 포함할 수 있다. 벅 컨버터들(911) 각각은 배터리 전압을 기초로 복수의 전원 전압들(VDD1~VDDn)을 생성하고, 복수의 전원 전압들(VDD1~VDDn)을 저전압 강하 레귤레이터들(970)에 제공할 수 있다.
저전압 강하 레귤레이터들(970)은 전원 전압들(VDD1~VDDn)을 기초로 출력 전압들(VOUT1~VOUTk)을 생성하고, 출력 전압들(VOUT1~VOUTk)을 모바일 장치(900)의 구성 요소들(910, 930, 940, 950, 960)에 제공할 수 있다. 제어 로직(914)은 어플리케이션 프로세서(920)에서 수행되는 DVFS에 기초하여 벅 컨버터들(911)을 제어할 수 있다. 통신 인터페이스(913)는 어플리케이션 프로세서(920)와 통신할 수 있다.
도 1 내지 도 4를 참조하여 설명한 바와 같이, PMIC(810)는 인쇄 회로 기판의 배면에 부착될 수 있고, 어플리케이션 프로세서(920)과 저전압 강하 레귤레이터들(970)은 각각 인쇄 회로 기판의 전면에 부착되는 패키지 기판의 전면과 배면에 부착될 수 있다. 따라서 모바일 장치(900)에서는 출력 전압들(VOUT1~VOUTk)을 어플리케이션 프로세서(920)의 복수의 파워 도메인들 각각에 제공하는데 이용되는 파워 레일들의 길이 및 파워 볼의 개수를 감소시킬 수 있다.
본 발명은 PMIC, 시스템 온 칩 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서, 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 기기, 웨어러블 기기, IoT 기기, VR 기기, AR 기기 등과 같은 다양한 형태의 전자 기기를 포함하는 시스템에 확대 적용될 수 있을 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 제1 면 및 상기 제1 면과 대향하는 제2 면을 구비하는 인쇄 회로 기판(printed circuit board);
    상기 인쇄 회로 기판의 상기 제2 면에 부착되며, 배터리 전압을 기초로 복수의 전원 전압들을 생성하는 적어도 하나의 전력관리 집적회로(power management integrated circuit) 다이;
    상기 인쇄 회로 기판의 상기 제1 면 상에 제1 연결재들을 통하여 부착되며, 제1 면과 상기 제1 면에 대향하는 제2 면을 구비하는 패키지 기판;
    상기 패키지 기판의 상기 제1 면에 부착되는 집적 회로 다이; 및
    상기 패키지 기판의 상기 제2 면에 부착되며, 상기 제1 연결재들 사이에 배치되는 복수의 저전압 강하 레귤레이터들을 포함하고,
    상기 인쇄 회로 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함하고,
    상기 패키지 기판은 상기 복수의 저전압 강하 레귤레이터들과 상기 집적 회로 다이를 접속시키는 제2 전기적 경로들을 포함하는 모바일 장치.
  2. 제1항에 있어서,
    상기 집적 회로 다이는 마이크로프로세서, 그래픽스 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 애플리케이션 프로세서, 모뎀(Modem) 집적 회로, 무선 주파수(radio frequency) 집적 회로, 플래시 메모리 및 시스템 온 칩(system on chip (SoC)) 중 하나인 것을 특징으로 하는 모바일 장치.
  3. 제1항에 있어서,
    상기 인쇄 회로 기판의 상기 제1 면에 부착되는 수동 소자들을 더 포함하는 것을 특징으로 하는 모바일 장치.
  4. 제3항에 있어서,
    상기 적어도 하나의 전력관리 집적 회로 다이는 상기 배터리 전압을 기초로 상기 전원 전압들 각각을 생성하는 복수의 DC-DC 컨버터들을 포함하고,
    상기 수동 소자들은 상기 복수의 DC-DC 컨버터들과 관련되는 커패시터 및 인덕터를 포함하는 것을 특징으로 하는 모바일 장치.
  5. 제1항에 있어서,
    상기 적어도 하나의 전력관리 집적회로 다이는 제2 연결재들을 통하여 상기 인쇄 회로 기판의 상기 제2 면에 부착되는 것을 특징으로 하는 모바일 장치.
  6. 제5항에 있어서,
    상기 제1 전기적 경로들은 상기 제2 연결재들과 상기 제1 연결재들 일부에 접속되는 것을 특징으로 하는 모바일 장치.
  7. 제6항에 있어서,
    상기 집적 회로 다이는 제3 연결재들을 통하여 상기 패키지 기판의 상기 제1 면에 부착되고,
    상기 제2 전기적 경로들은 상기 제1 연결재들 일부와 상기 복수의 저전압 강하 레귤레이터들에 접속되는 제1 브랜치 경로들 및 상기 복수의 저전압 강하 레귤레이터들과 상기 제3 연결재들에 접속되는 제2 브랜치 경로들을 포함하는 것을 특징으로 하는 모바일 장치.
  8. 제1항에 있어서,
    상기 복수의 저전압 강하 레귤레이터들 각각의 사이와 상기 패키지 기판의 제2 면 사이에 배치되는 고밀도 커패시터들을 더 포함하는 것을 특징으로 하는 모바일 장치.
  9. 제8항에 있어서,
    상기 복수의 저전압 강하 레귤레이터들은 상기 전원 전압들을 기초로 복수의 출력 전압들을 생성하고, 상기 복수의 출력 전압들을 상기 제2 전기적 경로들을 통하여 상기 집적 회로 다이에 제공하고,
    상기 고밀도 커패시터들은 각각 상기 복수의 저전압 강하 레귤레이터들 각각의 출력 커패시터로 동작하는 것을 특징으로 하는 모바일 장치.
  10. 제9항에 있어서,
    상기 복수의 저전압 강하 레귤레이터들 각각과 상기 고밀도 커패시터들 중 상응하는 고밀도 커패시터는 동일한 공정을 이용하여 제공되는 것을 특징으로 하는 모바일 장치.
  11. 제9항에 있어서,
    상기 복수의 저전압 강하 레귤레이터들 각각과 상기 고밀도 커패시터들 중 상응하는 고밀도 커패시터는 순차적으로 적층되는 것을 특징으로 하는 모바일 장치.
  12. 제1항에 있어서, 상기 적어도 하나의 전력관리 집적회로 다이는
    상기 인쇄 회로 기판의 제2 면 하부에 이격되어 배치되는 제1 전력관리 집적회로 및 제2 전력관리 집적회로를 포함하고,
    상기 집적 회로 다이는 복수의 파워 도메인들로 분할되고,
    상기 복수의 저전압 강하 레귤레이터들 각각은 상기 복수의 파워 도메인들 각각에 볼들을 통하여 상응하는 출력 전압을 제공하는 것을 특징으로 하는 모바일 장치.
  13. 제12항에 있어서,
    상기 제1 전력관리 집적회로는 상기 배터리 전압을 기초로 상기 전원 전압들 중 제1 일부의 전원 전압들을 생성하는 제1 그룹의 DC-DC 컨버터들을 포함하고,
    상기 제2 전력관리 집적회로는 상기 배터리 전압을 기초로 상기 전원 전압들 중 제2 일부의 전원 전압들을 생성하는 제2 그룹의 DC-DC 컨버터들을 포함하는 것을 특징으로 하는 모바일 장치.
  14. 제13항에 있어서,
    상기 제1 그룹의 DC-DC 컨버터들 각각은 벅 컨버터이고,
    상기 제2 그룹의 DC-DC 컨버터들 각각은 벅 컨버터인 것을 특징으로 하는 모바일 장치.
  15. 제12항에 있어서,
    상기 제1 그룹의 DC-DC 컨버터들은 상기 인쇄 회로 기판의 제1 면에 부착되는 제1 수동 소자들과 상기 제1 전기적 경로들을 통하여 상기 제1 일부의 전원 전압들을 상기 복수의 저전압 강하 레귤레이터들에 제공하고,
    상기 제2 그룹의 DC-DC 컨버터들은 상기 인쇄 회로 기판의 제1 면에 부착되는 제2 수동 소자들과 상기 제1 전기적 경로들을 통하여 상기 제2 일부의 전원 전압들을 상기 복수의 저전압 강하 레귤레이터들에 제공하는 것을 특징으로 하는 모바일 장치.
  16. 제15항에 있어서,
    상기 제1 수동 소자들은 제1 그룹의 DC-DC 컨버터들의 출력과 관련되는 제1 커패시터와 제1 인덕터를 포함하고,
    상기 제2 수동 소자들은 제2 그룹의 DC-DC 컨버터들의 출력과 관련되는 제2 커패시터와 제2 인덕터를 포함하는 것을 특징으로 하는 모바일 장치.
  17. 제1항에 있어서,
    상기 패키지 기판의 제1 면에 부착되고 상기 집적 회로 다이 위에 가로놓인 메모리 다이를 더 포함하는 것을 특징으로 하는 모바일 장치.
  18. 제17항에 있어서,
    상기 메모리 다이는 DRAM 장치 및 컨트롤러를 포함하는 NAND 플래시 메모리 장치 중 적어도 하나를 포함하는 것을 특징으로 하는 모바일 장치.
  19. 제1 면 및 상기 제1 면에 대향하는 제2 면을 구비하는 인쇄 회로 기판의 상기 제2 면에 부착된 전력관리 집적회로 다이에서 복수의 전원 전압들을 생성하는 단계;
    상기 전원 전압들을 상기 인쇄 회로 기판의 제1 면에 제1 연결재들을 이용하여 부착된 제1 면과 제2 면을 구비하는 패키지 기판의 제2 면에 부착되며 상기 제1 연결재들 사이에 배치되는 복수의 저전압 강하 레귤레이터들에 제공하는 단계;
    상기 저전압 강하 레귤레이터들에서 상기 전원 전압들에 기초하여 복수의 출력 전압들을 생성하는 단계; 및
    상기 저전압 강하 레귤레이터들 각각이 상기 출력 전압들을 상기 패키지 기판의 제1 면에 제2 연결재들을 이용하여 부착된 집적 회로 다이의 복수의 파워 도메인들 각각에 제공하는 단계를 포함하는 모바일 장치의 전력 제어 방법.
  20. 인쇄 회로 기판(printed circuit board);
    상기 인쇄 회로 기판의 제1 면 상에 부착되며, 배터리 전압을 기초로 복수의 전원 전압들을 생성하는 적어도 하나의 전력관리 집적회로(power management integrated circuit) 다이;
    상기 인쇄 회로 기판의 상기 제1 면 상에 제1 연결재들을 통하여 부착되며, 제1 면과 상기 제1 면에 대향하는 제2 면을 구비하는 패키지 기판;
    상기 패키지 기판의 상기 제1 면에 부착되는 집적 회로 다이;
    상기 패키지 기판의의 상기 제2 면에 부착되며, 상기 제1 연결재들 사이에 배치되는 복수의 저전압 강하 레귤레이터들; 및
    상기 복수의 저전압 강하 레귤레이터들 각각의 사이와 상기 패키지 기판의 상기 제2 면 사이에 배치되는 고밀도 커패시터들을 포함하고,
    상기 인쇄 회로 기판은 상기 적어도 하나의 전력관리 집적회로 다이와 상기 복수의 저전압 강하 레귤레이터들을 접속시키는 제1 전기적 경로들을 포함하고,
    상기 패키지 기판은 상기 복수의 저전압 강하 레귤레이터들과 상기 집적 회로 다이를 접속시키는 제2 전기적 경로들을 포함하는 모바일 장치.

KR1020210024672A 2020-12-09 2021-02-24 모바일 장치 및 모바일 장치의 전력 제어 방법 KR20220081865A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/460,389 US11537154B2 (en) 2020-12-09 2021-08-30 Mobile devices and methods controlling power in mobile devices
DE102021123079.9A DE102021123079A1 (de) 2020-12-09 2021-09-07 Mobilvorrichtungen und Verfahren zum Steuern einer Leistung in Mobilvorrichtungen
TW110134431A TW202224510A (zh) 2020-12-09 2021-09-15 行動裝置以及控制行動裝置中的電源之方法
CN202111419584.2A CN114613746A (zh) 2020-12-09 2021-11-26 移动设备和在移动设备中控制电源的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200171476 2020-12-09
KR20200171476 2020-12-09

Publications (1)

Publication Number Publication Date
KR20220081865A true KR20220081865A (ko) 2022-06-16

Family

ID=82217197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210024672A KR20220081865A (ko) 2020-12-09 2021-02-24 모바일 장치 및 모바일 장치의 전력 제어 방법

Country Status (1)

Country Link
KR (1) KR20220081865A (ko)

Similar Documents

Publication Publication Date Title
US11537154B2 (en) Mobile devices and methods controlling power in mobile devices
CN105528048B (zh) 片上系统的电力路径控制器
CN105528051B (zh) 包括电力路径控制器的片上系统和电子装置
US7900069B2 (en) Dynamic power reduction
US9792249B2 (en) Node card utilizing a same connector to communicate pluralities of signals
US9846756B2 (en) Layout method for printed circuit board
US10019048B2 (en) Early power compensation method and apparatus thereof
US10453516B2 (en) Memory module voltage regulator module (VRM)
US20130021739A1 (en) Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling
KR20220081865A (ko) 모바일 장치 및 모바일 장치의 전력 제어 방법
KR20220124962A (ko) 전자 장치 및 전자 장치의 전력 제어 방법
CN111158451A (zh) 电子设备及供电方法
US11797466B1 (en) System and method for power distribution in configurable systems
US20220413536A1 (en) Device, method and system to determine a mode of voltage regulation based on parasitics of a power delivery network
US20230333609A1 (en) System and method for mechanical support in configurable systems
US20230367368A1 (en) Power sharing by multiple expansion cards
US20080011506A1 (en) Method of Reducing Noise Induced From Reference Plane Currents
US20240235376A1 (en) Voltage regulator with active shunt
US20230345627A1 (en) Circuit board architecture supporting multiple component suppliers
EP4155870A1 (en) Device, method and system to indicate an amount of a load current provided by power supply units
CN114839510A (zh) 测量电路、电压调整电路及测量方法
KR20200137960A (ko) 프로그램 코드를 저장하는 비일시적 컴퓨터 판독가능 매체 및 집적 회로를 모델링하기 위한 방법
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템
TW201333968A (zh) 記憶體及其參考電壓產生電路

Legal Events

Date Code Title Description
A201 Request for examination