CN105528048B - 片上系统的电力路径控制器 - Google Patents

Abstract

提供了一种包括在片上系统(SoC)中的电力路径控制器。电力路径控制器耦接到第一电源和第二电源。电力路径控制器包括位于所述第一电源和包含在SoC中的存储磁芯之间的第一开关，位于第二电源和存储磁芯之间的第二开关，被配置为将从第一供电电压提供的第一电源与从第二电源提供的第二供电电压进行比较的比较器，以及被配置为根据比较器的比较结果选择性地激活所述第一开关或第二开关的开关控制器。

Description

片上系统的电力路径控制器

相关申请的交叉引用

本申请要求于2014年10月20日在韩国知识产权局(KIPO)提交的的韩国专利申请号10-2014-0141712的优先权，其公开内容通过引用全部并入本文。

技术领域

与本公开一致的设备和制造品一般涉及半导体器件，更具体地说，涉及在片上系统(SoC)中使用的电力路径控制器。

背景技术

片上系统(SoC)一般是指在单个或几个半导体集成电路(IC)中集成了各种功能块(例如，中央处理单元、存储器、接口单元、数字信号处理单元、模拟信号处理单元等)以使用数量有限的IC来实现的诸如计算机系统之类的电子系统的处理系统。近来，片上系统已经发展为包括诸如多媒体、图形、接口、安全功能等的各种功能的复杂系统。因为多种能力和功能集中在电池供电的便携式设备，目前正在努力以在增强它们性能的同时降低这些便携式设备中的功耗。

发明内容

一个方面是提供用于包括在片上系统(SoC)中的存储磁芯的电力路径控制器。

根据示例性实施例的一个方面，提供了一种包括在片上系统(SoC)中的电力路径控制器，电力路径控制器耦接到第一电源和第二电源，电力路径控制器包括位于第一电源和包括在SoC中的存储磁芯之间的第一开关；位于第二电源和存储磁芯之间的第二开关；被配置为将从第一电源提供的第一供电电压和从第二电源提供的第二供电电压进行比较的比较器；以及被配置为根据比较器的比较结果选择性地激活第一开关或第二开关的开关控制器。

当第一供电电压的电压电平高于第二供电电压的电压电平时，开关控制器可以激活第一开关，当第一供电电压的电压电平小于所述第二供电电压的电压电平时，可以激活第二开关。

第一供电电压可以是根据包括存储磁芯的功能块的操作状态动态地改变的供电电压，第二供电电压可以是被设置为存储磁芯所使用的最小供电电压的供电电压。

第一供电电压可以提供给包含在功能块中的逻辑块。

第二电源可以由电力路径控制器和包括在SoC中的另一电力路径控制器共享。

电力路径控制器还可以包括耦接在开关控制器和第一开关之间的第一电阻；以及耦接在开关控制器和第二开关之间的第二电阻。

第一电阻可以延迟从开关控制器施加到第一开关的第一开关信号的上升和下降，并且第二电阻可以延迟从开关控制器施加到第二开关的第二开关信号的上升和下降。

第一开关可以包括第一PMOS晶体管，其具有接收由开关控制器生成的第一开关信号的栅极，耦接到第一电源的源极，以及耦接到存储磁芯的漏极，并且第二开关可以包括第二PMOS晶体管，其具有接收由开关控制器生成的第二开关信号的栅极，耦接到第二电源的源极，以及耦接到存储磁芯的漏极。

电力路径控制器还可以包括第三PMOS晶体管，其具有接收第一开关信号的栅极，耦接到第一PMOS晶体管源极的源极，以及耦接到第一PMOS晶体管主体的漏极；被配置为通过反转第一开关信号生成第一反相开关信号的第一反相器；以及第四PMOS晶体管，其具有接收第一反相开关信号的栅极，耦接到第一PMOS晶体管漏极的源极，以及耦接到第一PMOS晶体管主体的漏极。

当第一供电电压的电压电平高于第二供电电压的电压电平时，开关控制器可生成具有低电平的第一开关信号，并且响应于具有低电平的第一开关信号，第三PMOS晶体管被导通以传送第一供电电压到第一PMOS晶体管主体；当第一供电电压的电压电平低于第二供电电压的电压电平时，开关控制器可以生成具有高电平的第一开关信号，响应于具有高电平的第一开关信号，第一反相器生成具有低电平的第一反相开关信号，并且响应于具有低电平的第一反相开关信号，第四PMOS晶体管被导通以传送第二供电电压到第一PMOS晶体管主体。

电力路径控制器还可以包括第五PMOS晶体管，其具有接收第二开关信号的栅极，耦接到第二PMOS晶体管源极的源极，以及耦接到第二PMOS晶体管主体的漏极；被配置为通过反转第二开关信号生成第二反相开关信号的第二反相器；以及第六PMOS晶体管，其具有接收第二反相开关信号的栅极，耦接到第二PMOS晶体管漏极的源极，以及耦接到第二PMOS晶体管主体的漏极。

当第二供电电压的电压电平大于第一供电电压的电压电平时，开关控制器可以生成具有低电平的第二开关信号，并且响应于具有低电平的第二开关信号，第五PMOS晶体管被导通以传送第二供电电压到第二PMOS晶体管主体，当第二供电电压的电压电平低于第一供电电压的电压电平时，开关控制器生成具有高电平的第二开关信号，并且响应于具有高电平的第二开关信号，第二反相器可以生成具有低电平的第二反相开关信号，并且响应于具有低电平的第二反相开关信号，第六PMOS晶体管被导通以传送第一供电电压到第二PMOS晶体管主体。

比较器可以是滞后比较器。

迟滞比较器的滞后电压可以响应于从外部电路施加的控制码进行调整。

电力路径控制器还可以包括耦接在第一电源和比较器的第一输入端子之间的第一低通滤波器；以及耦接在第二电源和比较器的第二输入端子之间的第二低通滤波器。

第一低通滤波器可包括耦接在第一电源和比较器的第一输入端子之间的电阻；耦接在比较器的第一输入端子和接地电压之间的电阻；以及耦接在比较器的第一输入端子和接地电压之间的第一电容器，并且第二低通滤波器可包括耦接在第二电源和比较器的第二输入端子的电阻；耦接在比较器和接地电压的第二输入端子之间的电阻；以及耦接在比较器的第二输入端子和接地电压之间的第二电容器。

当第一供电电压的电压电平大于第二供电电压的电压电平时，开关控制器可施加具有低电平的第一开关信号到第一开关，并施加具有高电平的第二开关信号到第二开关，当第一供电电压的电压电平低于第二供电电压的电压电平时，开关控制器可以施加具有高电平的第一开关信号到第一开关，并施加具有低电平的第二开关信号到第二开关。

开关控制器可以包括被配置为通过反转比较器的输出信号以生成第一开关信号并且施加第一开关信号到第一开关的反相器；被配置为反转比较器的输出信号的反相器；以及被配置成通过反转比较器的反相输出信号的输出信号以生成第二开关信号，并且将第二开关信号施加到第二开关的反相器。

被配置为生成第二开关信号的反相器可以供以来自第一电源的第一供电电压，并且第二开关信号的高电平和第一供电电压的电压电平相同。

开关控制器可以包括被配置为选择性地输出控制信号或比较器的输出信号的多路转换器；以及被配置为响应于多路复用器的输出信号，生成施加到第一开关的第一开关信号和施加到第二开关的第二开关信号的开关信号生成器。

控制信号可以是从外部电路接收的外部控制信号。

电力路径控制器还可以包括被配置为通过检测存储磁芯的温度、电流和操作速度中的至少一个生成控制信号的检测器。

第一电源可以是降压变换器，并且第二电源可以是低压差稳压器。

根据另一示例性实施例的一个方面，提供了一种包括在片上系统(SoC)中的电力路径控制器，电力路径控制器耦接到第一电源和第二电源，电力路径控制器包括位于第一电源和包括在SoC中的存储磁芯之间的第一开关；位于第二电源和存储磁芯之间的第二开关；被配置为将从第一电源提供的第一供电电压与从第二电源提供的第二供电电压进行比较的比较器，第一供电电压是动态地改变的供电电压，并且第二电源是恒定供电电压；以及开关控制器，被配置为当第一供电电压的电压电平大于第二供电电压的电压电平时，激活第一开关，并且当第一供电电压的电压电平低于第二供电电压的电压电平时，激活第二开关。

根据另一个示例性实施例，提供了一种包括在片上系统(SoC)的电力路径控制器，电力路径控制器耦接到第一电源和多个第二电源，电力路径控制器包括位于第一电源和包括在SoC中的存储磁芯之间的第一开关；分别位于第二电源和存储磁芯之间的多个第二开关；以及开关控制器，被配置为选择性地激活第一开关或第二开关中的一个，使得从第一电源提供的第一供电电压或从第二电源提供的多个第二供电电压中的一个被提供给存储磁芯，第一供电电压是动态地改变的供电电压，第二供电电压是具有彼此不同的电压电平的恒定的供电电压。

第二电源可以由电力路径控制器和包括在SoC中的另一电力路径控制器共享。

根据再一个示例性实施例，提供了一种包括在片上系统(SoC)中的电力路径控制器，电力路径控制器耦接到第一电源和多个第二电源，电力路径控制器包括分别位于第一电源和包括在SoC中的多个存储磁芯之间的多个第一开关；分别位于第二电源和存储磁芯之间的多个第二开关；以及开关控制器，被配置为控制第一开关和第二开关，以选择性地提供来自第一电源的第一供电电压或来自第二电源中相应一个的第二供电电压到每个存储磁芯，第一供电电压是动态地改变的供电电压，第二供电电压是恒定的供电电压。

根据又一个示例性实施例，提供一种包括于片上系统(SoC)中的电力路径控制器，电力路径控制器包括比较器，其包括被配置为接收第一供电电压的第一输入，以及被配置为用于接收第二供电电压的第二输入；被电连接到比较器的第一输入并生成提供给包括在SoC存储磁芯的第一输出的第一开关；被电连接到比较器的第二输入并生成提供给存储磁芯的第二输出的第二开关；以及电连接到比较器的输出以及第一开关和第二开关和开关控制器，开关控制器根据比较器的输出，选择性地激活第一开关或第二开关。

第一开关可以包括第一晶体管，其具有电连接到开关控制器的栅极，电连接到比较器的第一输入端子的源极，以及提供第一输出给存储磁芯的漏极；第二开关可包括第二晶体管，其具有电连接到开关控制器的栅极，电连接到比较器第二输入的源极以及提供第二输出到存储磁芯的漏极。

当第一供电电压的电压电平大于第二供电电压的电压电平时，开关控制器可以仅激活第一晶体管以提供第一供电电压到第一晶体管的漏极，并且当第一供电电压的电压电平小于所述第二供电电压的电压电平时，可以仅激活第二晶体管以提供第二供电电压到第二晶体管的漏极。

在第一输入接收的第一供电电压可以动态地改变，在第二输入接收第二供电电压可以是恒定电压。

电力路径控制器可以与包括在SoC中的另一电力路径控制器共享第二供电电压。

附图说明

从以下结合附图的详细描述中将更清楚地理解本发明概念的示例性实施例。

图1是示出根据示例性实施例的包括电力路径控制器(PPC)的片上系统(SoC)的框图。

图2A是示出分别由如图1中所示的第一和第二电源所生成的第一和第二供电电压的例子的时序图，图2B是示出由在图2A的例子中的电力路径控制器提供到存储磁芯的供电电压的例子的时序图。

图3是示出根据示例性实施例的电力路径控制器的框图。

图4是示出由图3的电力路径控制器在电力路径切换期间流经相应的供电路径的电流的图。

图5是示出根据示例性实施例的电力路径控制器的框图。

图6是示出根据示例性实施例的电力路径控制器的框图。

图7是示出根据示例性实施例的电力路径控制器的框图。

图8是示出根据示例性实施例的电力路径控制器的框图。

图9是示出根据示例性实施例的电力路径控制器的框图。

图10是示出根据示例性实施例的包括电力路径控制器的SoC的框图。

图11是示出包括根据示例性实施例的电力路径控制器的SoC的框图。

图12是示出根据示例性实施例的移动设备的框图。

图13是示出图12中的移动设备被实现为智能手机的例子的示意图。

图14是示出根据示例性实施例包括在移动设备中的接口的框图。

图15是示出根据示例性实施例的电子装置的框图。

具体实施方式

下文将参考附图更充分地描述各种示例性实施例，其中示出了一些示例性实施例。但是本发明的概念可以具体实现为多种不同的形式并且不应被解释为限于本文所阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的概念的范围。在附图中，为了清楚起见，可能放大层次和区域的尺寸及相对尺寸。相似的标号指代相似的元件。

将理解的是，虽然本文可以使用术语第一、第二、第三等描述各种元件，但是这些元件不应该受这些术语的限制。这些术语用于区分彼此不同的元素。因此，下面讨论的第一元件可以被称为第二元件，而不脱离本发明构思的教导。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任意和所有组合。

将理解的是，当元件被称为“连接”或“耦接”到另一元件时，它可以直接连接或耦接到另一元件或中间元件可以存在。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。用于描述元件之间的关系的其它词语应该以类似的方式解释(例如，“之间”与“直接之间”，“相邻”与“直接相邻”等)。

本文所使用的术语仅用于描述特定示例性实施例的目的，而不是意在限制本发明的构思。如本文所用，单数形式“一”，“一个”和“该”意在也包括复数形式，除非上下文清楚地另外指明。将进一步理解，在本说明书中使用术语“包括”和/或“包括有”时，指定所陈述的特征、整数、步骤、操作、元件、和/或部件的存在，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有此发明构思所属的技术领域中的普通技术人员普遍理解的相同的含义。将进一步理解，诸如在常用词典中定义的术语应当解释为具有与它们在相关领域的上下文一致的含义，并且不应以理想化或过于正式的意义解释，除非这里明确地如此定义。

图1是示出根据示例性实施例的包括电力路径控制器(PPC)的片上系统(SoC)的框图。图2A是示出分别由如图1中所示的第一和第二电源所生成的第一和第二供电电压的例子的时序图，图2B是示出由在图2A的例子中的电力路径控制器提供到存储磁芯供电电压的例子的时序图。

参考图1，片上系统(SoC)100包括多个功能模块IP1、IP2和IPN。功能块IP1、IP2和IPN可以是执行各种功能的电路或知识产权(IPs)。例如，功能块IP1、IP2和IPN可以包括中央处理单元(CPU)、图形处理单元(GPU)、总线系统、图像信号处理器(ISP)、多格式编解码器(MFC)块、文件系统(FSYS)块、存储器控制器(MC)或类似物。

每个功能块IP1、IP2和IPN可以包括逻辑单元LU1、LU2和LUN和存储磁芯MC1、MC2和MCN。存储磁芯MC1、MC2和MCN可以包括不间断地供以供电电压以保存所存储的数据的易失性存储器单元。在一些示例性实施例中，存储磁芯MC1、MC2和MCN可以包括静态随机存取存储器(SRAM)单元。在其它示例性实施例中，存储磁芯MC1、MC2和MCN可以包括动态随机存取存储器(DRAM)单元。逻辑单元LU1、LU2和LUN可以针对每个功能块IP1、IP2和IPN的功能执行操作或处理。操作和功能可以预先确定。每个逻辑单元LU1、LU2和LUN可以包括用于控制存储磁芯MC1、MC2和MCN的外围电路。

在一些示例性实施例中，包含在功能块IP1、IP2和IPN中的网络逻辑单元LU1、LU2和LUN，或包含在逻辑单元LU1、LU2和LUN中的外围电路可以分别从包括在电源管理集成电路(PMIC)150中的多个第一电源160、162和164供以电力。也就是说，第一电源160、162和164可以分别提供有多个第一供电电压VDD1-1、VDD1-2和VDD1-N至逻辑单元LU1、LU2和LUN。每一个第一电源160、162和164可以根据相应的功能块IP1、IP2和IPN中的操作状态(例如，吞吐量或操作速度)动态地改变第一供电电压VDD1-1、VDD1-2和VDD1-N。在一些示例性实施例中，为降低SoC 100的功耗，可以施加动态地改变供电电压和/或工作频率的动态电压频率调节(DVFS)技术到片上系统100。例如，当第一功能以低吞吐量或低速度操作时，提供电力给第一功能块IP1的逻辑单元LU1的第一电源160可以降低施加到第一功能块IP1的逻辑单元LU1的第一供电电压VDD1-1的电压电平，以降低功耗。

在某些情况下，功能块IP1，IP2，...，IPN的操作状态可以彼此不同，并且因此供给到功能块IP1、IP2和IPN的第一供电电压VDD1-1、VDD1-2和VDD1-N的电压电平可以是彼此不同的。在一些示例性实施例中，功能块IP1、IP2和IPN可以属于不同的电力域，功能块IP1、IP2和IPN可以从第一电源160、162和164分别供以第一供电电压VDD1-1、VDD1-2和VDD1-N，相应的第一电源160、162和164可以生成具有适合于相应功能模块IP1、IP2和IPN的电压电平的第一供电电压VDD1-1、VDD1-2和VDD1-N。因此，可以最小化功能块IP1、IP2和IPN的功耗，并且因此可以最小化SoC 100的功耗。在一些示例性实施例中，为具有高的电力效率，第一电源160、162和164可以使用具有高电力转换效率的降压转换器(BUCK)来实现。例如，来自电子设备的电池的供电电压可以由降压转换器转换成第一供电电压VDD1-1、VDD1-2和VDD1-N，并且因此提高电子设备的电力效率。

然而，在某些情况下，在低供电电压时可能不能确保存储单元的操作稳定性，因为随着半导体制造工艺的不断发展，存储器单元的特征分布已经扩大，因此存储磁芯MC1、MC2和MCN正常操作的最小供电电压可能比逻辑单元LU1、LU2和LUN的正常操作的最小供电电压更高。因此，为了向存储磁芯MC1、MC2和MCN提供高于或等于存储磁芯MC1、MC2和MCN所使用的最小供电电压的供电电压，SoC 100还可以包括多个耦接到生成第二供电电压VDD2的至少一个第二电源170的电力路径控制器200、202和204，第二供电电压VDD2是高于或等于存储磁芯MC1、MC2，...，MCN所需的最小供电电压的供电电压。第二供电电压VDD2可以是保持恒定的固定供电电压。在一些示例性实施例中，为生成具有较少噪声(例如，波纹)的稳定的第二供电电压VDD2，可以使用低压差(LDO)稳压器实现第二电源170。此外，在一些示例性实施例中，为提高功电力效率，电池的供电电压可以首先通过降压转换器转换，然后可以由LDO稳压器再次转换成第二供电电压VDD2。

每个电力路径控制器200、202和204可以将来自相应的第一电源160、162和164的第一供电电压VDD1-1、VDD1-2和VDD1-N与来自第二电源170的第二供电电压VDD2进行比较，并且根据比较的结果，可以选择性地提供第一供电电压VDD1-1、VDD1-2和VDD1-N或第二供电电压VDD2到存储磁芯MC1、MC2和MCN中的相应一个。因此，当适合于各功能块IP1、IP2和IPN的操作状态的供电电压被提供给相应存储磁芯MC1、MC2和MCN时，可以确保提供给相应存储磁芯MC1、MC2和MCN的供电电压高于或等于存储磁芯MC1、MC2和MCN所使用的最小供电电压。为执行此操作，每个电力路径控制器200、202和204可包括第一开关250、第二开关270、比较器210和开关控制器230。开关控制器230可以是开关控制电路。

第一开关250可以位于生成第一供电电压VDD1-1的第一电源160之间，并且可以响应由开关控制器230生成的第一开关信号SWS1选择性地导通。例如，第一开关250可以由具有接收第一开关信号SWS1的栅极、耦接到第一电源160的源极以及耦接到存储磁芯MC1漏极的第一PMOS晶体管来实现。

第二开关270可以位于生成第二供电电压VDD2的第二电源170之间，并且可以响应由开关控制器230生成的第二开关信号SWS2而选择性地导通。例如，第二开关270可以由具有接收第二开关信号SWS2的栅极、耦接到第二电源170的源极以及耦接到存储磁芯MC1的漏极的第二PMOS晶体管来实现。

比较器210可以比较从第一电源160提供的第一供电电压VDD1-1和从第二电源170提供的第二供电电压VDD2，并且开关控制器230可以根据比较器210的比较结果，选择性地激活第一开关250或第二开关270。例如，当第一供电电压的电压电平VDD1-1高于第二供电电压的电压电平VDD2时，开关控制器230可以生成具有低电平的第一开关信号SWS1和具有高电平的第二开关信号以激活第一开关250并且停用第二开关270。当第一供电电压VDD1-1的电压电平低于第二供电电压VDD2的电压电平时，开关控制器230可以生成具有高电平的第一开关信号SWS1和具有低电平的第二开关信号以停用第一开关250并激活第二开关270。

如上所述，第一供电电压VDD1-1是根据功能块IP1的操作状态动态地改变的供电电压，以及第二供电电压VDD2是设置为存储磁芯MC1所使用的最小供电电压的供电电压。例如，如图2A中所示，第一供电电压VDD1的电压电平可以随时间动态地变化，以及第二供电电压VDD2的电压电平可设置为恒定电压电平。在这种情况下，为了在保持供电电压高于或等于存储磁芯MC1所使用的最小供电电压的同时，根据功能块IP1的运行状态动态地改变施加到存储磁芯MC1的供电电压，电力路径控制器200可以比较第一供电电压VDD1和第二供电电压VDD2，并且可以根据比较的结果选择性地输出第一供电电压VDD1或第二供电电压VDD2。例如，如图2B所示，当第一供电电压VDD1的电压电平高于第二供电电压VDD2的电压电平时，可以激活第一开关250，并且作为电力路径控制器200的输出(PPC输出)，动态地改变的第一供电电压VDD1可以被提供给存储磁芯MC1。而当第一供电电压VDD1的电压电平低于第二供电电压VDD2的电压电平时，可以激活第二开关270，并且，作为电力路径控制器200的输出(PPC输出)，第二供电电压VDD2可以被提供给存储磁芯MC1。因此，可以在降低功能块IP1功耗的同时，确保存储磁芯MC1的正常运行。

在对应于功能块IP1、IP2和IPN的当前操作状态的供电电压被分别提供到功能块IP1、IP2和IPN的同时，为了确保供电电压高于或等于存储磁芯MC1、MC2和MCN正常工作所使用的最低供电电压，相关技术的SoC不仅耦接到分别将电源提供给功能块IP1、IP2和IPN的多个第一电源，而且也耦接到分别将电源提供给存储磁芯MC1、MC2和MCN的多个第二电源，并且相关技术的SoC的每一个第二电源在维持供电电压高于或等于最小供电电压的同时，根据操作状态动态地改变提供给相应存储磁芯MC1、MC2和MCN的供电电压。因此，在传统的SoC中，需要多个电源来供电给存储磁芯MC1、MC2和MCN，并且在存储磁芯MC1、MC2和MCN和电源之间需要多个电力供应线。

然而，在根据示例性实施例的SoC 100中，电力路径控制器200、202和204可以对应于存储磁芯MC1、MC2和MCN放置，并且电力路径控制器200、202和204可以共享第二电源170。因此，在根据示例性实施例的SoC 100中，可减少包括在PMIC 150中的第二电源170的数量，可以减少用于第二电源170的无源元件(例如，电容器)的数量，并且可以减少PMIC150和SoC100之间的电源线的数量。

如上所述，根据示例性实施例的电力路径控制器200可以将根据功能块IP1的操作状态动态地改变的第一供电电压VDD1-1与固定为存储磁芯MC1所使用的最小供电电压的第二供电电压VDD2进行比较，并可以根据比较的结果选择性地供应第一供电电压VDD1-1或第二供电电压VDD2到存储磁芯MC1，从而在降低功耗的同时保证了存储磁芯MC1的正常工作。此外，根据示例性实施例的SoC 100可使用共同耦接到生成第二供电电压VDD2的第二电源的电力路径控制器200、202和204，从而减少在PMIC150中的第二电源170的数量、无源元件的数量以及在PMIC 150和SoC100之间的电源线的数量。

图3是示出根据示例性实施例的电力路径控制器的框图。图4是示出由图3的电力路径控制器在切换期间流经相应的供电路径的电流的图。

参考图3，电力路径控制器200a可以包括：位于第一电源160和存储磁芯MC之间的第一开关250、位于第二电源170和存储磁芯MC之间的第二开关270、用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD2的比较器210、第一电阻R1和第二电阻R2以及响应于比较器210的输出控制第一开关250和第二开关270的开关控制器230。第一电源160可以生成根据包括存储磁芯MC的功能块的操作状态动态地改变的第一供电电压VDD1-1，第二电源170可以生成可以被设置为存储磁芯MC所使用的最小供电电压的第二供电电压VDD2。第二供电电压VDD2可以固定为恒定电压。第二电源170可以由电力路径控制器200a和包括在SoC的另一电力路径控制器共享。也即，电力路径控制器200a和另一个电力路径控制器可以共同耦接到第二电源170，电力路径控制器200a和另一个电力路径控制器可以从第二电源170接收相同的第二供电电压VDD2。与图1所示的电力路径控制器200相比，图3的电力路径控制器还可以包括第一和第二电阻R1和R2。

第一电阻R1可以耦接在开关控制器230和第一开关250之间。因此，第一电阻R1可以延迟从开关控制器230施加到第一开关250的第一开关信号SWS1的上升和下降。第二电阻R2可以耦接在开关控制器230和第二开关270之间。因此第二电阻R2可以延迟从开关控制器230施加到第二开关270的第二开关信号SWS2的上升和下降。也即，第一和第二电阻R1和R2可以允许第一和第二开关信号SWS1和SWS2分别逐渐上升或下降，从而防止由供电路径突然切换到存储磁芯MC所引起的电压/电流峰值。

例如，当动态地改变的第一供电电压VDD1-1变得低于第二供电电压VDD2时，电力路径控制器200a可以从从第一电源160到存储磁芯部MC的第一供电路径切换到从第二电源170到存储磁芯MC的第二供电路径。此时，由于在电流流入存储磁芯的同时执行供电路径切换，所以供电路径的突然切换可能导致电压/电流峰值。然而，在根据示例性实施例的电力路径控制器200a中，由于第一和第二开关信号SWS1和SWS2会因为第一和第二电阻R1和R2分别逐渐上升或下降，所以供电路径切换可以逐渐执行。例如，如图4中所示，当第一供电路径与第二供电路径进行切换时，从第一电源160到存储磁芯MC的第一供电路径的电流I_PATH1逐渐下降，并且从第二电源170到存储磁芯MC的电流I_PATH2可以逐渐增加，从而导致避免电压/电流的峰值。

如上所述，根据示例性实施例的电力路径控制器200a可以选择性地传送动态地改变的第一供电电压VDD1-1或固定的第二供电电压VDD2到存储磁芯MC，从而在降低功耗的同时确保存储磁芯MC的正常操作。此外，根据示例性实施例的电力路径控制器200a可包括分别位于开关控制器230和第一开关250和第二开关270之间的第一和第二电阻R1和R2，从而防止供电路径的突然切换引起的电压/电流峰值。此外，根据示例性实施例的电力路径控制器200a可以与另一电力路径控制器共用第二电源170，从而减少电源的数量、无源元件的数量和电源线的数量。

图5是示出根据示例性实施例的电力路径控制器的框图。

参考图5，电力路径控制器200b可以包括：位于第一电源160和存储磁芯MC之间的第一开关250，位于第二电源170和存储磁芯MC之间的第二开关270，用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD的比较器210，第三至第六PMOS晶体管T3、T4、T5和T6以及第一、第二变换器INV1、INV2，和响应于比较器210的输出信号控制第一开关250和第二开关270的开关控制器230。与图1所示的电力路径控制器200相比，图5的电力路径控制器200b还可以包括第三到第六PMOS晶体管T3、T4、T5和T6以及第一和第二反相器INV1和INV2。

第一开关250可以是第一PMOS晶体管T1250，具有接收第一开关信号SWS1的栅极、耦接到第一电源160的源极以及耦接到存储磁芯MC的漏极。第三PMOS晶体管T3可以具有接收第一开关信号SWS1的栅极、耦接到第一PMOS晶体管T1250源极的源极以及耦接到第一PMOS晶体管T1250主体的漏极。第一反相器INV1可以通过反转第一开关信号SWS1生成第一反相开关信号/SWS1。第四PMOS晶体管T4可以具有接收第一反相开关信号/SWS1的栅极、耦接到第一PMOS晶体管T1250漏极的源极以及耦接到第一PMOS晶体管T1250主体的漏极。

第三和第四PMOS晶体管T3和T4和第一反相器INV1可施加第一PMOS晶体管T1250的源极电压和第一PMOS晶体管T1250的漏极电压中的较高一个到第一PMOS晶体管T1250。例如，当第一供电电压VDD1-1的电压电平高于第二供电电压VDD2的电压电平时，开关控制器230可以生成具有低电平的第一开关信号SWS1，并且第三PMOS晶体管T3可以响应于具有低电平的第一开关信号SWS1而导通。导通的第三PMOS晶体管T3可以将第一供电电压VDD1-1传送到第一PMOS晶体管T1250的主体。当第一供电电压VDD1-1的电压电平低于第二供电电压VDD2的电压电平时，开关控制器230可以生成具有高电平的第一开关信号SWS1，并且第一反相器INV1可以响应于具有高电平的第一开关信号SWS1而生成具有低电平的第一反相开关信号/SWS1，并且第四PMOS晶体管T4可以响应于具有低电平的第一反相开关信号/SWS1而导通。导通的第四PMOS晶体管T4可以传送第二供电电压VDD2到第一PMOS晶体管T1250的主体。因此，第一PMOS晶体管T1250的源极和漏极电压中的较高的一个被施加到第一PMOS晶体管T1250的主体，并且因此可以防止通过第一PMOS晶体管T1250主体的电流泄露。

第二开关270可以是第二PMOS晶体管T2270，其具有接收第二开关信号SWS 2的栅极、耦接到第二电源170的源极以及耦接到存储磁芯MC的漏极。第五PMOS晶体管T5可以具有接收第二开关信号SWS 2的栅极、耦接到第二PMOS晶体管T2270源极的源极以及耦接到第二PMOS晶体管T2270主体的漏极。第二反相器INV2可以通过反转第二开关信号SWS 2生成第二反相开关信号/SWS2。第六PMOS晶体管T6可以具有接收第二反相开关信号/SWS 2的栅极、耦接到第二PMOS晶体管T2270漏极的源极以及耦接到第二PMOS晶体管T2270的主体的漏极。

第五和第六PMOS晶体管T5和T6和第二反相器INV2可施加第二PMOS晶体管T2270的源极电压和第二PMOS晶体管T2270漏极电压中较高的一个到第二T2PMOS晶体管T2270的主体。例如，当第二供电电压的电压电平VDD2高于第一供电电压VDD1-1的电压电平时，开关控制器230可生成具有低电平的第二开关信号SWS2，并且第五PMOS晶体管T5可以响应于具有低电平的第二开关信号SWS2而导通。导通的第五PMOS晶体管T5可以传送第二供电电压VDD2到第二PMOS晶体管T2270的主体。当第二供电电压的电压电平VDD2低于第一供电电压的电压电平VDD1-1时，开关控制器230可以生成具有高电平的第二开关信号SWS 2，第二反相器INV2可以响应于具有高电平的第二开关信号SWS2而生成具有低电平的第二反相开关信号/SWS2，并且第六PMOS晶体管T6可以响应于具有低电平的第二反相开关信号/SWS2而导通。导通的第六PMOS晶体管T6可以传送第一供电电压VDD1-1到第二PMOS晶体管T2270的主体。因此，第二PMOS晶体管T2270的源极和漏极电压中的较高一个被施加到第二PMOS晶体管T2270的主体，并且因此可以防止通过第一PMOS晶体管T1250主体的电流泄漏。

图6是示出根据示例性实施例的电力路径控制器的框图。

参考图6，电力路径控制器200c可以包括：位于第一电源160和存储磁芯MC之间的第一开关250，位于第二电源170和存储磁芯MC之间的第二开关270，用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD2的比较器210c，响应于比较器210c的输出信号分别控制第一开关250和第二开关270的开关控制器230，耦接在第一电源160和比较器210c之间的第一低通滤波器LPF1，以及耦接在第二电源170和比较器210c之间的第二低通滤波器LPF2。图6的电力路径控制器200c可以具有与图1所示的电力路径控制器200类似的构造，不同之处在于电力路径控制器200c还可以包括第一和第二低通滤波器LPF1和LPF2，并且比较器210c的配置或操作可以与电力路径控制器200不同。

第一低通滤波器LPF1可以耦接在第一电源160和比较器210c的第一输入端子(例如，非反相输入端子)之间。例如，第一低通滤波器LPF1可包括耦接在第一电源160和比较器210c的第一输入端子之间的第三电阻R3，耦接在比较器210c的第一输入端子和接地电压之间第四电阻R4，以及耦接在比较器210c的第一输入端子和接地电压之间的第一电容器C1。在一些示例性实施例中，生成第一供电电压VDD1-1的第一电源160可以使用具有高电力转换效率的降压转换器来实现，并且由降压转换器生成的第一供电电压VDD1-1可以具有高频率噪声分量，诸如波纹。然而，第一低通滤波器LPF1可以移除第一供电电压VDD1-1的高频噪声分量。

第二低通滤波器LPF2可以耦接在第二电源170和比较器210c的第二输入端子(例如，反相输入端子)之间。例如，第二低通滤波器LPF2可以包括连接在第二电源170和比较器210c的第二输入端子之间的第五电阻R5，耦接在比较器210c的第二输入端子和接地电压之间的第六电阻R6，以及耦接在比较器210c的第二输入端子和接地电压之间的第二电容器C2。第一低通滤波器LPF2可以移除第二供电电压VDD2的高频噪声分量。因此，由于电力路径控制器200c包括用于移除第一和第二供电电压VDD1-1和VDD2的噪声分量的第一和第二低通滤波器LPF1和LPF2，所以可以防止第一和第二供电电压VDD1-1和VDD2的噪声引起的不期望的电力路径切换或重复开关。

在一些示例性实施例中，比较器210c可以是滞后比较器(hysteresiscomparator)。例如，当第一供电电压VDD1-1当前从电力路径控制器200c输出时，比较器210c可生成指示第一供电电压VDD1-1的输出信号，直到第一供电电压VDD1-1变得比第二供电电压VDD2低对应于比较器210c的滞后电压第一电压差，并且可以在第一供电电压VDD1-1变得低得大于第二供电电压VDD2第一电压差比之后，生成指示第二供电电压VDD2的输出信号。第一电压差可以是预定的。此外，当第二供电电压VDD2当前从电力路径控制器200c输出时，比较器210c可以生成指示第二供电电压VDD2的输出信号，直到第一供电电压VDD1-1变得比第二供电电压VDD2高对应于比较器210c的滞后电压的第二电压差，并且可以在第一供电电压VDD1-1变得比第二供电电压VDD2高第二电压差之后，生成指示第一供电电压VDD1-1的输出信号。第二电压差可以是预定的。因此，即使第一供电电压VDD1-1或第二供电电压VDD2不期望地改变了存储磁芯MC的负载电流的变化，也可以防止不期望的供电路径切换或反复切换。

在一些示例性实施例中，比较器210c的滞后电压可以响应于从外部电路施加的控制码HYS[N：0]进行调节。例如，可以设置控制码HYS的值[N：0]使得比较器210c的滞后电压可以根据负载电流、输入寄生电阻等调节。

图7是示出根据示例性实施例的电力路径控制器的框图。

参考图7，电力路径控制器200d可以包括位于第一电源160和存储磁芯MC之间的第一开关250，位于第二电源170和存储磁芯MC之间的第二开关270，用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD2的比较器210，以及响应于比较器210的输出信号分别控制第一开关250和第二开关270的开关控制器230D。图7的电源路径控制器200D可以具有与图1所示的电力路径控制器200类似的配置，除了开关控制器230D的结构或操作不同。

当第一供电电压VDD1-1的电压电平高于第二供电电压VDD2的电压电平时，开关控制器230d可以施加具有低电平的第一开关信号SWS1到第一开关250，并施加具有高电平的第二开关信号SWS 2到第二开关270。而且，当第一供电电压VDD1-1的电压电平低于第二供电电压VDD2的电压电平时，开关控制器230d可以施加具有高电平的第一开关信号SWS1到第一开关250，并施加具有低电平的第二开关信号SWS2到第二开关270。为执行此操作，在一些示例性实施例中，开关控制器230d可包括第三反相器INV3、第四反相器INV4和第五反相器INV5。第三反相器INV3可以通过反转比较器210的输出信号生成第一开关信号SWS1，并且可以将第一开关信号SWS1施加到第一开关250。第四反相器INV4可以反转比较器210的输出信号。第五反相器INV5可通过反转第四反相器INV4的输出信号生成第二开关信号SWS2，并且可以将第二开关信号SWS2施加到第二开关270。

在一些示例性实施例中，第五反相器INV5可以供以来自第一电源160的第一供电电压VDD1-1。如果第一供电电压VDD1-1的电压电平高于第二供电电压VDD2的电压电平，则施加具有与第二供电电压VDD2的电压电平相同的电压电平的第二开关信号SWS2到第二开关270，施加到第二开关270的源极/漏极的电压(例如，第一供电电压VDD1-1)可以比施加到第二开关270的栅极的电压(具有与第二供电电压VDD2相同的电压电平)高，因此电流可以从存储磁芯MC通过第二开关270流到第二电源170。然而，在根据示例性实施例的电力路径控制器200d中，由于第五反相器INV5供以第一供电电压VDD1-1，所以第二开关信号SWS2可以具有与第一供电电压VDD1-1的电压电平相同的电压电平，并且因此可以防止通过第二开关270的电流泄漏。

图8是示出根据示例性实施例的电力路径的控制器的框图。

参考图8，电力路径控制器200e可以包括位于第一电源160和存储磁芯MC之间的第一开关250，位于第二电源170和存储磁芯MC之间的第二开关270，用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD2的比较器210，以及响应于比较器210的输出信号分别控制第一开关250和第二开关270的开关控制器230e。图8的电力路径控制器200e可以具有与图1所示的电力路径控制器200类似的配置，除了开关控制器230e的配置或操作不同。

开关控制器230e可包括多路复用器231和开关信号生成器223。复用器231可以接收比较器210的输出信号，并且可以从外部电路或装置接收外部控制信号ECS。多路复用器231可以选择性地输出比较器210或外部控制信号ECS的输出信号。开关信号生成器223可以响应于多路转换器的输出信号(即，比较器210的输出信号或外部控制信号ECS)，生成施加到第一开关250的第一开关信号SWS1231和施加到第二开关270的第二开关信号SWS2。例如，开关信号生成器223可以包括图7中所示的第三至第五反相器INV3、INV4和INV5。

在一些示例性实施例中，外部控制信号ECS可以基于存储磁芯MC或者包括存储磁芯MC的功能块的温度、电流、操作速度等生成，并且开关信号生成器223可根据基于温度、电流、操作速度等生成的外部控制信号ECS分别控制第一开关250和第二开关270。在一些示例性实施例中，外部功能块可以通过执行用软件设置和/或编程的代码生成外部控制信号ECS，并且可以提供外部控制信号ECS到电力路径控制器200e。

图9是示出根据示例性实施例的电力路径控制器的框图。

参考图9，电力路径控制器200f可包括位于第一电源160和存储磁芯MC之间的第一开关250，位于第二电源170和存储磁芯MC之间的第二开关270，用于比较来自第一电源160的第一供电电压VDD1-1与来自第二电源170的第二供电电压VDD2的比较器210，响应于比较器210的输出信号分别控制第一开关250和第二开关270的开关控制器230F，以及检测器280。图9的电力路径控制器200f可以具有与图1所示的电力路径控制器200e类似的配置，不同之处在于电力路径控制器200f还包括检测器280。

检测器280可通过检测存储磁芯MC(或包括存储磁芯MC的功能块)的温度、电流、操作速度中的至少一个生成控制信号CS。复用器231可以选择性地输出比较器210的输出信号或控制信号CS，并且响应于多路转换器231的输出信号270(即，比较器210的输出信号或控制信号CS)，开关信号生成器233可以生成施加到第一开关250的第一开关信号SWS1和施加到第二开关的第二开关信号SWS 2。因此，不仅可以基于第一和第二供电电压VDD1-1和VDD2的比较，而且可以基于存储磁芯MC的温度、电流、操作速度，控制第一开关250和第二开关270。

图10是示出包括根据示例性实施例的电力路径控制器的SoC的框图。

参照图10，SoC 300包括多个功能块IP1、IP2和IPN和多个电力路径控制器400、402和404。SoC 300可以从PMIC 350供电。在一些示例性实施例中，SoC 300可以从多个第一电源(例如，N个第一电源)PS1-1、PS1-2和PS1-N供以多个动态地改变的第一供电电压VDD1-1、VDD1-2和VDD1-N，并且可以从多个第二电源(例如，M个第二电源，其中每一个N和M是大于0的整数，并且在一些示例性实施例中，M小于N)PS2-1、PS2-2和PS2-M供以具有不同电压电平的多个第二供电电压VDD2-1、VDD2-2和VDD2-M。第二供电电压可以设置为恒定电压。

例如，包含在功能块IP1、IP2和IPN中的多个逻辑单元LU1、LU2和LUN(或外围电路)可以从第一电源PS1-1、PS1-2和PS1-N供以分别根据相应的功能块IP1、IP2和IPN的操作状态(例如，吞吐量或操作速度)动态地改变的第一供电电压VDD1-1、VDD1-2和VDD1-N。

电力路径控制器400、402和404可以分别耦接到第一电源PS1-1、PS1-2和PS1-N，并且可以共同连接到第二电源PS2-1、PS2-2和PS2-M。因此，每个电力路径控制器400、402和404可以从第一电源PS1-1、PS1-2和PS1-N中的相应一个接收相应的第一供电电压VDD1-1、VDD1-2和VDD1-N，并且可以从第二电源PS2-1、PS2-2和PS2-M接收多个第二供电电压VDD2-1、VDD2-2和VDD2-M。也即，多个第二电源PS2-1、PS2-2和PS2-M可以由多个电力路径控制器400、402和404共享。因此，根据示例性实施例的SoC300可减少PMIC 350中的电源的数量、PMIC 350中的无源元件的数量以及PMIC 350和SoC 300之间电源线的数量。

电力路径控制器400、402和404可以分别耦接到分别包含在功能块IP1、IP2和IPN中的多个存储磁芯MC1、MC2和MCN。在每一个功能块IP1、IP2和IPN中的存储磁芯MC1、MC2和MCN可以通过电力路径控制器400、402和404中的相应一个供以电力。每一个电力路径控制器(例如，400)可以选择性地传送来自相应的第一电源(例如，PS1-1)的相应的第一供电电压(例如，VDD1-1)，或者多个第二供电电压VDD2-1、VDD2-2和VDD2-M中选定的一个到相应的存储磁芯(例如，MC1)。

例如，为提供第一供电电压VDD1-1和第二供电电压VDD2-1、VDD2-2和VDD2-M中的一个，电力路径控制器400可以包括位于第一电源PS1-1和存储磁芯MC1之间的第一开关SW1，分别位于第二电源PS2-1、PS2-2和PS2-M和存储磁芯MC1之间的多个第二开关SW2-1、SW2-2和SW2-M，以及选择性地激活第一开关SW1和第二开关SW2-1，SW2-2和SW2-M中的一个的开关控制器430。

如上所述，第一供电电压VDD1-1可以根据相应的功能块IP1的操作状态动态地改变，并且第二供电电压VDD2-1、VDD2-2和VDD2-M可以是具有不同电压电平的供电电压。在一些示例性实施例中，每一个存储磁芯MC1、MC2和MCN所使用的最小供电电压可以根据温度、工艺偏差等改变，并且第二供电电压VDD2-1、VDD2-2和VDD2-M可对应于多个适于不同的温度或工艺偏差的最小供电电压。此外，每个电力路径控制器400的开关控制器430可以基于相应存储磁芯MC1的温度、工艺偏差，激活第一开关SW1和/或第二开关SW2-1、SW2-2和SW2-M中的一个，使得提供高于或等于存储磁芯MC1当前使用的最小供电电压的供电电压给存储磁芯MC1。

图11是示出包括根据示例性实施例的电力路径控制器的片上系统的框图。

参照图11，SoC 500包括多个功能块IP1、IP2和IPN和多个电力路径控制器600、602和604。SoC 500可以从PMIC 550供以电力。

在一些示例性实施例中，分别包含在功能块IP1、IP2和IPN中的多个逻辑单元LU1、LU2和LUN(或外围电路)，可从第一电源PS1-1、PS1-2和PS1-N供以多个动态地改变的第一供电电压VDD1-1、VDD1-2和VDD1-N。

电力路径控制器600、602和604可以分别耦接到第一电源PS1-1、PS1-2和PS1-N，并且可以共同耦接到多个第二电源PS2-1、PS2-2和PS2-M。因此，每个电力路径控制器600、602和604可以从第一电源PS1-1、PS1-2和PS1-N中的相应一个接收相应的第一供电电压VDD1-1、VDD1-2和VDD1-N，并且可以从第二电源PS2-1、PS2-2和PS2-M接收多个第二供电电压VDD2-1、VDD2-2和VDD2-M。也即，多个第二电源PS2-1、PS2-2和PS2-M可以由多个电力路径控制器600、602和604共享。因此，根据示例性实施例的SoC 500可减少PMIC 550中的电源的数量、PMIC 550中的无源元件的数量以及PMIC 550和SoC 500之间的电源线的数量。

在一些示例性实施例中，每个功能块IP1、IP2和IPN可以包括多个存储磁芯MC1-1、MC1-2、MC1-M、MC2-1、MC2-M、MCN-1和MCN-N，并且每个电力路径控制器(例如，600)可以提供相应的第一供电电压VDD1-1或第二供电电压VDD2-1、VDD2-2和VDD2-M的相应一个到每个存储磁芯(例如MC1-1、MC1-2和MC1-M)。

例如，为提供第一供电电压VDD1-1或第二供电电压VDD2-1、VDD2-2和VDD2-M中的相应一个到每一个存储磁芯MC1-1，MC1-2和MC1-M，电力路径控制器600可包括位于第一电源PS1-1和存储磁芯MC1-1、MC1-2和MC1-M之间的多个第一开关SW1-1、SW1-2和SW 1-M，分别位于第二电源PS2-1、PS2-2和PS2-M和存储磁芯MC1-1、MC1-2和MC1-M之间的多个第二开关SW2-1、SW2-2和SW2-M，以及控制第一开关SW1-1、SW1-2和SW 1-M和第二开关SW2-1、SW2-2和SW2-M的开关控制器630。

图12是示出根据示例性实施例的移动设备的框图，图13是示出图12中的移动设备被实现为智能手机的例子的示意图。

参照图12和图13，移动设备700(或电子设备)包括SoC 710和PMIC780。在一些示例性实施例中，移动装置700还可以包括多个设备或模块，诸如内存装置720、存储装置730、通信模块740、照相机模块750、显示模块760、触控面板模块770等。例如，如图13中所示，移动装置700可以被实现为智能手机。

SoC 710可以控制移动设备700的整体操作。例如，SoC 710可以控制内存装置720、存储装置730和多个模块740、750、760和770。在一些示例性实施例中，SoC 710可以是包括在移动设备700中的应用处理器(AP)。

SoC 710可以是如图1、图10和图11中所示的SoC 100、300或500，并且可以从PMIC780供以电力。SoC 710可以包括多个功能块IP1和IPN以及多个电力路径控制器PPC1和PPCN。包括在功能块IP1和IPN中的多个逻辑单元LU1和LUN可以分别供以来自包括在PMIC780中的多个第一电源PS1-1和PS1-N的动态地改变的第一供电电压。电力路径控制器PPC1和PPCN可以分别耦接到包括在PMIC 780中的第一电源PS1-1和PS1-N，也可以共同地耦接到包括在PMIC 780中的至少一个第二电源PS2。第二电源PS2可以生成第二供电电压。第二供电电压可设置为恒定电压。每一个电力路径控制器PPC1和PPCN可以选择性地提供来自相应的第一电源PS1-1和PS1-N的动态地改变的第一供电电压或来自第二电源PS2的固定的第二供电电压到相应的存储磁芯MC1和MCN。因此，根据示例性实施例的SoC 710可以在降低功耗的同时确保存储磁芯MC1和MCN的正常操作。此外，在根据示例性实施例的SoC 710中，电力路径控制器PPC1和PPCN可共享(或可以共同耦接到)第二电源PS2，从而降低电源的数量、无源元件的数量和电源线的数量。

存储装置720和存储装置730可以存储用于移动设备700的操作的数据。存储装置720可包括易失性存储器装置，例如动态随机存取存储器(DRAM)、SRAM、移动存储器DRAM等。存储装置730可包括非易失性存储装置，如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物的随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等。在一些示例性实施例中，存储装置730还可以包括固态驱动器(SSD)、硬盘驱动器(HDD)、CD-ROM等。

多个模块740、750、760和770可以执行移动装置700的各种功能。例如，移动设备700可以包括执行通信功能的通信模块740(例如，码分多址(CDMA)模块、长期演进(LTE)模块、射频(RF)模块、超宽带(UWB)模块、无线局域网(WLAN)模块、用于微波访问的全球互操作性(WIMAX)模块等)、执行相机功能的相机模块750、执行显示功能的显示模块760、执行触摸感测功能的触摸面板模块770等。在一些示例性实施例中，移动设备700还可以包括全球定位系统(GPS)模块、麦克风(MIC)模块、扬声器模块、陀螺仪模块等。但是，在移动设备700中的功能模块740、750、760和770不限于此。

图14是示出根据示例性实施例的包括在移动设备的接口的框图。

参照图14，移动装置800包括SoC 802和多个接口811、812、813、814、815、816、817、818、819、820、821、822和823。根据示例性实施例，移动装置800可以是任何移动装置，诸如移动电话、智能电话、平板计算机、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、便携式游戏控制台、音乐播放器、摄录机、视频播放器、导航系统等。

SoC 802控制移动设备800的整体操作。例如，SoC 802可以是包括在移动设备800中的应用处理器(AP)。

SoC 802可以经由多个接口811到823的每一个与多个外围设备进行通信。例如，接口811到823的每一个可以发送至少一个控制信号——它是从多个功能模块IP1到IPN的相应一个的输出——到多个外围设备的每一个。

例如，SoC 802可以经由每个显示接口811和812控制各平板显示设备的电源状态和操作状态。平板显示设备可以包括液晶显示器(LCD)、发光二极管(LED)显示器、有机发光二极管(OLED)显示器或有源矩阵有机发光二极管(AMOLED)显示器等。

SoC 802可以经由相机接口813控制摄像机的电源状态和操作状态，可以通过电视接口814控制电视模块的操作状态和电源状态，并且可以经由图像传感器接口815控制相机模块或图像传感器模块的电源状态和操作状态。

SoC 802可以经由GPS接口816控制GPS模块的电源状态和操作状态，可以经由UWB接口817控制UWB模块的电源状态和操作状态，并且可以经由USB驱动器接口818控制通用串行总线(USB)驱动器的电源状态和操作状态。

SoC 802可以经由DRAM接口819控制DRAM的电源状态和操作状态，可以经由易失性存储接口820(例如，闪速存储器接口)控制非易失性存储装置(例如，闪速存储器)的电源状态和操作状态，可以通过音频接口821控制音频模块的电源状态和操作状态，可以通过MFC接口822控制多格式编解码器(MFC)的电源状态，以及可以通过MP3播放器接口823控制MP3播放器的电源状态。例如，模块或接口可以以硬件或软件来实现。

SoC 802可以是在图1、图10和图11中示出的SoC 100、300或500。SoC 802可包括多个功能块IP1和IPN以及多个电力路径控制器PPC1和PPCN。包括在功能模块IP1和IPN中的多个逻辑单元LU1和LUN可以分别供以动态地改变的第一供电电压。每一个电力路径控制器PPC1和PPCN可以选择性地提供动态地改变的第一供电电压或第二供电电压到相应的存储磁芯MC1和MCN。第二供电电压可以设置为恒定电压。因此，根据示例性实施例的SoC 802可以在降低功耗的同时确保存储磁芯MC1和MCN的正常操作。此外，在根据示例性实施例的SoC802中，电力路径控制器PPC1和PPCN可共享(或可以共同耦接到)第二电源，从而减少电源的数量、无源元件的数量和电源线的数量。

图15是示出根据示例性实施例的电子装置的框图。

参照图15，电子设备1000包括图像处理块1100、无线收发块1200、音频处理块1300、图像文件生成器1400、存储器1500、用户接口1600、应用处理器1700和PMIC 1800。

图像处理块1100可以包括透镜1110、图像传感器1120、图像处理器1130和显示器1140。无线收发块1200可以包括天线1210、收发器1220和调制解调器1230。音频处理块1300可以包括音频处理器1310、麦克风1320或扬声器1330。

应用处理器1700可以是在图1、图10和图11中所示的SoC 100、300和500。应用处理器1700可以从PMIC 1800供以多个分别对应于多个功能块或多个电力域的第一供电电压，并且第一供电电压可以动态地改变以降低应用处理器1700的功耗。此外，应用程序处理器1700可以从PMIC 1800供以对应于包括在应用处理器1700中的多个存储磁芯的所使用的最小供电电压的第二供电电压。第二供电电压可设置为恒定电压。应用处理器1700可以通过使用分别对应于多个存储磁芯的多个电力路径控制器选择性地提供第一供电电压或第二供电电压到每一个存储磁芯，并且因此可以在降低功耗的同时确保存储磁芯的正常运行。此外，应用程序处理器1700可从单个或减少数量的电源接收第二供电电压，从而降低电源的数量、无源元件的数量和电源线的数量。

本文所公开的示例性实施例可以用于各种SoC或包括SoC的系统，诸如移动电话、智能电话、PDA、PMP、数字照相机、数字电视、机顶盒、音乐播放器、便携式游戏控制台、导航设备、个人电脑、服务器计算机、工作站、平板计算机、膝上型计算机、智能卡、打印机等

前述是说明示例性实施例，不应被解释为对它的限制。虽然已经描述了几个示例性实施例，但本领域的技术人员将容易理解，可以对示例性实施例做出许多修改而实质上不脱离本发明构思的新教导和优点。因此，所有这些修改都旨在包括在如权利要求所限定的发明构思的范围之内。因此，可以理解的是，前述是说明各种示例性实施例，并且不应被解释为限于所公开的具体示例性实施例，并且对所公开的示例性实施例以及其它示例性实施例的修改，是为了被包括在所附权利要求的范围之内。

Claims (24)

1.一种包括于片上系统(SoC)中的电力路径控制器，该电力路径控制器耦接到第一电源和第二电源，该电力路径控制器包括：

第一开关，位于所述第一电源和包括在SoC中的存储磁芯之间；

第二开关，位于第二电源和存储磁芯之间；

比较器，被配置为比较从第一电源提供的第一供电电压与从第二电源提供的第二供电电压；以及

开关控制器，被配置为根据所述比较器的比较结果选择性地激活所述第一开关或第二开关，

其中所述第一供电电压是根据包括存储磁芯的功能块的操作状态动态地改变的供电电压，以及

其中所述第二供电电压是设置为存储磁芯所使用的最小供电电压的供电电压。

2.如权利要求1所述的电力路径控制器，其中当第一供电电压的电压电平高于所述第二供电电压的电压电平时，所述开关控制器激活所述第一开关，并且当第一供电电压的电压电平小于第二供电电压的电压电平时，所述开关控制器激活第二开关。

3.如权利要求1所述的电力路径控制器，其中，第一供电电压被提供给包括在功能块中的逻辑块。

4.如权利要求1所述的电力路径控制器，其中所述第二电源由电力路径控制器和包括在SoC中的其他电力路径控制器共享。

5.如权利要求1所述的电力路径控制器，还包括：

耦接在所述开关控制器和第一开关之间的第一电阻；以及

耦接在所述开关控制器和第二开关之间的第二电阻。

6.如权利要求1所述的电力路径控制器，其中第一开关包括第一PMOS晶体管，其具有接收由开关控制器生成的第一开关信号的栅极、耦接到第一电源的源极以及耦接到存储磁芯的漏极；以及

其中第二开关包括第二PMOS晶体管，其具有接收由开关控制器生成的第二开关信号的栅极、耦接到第二电源的源极以及耦接到存储磁芯的漏极。

7.如权利要求6所述的电力路径控制器，还包括：

第三PMOS晶体管，其具有接收第一开关信号的栅极、耦接到第一PMOS晶体管的源极以及耦接到所述第一PMOS晶体管主体的漏极；

第一反相器，被配置为通过反转所述第一开关信号生成第一反相开关信号；以及

第四PMOS晶体管，其具有接收第一反相开关信号的栅极、耦接到第一PMOS晶体管漏极的源极以及耦接到所述第一PMOS晶体管主体的漏极。

8.如权利要求7所述的电力路径控制器，其中，当第一供电电压的电压电平高于所述第二供电电压的电压电平时，开关控制器生成具有低电平的第一开关信号，并且第三PMOS晶体管响应于具有低电平的第一开关信号而导通，以传送第一供电电压到第一PMOS晶体管的主体；以及

其中，当所述第一供电电压的电压电平低于第二供电电压的电压电平时，开关控制器生成具有高电平的第一开关信号，第一反相器响应于具有高电平的第一开关信号生成具有低电平的第一反相开关信号，并且第四PMOS晶体管响应于具有低电平的第一反相开关信号而导通以传送第二供电电压到第一PMOS晶体管的主体。

9.如权利要求6所述的电力路径控制器，还包括：

第五PMOS晶体管，具有接收第二开关信号的栅极、耦接到所述第二PMOS晶体管源极的源极以及耦接到所述第二PMOS晶体管主体的漏极；

第二反相器，被配置为通过反转所述第二开关信号生成第二反相开关信号；以及

第六PMOS晶体管，具有接收第二反相开关信号的栅极、耦接到所述第二PMOS晶体管漏极的源极以及耦接到第二PMOS晶体管主体的漏极。

10.如权利要求9所述的电力路径控制器，其中，当所述第二供电电压的电压电平高于所述第一供电电压的电压电平时，开关控制器生成具有低电平的第二开关信号，并且第五PMOS晶体管响应于具有低电平的第二开关信号而导通，以传送第二供电电压到第二PMOS晶体管的主体；以及

其中，当所述第二供电电压的电压电平低于第一供电电压的电压电平时，开关控制器生成具有高电平的第二开关信号，第二反相器响应于具有高电平的第二开关信号生成具有低电平的第二反相开关信号，并且第六PMOS晶体管响应于具有低电平的第二反相开关信号而导通，以传送第一供电电压到所述第二PMOS晶体管的主体。

11.如权利要求1所述的电力路径控制器，其中所述比较器是滞后比较器。

12.如权利要求11所述的电力路径控制器，其中响应于从外部电路施加的控制码调整滞后比较器的滞后电压。

13.如权利要求1所述的电力路径控制器，还包括：

第一低通滤波器，耦接在第一电源和所述比较器的第一输入端子之间；以及

第二低通滤波器，耦接在第二电源和所述比较器的第二输入端子之间。

14.如权利要求13所述的电力路径控制器，其中所述第一低通滤波器包括：

耦接在所述第一电源和所述比较器的第一输入端子之间的电阻；

耦接在所述比较器的第一输入端子和接地电压之间的电阻；以及

第一电容器，耦接在所述比较器的第一输入端子与接地电压之间；以及

其中，所述第二低通滤波器包括：

耦接在所述第二电源和所述比较器的第二输入端子之间的电阻；

耦接在所述比较器的第二输入端子与接地电压之间的电阻；以及

第二电容器，耦接在所述比较器的第二输入端子与接地电压之间。

15.如权利要求1所述的电力路径控制器，其中，当第一供电电压的电压电平高于所述第二供电电压的电压电平时，开关控制器施加具有低电平的第一开关信号到所述第一开关，并且施加具有高电平的第二开关信号到第二开关；以及

其中，当所述第一供电电压的电压电平低于第二供电电压的电压电平时，开关控制器施加具有高电平的第一开关信号到第一开关，并且施加具有低电平的第二开关信号到第二开关。

16.如权利要求15所述的电力路径控制器，其中所述开关控制器包括：

反相器，被配置为通过反转比较器的输出信号生成第一开关信号以及施加所述第一开关信号到第一开关；

反相器，被配置为反转比较器的输出信号；以及

反相器，被配置为通过反转比较器的反相输出信号的输出信号，以生成第二开关信号，并且将第二开关信号施加到第二开关。

17.如权利要求16所述的电力路径控制器，其中，被配置为生成所述第二开关信号的反相器被供以来自第一电源的第一供电电压，并且所述第二开关信号的高电平与第一供电电压的电压电平相同。

18.如权利要求1所述的电力路径控制器，其中所述开关控制器包括：

多路复用器，被配置为选择性地输出控制信号或所述比较器的输出信号；以及

开关信号生成器，被配置为响应于所述多路复用器的输出信号，生成施加到第一开关的第一开关信号和施加到第二开关的第二开关信号。

19.如权利要求18所述的电力路径控制器，其中所述控制信号是从外部电路接收的外部控制信号。

20.如权利要求18所述的电力路径控制器，还包括：

检测器，被配置为通过检测存储磁芯的温度、电流和操作速度中的至少一个，生成控制信号。

21.一种包括在片上系统(SoC)中的电力路径控制器，所述电力路径控制器耦接到第一电源和多个第二电源，该电力路径控制器包括：

第一开关，位于所述第一电源和包括在SoC的存储磁芯之间；

多个第二开关，分别位于所述第二电源和存储磁芯之间；以及

开关控制器，被配置为选择性地激活所述第一开关或所述第二开关中的一个，使得从第一电源提供的第一供电电压或从所述第二电源提供的多个第二供电电压中的一个提供给所述存储磁芯，第一供电电压是动态地改变的供电电压，并且第二供电电压是具有彼此不同的电压电平的恒定的供电电压。

22.一种包括在片上系统(SoC)中的电力路径控制器，该电力路径控制器包括：

比较器，包括被配置为接收第一供电电压的第一输入，以及被配置为接收第二供电电压的第二输入；

第一开关，被电连接到比较器的第一输入，并生成提供给包括在SoC中的存储磁芯的第一输出；

第二开关，被电连接到比较器的第二输入，并生成提供到存储磁芯的第二输出；以及

开关控制器，电连接到比较器的输出以及第一开关和第二开关，所述开关控制器根据所述比较器的输出，选择性地激活所述第一开关或第二开关，

其中所述第一供电电压是根据包括存储磁芯的功能块的操作状态动态地改变的供电电压，以及

其中所述第二供电电压是设置为存储磁芯所使用的最小供电电压的供电电压。

23.如权利要求22所述的电力路径控制器，其中第一开关包括第一晶体管，其具有电连接到开关控制器的栅极、电连接到所述比较器的第一输入的源极以及提供第一输出至存储磁芯的漏极；以及

第二开关包括第二晶体管，其具有电连接到开关控制器的栅极、电连接到比较器的第二输入的源极以及提供第二输出到存储磁芯的漏极。

24.如权利要求23所述的电力路径控制器，其中所述开关控制器当第一供电电压的电压电平高于第二供电电压的电压电平时，仅激活第一晶体管以提供第一供电电压到第一晶体管的漏极，并且当第一供电电压的电压电平低于第二供电电压的电压电平时，仅激活第二晶体管以提供第二供电电压到第二晶体管的漏极。

Images