TWI234126B - Electro-optical device, process for manufacturing the same, and electronic apparatus - Google Patents

Electro-optical device, process for manufacturing the same, and electronic apparatus Download PDF

Info

Publication number
TWI234126B
TWI234126B TW092130984A TW92130984A TWI234126B TW I234126 B TWI234126 B TW I234126B TW 092130984 A TW092130984 A TW 092130984A TW 92130984 A TW92130984 A TW 92130984A TW I234126 B TWI234126 B TW I234126B
Authority
TW
Taiwan
Prior art keywords
film
electrode
layer
relay
data line
Prior art date
Application number
TW092130984A
Other languages
English (en)
Other versions
TW200414097A (en
Inventor
Hisaki Kurashina
Kenichi Takahara
Hidenori Kawata
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200414097A publication Critical patent/TW200414097A/zh
Application granted granted Critical
Publication of TWI234126B publication Critical patent/TWI234126B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Description

1234126 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是屬於液晶裝置等的光電裝置及具備該光電裝 置的電子機器的技術領域。又,本發明亦屬電子紙等的電 泳裝置’ EL (電激發光)裝置,使用電子放出元件的裝 置(Field Eimssion Display 及 S u r f a c e _ c 〇 n d u c t; 〇 们 Electron-Emitter Display )等的技術領域。 【先前技術】 以往’就液晶裝置等的光電裝置而言,是在一對的基 板間夾持液晶等的光電物質,以能夠貫通該等的方式來使 光透過,而使能夠進行畫像的顯示。在此所謂「畫像的顯 示」是例如在每個畫素使光電物質的狀態變化,而使光的 透過率變化’進而能夠在每個畫素視認灰階不同的光。 就如此的光電裝置而言,是在上述一對的基板的一方 上具備:配列成矩陣狀的畫素電極,設置於該畫素電極間 的掃描線及資料線,以及作爲畫素開關用元件的TFT ( Thin Film Transistor)等,藉此而能夠進行主動矩陣驅動 。在此主動矩陣驅動可能的光電裝置中,上述τ F T是具 備於畫素電極及資料線間,用以控制兩者間的導通。又, 該TFT會與掃描線及資料線電性連接。藉此,可經由掃 描線來控制TFT的ON · OFF,且當該TFT開啓時,會將 經由資料線而供給來的畫像訊號予以施加至畫素電極,亦 即可於每個畫素使光透過率變化。 -5- (2) 1234126 在以上所述的光電裝置中’上述各種構成會被製作於 一方的基板上,但若予以平面性的展開’則必須要大面積 ,會有可能造成畫素開口率,亦即光應該透過基板全面的 領域的比例會有降低之虞。因此,以往亦採用立體構成上 述各種要件的手法’亦即隔著層間絕緣膜來使各種構成要 件層疊的手法。更具體而言,在基板上首先會形成 TFT 及具有作爲該TFT的閘極電極膜的機能之掃描線,且於 其上面形成有資料線,更上面有畫素電極等。藉此,除了 可以達成裝置的小型化以外’還能夠藉由適當設定各種要 件的配置來謀求畫素開口率的提升。 但,在以往的光電裝置中會有以下的問題點。 亦即,TFT的壽命會有較短的問題。這是因爲若水分 混入構成T F T的半導體層甚至閘極絕緣膜’則水分子會 擴散至閘極絕緣膜及半導體層的界面,因此而發生正電荷 ,在較短的期間,臨界値電壓Vth會上昇所致。如此一來 ,若TFT較短命,則當然會影響光電裝置全體,畫像品 質的降低會在較早期的階段被觀察到,甚至裝置本身會有 無法動作之虞。 【發明內容】 本發明是有鑑於上述問題點而硏發者’其課題是在於 提供一種可謀求TFT的長期壽命化,且可顯示更高品質 的畫像之光電裝置。又,本發明的另一課題是在於提供一 種具備如此的光電裝置之電子機器。 -6 - 1234126 爲了解決上述課題,本發明的光電裝置的特徵爲具備 資料線,其係於基板上延伸於第1方向; 掃描線,其係延伸於與上述資料線交叉的第2方向· 畫素電極及薄膜電晶體,其係配置成對應於上述資料 線及上述掃描線的交叉領域; 儲存電容,其係形成於比上述資料線還要下層,且電 性連接至上述薄膜電晶體及上述畫素電極; 電容線,其係形成於比上述資料線還要上層; 第1中繼電極,其係電性連接上述儲存電容的畫素電 位側電容電極與上述畫素電極之間,且形成於與上述資料 線同一層;及 第2中繼電極,其係電性連接上述儲存電容的固定電 位側電容與上述電容線之間,且形成於與上述資料線同一 層; 並且,在上述資料線、上述第丨中繼層、上述第2中 繼層中含氮化膜。 若利用此光電裝置,則首先因爲具備掃描線及資料線 以及畫素電極及薄膜電晶體,所以可主動矩陣驅動。又., 該光電裝置中,由於上述各種構成要件爲積層構造的一部 份’因此可達成裝置全體的小型化,且可實現各種構成要 件的適當配置,藉此來謀求畫室開口率的提升。 特別是在資料線,第1中繼膜,第2中繼膜中含氮化 膜’ ^..i化膜可發_阻止水分浸入擴散的作用,因此可極 (4) 1234126 力防止杏分侵入薄膜電晶體的半._導體層。藉此,而能夠栋 力防止薄膜電晶體的臨界値電壓上昇等不良情況發生,長 期性地保持光電裝置的使用壽命。 就本發明之光電裝置的形態而言,上述資料線、上述 第1中繼層、上述第2中繼層是在導電層上含氮化膜:特 別是上述資料線、上述第1中繼層、上述第2中繼層爲金呂 、氮化鈦膜、氮化矽膜的3層構造。 若利用此形態,則資料線會藉由含較低電阻的材料金呂 ’使不會停滯地對薄膜電晶體,畫素電極供給畫像訊號。 另一方面,可藉由形成氮化矽膜(在資料線上阻止水分浸 入的作用較j幸),來謀求薄膜電晶體的耐溼性提升,進而 能夠實現其壽命長期化。此外,氮化矽膜最好爲電漿氮化 矽膜。 又,第1中繼層及第2中繼層的氮化鈦膜具有用以防 止對第1中繼層、第2中繼層形成接觸孔時蝕刻穿透的阻 擋層機能。又,可與資料線一起阻止水分浸入,提高薄膜 電晶體的耐溼性,實現其壽命長期化。 又’於本發明之光電裝置的形態中,上述第1中fe層 是經由形成於與上述電容線同一層的第3中繼膜來電性連 接至上述畫素電極。又,上述電容線及上述第3中繼膜會 在導電層上含氮化膜。又,上述電容線及上述第3中繼膜 爲鋁、氮化鈦膜、氮化矽膜的3層構造。 若利用此形態,則可藉由具備於資料線及畫素電極間 來防範兩者間產生電容耦合。亦即,可藉由資料線的通電 -8 - (5) 1234126 來降低畫素電極的電位變動等發生的可能性,進而能夠顯 不更局品質的畫像。 又,於本發明之光電裝置的形態中,上述畫素電位側 電容電極是經由形成於形成有上述薄膜電晶體的絕緣膜上 的第4中繼膜來電性連接至上述第1中繼膜。 若利用此形態,則由於畫素電位側電容電極與畫素電 極是一旦由畫素電位側電容電極的下層來電性連接,因此 在形成儲存電容的圖案時,可防止蝕刻時的穿透。 又,就其他形態而言,上述第4中繼膜是以和上述薄 膜電晶體的閘極電極同一膜形成。 若利用此形態,則與經由特別的過程來製造第4中繼 電極時相較下’可謀求製造過程的簡略化,或製造成本的 低廉化等。並且’在掃描線含閘極電極時,該掃描線中, 至少該閘極電極部份是例如由導電性的多晶矽膜所構成, 而使能夠充分發揮該閘極電極的機能。此情況,是由第4 中繼電極或導電性的多晶矽膜等所構成。 又,相反的,本發明的「第4中繼電極」並非一定要 與閘極電極同一膜。此情況,如上述,由於中繼電極及閘 極電極非由同一材料所構成,因此只要該中繼電極的材料 具有導電性,基本上可自由選擇。 此形3?、’ f寸別是上述積層構造中,上述掃描線與上述 閘極電極會分別形成於各個的層。 若利用如此的構成,則積層構造具體而言是例如取掃 描線爲較下層(或上層),閘極電極爲較上層(或下層) -9- (6) 1234126 等的構造。藉此,在形成有閘極電極的層中,不必丨象形成 掃描線時那樣,實施條紋狀的圖案,若薄膜電晶體爲配列 成矩陣狀,則爲了形成該閘極電極,只要進行對應於、旨亥矩 陣狀的島狀圖条形成處理即可◦亦即,在形成該閘極電極 的層中,可確保較廣的剩餘面積。 因此,如上述,在以同一膜來形成閘極電極與第4中 繼電極時,可取得容易形成該中繼電極的優點。 此形態中,上述掃描線更具備突出於上述第1方向的 突出部。 若利用如此的構成,則閘極電極,或與此聞極電極不 可分一體的薄膜電晶體會於別的層形成掃描線,且該掃描 線具有突出於第1方向的突出部,因此可使該掃描線對薄 膜電晶體而言具有作爲下側遮光膜的機能。亦即,可防範 光射入薄膜電晶體的半導體層,抑止光洩漏電流的發生, 進而能夠顯示無閃爍等的高品質畫像。 又,此情況,掃描線最好是由光吸収性較佳的導電性 多晶矽,或鎢矽化物(w S i )等所構成。 又,本發明之光電裝置的形態中,在上述儲存電容的 上述畫素電位側電容電極與上述固定電位側電容電極之間 ,由含相異材料的複數層所構成,且其中一層爲介電質膜 ’其係含比其他層還要高介電常數材料所構成的層。並且 ’上述介電質膜是由氧化矽膜及氮化矽膜所構成。 若利用此形態,則與以往相較之下,電荷儲存特性會 更佳,藉此更能夠提高畫素電極的電位保持特性,可顯示 -10- (7) 1234126 更高品質的畫像。又,本發明所謂的「高介電常數材 除了後述的氮化砂以外,亦可使用含T a Ο X (氧化鉅 BST (鈦酸緦鋇)、PZT (鈦酸锆酸塩)、Ti〇2 (氧 )、Zi02 (氧化锆)、Hf02 (氧化給)及SiON (氧 砂)及S iN (氮化矽)的其中至少之一的絕緣材料等 成 ° 特別是使用 Ta〇x、BST、PZT、Ti02、Zi〇2 及 等的高介電常數材料時,可在所侷限的基板上領域增 谷値。或者’使用Si〇2(氧化砂)、SiON (氧氮化 及S χΝ等含矽的材料時,可降低層間絕緣膜等的應力 〇 又’本發明中構成上述儲存電容的畫素電位側電 極與畫素電極會在積層構造中經由各位於下層的中繼 來電性連接。亦即’畫素電位側電容電極與中繼電極 置關係是形成前者爲較上層,後者爲更下層,且畫素 與中繼電極的配置關係亦形成前者爲較上層,後者爲 層。亦即,該等三者間,中繼電極是位於最下層。又 _電位側電容電極及畫素電極間的電性連接是經由.上 ,繼電極來進行,藉此在該構造中,可使畫素電位側電 極與畫素電極分別在下側具有電性連接點,在其上側 電性連接點。 在此,所謂畫素電位側電容電極不會在其上側具 性_接點,是意指不必像以往那樣,爲了謀求畫素電 m容電極與畫素電極的連接,而進行可從積層構造的 看見該畫素電位側電容電極的表面之處理乃至加工。 料」 )^ 化鈦 氮化 所構 Hf〇2 大電 矽) 發生 容電 電極 的配 電極 較下 ,畫 述中 容電 不具 有電 位側 上方 例如 -11 - (8) 1234126 ,畫素電位側電容電極及固定電位側電容電極的配置關係 爲前者位於較下層,後者位於較上層時,若進行畫素電位 側電容電極的表面可看見的加工,則必須以位於其上層的 固定電位側電容電極能夠具有規定形狀的方式來進行圖案 形成處理。亦即,必須以固定電位側電容電極的面積能夠 形成比畫素電位側電容電極的面積還要小的方式,換言之 ,以畫素電位側電容電極的緣能夠從固定電位側電容電極 突出的方式來對該固定電位側電容電極進行圖案形成處理 〇 但,如此的圖案形成處理困難。一般固定電位側電容 電極的蝕刻是以蝕刻能夠停止於介電質膜的途中之方式來 選擇介電質膜的蝕刻速率比固定電位側電容電極還要慢的 蝕刻條件,但由於上述介電質膜通常是形成更薄,且本發 明中特別是介電質膜是由SiN或TaOx等的高介電常數材 料所構成,因此有可能蝕刻不會在介電質膜的途中停止, 且根據介電質膜的材料,無法以使介電質膜的蝕刻速率形 成比固定電位側電容電極的蝕刻速率還要慢的方式來選擇 蝕刻條件,因此若進行上述圖案形成處理,則於畫素電位 側電容電極中產生所謂「穿透」等的可能性大。若發生如 此的現象,則最差的情況,會有可能在構成儲存電容的一 對電極間發生短路之虞,因此會有可能產生無法以該儲存 電容來作爲電容器使用。 然’本發明中,·如上述,由於畫素電位側電容電極的 電性連接點是存在於其下側,因此爲了使該畫素電位側電 -12- (9) 1234126 容電極的表面顯現出時,不必對固定電位側電容電極實施 困難的圖案形成處理等。 以上,若利用本發明,則可良好地實現畫素電位側電 容電極與畫素電極的電性連接,且可使儲存電容中發生無 用的缺陷(例如上述畫素電位側電容電極的穿透或短路等 )的機率極低,藉此而能夠提供一種動作更佳的光電裝置 。又,由於具備上述中繼電極、儲存電容等的配置關係的 光電裝置可提供適當的積層構造,因此可較容易實現更小 型化,高精細化。 又,本發明的上述電容線是形成於遮光膜,同時沿著 上述資料線,且形成比上述資料線還要寬。 又,本發明是在作爲上述畫素電極的下層而配置的第 1絕緣膜及作爲上述電容線的下層而配置的第2絕緣膜中 ,至少在上述第1絕緣膜的表面會被施以平坦化處理。 若利用此形態,則由於畫素電極下具備層間絕緣膜, 且該層間絕緣膜的表面例如被施以 CMP ( Chemical Mechanical Polishing)處理等的平坦化處理,因此可降低 液晶等光電物質的配向狀態發生混亂之可能性,進而能夠 顯示高品質的畫像。這是考量在本發明中因具備中繼電極 而造成畫素電極下的層間絕緣膜表面的凹凸程度會變得更 大時,有助於提供一種進行更正確的動作之光電裝置。 又,如上述在具備遮蔽層的光電裝置的形態中,更具 備有作爲上述遮蔽層的下層而配置的其他層間絕緣膜,且 上述其他層間絕緣膜的表面會被施以平坦化處理。 •13· (10) 1234126 若利用如此的構成,則會具有作爲遮蔽層的下層而配 置的其他層間絕緣膜,且該其他層間絕緣膜的表面會被施 以平坦化處理(例如CMP處理),藉此可降低液晶等光 電物質的配向狀態產生混亂之可能性,進而能夠顯示高品 質的畫像。 又,此形態中,若合倂上述對配置於畫素電極下的層 間絕緣膜施以平坦化處理,則前述作用效果更有效。 或者,在具備遮蔽層的光電裝置的形態中,在上述基 板上具備包含上述薄膜電晶體的閘極電極的上述掃描線, 該掃描線的上層爲具備上述儲存電容,該儲存電容的上層 爲具備上述資料線,該資料線的上層爲具備上述遮蔽層, 該遮蔽層的上層爲具備上述畫素電極,該儲存電容由下層 側開始具備上述畫素電位側電容電極、上述介電質膜及上 述固定電位側電容電極的配置,上述中繼電極可形成與上 述閘極電極同一膜。 若利用如此的構成,則構築於基板上的積層構造可提 供最適當的配置乃至佈局的一形態。 爲了解決上述課題,本發明之光電裝置的製造方法的 特徵爲包含: 在基板上形成薄膜電晶體之過程; 在上述薄膜電晶體的閘極電極上形成第1層間絕緣膜 之過程; 在上述第1層間絕緣膜的上側,由下往上依次形成畫 素電位側電容電極、介電質膜及固定電位側電容電極,形 -14- (11) 1234126 成儲存電容之過程; 在上述儲存電容的上側形成第2層間絕緣膜之過程; 在上述第2層間絕緣膜的上側,以含氮化膜的導電材 料來形成:電性連接至上述薄膜電晶體的半導体層的資料 線、電性連接至上述畫素電位側電容電極的第1中繼膜、 及電性連接至上述固定電位側電容電極的第2中繼膜之過 程; 在上述資料線、上述第1中繼膜、上述第2中繼膜的 上側形成第3層間絕緣膜之過程; 在上述第3層間絕緣膜的上側形成:電性連接至上述 第1中繼膜的第3中繼膜,及電性連接至上述第2中繼膜 的電容線之過程; 在上述第3中繼膜、上述電容線的上側形成第4層間 絕緣膜之過程;及 在上述第4層間絕緣膜的上側形成電性連接至上述第 3中繼膜的畫素電極之過程。 若利用如此的製造方法,則可較容易形成上述光電裝 置 ° 又,本發明之光電裝置的製造方法的一形態,形成上 述儲存電容的過程是由: 形成上述畫素電位側電容電極的第1前驅膜之過程; 在上述第1前驅膜的上側形成上述介電質膜的第2前 驅膜之過程; 在上述第2前驅膜的上側形成上述固定電位側電容電 -15- (12) 1234126 極的第3前驅膜之過程:及 一起對上述第1前驅膜、上述第2前驅膜及上述第3 前驅膜形成圖案,而來形成上述畫素電位側電容電極、上 述介電質膜及上述固定電位側電容電極之過程;所構成者 c 若利用此形態,則形成儲存電容的過程包含:一旦在 形成畫素電位側電容電極、介電質膜及固定電位側電容電 極的各個第1、第2及第3前驅膜之後,予以一起形成圖 案的過程。亦即,若利用此形態’,則典型構成儲存電容的 三要件的平面形狀會形成相同。藉此,不會有無謂的平面 性擴大,亦即可在不使畫素開口率降低的狀況下製造具有 較大電容値的儲存電容。又,若利用本形態,則可一起對 上述三要件進行圖案形成處理,因此不會有像以往那樣, 僅蝕刻固定電位側電容電極及介電質膜,使位於其下的畫 素電位側電容電極原封不動地残置之困難的課題。其結果 ,本發明可容易且可靠度高地製造儲存積量。 本發明之光電裝置的製造方法的另一形態,形成上述 儲存電容的過程是由: 形成上述畫素電位側電容電極的第1前驅膜之過程; 對上述第1前驅膜形成圖案,而來形成上述畫素電位 側電容電極之過程; 在上述第1前驅膜的上側形成上述介電質膜的第2前 驅膜之過程; 在上述第2前驅膜的上側形成上述固定電位側電容電 -16- (13) 1234126 極的第3前驅膜之過程;及 對上述第3前驅膜形成圖案,而來形成上述介電質膜 及上述固定電位側電容電極之過程;所構成者; 上述固定電位側電容電極及上述介電質膜係形成其面 積比上述畫素電位側電容電極及上述介電質膜的面積還要 大c 若利用此形態,則與上述有所不同,應形成畫素電位 側電容電極,而實施第1前驅膜的圖案形成處理後,形成 介電質膜及固定電位側電容電極。又,本形態中,固定電 位側電容電極的面積會形成比畫素電位側電容電極及介電 質膜的面積還要大。藉由以上構成,固定電位側電容電極 及介電質膜可形成具有覆蓋畫素電位側電容電極的構造之 儲存電容。因此,可以更廣的電極面積來夾持介電質膜, 構成具有更大電容値的儲存電容。具體而言,例如在本形 態中,亦可以上述三要件的側面作爲電容器利用,藉此可 使電容値増大化。又,由如此的觀點來看,例如只要使畫 素電位側電容電極形成較厚,上述側面的面積便會增大, 而使能夠有效率地取得電容値。又,若利用如此的形態, 則可使畫素電位側電容電極與固定電位側電容電極間的短 路不易產生。 又,本形態中,在對第3前驅膜實施圖案形成處理時 ,亦可同時對第2前驅膜實施圖案形成處理。 本發明的電子機器是具備上述本發明的光電裝置。但 ,包含各種形態。 -17- (14) 1234126 若利用本發明的電子機器,則由於具備上述本發明的 光電裝置,因此可良好地實現儲存電容與畫素電極的電性 連接,且可期待該儲存電容進行正確的動作,藉此而能夠 顯示局品質的畫像,實現一具備可靠度高的液晶裝置等的 光電裝置,例如投射型顯示裝置、液晶電視、行動電話、 電子記事本、打字機、取景器型或監視器直視型的攝影機 、工作站、電視電話、P 0 S終端機、觸控板等的各種電子 機器。 本發明之如此的作用及其他的功效可由其次説明的實 施形態得知。 【實施方式】 以下,參照圖面來說明本發明的實施形態。以下的實 施形態是將本發明的光電裝置適用於液晶裝置者。 (畫素部的構成) 首先’參照圖1〜4來說明本發明之實施形態的光電 裝置的畫素部的構成。在此,圖1是表示構成光電裝置的 畫像顯示領域之矩陣狀的複數個畫素的各種元件,配線等 的等效電路。圖2是表示形成有資料線,掃描線,畫素電 極等的TF T陣列基板之相隣接的複數個畫素群的平面圖 。又,圖3是表示圖2中的要部,具體而言,爲了顯示出 資料線、遮蔽層及畫素電極間的配置關係,而抽取該等部 份的平面圖。圖4是表示圖2之A-A ’剖面圖。並且,在 -18- (15) 1234126 圖4中,爲了使各層各構件能夠在圖面上 的程度’而令該各層 各構件的比例有所不 圖1中’在構成本實施形態的光電裝置 域之矩陣狀的複數個畫素中分別形成有畫素 以開關控制該畫素電極9 a的T F T 3 0,且供 資料線6a會被電性連接至該TFT30的源極 6 a的畫像訊號S !,s 2,· · · · ,S η可依 ’或者針對彼此相隣接的複數條資料線6a 群組。 又’於T F T 3 0的閘極電性連接有閘極 的時序來依次地將掃描訊號 G 1,G 2,.. 於掃描線1 1 a及閘極電極。畫素電極9 a會 TFT30的汲極,使開關元件的TFT3〇僅關 ,藉此以規定的時序來寫入由資料線 6 a所 5虎 S 1 ’ S 2 ’ · · ,S n c 經由畫素電極9a而寫入光電物質(液 準的畫像訊號 S 1,S 2,· · · ,S η會在形 的對向電極之保持於一定期間。液晶會根據 位準來使分子集合的配向或秩序變化,藉此 使能夠進行灰階顯示。若爲正常白色模式, 素單位所被施加的電壓來減少對入射光的透 常黑色模式,則會按照各畫素單位所被印加 對入射光的透過率,由全體光電裝置來射出 像訊號的對比度之光。 形成可識大小 同。 的畫像顯不領 電極 9 a及供 給畫像訊號的 。寫入資料線 此順序來供給 來供給至每一 電極,以規定 • , Gm施加 被電性連接至 閉於一定期間 供給的畫像訊 晶)之規定位 成於對向基板 所施加的電壓 來調變光,而 則會按照各畫 過率,若爲正 的電壓來增加 具有對應於畫 -19- (16) 1234126 在此,爲了防止所被保持的畫像訊號洩漏,而附加一 儲存電容70,該儲存電容70是與形成於畫素電極9a與 對向電極之間的液晶電容並列。又,此儲存電容7 〇會與 掃描線1 1 a並列設置,包含固定電位側電容電極,且含固 定於定電位的電容電極3 00。 以下,參照圖2〜4來說明利用上述資料線6a,掃描 線1 1 a及閘極電極,τ F T 3 0等來實現上述電路動作之光電 裝置的實際構成。 首先,在圖2中,畫素電極9a是呈矩陣狀來複數個 設置於T]Fir陣列基板1 〇上(根據點線部來顯示其輪廓) ’分別沿著畫素電極9 a的縱橫境界來設置資料線6 a及掃 描線1 1 a。資料線6 a如後述是由含鋁膜等的積層構造來 構成’掃描線1 1 a是例如由導電性的多晶矽膜等來構成。 又’掃描線1 1 a會電性連接至對向於半導體層1 a中的通 道領域1 a ’ (以圖中向右上升的斜線領域所示者)的閘極 電極3 a,該閘極電極3 a會形成包含於該掃描線1 1 a的形 式。亦即,閘極電極3 a與資料線6 a的交叉處分別設有: 在通道領域1 a ’中含於掃描線1 1 a的閘極電極3 a會被對 向配置的畫素開關用TFT30。換言之,TFT30 (除了閘極 電極以外)會形成存在於閘極電極3 a與掃描線1] a之間 的形態。 其次,如圖4 (圖2的A - A ’線剖面圖)所示,光電 裝置具備:TFT陣列基板1 〇 (例如由石英基板、玻璃基 板、矽基板所構成),及與TFT陣列基板1 0呈對向配置 -20- (17) 1234126 的對向基板2 Ο (例如由玻璃基板或石英基板所構成)。 如圖4所示,在TFT陣列基板1 0側設有上述的畫素 電極9 a,且於其上側設有被施以面磨處理等的規定配向 處理之配向膜1 6。畫素電極9 a是例如由I T 0膜等的透明 電性膜所構成。另一方面’在對向基板2 0側的全面設有 對向電極 2 1,且於其下側設有被施以面磨處理等的規定 配向處理之配向膜22。其中,對向電極21與上述畫素電 極9a同樣的,是例如由ITO膜等的透明導電性膜所構成 ,上述配向膜1 6及22是例如由聚醯亞胺膜等的透明有機 膜所構成。 在如此對向配置的TFT陣列基板10與對向基板20 間,由後述的密封材(參照圖8及圖9 )所圍繞的空間中 封入有液晶等的光電物質,而形成液晶層5 0。液晶層5 0 是在未被施加來自畫素電極9a的電場之狀態下,藉由配 向膜1 6及2 2來取規定的配向狀態。液晶層5 0是例如由 混合一種或數種類的向列液晶的光電物質來構成。密封材 是供以貼合TFT基板10及對向基板20的周邊,例如由 光硬化性樹脂或熱硬化性樹脂所構成的接著劑,且混人有 供以使兩基板間的距離形成規定値之玻璃纖維或玻璃串ί朱 等的間隔件。 另一方面,在TFT陣列基板10上,除了上述畫素電 極9a及配向膜16以外,還具備各種構成(包含畫素電極 9a及配向膜16 )所形成的積層構造。此積層構造,如圖 4所示,由下而上依次由:包含掃描線1 1 a的第1層,包 -21 - (18) 1234126 含TFT30 (包含閘極電極3a )的第2層,包含儲存電容 7 〇的第3層,包含資料線6 a等的第4層,包含遮蔽勝 400等的第5層,包含上述畫素電極9a及配向膜1 6等的 第6層(最上層)所構成。並且,在第1層及第2層間設 有下層絕緣1 2,在第2層及第3層間設有第1層間絕緣 膜4 1,在第3層及第4層間設有第2層間絕緣膜4 2,在 第4層及第5層間設有第3層間絕緣膜43,在第5芦及 第6層間設有第4層間絕緣膜44,防止上述各要件間矩 路。而且,在該等各種絕緣膜12、41、42、43及44中還 設有例如電性連接TFT3 0的半導體層! a中的高濃度源極 領域1 d及資料線6 a之接觸孔等。以下,由下往上來依次 說明有關該等的各要件。 首先’在第1層設有掃描線1 1 a,該掃描線丨丨a是例 如包含Ti (鈦)、Cr (鉻)、W (鎢)、Ta (鉅)、Mo (銷)等的高融點金屬中的至少一個的金屬單體,合金, 金屬矽化物,聚矽化物,或該等的積層物,或者導電性多 晶矽等所構成。此掃描線1 1 a由平面來看,以能夠沿著圖 2的X方向之方式來形成條紋狀。更詳細來看,條紋狀的 ί市描線1 1 a具備·沿者圖2的X方向而延伸的本線部,及 延伸於圖2的Y方向(資料線6a或遮蔽層4〇〇會延伸存 在)的突出部。並且,由隣接的掃描線丨丨a延伸的突出部 不會互相連接,因此該掃描線1 1 a會形成】條丨條分斷的 形態。 錯此’ ifl?描線1 1 a可形成具有一起控制存在於同一行 -22- (19) 1234126 的TFT3 0的ON OFF的機能。又,由於該掃描線Π a是 以能夠大致塡埋未形成畫素電極9 a的領域之方式來形成 ,因此亦具有可遮蔽想要從下側來射入TFT30的光之機 能。藉此,可抑止T F T 3 0的半導體層1 a之光洩漏電流的 發生,而使能夠形成無閃爍等的高品質畫像顯示。並且, 在導電性多晶矽的情況時,具備光吸収性的機能。 其次,第2層設有包含閘極電極3a的TFT30。如圖 4 所示,TFT30 具有 LDD ( Lightly Doped Drain )構造, 其構成要件爲具備= 上述閘極電極3 a ; 例如由多晶矽膜所構成,且藉由來自閘極電極3 a的 電場而形成通道之半導體層1 a的通道領域1 a ’ ; 包含用以絕緣閘極電極3 a與半導體層1 a的閘極絕緣 膜之絕緣膜2 ;及 半導體層1 a的低濃度源極領域〗b及低濃度汲極領域 1 c以及高濃度源極領域1 d及高濃度汲極領域1 e。 又,本實施形態中,特別是在此第2層中形成有與上 述閘極電極3a同一膜的中繼電極719。此中繼電極 719 由平面來看,如圖2所示,是以能夠位於各畫素電極9 a 的一邊大致中央之方式來形成島狀。由於中繼電極719與 閘極電極3 a爲同一膜形成,因此當後者例如爲導電性多 晶矽膜等所構成時,前者也是由導電性多晶矽膜等所構成 c 又,上述TFT30最好是如圖4所示,具有LDD構造 -23- (20) 1234126 ’但亦可爲不在低濃度源極領域1 b及低濃度汲極領域1 c 中進行雜質的植入之偏置構造,或者以閘極電極3 a作爲 光罩,高濃度下植入雜質,而自我整合地形成高濃度源極 領域及高濃度汲極領域之自我整合型的TFT。又,本實施 形態雖是只將1個畫素開關用TFT3 0的閘極電極配置於 高濃度源極領域1 d及高濃度汲極領域1 e間,亦即形成單 閘極構造,但亦可於該等間配置2個以上的閘極電極。若 如此以雙閘極或三閘極以上來構成TFT的話,則可防止 通道與源極及汲極領域的接合部發生洩漏電流,而能夠降 低關閉時的電流。 又,構成TFT30的半導體層la可爲非單結晶層或者 單結晶層。單結晶層的形成可利用貼合法等的習知方法。 特別是半導體層1 a爲單結晶層時,可謀求周邊電路的高 性能化。 在以上所述的掃描線1 la上,且TFT30下設有例如 由矽氧化膜等所構成的層絕緣膜1 2。下層絕緣膜1 2除了 自掃描線1 la來層間絕緣TFT30的機能以外,還具有藉 由形成於TFT陣列基板10的全面來防止因TFT陣列基板 1 〇的表面硏磨時的磨屑或洗浄後的殘污等所造成晝素胃 關用TFT30的特性變化之機能。 在此下層絕緣膜12中,由平面來看,於半導體層la 的兩旁控掘一與沿著後述的資料線6a而延伸的半導體® 1 a的通道長同等寬度,且比通道長還要長的溝(形成接 觸孔的溝)12cv,又,對應於此溝12cv而積層於其上方 -24- 1234126 (21 的閘極電 夠塡埋此 能夠在該 ,TFT30 形成由側 G 又, 形成,且 描線1 1 a 極電極3 成同電位 在此 方式來形 況,該掃 〇 藉此 ,而無法 的其他掃 的動作控 又, 。儲存電 極 7 1與 TFT30 的 電容電極 極3 a包含凹狀地形成於下側的部份。又,以能 溝1 2 c v全體的方式來形成閘極電極3 a,藉此使 閘極電極3 a延設有一體形成的側壁部3 b。錯此 的半導體層1 a,如圖2所示,由平面來看·會 方來予以覆蓋,至少可抑止來自此部份的光射入 此側壁部3 b是以能夠塡埋上述溝1 2 c v的方式來 其下端會與上述掃描線〗丨a連接。在此,由於掃 是如上述那樣形成條紋狀,因此存在於某行的閘 a及掃描線1 1 a只要是著落於該行,便會經常形 〇 ’本發明亦可採用:以能夠平行於掃描線〗丨a的 成包含聞極電極3 a的其他掃描線之構造。此情 描線1 1 a與該其他掃描線是採取冗長的配線構造 ’例如即使該掃描線丨〗a的一部份有某種的缺陷 正吊通電0寸’只要存在於與該掃描線丨〗a同一行 描線健全’便可照樣經由此來正常地進行T F τ 3 〇 制。 接續於上述第2層的第3層中設有儲存電容7 〇 容70是藉由隔著介電質膜75來對向配置下部電 電容電極300而形成,該下部電極71爲連接至 ®濃度汲極領域1 e及晝素電極9 a的畫素電位側 ’該電容電極3 0 0爲固定電位側電容電極。若利 -25- (22) 1234126 用此儲存電容7 Ο,則可明顯地提高畫素電極9 a的電位保 持特性。又,由圖2的平面圖來看可明確得知,本實施形 態的儲存電容7 0是以不會到達大致對應於畫素電極9 a的 形成領域的光透過領域之方式來形成·換言之,形成不會 收容於遮光領域内,因此光電裝置全體的畫素開口率可維 持較大,可顯示更明亮的畫像。 更詳而言之,下部電極7 1是例如由導電性的多晶矽 膜所構成’具有作爲畫素電位側電容電極的機能。但,下 部S極7 1亦可由含金屬或合金的單一層膜或多層膜所構 成。又’此下部電極7 1除了具有作爲畫素電位側電容電 極的機能以外,亦可具有中繼連接畫素電極9a與TFT30 的高濃度汲極領域1 e的機能。特別是在本實施形態中, 所謂中繼連接的特徵是經由上述中繼電極7 1 9來進行。有 關此點會在往後敘述。 電容電極3 0 0具有作爲儲存電容7 0的固定電位側電 容電極的機能。在本實施形態中,爲了使電容電極3 0 0形 成固定電位,可藉由電性連接固定電位的遮蔽層4 0 0來達 成。 又,本實施形態中,特別是此電容電極3 00是以能夠 對應於各畫素的方式來島狀形成於TFT陣列基板1 〇上’ 上述下部電極71是以能夠具有與該電容電極3 0 0幾乎同 一形狀的方式來形成。 藉此,本實施形態的儲存電容7 0不會具有平面性無 謂浪費的面積,亦即可在不使畫素開口率降低的狀況下取 -26- (23) 1234126 得最大限度的電容値。亦即,在本實施形態中,儲存電容 7 〇可以更小的面積來形成更大的電容値。 更詳細來看,在圖4中,電容電極3 0 0的面積比下部 電極7 1的面積還要大上若干,亦即前者是以能夠覆蓋後 者的方式來形成。若利用如此的形態,則亦可利用該電容 電極3 0 0及該下部電極7 1的側面來作爲電容器(參照圖 4的儲存電容7 0的左方),因此可謀求電容値的増大化 。並且,兩者間的短路也會難以發生。又,由如此的觀點 來看,例如事先使下部電極7 1形成較厚,亦有助於增大 上述側面的面積。 如圖4所示,介電質膜7 5是例如由:膜厚爲5〜 200nm 的程度之較薄的 HTO( High Temperature Oxide) 膜、LTO ( Low Temperature Oxide)膜等的氧化矽膜,或 氮化矽膜等所構成。由使儲存電容7 〇増大的觀點來看, 只要膜可取得充分的可靠度,介電質膜75越薄越好。又 ,本實施形態中,特別是此介電質膜7 5,如圖4所示, 具有下層爲氧化矽膜75a,上層爲氮化矽75b的二層構造 。上層的氮化矽膜7 5 b是形成比畫素電位側電容電極的下 部電極7 1稍微大的圖案,形成於遮光領域(非開口領域 )内。藉此,可藉由存在較大介電常數的氮化矽膜75b來 使儲存電容7 0的電容値增大’此外’即使存在氧化矽膜 7 5a,也不會使儲存電容70的耐壓性降低。如此使介電質 膜7 5形成二層構造之下,可享受相反的兩個作用效果。 又,具有著色性的氮化矽75b會形成比下部電極71還要 -27- (24) 1234126 稍微大的圖案,不會被形成於光透過的部份。亦即 位於遮光領域内,所以可防止透過率降低。又,可 在氮化矽膜75b來防止水侵入TFT30。藉此,在本 態中’不會導致TFT30的臨界値電壓上昇,可較 運用裝置。又,本實施形態中,雖然介電質膜75 具有一層構造者,但依情況而定,亦可例如形成氧 、氮化矽膜及氧化矽膜等的三層構造,或者三層以 層構造。 在以上所述的 TFT30乃至閘極電極 3a及中 719上,儲存電容70下,形成有:例如NSG (無 玻璃),PSG (燐矽酸鹽玻璃),BSG (硼矽酸 )’ B P S G (硼燐矽酸鹽玻璃)等的矽酸鹽玻璃膜 矽膜或氧化矽膜等,或者由N S G所構成的第1層 膜4 1。又,在此第1層間絕緣膜4 1中,電性連接 的高濃度源極領域1 d與後述的資料線6 a之接觸孑 貫通後述的第2層間絕緣膜4 2。並且,在第1層 膜4 1中開孔有供以電性連接TFT3 0的高濃度汲極 與構成儲存電容7 0的下部電極7 1之接觸孔8 3。 又,在第1層間絕緣膜4 1中開孔有一供以電 下部電極7 1 (作爲構成儲存電容7 0的畫素電位側 極)與中繼電極719之接觸孔881。又,在第1層 膜4 1中,電性連接中繼電極7 1 9與後述的第2中 6 a2之接觸孔8 8 2會貫通後述的第2層間絕緣膜。 又,在該等的四個接觸孔中,在接觸孔8 1及 ’ 因爲 藉由存 實施形 長期性 是形成 化矽膜 上的積 繼電極 矽酸鹽 鹽玻璃 ,氮化 間絕緣 TFT30 L 8 1會 間絕緣 領域1 e 性連接 電容電 間絕緣 繼電極 8 82的 -28- (25) 1234126 形成部份,上述介電質膜7 5不會被形成,換言之,在該 介電質膜7 5中形成開口部。這是爲了需要在接觸孔8 1中 謀求高濃度源極領域1 d及資料線6 a間的電性導通,在接 觸孔8 8 2中使該接觸孔8 8 2貫通第1及第2層間絕緣膜 4 1及42貫通。此外,若如此的開口部設置於介電質膜75 ,則在對TFT 3 0的半導體層I a進行氫化處理時,可使利 用於該處理的氫容易經由該開口部來到達半導體層1 a。 又,本實施形態中,亦可藉由對第1層間絕緣膜4 1 進行約1 0 0 (TC的燒成來活化注入多晶矽膜(構成半導體 層1 a或閘極電極3 a )的離子。 又,接續於上述第3層的第4層中設有資料線6a。 此資料線6a是以能夠和TFT30的半導體層la所延伸的方 向一致,亦即能夠重疊於圖2中 Y方向的方式來形成條 紋狀。如圖4所示,此資料線6 a是由下層往上依次具有 :由鋁所構成的層(圖4的符號4 1 A ),由氮化鈦所構成 的層(參照圖4的符號4 1 TN ),以及由氮化矽膜所構成 的層(圖4的符號401 ),亦即形成具有三層構造的膜。 氮化矽膜是以能夠覆蓋其下層的鋁層與氮化鈦層之方式來 形成稍微較大的圖案。其中,資料線6a含較低電阻的材 料,藉此對TFT30、畫素電極9a之畫像訊號的供給不會 有停滯的情況發生。另一方面,形成有阻止水分浸入資料 線6 a上的作用較佳的氮化矽膜,藉此可謀求TF T3 0的耐 溼性提升,實現其壽命長期化。氮化矽膜最好爲電漿氮化 石夕膜。 -29 - (26) 1234126 又,在此第4層中形成有與資料線6 a同一膜的遮蔽 層用中繼層6al及第2中繼電極6a2。如圖2所示,由平 面來看,並非是以能夠具有與資料線6 a連續的平面形狀 之方式來形成,而是各者間以能夠分斷於圖案上的方式來 形成。亦即,若著眼於位於圖2中最左方的資料線6a, 則於其右方形成有具有約四邊形狀的遮蔽層用中繼層6 a 1 ,且於其右方形成有具有比遮蔽層用中繼層6a]還要大若 干的面積的約四邊形狀的第2中繼電極6a2。遮蔽層用中 繼層6a 1及第2中繼電極6a2是藉由與資料線6a同一過 程來形成具有三層構造的膜,亦即由下層往上層依次層疊 有由鋁所構成的層、由氮化鈦所構成的層、由電漿氮化膜 所構成的層。 又’電漿氮化膜是以能夠覆蓋其下層的鋁層及氮化鈦 層的方式來形成較大的圖案。氮化鈦層具有作爲阻擋層金 屬的機能,亦即供以對遮蔽層用中繼層6 a 1、第2中繼電 極6 a 2形成之接觸孔8 0 3,8 0 4的触刻穿透防止。 又,於遮蔽層用中繼層6al及第2中繼電極6a2上形 成有阻止水分浸入的作用較佳的氮化矽膜,藉此可謀求T FT30的耐溼性提升,實現其壽命長期化。並且,氮化矽 膜最好爲電漿氮化矽膜。 在以上所述的儲存電容7 0上,且資料線6 a下,形成 有第2層間絕緣膜42,該第2層間絕緣膜42是例如藉由 使用N S G、P S G,B S G、B P S G等的矽酸鹽玻璃膜、氮化 矽膜或氧化矽膜等(最好爲TEOS氣體)的電漿CVD法 -30- (27) 1234126
來形成。在此第2層間絕緣膜42中開鑿有供以電性連接 TFT30的高濃度源極領域Id與資料線6a之上述接觸子L 8 1,且開鑿有供以電性連接上述遮蔽層用中繼層6a 1 @ 存電容7 0的上部電極(電容電極3 0 0 )之接觸孔8 0 又 ,於第2層間絕縁膜4 2中形成有供以電性連接第2中維i 電極6 a2與中繼電極719之上述接觸孔882。 又,接續於上述第4層的第5層中形成有遮蔽層400 。此遮蔽層400由平面來看,如圖2及圖3所示’會以分 別延伸於圖中X方向及Y方向的方式來形成格子* ^ ° @ 該遮蔽層4 0 0中,有關延伸於圖中 Υ方向的部份’特別 是以能夠覆蓋資料線6a的方式來形成,且形成比該資料· 線6 a還要寬。又,有關延伸於圖中X方向的部份’爲了 確保形成後述第3中繼電極402的領域,而於各畫素電極 9 a的一邊的中央附近具有缺口部。 又,圖2或圖3中,在分別延伸於XY方向的遮蔽層 4〇〇的交叉部份的角落部設有能夠覆蓋該角落部之約呈三 角形狀的部份。藉由在遮蔽層400設置約呈三角形狀的部 份,可有效地對T F T 3 0的半導體層1 a進行光的遮蔽。亦 即,對半導體層1 a而言,想要從斜上方進入的光會被反 射或吸収於此三角形狀的部份,而不會到達半導體層la 。因此’可抑止光洩漏電流的發生,進而能夠顯示無閃爍 等高品質的畫像。 此遮蔽層4 0 0是從配置有畫素電極9 a的畫像顯示領 域1 0a來延伸設置於其周圍,且與定電位源電性連接,而 -31 · (28) 1234126 形成固定電位。並且,在此所述的「定電位源」可爲供給 至資料線驅動電路1 0 1的正電源或負電源的定電位源,或 供給至對向基板2 0的對向電極2 1的定電位源。 若如此以能夠覆蓋資料線6 a全體的方式來形成(參 照圖3 ),且存在固定電位的遮蔽層4 00的話,則可排除 該資料線6 a及畫素電極9 a間所產生的電容耦合的影響。 亦即’可對應於往資料線6 a的通電來防範畫素電極9 a的 電位變動,進而能夠減少在畫像上產生沿著該資料線6 a 的顯示不均等。在本實施形態中,尤其是因爲遮蔽層400 形成格子狀,所以有關掃描線1 1 a所延在的部份也可以抑 止產生無用的電容耦合。 又,第4層中形成有與遮蔽層400同一膜,亦即本發 明中所謂的「中繼層」之一例的第3中繼電極402。此第 3中繼電極402是經由後述的接觸孔89來中繼第2中繼 電極6a2及畫素電極9a間的電性連接。並且,在該等遮 蔽層400及第3中繼電極402間並非是平面形狀性地連續 形成,而是兩者間於圖案上被分斷。 另一方面,上述遮蔽層400及第3中繼電極402具有 二層構造,亦即下層是由鋁所構成的層,上層是由氮化鈦 所構成的層。並且,在第3中繼電極402中,下層由鋁所 構成的層是與桌2中繼電極6a2連接,上層由氮化駄所構 成的層是與由IT ◦等所構成的畫素電極9 a連接。此情況 ,尤其是後者的連接可良好地進行。此點,假設取直接連 接銘與ιτο的形態’則兩者間會產生電飽,因而造成銘的 -32- (29) 1234126 斷線或氧化鋁的形成所導致的絕緣,而使得無法實現良好 的電性連接。相對的,在本實施形態中,可良好地實現第 3中繼電極4 0 2與畫素電極9 a的電性連接,藉此而能夠 良好地維持對該畫素電極9 a的電壓印加、或該畫素電極 9 a的電位保持特性。 又,由於遮蔽層400及第3中繼電極402是含光反射 性能較佳的鋁,且含光吸収性熊較佳的氮化鈦,因此可取 得作爲遮光層的機能。亦即,可於其上側切斷對TFT30 的半導體層1 a之入射光(參照圖4 )的行進。此情況, 對上述電容電極300及資料線6a而言亦相同。在本實施 形態中’該等遮蔽層400、第3中繼電極402、電容電極 3 0 0及資料線6a會一方面形成構築於TFT陣列基板1 〇上 的積層構造的一部份,另一方面可遮住來自上側的光射入 T F T 3 0 ’亦即具有作爲上側遮光膜的機能(或者若由構成 「積層構造的一部份」之觀點來看,則爲「內藏遮光膜」 )。又,若根據此「上側遮光膜」乃至「内蔵遮光膜」的 槪念,則除了上述構成以外,亦可包含閘極電極3 a或下 部電極7 1等。亦即,廣義而言,只要是構築於TFT陣列 基板1 〇上的不透明材料所形成的構成,便可稱爲「上側 遮光膜」乃至「内蔵遮光膜」。 在以上所述的上述資料線6a上,且遮蔽層400下, 形成有藉由使用 NSG、PSG、BSG、BPSG等的矽酸鹽玻 璃膜、氮化矽膜或氧化矽膜等(或最好爲TEOS氣體)的 電漿CVD法而形成的第3層間絕緣膜43。在此第3層間 -33- (30) 1234126 絕緣膜43中分別開鑿有供以電性連接上述遮蔽層400 遮蔽層用中繼層6 a 1的接觸孔8 0 3,及供以電性連接第 中繼電極402與第2中繼電極6a2的接觸孔8〇4。 又,亦可不對第2層間絕緣膜4 2進行有關第1層 絕緣膜4 1那樣的燒成處理,藉此來緩和電容電極3 0 〇 界面附近所產生的應力。 最後,在第6層中,如上述形成有矩陣狀的畫素電 9a,在該畫素電極9a上形成有配向膜16。又,在此畫 電極9a下形成有由NSG、PSG、BSG、BPSG等的矽酸 玻璃膜、氮化矽膜或氧化矽膜等(最好爲B P S G )所構 的第4層間絕緣膜44。在此第4層間絕緣膜44中開鑿 供以電性連接畫素電極9a及上述第3中繼電極402間 接觸孔8 9。又,本實施形態中,特別是第4層間絕緣 44 的面會藉由 CMP ( Chemical Mechanical Polishing ) 理等來平坦化,減少因存在於其下方的各種配線或元件 所產生的段差而引起的液晶層5 0的配向不良。但,亦 取代如此在第4層間絕緣膜44實施平坦化處理,而 TFT陣列基板1 0、下層絕緣膜1 2、第1層間絕緣膜4 1 第2層間絕緣膜42及第3層間絕緣膜43的其中至少之 挖掘溝,而埋入資料線6a等的配線或TFT30等,藉此 進行平坦化處理。 在如此構成的本實施形態的光電裝置中,特別是第 層存在有與閘極電極3a同一膜形成的中繼電極719, 位於第3層的儲存電容70的下部電極7 1與位於第6層 間 的 極 素 鹽 成 有 的 膜 處 等 可 於 來 2 且 的 -34- (31) 1234126 畫素電極9a會經由此中繼電極7 1 9來電性連接。 如此,下部電極7 1及畫素電極9 a會分別經由位於更 下層的中繼電極719來連接,藉此該中繼電極719與下部 電極7 1的電性連接點,尤其是下部電極7 1的電性連接點 會位於該下部電極7 1的下側(參照圖4的接觸孔8 8 1 ) 〇 藉由如此的構造,可於本實施形態的光電裝置中發揮 以下所述的作用效果。有關此點,可藉由比對不採用上述 構造的光電裝置來明確得知。以下,一邊參照圖5,一邊 進行説明。在此,圖5是表示供以和圖4進行對比的構造 之同視點剖面圖。又,爲了便於說明,在圖4及圖5間, 在實質上指示同一要件時,使用同一符號來進行説明。又 ,此對比例只不過是先前實施形態的對比,因此該構成亦 含於本發明中。 首先,在圖4中,如先前所述,下部電極7〗與中繼 電極7 1 9是經由開孔於兩者間所形成的第1層間絕緣膜 4 1的接觸孔8 8 1來電性連接。因此,下部電極7 ;[對中繼 電極7 1 9的電性連接點是位於該下部電極7 1的「下側」 〇 相對的,在圖5中,中繼電極7〗9不存在,因此下部 電極71’與畫素電極9a的電性連接是在該下部電極71’ 的上側經由具有電性連接點的接觸孔8 8 2 1來實現。更詳 而言之’接觸孔8 8 2 1是被開孔於第2層間絕緣膜42與介 電質膜75a’ 75b’第2中繼電極6 a21是以能夠塡埋該第 -35- (32) 1234126 2層間絕緣膜42的表面及接觸孔882 1的方式來形成.有 關以後更上層的構造方面與圖4大致同樣。 又,於如此的構造中,爲了實現下部電極7 1 ·及畫素 電極9 a間的電性連接,而如圖5中所示,必須利用下部 電極7 1 ’的「上側」。因應於此,此情況必須「只」對構 成儲存電容7 0 ’的介電質膜7 5及電容電極3 00實施蝕刻 過程(參照圖中虛線)。其原因乃爲了謀求與下部電極 7 1 ’的上側進行電性連接,而該下部電極7 1 ’的表面必須 形成由上方出現的狀態。 但,上述之類的蝕刻過程中會有其困難性。其原因乃 下部電極71 ’或介電質膜75通常會儘可能地形成較薄所 致。在本實施形態中尤其是介電質膜75如上述那樣含氮 化矽膜等,該部分會造成氧化矽膜形成較薄。當例如使用 多晶砂或鎢砂化物、或者該等的積層膜來形成電容電極 3 0 0時,電容電極3 0 0的蝕刻可選擇介電質膜(氧化矽膜 )的蝕刻速率比電容電極3 0 0的鈾刻速率還要慢的蝕刻條 件,來使電容電極3 0 0的蝕刻能夠停止於介電質膜。但’ 若介電質膜中的氧化矽膜變薄,則蝕刻會穿透介電質膜, 甚至會造成畫素電極側電容電極也會容蝕刻。因此’此情 況,在下部電極7 1 ’中產生所謂「穿透」等的可能性大。 如此一來’最差情況是在構成儲存電谷7 G的電谷電極 300及下部電極71’間也會有發生短路之虞。 然,本實施形態中,如圖5所示,由於完全不需要經 過如此困難的蝕刻過程,因此可良好地實現下部電極71 -36- 1234126 ι33) 及畫素電極 9a間的電性連接。這是因爲經由中繼電極 7】9來實現兩者間的電性連接所致。又,基於同樣的理由 ,若利用本實施形態,則電容電極3 0 0及下部電極7 1間 產生短路的可能性非常的小。亦即,可適當地形成無缺陷 的儲存電容7 0 ° 如以上所述,在本實施形態中,可良好地實現儲存電 容7 0及畫素電極9 a間的電性連接’且可極力地降低在儲 存電容7 0中產生無用的缺陷,藉此可提供一種動作更佳 的光電裝置。 又,於上述實施形態中,中繼電極7 1 9是與閘極電極 3 a同一膜,但本發明並非只限於此形態。例如,在上述 實施形態中,因各種的狀況,亦可將形成於第3層的儲存 電容7 0形成於更上層,因此有可能中繼電極會位於比閘 極電極3 a還要上層。又,有關各構成要件的立體性•平 面性的佈局方面,本發明並非只限於上述實施形態,亦可 形成與圖1〜圖4等的型態有所不同的其他各種形態。 又,上述中,雖儲存電容7 0由下往上依次構成畫素 電位側電容電極、介電質膜及固定電位側電容電極的三層 構造,但依情況而定,亦可予以構成顛倒的構造。在此情 況中,例如,亦可使上部電極的畫素電位側電容電極形成 比固定電位側電容電極的面積還要大,亦即前者對後者具 有平面性剩餘的面,且使該剩餘的面配置成對應於通往中 繼電極7 1 9的接觸孔的形成位置。藉此,中繼電極7 1 9與 畫素電位側電容電極的電性連接可容易經由此接觸孔來實 -37- (34) 1234126 現。 如此’本發明所謂的「畫素電位側電容電極— 是構成儲存電容70的「下部」電極7 I (參照上述 態),而是構成其上部電極。 (製程) 以下,參照圖6及圖7來說明類似於上述實施 光電裝置的製造方法。在此,圖6及圖7是依次顯 施形態之光電裝置的製造方法的過程剖面圖。 首先,如圖6的過程(1 )所示,準備石英基 玻璃’矽基板等的TFT陣列基板1 〇。在此,最好| (氮)等的惰性氣體環境中以約9 0 〇〜1 3 0 0 °C的高 行退火處理,事先以能夠在之後所被實施的高温製 少T F T陣列基板1 〇產生變形之方式來進行前處理c 接著,在經如此處理的T F T陣列基板1 〇的全 用濺鍍來將Ti、Cr、W、Ta、Mo等的金屬或金屬 等的金屬合金膜形成100〜5 00 nm的膜厚、最好爲 的膜厚之前驅膜。又,利用光蝕刻微影及蝕刻來形 形狀爲條紋狀的掃描線1 1 a。其次,在掃描線1 1 a 如藉由常壓或減壓CVD法等,使用TEOS (臨—四 酸鹽)氣體、TEB (四乙基硼酸鹽)氣體、TMOP 基氧磷酸鹽)氣體等來形成由NSG (無矽酸鹽玻 P S G (燐矽酸鹽玻璃)、B S G (硼矽酸鹽玻璃) (硼燐矽酸鹽玻璃)等的矽酸鹽玻璃膜、氮化矽膜 亦可不 實施形 形態之 示本實 板,硬 I在N2 温來進 程中減 面,利 矽化物 200nm 成平面 上,例 乙基矽 (四甲 璃)、 、BPSG 或氧化 -38- (35) 1234126 石夕膜等所構成的下層絕緣膜1 2。此下層絕緣膜1 2的膜厚 例如約爲5 0 〇〜2 0 0 0 n m。 接著,在下層絕緣膜1 2上,約4 5 0〜5 5 0 °C (較理想 爲約5 0 0 t:)的較低温環境中,藉由使用流量約 4〇〇〜 6〇〇cc/min的單矽烷氣體、乙矽烷氣體等的減壓CVD ( 例如,壓力約爲2 0〜4 0 P a的C V D )來形成非晶質矽膜。 然後,在氮環境中,施以約6 0 0〜7 0 0 °C,1〜1 0小時(較 理想爲4〜6小時)的熱處理來使p - S i (多晶矽)膜固 相成長至約50〜200nm的厚度,最好約爲l〇〇nm的厚度 。就固相成長的方法而言,可爲使用 RTA的退火處理, 或者爲使用準分子雷射等的雷射退火。此刻,可按照使畫 素開關用的TFT30形成η通道型或者p通道型來藉由離 子注入等注入少許的V族元素或111族元素的雜質。又, 利用光蝕刻微影及蝕刻來形成具有規定圖案的半導體層 1 a 〇 其次,如圖6的過程(2 )所示,藉由約9 0 0〜1 3 0 0 °C的温度,最好是約1 000 °C的温度來熱氧化構成TFT30 的半導體層1 a,而形成下層閘極絕緣膜,依情況而定, 接著會利用減壓CVD法等來形成上層閘極絕緣膜,藉此 來形成由一層或多層的高温氧化矽膜 (HTO膜)或氮化 矽膜所構成(含閘極絕緣膜)的絕緣膜2。其結果,半導 體層la約爲30〜150nm的厚度,最理想約爲35〜50nm 的厚度,絕緣膜2的厚度約爲20〜1 50nm的厚度,最理 想約爲3 0〜1 0 〇 n m的厚度。 -39- (36) 1234126 接著,爲了控制畫素開關用的T F T 3 0的臨界値電壓 V t h,而於半導體層1 a中,藉由離子注入等來將硼等的雜 質,以事先設定的規定量來摻雜於n通道領域或P通道領 域。 接著,對上述下層絕緣膜1 2來形成通過掃描線1 1 a 的溝1 2cv。此溝1 2cv是藉由反應性離子蝕刻、反應性離 子射束蝕刻等的乾蝕刻來形成。 其次,如圖6的過程(3 )所示,藉由減壓C V D法等 來堆積多晶矽膜,且熱擴散燐(_P ),而使該多晶矽膜導 電化。又,亦可取代此熱擴散,使用與多晶矽膜的成膜時 同時導入P離子的餐摻雜矽膜。此多晶矽膜的膜厚約爲 100〜5 0 0nm,更理想約爲3 5 0nm程度。又,利用光蝕刻 微影及蝕刻來形成包含TFT30的閘極電極部之規定圖案 的閘極電極3 a。又,本製造方法中,在此閘極電極3 a形 成時,延伸於此的側壁部3 b也會同時形成。此側壁部3 b 是在上述多晶砂膜的堆積也會對溝1 2 c v的内部進行之下 來形成。此刻,該溝1 2 c v的底會連接至掃描線1 1 a,藉 此側壁部3 b及掃描線1 1 a會被電性連接。又,本製造方 法中,特別是在進行此閘極電極3 a的圖案形成處理時, 同時中繼電極719也會被形成。藉由此圖案形成處理,中 繼電極719會以能夠具有圖2所示的平面形狀之方式來成 形。 接著,上述半導體層1 a會形成低濃度源極領域1 b及 低濃度汲極領域1 c、以及高濃度源極領域1 d及高濃度汲 -40- (37) 1234126 極領域1 e。
在此,若TFT30爲具有LDD構造的η通道型的TFT ,則首先爲了形成低濃度源極領域1 b及低濃度汲極領域 1 c,會以閘極電極3 a作爲光罩,以低濃度來摻雜p等的 V族元素的雜質(例如’ P離子爲〗〜3 X 1 0 1 > / c m 2的摻 雜量)。藉此,閘極電極3 a下的半導體層1 a會形成通道 領域1 a ’。此刻’鬧極電極3 a會達成光罩的任務,藉此 ,低濃度源極領域】b及低濃度汲極領域1 c會自己整合地 形成。 其次,爲了形成局濃度源極領域1 d及高濃度汲極領 域1 e,而將具有比閘極電極3 a還要寬的平面圖案的光阻 劑層形成於閘極電極3 a上。然後,以高濃度來摻雜P等 的V族元素的雜質(例如,P離子爲1〜3 X 1 015/cm2的摻 雜量)。 又,如此分成低濃度與高濃度的兩階段,可不進行摻 雜。例如,亦可不進行低濃度的摻雜,而爲偏置構造的 TFT’以閘極電極ja (聞極電極)作爲光罩,藉由使用p 離子 B離子等的離子注入技術來形成自我整合型的T F 丁 。藉此雜質的摻雜,閘極電極3 a會更形成低電阻化。 其次,如圖6的過程(4 )所示,在閘極電極3 a上, 例如藉由使用TEOS氣體、TEB氣體、TMOP氣體等的常 壓或減壓CVD法等來形成由NSG、PSG、BSG、BPSG等 的矽酸鹽玻璃膜、氮化矽膜或氧化矽膜所構成的第1層間 絕緣膜4 1。此第1層間絕緣膜4 1的膜厚是例如形成約 -41 - (38) 1234126 5 00〜2 0 00nm程度。在此,最好是以8〇〇ΐ程度的高 進行退火處理,而來提升第1層間絕緣膜4 1的膜質。 接者’錯由對第1層間絕緣膜4 1進行反應性離 刻、反應性離子射束蝕刻等的乾蝕刻來開鑿接觸孔8 接觸孔8 8 1。此刻,前者是以能夠通過半導體層la 濃度汲極領域1 e之方式來形成,後者是以能夠過過 電極719之方式來形成。 其次’如圖6的過程(5 )所示,在第1層間絕 4 1上,利用濺鍍來形成i 〇 〇〜5 〇 〇 n m膜厚的p ^等的 膜’而形成具有規定圖案的下部電極7 1的前驅膜。 ’上述金屬膜的成膜是以接觸孔8 3及接觸孔8 8 1兩 夠埋入之方式來進行,藉此可謀求高濃度汲極領域! 中繼電極7 1 9與下部電極7 ;[的電性連接。接著,在 下部電極7 1的前驅膜實施圖案形成處理之下來形成 電極7 1。 又’接著,在下部電極71上形成介電質膜75。 電質膜7 5與絕緣膜2的情況時同樣的,一般可藉由 於形成TF T閘極絕緣膜的各種習知技術來形成。在 施形態中’特別是首先,氧化矽膜75a會藉由上述熱 或CVD法等來形成,然後,氮化矽膜75b會利用 CVD法等來形成。由於此介電質膜75越薄,儲存電^ 會形成越大’因此最理想是以不發生膜破裂等缺陷爲 ’來形成膜厚50nm以下的薄絕緣膜。接著,在介電 75上’利用濺鍍來形成約100〜5 00nm膜厚的A1等 温來 子蝕 :3及 的高 中繼 緣膜 金屬 此刻 者能 e及 對此 下部 此介 使用 本實 氧化 電漿 穿70 條件 質膜 的金 -42- (39 ) 1234126 屬膜,而形成電容電極3 Ο 0的前驅膜。 其次,如圖6的過程(6 )所示,亦可不對介 7 5的氧化矽膜7 5 a的前驅膜實施圖案形成處理, 施使氮化矽膜7 5 b的前驅膜形成比畫素電位側電容 下部電極7 1還要稍微大,對電容電極3 0 0的前驅 使形成與下部電極7 1大致同大小的圖案形成處理 況,隨著電容電極300的形成,由該電容電極300 下部電極7 1所夾持的部份會實質上當作介電質膜 照圖4 )。 又,於圖7的過程(6 )中,亦可一次針對上 質膜75的前驅膜及電容電極3 00的前驅膜進行圖 成,藉此來形成介電質膜75及電容電極3 0 0,而 存電容70。 如此一來,在本實施形態中,固定電位側電容 電容電極 3 0 0 )的面積是形成比畫素電位側電容電 部電極7 1及介電質膜7 5的面積還要大,藉此來形 存電容7 0,因此能以更廣的電極面積來夾持介電 具體而言,構成該儲存電容70的三要件的側面亦 電容器來使用,進而能夠使電容値増大化。亦即, 本實施形態,則不會具有平面性無謂浪費的面積, 在不使畫素開口率降低的狀況下製造具有較大電容 存電容。由此觀點來看,例如若使下部電極7 1形 ,則上述側面的面積會變大,可效率佳地謀取電容 ,由圖可知,若形成如此的形態,則介電質膜75 電質膜 而僅實 電極的 膜進行 。此情 與上述 75 (參 述介電 案的形 完成儲 電極之 極之下 成該儲 質膜, 可作爲 若利用 亦即可 値的儲 成較厚 値。又 會以能 -43- (40) 1234126 夠覆蓋下部電極7 1的方式來形成,因此亦可減少使電容 電極3 00及下部電極7 1間發生短路的情況。 又,由於本形態是實施上述的圖案形成,因此不會有 像以往那樣,僅蝕刻固定電位側電容電極及介電質膜、使 位於其下的畫素電位側電容電極原封不動地残置之困難的 課題。其結果,本發明可容易且可靠度高地製造儲存積量
C 其次,如圖7的過程(7 )所示,例如藉由使用TEOS 氣體等的常壓或減壓C V D法,更理想爲藉由電漿C V D法 來形成由NSG、P SG、BSG、BPSG等的矽酸鹽玻璃膜、 氮化矽膜或氧化矽膜等所構成的第2層間絕緣膜42。當 電容電極3 0 0使用鋁時,必須以電漿c V D來低温成膜。 此第2層間絕緣膜4 2的膜厚例如約爲5 0 0〜1 5 0 0 n m程度 。接著’藉由對第2層間絕緣膜4 2進行反應性離子蝕刻 、反應性離子射束蝕刻等的乾蝕刻來開鑿接觸孔8 1、8 0 1 及8 8 2。此刻,接觸孔8 1是以能夠通過半導體層1 a的高 濃度源極領域1 d之方式來形成,接觸孔8 〇 1是以能夠通 過電容電極300的方式來形成,又,接觸孔882是以能夠 通過中繼電極719的方式來形成。 接者’如圖7的過程(8 )所示,在第2層間絕緣膜 42上的全面,藉由濺鍍等來堆積1〇〇〜5〇〇nm程度的厚度 ,更理想爲3 0 0 n m的金屬膜,亦即堆積遮光性的a 1等的 低電阻金屬或金屬矽化物等。又,利用光蝕刻微影及蝕刻 來形成具有規定圖案的資料線6a。此刻,在進行圖案形 -44- 1234126 (41) 成時’也會同時形成遮蔽層用中繼層6al及第2中繼層 6 a2。遮蔽層用中繼層6al是以能夠覆蓋接觸孔801的方 式來形成’且第2中繼層6a2是以能夠覆蓋接觸孔882的 方式來形成。接著,在該等的上層全面,利用電漿C v D '法¥來形成由氮化鈦所構成的膜後,以能夠僅殘存於資料 線6a上的方式來實施圖案形成處理(參照圖7的過程(8 )2符號4 1 TN )。但,亦可形成使由該氮化鈦所構成的 層也殘存於遮蔽層用中繼層6al及第2中繼層6a2上,此 情況’亦可殘存於TFT陣列基板1 0的全面。又,亦可於 金呂的成膜時同時成膜,而一次進行蝕刻(此點與圖4有若 干構成不同)。 其次’如圖7的過程(9 )所示,以能夠覆蓋資料線 6a等上面之方式,例如藉由使用TTE0S氣體等的常壓或減 壓C V D法,更理想是藉由可低温成膜的電漿C v d法來形 成由 NSG、PSG、BSG、BPSG等的矽酸鹽玻璃膜、氮化 矽膜或氧化矽膜等所構成的第3層間絕緣膜43。此第3 層間絕緣膜43的膜厚是例如形成約5 00〜1 5 00nm程度。 接著,藉由對第3層間絕緣膜43的反應性離子蝕刻、反 應性離子射束蝕刻等的乾蝕刻來開鑿一接觸孔8 0 3及8 04 。此刻,接觸孔8 0 3是以能夠通過上述遮蔽層用中繼層 6al的方式來形成,接觸孔804是以能夠通過第2中繼層 6 a2的方式來形成。 接著,在第3層間絕緣膜43上,藉由濺鍍法或電漿 CVD法等來形成遮蔽層400。在此,首先,在第3層間絕 -45- (42) 1234126 緣膜4 3的正上方,例如形成由銘等的低電阻材料所 的第1層,接著在該第1層上形成例如由氮化鈦等其 會與構成後述畫素電極9 a的I T 0產生電蝕的材料所 的第2層,最後以第1層及第2層爲基礎來進行圖案 處理,而形成具有二層構造的遮蔽層400。並且,此 第3中繼電極402也會與遮蔽層400 —起形成。 接著,例如藉由使用TEOS氣體等的常壓或減壓 法來形成由 N S G、P S G、B S G、B P S G等的矽酸鹽玻 、氮化矽膜或氧化矽膜等所構成的第4層間絕緣膜 此第3層間絕緣膜43的膜厚例如約爲5 0 0〜1 5 00nm 。接著,藉由對第3層間絕緣膜4 3的反應性離子蝕 反應性離子射束蝕刻等的乾蝕刻來開鑿一接觸孔8 9 刻,接觸孔8 9是以能夠通過第3中繼電極4 0 2的方 形成。 接著,在第4層間絕緣膜4 4上,藉由濺鍍處理 將ITO膜等的透明導電性模堆積成約50〜2 00nm的 。又,利用光蝕刻微影及蝕刻來形成畫素電極9 a。 ’當該光電裝置爲反射型時,可使用 A1等反射率高 透明材料來形成畫素電極9a。接著,在畫素電極9a 塗佈聚醯亞胺系的配向膜的塗佈液之後,以能夠具有 的預傾角,且規定的方向來施以面磨處理,而形成配 1 6 °另一方面,有關對向基板2 0是首先準備玻璃基 ’作爲框緣的遮光膜在例如濺鍍金屬鉻之後,經由光 微影及蝕刻來形成。而且,該等遮光膜並非必須爲導 構成 他不 構成 形成 刻, C VD 璃膜 4 4 ° 程度 刻、 。此 式來 等來 厚度 並且 的不 上, 規定 向膜 板等 蝕刻 電性 -46- (43) 1234126 ,除了 C r、N i、A ^ 1等的金屬材料以外,亦可由將碳或丁丨 分散於光阻劑的樹脂黑等的材料所形成。 …、後在封向基板20的全面,藉由濺鍍處理等來使 I 丁 〇等的透明導奮 令丨生腠堆成約5 〇〜2 ο ο n m的厚度,而來 形成對向電極2 1。^ tA -4 rn ^ 又’ h Θ向極2 1的全面塗佈聚醯亞 具有規定的預傾角之 而來形成配向膜2 2 胺系的配向膜的塗佈液之後,以能夠 方式’在規定的方向施以面磨處理, 最後’如上述,形成各層的T F T陣列基板1 〇與對向 基板20是以配向膜16及22能夠呈對面之方式來藉由密 封材予以貼合,利用真空吸引等,在兩基板間的空間中, 例如吸引混合複數種的向列液晶而成的液晶,而形成預定 層厚的液晶層5 0。 藉由以上所述的製程,可製造上述實施形態的光電裝 置。 又,上述中,儲存電容70雖是首先在形成下部電極 71之後,形成介電質膜75及電容電極300,但本發明中 亦可取而代之,分別形成下部電極7 1,介電質膜7 5及電 容電極3 0 0的前驅膜之後,藉由一時的圖案形成處理來予 以形成。 (光電裝置的全體構成) 以下,參照圖8及圖9來説明以上所述構成的本實施 形態的光電裝置的全體構成。圖8是表示由對向基板20 -47 - (44) 1234126 側來看TFT陣列基板及形成於上面的各構成要件的 圖。圖9是表示圖8的H-H'剖面圖。 如圖8及圖9所示,在本實施形態的光電裝置 T F T陣列基板1 0與對向基板2 0會被對向配置。在 陣列基板1 〇與對向基板20之間封入有液晶層5 〇, 陣列基板1 0與對向基板2 0會藉由設置於密封領域( 畫像顯示領域1 〇 a的周圍)的密封材5 2來相互接著。 密封材5 2爲了使兩基板貼合,而例如由紫外線 樹脂、熱硬化樹脂等所構成,藉由紫外線、加熱等來 化。並且,若將本實施形態的光電裝置利用於投影機 (以小型來進行擴大顯示)的液晶裝置,則會在該密 5 2中散佈供以使兩基板間的距離(基板間間隙)形 定値的玻璃纖維或玻璃串珠等的間隙材(間隔件)。 ,若將該光電裝置利用於液晶顯示器或液晶電視(以 來進行等倍顯示)等的液晶裝置,則如此的間隙材可 液晶層5 0中。 在密封材5 2的外側領域,以規定的時序來供給 訊號至資料線6 a,藉此驅動該資料線6 a的資料線驅 路1 0 1及外部電路連接端子1 0 2會沿著T F T陣列基: 的一邊而設置’且以規定的時序來供給掃描訊號至掃 1 1 a及閘極電極3 a,藉此驅動閘極電極3 a的掃描線 電路1 04會沿著鄰接於該一邊的兩邊而設置。 又,若沒有供給至掃描線1 la及閘極電極3a之 訊號延遲的問題’則掃描線驅動電路1 04當然可只設 平面 中, TFT TFT 位於 硬化 使硬 用途 封材 成規 或者 大型 含於 畫像 動電 反1 0 描線 驅動 掃描 置於 -48- (45) 1234126 一側。又,亦可使資料線驅動電路1 〇 1沿著畫像顯示領域 1 0 a的邊來配列於兩側。 在T F T陣列基板1 〇的剩下一邊設有複數條的配線 1 0 5,該複數條的配線1 0 5是供以連接設置於畫像顯示領 域1 〇 a的兩側的掃描線驅動電路]〇 4間。 又,於對向基板2 0的角落部的至少一處,設有供以 使TFT陣列基板1 0與對向基板20之間取得電性導通的 導通材1 0 6。 圖9中,在T F T陣列基板]〇上,於形成有畫素開關 用的TFT,掃描線及資料線等的配線之後的畫素電極9a 上形成有配向膜。另一方面,在對向基板2 0上,除了對 向電極2 1以外,在最上層部份形成有配向膜。又,液晶 層5 0是例如由混合一種或數種的向列液晶的液晶所構成 ,且於該等一對的配向膜間取規定的配向狀態。 又,於TFT陣列基板1 〇上,除了該等的資料線驅動 電路1 〇 1,掃描線驅動電1 0 4等以外,亦可追加形成:以 規定的時序來將畫像訊號施加於複數條資料線6 a之取樣 電路,及比畫像訊號還要先分別將規定電壓位準的預充電 訊號供給至複數條資料線6a之預充電電路,以及供以在 製造途中或出貨時檢查該光電裝置的品質,缺陷等之檢查 電路等。 又,上述各実施形態中,雖是將資料線驅動電路1 0 1 及掃描線驅動電路1 04設置於TFT陣列基板1 0上,但亦 可取而代之,例如在安裝於 TAB ( Tape Automated -49 - 1234126 (46) Β ο n d i n g )基板上的驅動用 L S I,經由設置於T F T陣列基 板1 〇的周邊部的向異性導電薄膜來電性或機械性連接。 又,於對向基板2 〇之投射光射入的一側及T F T陣列基板 10之射出光射出的一側,分別以規定的方向來配置存對 應於 TN ( Twisted Nematic)模式,VA ( Vertically Aligned )模式,PDLC ( Polymer Dispersed Liquid Crystal )模式等的動作模式,或正常白色模式,正常黑色 模式之偏光薄膜,相位差薄膜,偏光板等。 (電子機器) 其次,針對以上述光電裝置作爲光閥的電子機器的一 例之投射型彩色顯示裝置的實施形態來說明其全體構成, 特別是光學構成。在此,圖1 〇是表示投射型彩色顯示裝 置的剖面圖。 圖1 〇中,本實施形態之投射型彩色顯示裝置的一例 之液晶投影機1 1 〇〇具備3個液晶模組,該液晶模組包含 :驅動電路被搭載於T F T陣列基板上的液晶裝置,分別 作爲RGB用的光閥100R、100G及100B,而構成投影機 。在液晶投影機1 1 〇〇中,若從鹵化金屬燈等白色光源的 燈單元1 1 02來發射投射光,則會藉由3片的反射鏡〗1 〇6 及2片的分色鏡1108來分成對應於RGB三原色的光成分 R、G及B,且分別被引導至對應於各色的光閥i00R、 100G及100B。此刻,特別是B光爲了防止因光路長產生 光損失,而經由中繼透鏡系1121(由入射透鏡1122,中 -50- (47) 1234126 繼透鏡1 1 2 3及射出透鏡1 1 2 4所構成)來引導。 於藉由光閥1 〇 〇 R、1 〇 〇 G及! 〇 〇 B而分別被調讓 的光成分會利用分色稜鏡1 1 1 2來再度合成,衆 射透鏡1 1 1 4來將彩色畫像投影於螢幕】丨2 〇 t 本發明並非只限於上述實施形態,只要不版 請專利範圍及說明書的主旨範圍及技術思想,对 他各種的變更形態,而隨此變更的光電裝置及其 以及電子機器亦包含於本發明的技術範圍。就光 言,可適用於電泳裝置,EL (電激發光)裝置 子放出元件的裝置 (Field Emission Display万 Conduction Electron-Emitter Display)等。 【圖式簡單說明】 圖1是表示設置於構成本發明之實施形態 的畫像顯示領域的矩陣狀的複數個畫素的各種 等的等效電路圖。 圖2是表示形成有本發明之實施形態的光 料線、掃描線、畫素電極等的TFT陣列基板 複數個畫素群平面圖。 圖3是表示圖2中僅抽出要部的平面圖。 圖4是表不圖2的A-A剖面圖。 圖5是表示用以和圖4進行對比的構造之 〇 圖6是表示依次顯示本發明之實施形態的 又,對應 |的三原色 《後經由投 ί離本案申 ;可實施其 ;製造方法 i電裝置而 ,使用電 匕 Surface- 光電裝置 件、配線 裝置的資 相隣接的 份剖面圖 電裝置的 -51 - (48) 1234126 製造方法的過程剖面圖(其1 )。 圖7是表示依次顯示本發明之實施形態的光電裝置的 製造方法的過程剖面圖(其2 )。 圖8是表示由對向基板側來看本發明之實施形態的光 電裝置的TFT陣列基板及形成於上面的各構成要件。 圖9是表示圖8之H-H’剖面圖。 圖1 〇是表示本發明之電子機器的實施形態之投射型 彩色顯示裝置的一例之彩色液晶投影機的剖面圖。 【符號之說明】 3a: 掃描線 6 a :資料線 9a:畫素電極
1 0 : TFT陣列基板 30 : TFT 7 〇 :儲存電容 71 :下部電極 75 :介電質膜 7 5 a :氧化矽膜 7 5 b :氮化矽膜 3 0 0 :電容電極 4 0 0 :遮蔽層 7 1 9 :中繼電極 4 3 :第3層間絕緣膜 -52- (49) 1234126 44 :第4層間絕緣膜 881 :(連接下部電極與中繼電極)接觸孔 8 8 2 :(連接畫素電極與中繼電極)接觸孔 -53-

Claims (1)

1234126 (υ 拾、申請專利範圍 1.一種光電裝置,其特徵爲具備: 資料線’其係於基板上延伸於第1方向; 掃描線,其係延伸於與上述資料線交叉的第2方向: 畫素電極及薄膜電晶體,其係配置成對應於上述資料 線及上述掃描線的交叉領域; 儲存電容,其係形成於比上述資料線還要下層,且電 性連接至上述薄膜電晶體及上述畫素電極; 電容線’其係形成於比上述資料線還要上層; 第1中繼電極,其係電性連接上述儲存電容的畫素電 位側電容電極與上述畫素電極之間,且形成於與上述資料 線同一層;及 第2中繼電極,其係電性連接上述儲存電容的固定電 位側電容與上述電容線之間,且形成於與上述資料線同一 層; 並且,在上述資料線、上述第1中繼層、上述第2中 繼層中含氮化膜。 2 .如申請專利範圍第1項之光電裝置,其中上述資料 線、上述第1中繼層、上述第2中繼層係於導電層上含氮 化膜。 3 ·如申請專利範圍第2項之光電裝置,其中上述資料 線、上述第1中繼層、上述第2中繼層爲鋁、氮化鈦膜、 氮化矽膜的3層構造。 4.如申請專利範圍第1項之光電裝置,其中上述第1 -54- (2) 1234126 中繼層係經由形成於與上述電容線同一層的第3中繼膜來 電性連接至上述畫素電極。 5 .如申請專利範圍第4項之光電裝置,其中上述電容 線及上述第3中繼膜係於導電層上含氮化膜。 6 .如申請專利範圍第5項之光電裝置,其中上述電容 線及上述第3中繼膜爲鋁、氮化鈦膜、氮化矽膜的3層構 造c 7 .如申請專利範圍第1項之光電裝置,其中上述畫素 電位側電容電極係經由形成於形成有上述薄膜電晶體的絕 緣膜上的第4中繼膜來電性連接至上述第1中繼膜。 8 .如申請專利範圍第7項之光電裝置,其中上述第4 中繼膜係以和上述薄膜電晶體的閘極電極同一膜形成。 9 .如申請專利範圍第1項之光電裝置,其中上述掃描 線係設置於上述薄膜電晶體的下層,且經由接觸孔來與設 置於上述薄膜電晶體的半導體裝置層上的閘極電極連接。 I 〇 .如申請專利範圍第1項之光電裝置,其中在上述 儲存電容的上述畫素電位側電容電極與上述固定電位側電 容電極之間,由含相異材料的複數層所構成,且其中一層 爲介電質膜,其係含比其他層還要高介電常數材料所構成 的層。 II .如申請專利範圍第1 〇項之光電裝置,其中上述介 電質膜係由氧化矽膜及氮化矽膜所構成。 1 2 .如申請專利範圍第1項之光電裝置,其中上述電 容線係形成於遮光膜,同時沿著上述資料線,且形成比上 -55- 1234126 (3) 述資料線還要寬。 1 j .如申請專利範圍弟1項之光電裝置,宜中在作爲 上述畫素電極的下層而配置的第1絕緣膜及作爲上述電容 線的下層而配置的第2絕緣膜中’至少在上述第】絕緣膜 的表面會被施以平坦化處理。 14. 一種電子機器,其特徵爲具備光電裝置,該光電 裝置具有= 資料線’其係於基板上延伸於第1方向; 掃描線’其係延伸於與上述資料線交叉的第2方向; 畫素電極及薄膜電晶體,其係配置成對應於上述資料 線及上述掃描線的交叉領域; 儲存電容’其係形成於比上述資料線還要下層,且電 性連接至上述薄膜電晶體及上述畫素電極; 電容線’其係形成於比上述資料線還要上層; 第1中繼電極,其係電性連接上述儲存電容的畫素電 位側電容電極與上述畫素電極之間,且形成於與上述資料 線同一層;及 第2中繼電極,其係電性連接上述儲存電容的固定電 位側電谷與上述電容線之間,且形成於與上述資料線同一 層; 並且’在上述資料線、上述第1中繼層、上述第2中 繼層中含氮化膜。 15· —種光電裝置的製造方法,其特徵爲包含: 在基板上形成薄膜電晶體之過程; * 56 - (4) 1234126 在上述薄膜電晶體的閘極電極上形成第1層間絕緣膜 之過程; 在上述第1層間絕緣膜的上側,由下往上依次形成畫 素電位側電容電極、介電質膜及固定電位側電容電極·形 成儲存電容之過程; 在上ίΓ儲存電容的上側形成第2層間絕緣膜之過程; 在上述第2層間絕緣膜的上側,以含氮化膜时導電材 料來形成:電性連接至上述薄膜電晶體的半導体層的資料 線、電性連接至上述畫素電位側電容電極的第1中繼膜、 及電性連接至上述固定電位側電容電極的第2中繼膜之過 程; 在上述資料線、上述第1中繼膜、上述第2中繼膜的 i側形成第3層間絕緣膜之過程; 在上述第3層間絕緣膜的上側形成:電性連接至上述 第1中繼膜的第3中繼膜,及電性連接至上述第2中繼膜 的電容線之過程; 在上述第3中繼膜、上述電容線的上側形成第4層間 絕緣膜之過程;及 在上述第4層間絕緣膜的上側形成電性連接至上述第 3中繼膜的畫素電極之過程。 1 6 .如申請專利範圍第1 5項之光電裝置的製造方法, 其中形成上述儲存電容的過程係由: 形成上述畫素電位側電容電極的第1前驅膜之過程; 在上述第1前驅膜的上側形成上述介電質膜的第2前 -57- (5) 1234126 驅膜之過程; 在上述第2前驅膜的上側形成上述固定電位側電容電 極的第3前驅膜之過程;及 一起對上述第1前驅膜、上述第2前驅膜及上述第3 前驅膜形成圖案,而來形成上述畫素電位側電容電極、上 述介電質膜及上述固定電位側電容電極之過程;所構成者 〇 1 7 .如申請專利範圍第1 5項之光電裝置的製造方法, 其中形成上述儲存電容的過程係由: 形成上述畫素電位側電容電極的第1前驅膜之過程; 對上述第1前驅膜形成圖案,而來形成上述畫素電位 側電容電極之過程; 在上述第1前驅膜的上側形成上述介電質膜的第2前 驅膜之過程; 在上述第2前驅膜的上側形成上述固定電位側電容電 極的第3前驅膜之過程;及 對上述第3前驅膜形成圖案,而來形成上述介電質膜 及上述固定電位側電容電極之過程;所構成者; 上述固定電位側電容電極及上述介電質膜係形成其面 積比上述畫素電位側電容電極及上述介電質膜的面積還要 大。 -58-
TW092130984A 2002-11-26 2003-11-05 Electro-optical device, process for manufacturing the same, and electronic apparatus TWI234126B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002342493 2002-11-26
JP2003321779A JP3767590B2 (ja) 2002-11-26 2003-09-12 電気光学装置及びその製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
TW200414097A TW200414097A (en) 2004-08-01
TWI234126B true TWI234126B (en) 2005-06-11

Family

ID=32510586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092130984A TWI234126B (en) 2002-11-26 2003-11-05 Electro-optical device, process for manufacturing the same, and electronic apparatus

Country Status (7)

Country Link
US (1) US7053410B2 (zh)
EP (1) EP1437618B1 (zh)
JP (1) JP3767590B2 (zh)
KR (1) KR100564510B1 (zh)
CN (1) CN1257428C (zh)
DE (1) DE60311408T2 (zh)
TW (1) TWI234126B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925549B2 (ja) * 2002-11-26 2007-06-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100669720B1 (ko) 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
JP5011680B2 (ja) * 2005-08-30 2012-08-29 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP4957023B2 (ja) * 2006-03-09 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5034434B2 (ja) * 2006-10-18 2012-09-26 ソニー株式会社 電気光学装置
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP5428142B2 (ja) * 2007-09-11 2014-02-26 カシオ計算機株式会社 表示パネルの製造方法
JP5223418B2 (ja) * 2008-04-01 2013-06-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US20110037689A1 (en) * 2008-05-28 2011-02-17 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
US8593141B1 (en) 2009-11-24 2013-11-26 Hypres, Inc. Magnetic resonance system and method employing a digital squid
US8970217B1 (en) 2010-04-14 2015-03-03 Hypres, Inc. System and method for noise reduction in magnetic resonance imaging
JP5701201B2 (ja) * 2011-12-19 2015-04-15 株式会社Sen イオン注入方法及びイオン注入装置
DE102013216824A1 (de) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5278584B2 (ja) * 2012-09-28 2013-09-04 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102037273B1 (ko) * 2012-12-28 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치
TW201539095A (zh) * 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
JP2015197582A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015197584A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6303748B2 (ja) * 2014-04-14 2018-04-04 セイコーエプソン株式会社 電気光学装置、光学ユニット、及び電子機器
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN106340522B (zh) * 2016-10-21 2019-05-28 奕瑞影像科技(太仓)有限公司 一种薄膜晶体管面板结构及制作方法
CN109301080B (zh) * 2017-07-24 2024-03-05 固安翌光科技有限公司 一种有机电致发光器件
CN108254991B (zh) * 2018-03-14 2021-08-20 京东方科技集团股份有限公司 电子纸显示装置及其制备方法和驱动方法
JP6813045B2 (ja) * 2019-03-14 2021-01-13 セイコーエプソン株式会社 電気光学装置および電子機器
CN110085648B (zh) * 2019-05-17 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
KR20220162202A (ko) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2983102B2 (ja) 1991-12-26 1999-11-29 三菱電機株式会社 半導体装置,およびその製造方法
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3684578B2 (ja) * 1998-03-19 2005-08-17 セイコーエプソン株式会社 液晶装置および電子機器
WO2000031714A1 (fr) * 1998-11-26 2000-06-02 Seiko Epson Corporation Dispositif optronique et son procede de production, et materiel optronique
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP3799943B2 (ja) * 2000-03-17 2006-07-19 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
JP3731447B2 (ja) * 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2002131778A (ja) * 2000-10-23 2002-05-09 Seiko Epson Corp 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器
JP3849434B2 (ja) * 2001-02-14 2006-11-22 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法

Also Published As

Publication number Publication date
KR100564510B1 (ko) 2006-03-29
CN1503041A (zh) 2004-06-09
DE60311408D1 (de) 2007-03-15
DE60311408T2 (de) 2007-10-31
EP1437618A2 (en) 2004-07-14
EP1437618A3 (en) 2004-09-22
JP3767590B2 (ja) 2006-04-19
KR20040047647A (ko) 2004-06-05
US7053410B2 (en) 2006-05-30
TW200414097A (en) 2004-08-01
EP1437618B1 (en) 2007-01-24
US20040141223A1 (en) 2004-07-22
CN1257428C (zh) 2006-05-24
JP2004191931A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
TWI234126B (en) Electro-optical device, process for manufacturing the same, and electronic apparatus
US6330044B1 (en) Apparatus for providing light shielding in a liquid crystal display
KR100449795B1 (ko) 기판 장치의 제조 방법
TWI235974B (en) Opto-electronic device and production method thereof and electronic machine
TWI237219B (en) Opto-electronic device and electronic machine
TWI247252B (en) RFID tags which are physically activated and/or deactivated
JP2007199188A (ja) 電気光学装置及びその製造方法並びに電子機器
KR100605774B1 (ko) 평탄화층을 갖는 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치, 및 전자기기
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
US7119391B2 (en) System and method of manufacturing a substrate device
JP3925549B2 (ja) 電気光学装置及び電子機器
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP2001147447A (ja) 電気光学装置及びその製造方法
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP2005275179A (ja) 反射型液晶装置及び投射型表示装置、並びに電子機器
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4251045B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4147996B2 (ja) 電気光学装置及びその製造方法
JP2005086005A (ja) 基板及びその製造方法並びに電気光学装置
JP2005086004A (ja) 基板及びその製造方法並びに電気光学装置
JP2004341337A (ja) 液晶装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees