TWI224830B - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI224830B
TWI224830B TW092115635A TW92115635A TWI224830B TW I224830 B TWI224830 B TW I224830B TW 092115635 A TW092115635 A TW 092115635A TW 92115635 A TW92115635 A TW 92115635A TW I224830 B TWI224830 B TW I224830B
Authority
TW
Taiwan
Prior art keywords
film
oxidation
trench
silicon
nitride film
Prior art date
Application number
TW092115635A
Other languages
English (en)
Other versions
TW200405509A (en
Inventor
Shuichi Masuda
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200405509A publication Critical patent/TW200405509A/zh
Application granted granted Critical
Publication of TWI224830B publication Critical patent/TWI224830B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

1224830 五、發明說明（1) 發明所屬之技術領域 本發明有關於一種半導體裝置之製造方法，特別有關 一種利用淺層隔離層（Shallow Trench Isolation, STI) 方法以形成元件絕緣區域（e 1 ement isolation region)之 半導體裝置之製造方法。 本發明之申請案係主張了於june 14，2 0 0 2申請之
Japanese Patent Application No· 2 0 0 2- 1 740 94 案，並 且於本發明中係合併加入了該N〇. 2 0 0 2- 1 740 94案之相關 内容。 先前技術 一般而言，代表了半導體裝置之大型積體電路（Large Scale Integration，LSIs))係被分類為記憶體裝置 (memory device)及邏輯裝置（i〇gic devices)兩大種，其 中，大部分的裝置係經由具有相當理想之電路密度 (Integration density)之金屬氧化半導體（Metai 0xide Semiconductor，M0S))型電晶體所製成。由此可知，以 MOS^i電晶體所製作之LSI做為元件單位（comp〇nen^ unit) 時’由於其所具有之高電路密度的作用下，如此係可大幅 度降低LSI的製作成本。 於LS I之製作過程中’於複數半導體區域之間便會設 置了複數元件（elements) (M0S型電晶體（the MOS type transistors))，藉由此複數元件對於複數半導體區域 (semiconductor region)(主動區域（active regions))之
2153-5693-PF(Nl).ptd 第5頁 1224830
五、發明說明（2) 彼此之間進行絕緣與隔離，並且元件絕緣區域係以預 式形成於半導體基底之上。一般而言，元件絕緣區域 由區域性矽氧化（Local 0xldatl〇n 〇f SiHc〇n，曰
方法而製作。然而，由於區域性矽氧化方法所製作之 絕緣區域係會佔有相當大的面積，如此將無法有效 路密度。因此，近來的製作方式係以STI方法取代了⑽ 方法sti方法係在於事先將一溝槽（trench)形成於半 體基底的方式而形成了元件絕緣區域，隨後將氧化物 (onde)埋入於溝槽之中。於STI方法中，由於氧化物係埋 入於相當狹小溝槽之中，而此狹小溝槽係採用一般之光蝕 刻程序（photolithographic process)所形成，其元件絕 緣區域所佔有的面積相當小，如此係可大幅提高了電路穷 度。 山
如第7圖所示，當藉由STI方法形成了元件絕緣區域 牯由於半導體基底中、埋入於一溝槽132中之氧化物135 的周圍受到#刻的作用，於此周圍位置上便可形成一中空 部（凹坑（〇1邛1^34〇11))133。在主動區域134中形成了肋^ 型電晶體元件之後，藉由中空部丨3 3係可形成了次通道 (sub-channel)，藉由次通道係可在M〇s型電晶體於關閉狀 態（OFF state)下形成了不規則漏電流（irreguiar leakage current)。 基於上述所提出之藉由ST I方法形成元件絕緣區域可 知’在半導體裝置之製造方法中便可避免了該中空部的形 成’相關的論述可參見於japanese Paten1： Applicati〇n
2153-5693-PF(Nl).ptd 第6頁 1224830 五、發明說明（3)
Laid-open No· 2 0 0 0 - 3 2 3 5 6 5。第 4A-4C 圖係依序表示根據 習知半導體裝置（第一習知技術（first conventional technology))之製造方法的程序圖。 首先’根據第4A圖所示之石夕基底（silicon substrate)101可知，由氧化矽所製成之氧化膜（〇xide iilm)102(下層塗佈膜（uncjercoating film))、氮化石夕膜 1 0 3係已依序堆積形成於矽基底丨〇 1之上。其次，由第4β圖 所示可知，當位於元件絕緣區域之指定成型區域（未標示 或圖示）中的氮化矽膜1 〇 3、氧化膜1 〇 2 (下層塗佈膜）藉由 非等向性蝕刻（anisotropic etching)進行選擇性蝕刻之 後，藉由氮化矽膜103做為光罩（mask)之作用下以對於石夕 基底1 0 1進行選擇性餘刻，如此便可於石夕基底1 Q 1之上形成 了一溝槽。 其次，如第4C圖所示，藉由熱磷酸（hot phosphoric acid)對於氮化石夕膜 i〇3 進行回（pUi iback)(backing-〇ff) 型之專向性钱刻（anisotropic etching)之程序（於此稱之 為回蝕刻（pul 1 back etching))以形成了 一開口（opening) 1 0 5，此開口 1 0 5之寬度W1係大於溝槽1 〇 4上之開口的寬度 W2。其次，如第4D圖所示，在化學蒸鍍（CVD(Chemical Vapor Deposition))方法的作用下，由氧化矽膜（silic〇n oxide film)所製成之埋入式氧化矽膜（burie(1 silicon oxide film)係完全地形成於石夕基底iqi、氧化膜IQ?、氮 化矽膜1 0 3之上。 其次’如第4E圖所示，在藉由氮化矽膜丨〇 3做為止擋
2153-5693-PF(Nl).ptd 第7頁 1224830
=二 下，埋入式氧化石夕膜106便可在 磨(Chemical Mechanical polishing，cmp)方 法之：：處理下而得到較薄的厚度。隨後，如第4F圖所 :由Lr石:膜1 03係精由熱碟酸之餘刻處理而被移除。在 圖之回㈣步驟處理下，形成於氮化石夕膜1〇3中 (下％涂佑=㊣入式乳化矽膜1 〇6係、局部地擴散至氧化膜 由布膜）102，如此將無法形成了上述之第7圖所示之 中工。卩。此外，在藉由回蝕刻形成了開口 105的情況下’ t此是可有效地提高埋入式氧化矽膜106之埋設於溝槽104 時的品^質。於本例子之處理過程中，其形成之擴散寬度 "a”、高度”b”的尺寸係大於氧化膜102之薄膜厚度。其X 次’如第4G圖所示，在氫氟酸（hydr〇flu〇ric acid)^選 擇性的溼蝕刻（wet etching)作用下，於氧化膜1〇2之上係 可形成了元件絕緣區域1 08。 ” 雖然，上述第一習知技術所提出之元件絕緣區域丨〇8 的成型過程中是可避免中空部的產生，但是當藉由回蝕刻 ^驟對於氮化矽膜1 03進行時蝕刻作用（如第4C圖所示） 日可=矽基底1 0 1之溝槽1 0 4的表面係會外露於相當粗糙的 餘刻環境之中，如此將會造成相當不良的影響。 ^為有效解決上述問題，於半導體裝置之製造方法中係 採用了STI方法來製作出元件絕緣區域，藉由一絕緣膜’、 (inSU〃latlon nim)以對於溝槽的表面進行保護，如此便 可^氮化矽膜於進行回蝕刻處理過程中不會對於溝槽的表 面造成不當的蝕刻。以下將配合第5A_5H圖依序地對於半
2153-5693-PF(Nl).ptd 第8頁 1224830 五、發明說明（5) 導體裝置（第二習知技術（second conventional technology))之製造方法提出說明。 首先’於弟5A圖所示之石夕基底111可知，氧化石夕膜 11 2、氮化矽膜11 3係已依序堆積形成於矽基底丨n之上， 並且對於位在元件絕緣區域之指定成型區域（未標示或圖 不）中的氮化矽膜11 3、氧化矽膜11 2進行選擇性蝕刻。隨 後，藉由氮化矽膜1 1 3做為光罩之作用下以對於矽基底1】j 進行選擇性蝕刻，如此便可於矽基底丨〇 1之上形成了一溝 才曰1 1 4 ’其中’溝槽11 4的深度約為3 〇 〇 n m。其次，於第5 b 圖中可知，在溼氧化（w e t 0 x丨d a t丨〇 n)的加熱作用下係將 矽基底111加熱至約95(rc，如此便可在去角氧化 ”、 (rounding oxidation)之作用下對於矽基底u丨中之溝槽 Π4之表面邊緣係受到去角氧化之處理，並且於溝槽I! 4曰的 表面上形成了薄膜厚度約為2〇 nm之氧化矽膜115。 ，對於氮化石夕膜113進行回霜理後， 序 :於溝槽m的表面上，藉由氧化石夕膜115對於溝槽丄便之復 、：進仃保護。值得注意的{，在去角氧化的過程中，於 :矽膜113之表面係同時會為受到氧化、 H氧化mu。於本例巾，位在氧化㈣ιΐ5 ζ成了 膜U6之間之薄膜厚度的比例約為2〇_25 :1。 乳匕 列剌其次/由第5C圖所示可知’當藉由包含了氫氟酸之蝕 刻前氧化步驟中_將氮“處理後，則於回钱 行餘刻移，。在藉由對於薄彻膜=夕：化膜116進 寸/礼亿胰11 6進仃蝕刻移除的
2153-5693-PF(Nl).ptd 第9頁 五、發明說明（6) 作用下，此一方 進行孰磷酸飩幻^有助於提高其隨後之氮化石夕膜113於 n, 1. ,μ 刻㈠'的安定性。也就是說，由於氮化矽膜 丄i d、乳化石夕膜J 9 一叫 沾古 、， 、 之間的選擇比（selective ratio)相當 化膜116對於\化^成於氮化石夕膜113之表面上的薄石夕氧 化石夕膜113= i 3之㈣過程造成了阻礙時，則氣 . drate)將會在回蝕刻期間中 舍生k動且不穩定。 也就是言穿，各备y η士目丨丨甘μ 士 田鼠化石夕膜11 3之餘刻率係有變動情況 吟’則其後續所飛士 _ 、 成的兀件絕緣區域將造成了非所預期的 银恶’例如：於雜工 φ , 、離子注入（i〇n in jection)期間、STI 步驟 中所形成之場型穿ψ r 7 % 出（f Kid over-hung)，以及不規則的 1 1 3谁扞莖W D圖所示，在藉由熱磷酸對於氮化矽膜 門口117夕：：回蝕刻的作用下係可形成了 -開口117，此 二此飾Μ π見又Π係大於溝槽114上之開口的寬度12，並且 之氧化補12、115亦會同步地受轉 。/'/人，在化學蒸鍍（CVD)方法的作用下，由氧化 Π ^ ^ 1 8 ^ ^ ^ ^ ^ ^ ^ ^ ^ #乳化夕M112、氮化矽膜113及溝槽114之上。苴 如第5F圖所f，在藉由氮化矽膜11 3做為止擋層的作用 下，埋入式氧化矽膜118便可在化學機械 研磨處理下而得到較薄的厚度。隨後，如第==法： ==係藉由熱碟酸之触刻處理而被移除。隨後，如大 第5H圖所不，乳化石夕膜112係可經由選擇性餘刻下而形成
1224830 五、發明說明（7) 了元件絕緣區域1 1 9。 然而，經由上述第二習知枯 1 1 9可知，以第5B圖所示之、、兹5仆此斤形成之元件絕緣區域 法有效地對於溝槽11 4之夺而年#纟矣=驟中的去角氧化是無 理，亦即，於第8圖中之經去角^ ^適當的圓角化處 形成於溝槽114的邊緣之上f ^匕的軋化矽膜115係突出 均句。在上述之具有不良成7薄膜厚度的不 將會造成了次通道，如此將合/ 1軋114的邊緣的作用下 狀態下造成了漏電流的产二2關：性之電晶體處於關 (thr^haid value)@^^ 生，或是造成其臨界值 對於溝槽之表面邊緣進=圓°肖由化此卢可，當採用了㈣刻 緣是無法在去角氧化的過 ：：:此溝槽之表面邊 除了採用則方法Λ L ®胃形狀。 力次U進仃兀件絕緣區域的成型之 外，於：導體裝置之製造方法中亦提供了自由基氧化 (radical oxldat1〇n)的去角氧化處理，在自由基氧化 作用下係可達到相當良好的圓角形狀。自由基氧化的/ 係採用了處於激發狀態（excitatl〇n state)之具有高化= 活性（chemically high degree of activity)、高氧化 ^ 的分子或原子（atom)(游離基（radical))來做為反應素a (reacting species)。以下將配合第6Α — 6(：圖依序地對於 半導體裝置（第三習知技術（third conventional 、 technology))之製造方法提出說明。 首先，於第6A圖所示之矽基底121可知，氧化石夕膜 1 2 2、氮化矽膜1 2 3係已依序堆積形成於矽基底1 2 1之上，
1224830 五、發明說明（8) i )77/, f# r& ^ ^ ^ ^ ^ ^ (^ ^ « 後，Λ 23、氧切膜122進行選擇性餘刻。隨 ΐ行ί=Γ123做為光罩之作用下以對嶋底I” 、擇！·蝕刻，如此便可於矽基底i i之上形成了一
^ + 其中，溝槽124的深度約為3〇〇nm。兑次，於第6B 圓=理藉：自由基氧化方式對於溝_之邊= 圓角化處理，並且於潘拷1 9 j 為2〇mt巧a 的表面上形成了薄膜厚度約 提古漢样年 1 24 2 1 5。在自由基氧化的作用下是可以有效 於自由基氧化呈有ΛΛ 基於上述說明可知，由 〇XldaU〇:be = :r)度為(hlgh de⑽。f 中亦會受到相♦ g p 0 膜123之表面係於氧化過程 例中而形成了石夕氧化膜126。於本 t 位在虱化矽膜125、矽氧化膜126之間之f膜厂θ声的 比例約為1 · 5 - 2. 〇 : 1。 ]之溥Μ尽度的 ，而，若在採用了蝕刻方式移除了氮化 二二=化膜1 26之後進行了回餘刻氧化步在 步驟中亦會將位於溝槽丨2 貝丨在此蝕刻 除。如同上述所提出::Λ表/由上 化時’由於自由基氧化係具有氧 "-2 〇 例子中之薄膜厚度的比例約為 1 ΰ Z · ϋ · 1 )之虱化矽膜i 2 5、 於溝槽124、氮化石夕膜123的表並係曰分別形成 的氧化一亦會同時辑移除。因：由=2t 第12頁 2153-5693-PF(Nl).ptd 1224830 五、發明說明（9) 的表面係可能會外露於相 由回餘刻前氧化步驟而將氮化石夕丄3 :上之中，所以藉 膜126進行完全的餘刻移除是不可行的 ㈡知技：的作用下，於氮切膜123之 有未被移除之矽氧化臌]9 β 衣面上係g畕置 之無法順料彳t。 此料致回則氧化程序 作用；，由S I: Z所示可知’在化學蒸錢(CVD)方法的 作用下自虱化矽膜所製成之埋 地形成於矽基底121之上。其次 化夕膜127係元全 氮化矽膜123做為止擋層的作 ：匕斤：’在藉由 可在化學機械研磨(CMP)方法之研磨處理夕膜127便 之敲列處ί而：，氮化石夕膜123係藉由熱磷酸 之餘d處里而被移除。隨後，如㈣ 則可二由選擇性㈣下而… 理之半導=置基第氧= 习习知枯I在红、1 弟一自知技術）而言，此第三 二mT :二 由氮化矽膜之回蝕刻處理的蝕刻方式來 的寬^日士 、目1 =，亚且當所形成之元件絕緣區域具有較小 的見^，則氧切膜之埋設作f將無法有效地進行。 古，ί:ΐ ’就第三習知技術於第6β®中所示的步驟而 二的圓曰角+由ί乳化之去角氧化的方式係可改良溝槽之邊 ί 自由基氧化係具有高度氧化行為作用 了，：：化膜12“系可以同步的方式形成於氮化石夕膜123之 上。卩过後，當藉由回蝕刻氧化方式對於矽氧化膜126進行
第13頁 2153-5693-PF(Nl).ptd 1224830 五、發明說明（ίο) 蝕刻移除時，於溝槽1 2 4之表面上的氧化矽膜1 2 5亦同時受 到蝕刻作用，如此便形成了相當粗糙且局部地呈現出矽基 底；[2 1，因而便無法對於石夕氧化膜1 2 6進行|虫刻移除。因 此，回蝕刻氧化步驟便無法進行。
再者，由於第三習知技術中之氮化矽膜1 2 3並未經由 回蝕刻氧化處理，如此將不會於氮化矽膜1 2 3形成了大型 開口，但是如果在元件絕緣區域1 2 8上形成了如同第9 a圖 中所示之小型開口時，則氧化矽膜1 2 7便無法完全地埋入 於較窄的溝槽1 2 4之上，並且於氧化矽膜1 2 7之中係會形成 了 一孔隙（vo i d) 1 2 9，如此將導致氧化矽膜1 2 7之不完整埋 入現象的產生。如第9 B圖所示’隨後，當形成了 一元件 (未圖示）且將閘極導線（gate wiring line)(未圖示）以散 置的方式設置於元件絕緣區域1 2 8之上時，則孔隙1 2 9變成 了夕卜露的空孑L (exposed vacancy )，而埋設於子匕隙129之中 的閘極導線則可能變成了無用之線路，並且於閘極導線之 間亦可能會導致短路（short-circuiting)情況的發生。 發明内容
有鑑於此，本發明之目的就在於提供一種半導體裝置 之製造方法，即使是採用了由自由基氧化的方式進行去角 氧化’本發明之半導體裝置的製造方法係仍可以利用回蝕 刻氧化的方式對於氮化矽膜進行蝕刻處理。 根據本發明之第一特徵可知，本發明提供一種半導體 叙置之製造方法，此製造方法包括了將一絕緣材料埋入於 形成在半導體基底之一溝槽以形成了元件絕緣區域，藉由
五、發明說明（11) 元件絕緣區域於各半導體區域 ' ^ ' 導體區域之間係由元件絕緣區域二=二了7需元件，半 置之製造方法包括了以下步驟··巴 '水人隔離。半導體裝 一溝槽成型步驟，用以依序將氧化 ^ 成於半導體基底之上，氧化膜、& *膜、虱化膜堆積形 下：呈現於元件絕緣區域所預定：：m選擇性蝕刻 在藉由氮化膜做為一光罩對於導：域之上，隨後 之下而可形成了溝槽； v體基底進行選擇性蝕刻 半導體基底氧化步驟，， 化，其方式係僅於溝样之1對於半導體基底進行氧 於氮化膜之表面上形：了氧化=形成了氧化膜’但幾乎不 一氮化膜回蝕刻步驟，、 理，其於氮化膜之上所形在虱化膜上進行回蝕刻處 開口的寬度； 成之開口的寬度係大於溝槽上之 一自由基氧化步驟，葬 氧化，如此便可對於、、鲁 由基氧化方法以進行去角 理；以及 9之表面的邊緣進行去角氧化處 一絕緣材料埋入步 上中。 用以將絕緣材料埋入於溝槽之 根據本發明之第二特徵 裝置之製造方法，此製造 知’本發明提供一種半導體 成在一矽基底之一、、盖乂去包括了將一氧化物埋入於形 {日 形 7 件絕緣區域於各半導體區/ 了元件絕緣區域，藉由元 體區域之間係由元件、纟Γ二=之中形成了一所需元件，半導 表品域所絕緣與隔離，半導體裝置 2153-5693-PF(Nl).ptd 第15 1224830 五、發明說明（12) 之製造方法包括了 一溝槽成型步驟，用以依序 積形成於石夕基底之上，氧化石夕^將!^石夕膜及氮化石夕膜堆 蝕刻下而呈現於元件絕緣區域所，b矽膜在經由選擇性 隨後在藉由氮化石夕膜做為一 ，疋形成之一區域之上， 刻之下而可形成了溝槽； 對於矽基底進行選擇性蝕 一石夕基底氧化步驟，用 式係僅於溝槽之表面上） 、；石夕基底進行氧化，其方 矽膜之表面上形成了氧化矽=氧化矽膜，但幾乎不於氮化 一虱化矽膜回蝕刻步驟， 刻處理，其於氮化矽膜之上用以在鼠化矽膜上進行回蝕 槽上之開口的寬度；、 斤形成之開口的寬度係大於溝 一自由基氧化步驟， 氧化，如此便可對於溝样=自由基氧化方法以進行去角 理；以及 "表面的邊緣進行去角氧化處 一氧化物埋入步驟， 中。 ^將氧化物埋入於溝槽之上 於上述之本發明的第_ 4 藉由溫度為6 0 0-75 (Pc 一:特徵可知，矽基底氧化步驟係 模式。 l氣化而形成氧化矽膜為較佳的 另外，氧化矽膜所形 的模式。 乂成之薄膜的厚度為卜4mm為較佳 另外，乾氧化方法^ 處理為較佳的模式。/係於包含了氧氣之氧化環境中進行
2153-5693-PF(Nl).Ptd 第16頁 I22483〇
1224830 五、發明說明（14) 本發明之原理 方法（STI，Shallow Trench isolati〇n)來進行 妒 區域之成形，並且可在即使是採用了由自由 、、、巴％、 進行去角氧化的狀況下，藉由本發明之半導；;：： 方法係仍可以利用回蝕刻氧化的方式 2二々衣仏 刻處理。當於氮化石夕膜上進行回餘；==膜„ 藉由回蝕刻前氧化步驟以對於氣化石夕 面=，瓜疋 氧化鑛行移除，此氮化石夕膜上的氧=== 後之去角氧化的過程中所產生。另—方】f為溝槽成型 由基虱化的方式來改良去角氧化的效能時 ：， 化方式之有高度氧化行為的作用下，氮化矽膜 土乳 於去角氧化的過程中受到相當程度之、：：仍： 果是基於回餘刻氧化之目的而對於氧化石夕Π:! :如 時，則覆蓋於滏娣车二L 7膝進仃钱刻移除 被移除，如此將：^成了 ：：,矽膜亦同時會受到蝕刻而 回靖化=置的製造方法可知， 用。 ”自由基乳化方法是無法合併在一起使 當完成了溝槽且藉由氧化 對於溝槽之表面進行童彳卜 方法進仃乳化處理時，若僅 化的情況下，％此係可Θ:不f於所有氮化矽膜進行氧 時亦可對於氮化矽膜之回蝕驟予以省略，同 蝕刻虱化步驟達到安定的效果。 2153-5693-PF(Nl).ptd 第18頁 1224830 五、發明說明（15) 在完成了回蝕刻步驟之後，隨後便可繼續進行自由基氧化 之去角氧化處理，藉此係可將回蝕刻方法與自由基氧化方 法之間進行搭配使用。 第3圖係表示根據氮化矽膜所得到之蝕刻特徵a — e，其 中片這^氮化矽膜的蝕刻特徵係由以下說明中之各種不同 兄中、熱氧化方法（thermal 〇xidati〇n =形成之5種型態的氧化石夕膜而#。於本例子中，熱碟酸 二液'里度（solut1011 temperature) :14〇。〇)係用以 m為儀刻液。 =第3圖中，名虫刻特徵A係為：在藉由乾氧化方法（㈣ 咖method)、於·。c之薄膜成型溫扣. 當基底受到熱= 應A係表示: 進仃處理後，繼而再對於氮化矽膜/午 蝕刻作用下所得到的特徵。由此可4、只進仃了 ·刀^ 2 2分鐘的蝕刻作用下，先 在持續所進行之〇· 移除，亦即，H i /形成之虱化矽膜是可被蝕刻 钮刻處後對於氧切進行了。.2分鐘的 處理。 $才開始對於氮切膜進行相關的餘刻 姓刻特徵Β係為：在莽由 成型溫度下所形成之薄膜厚度為Τ方法、於75(rc之薄膜 狀氮化石夕膜的特徵。竭寺徵B=nm之氧化石夕膜中所得 石舞酸溶液之浸潰且依序以幾 ^示：當基底受到熱 门之蝕刻率進行處理後， 2153-5693-PF(Nl).ptd 第19頁 立、贫叨說明（16) ，而再對於氮化石夕膜持續進行了 得到的特徵。由9刀叙之银刻作用下所 作用下，先前所开 =氧=行之°·9分鐘的㈣ 在藉由熱磷酸對於氧化"、疋可被蝕刻移除，亦即， 後，此時才開始對i氮化石夕分鐘的餘刻處理之 银刻特徵C係為：在萨 '進仃相關的蝕刻處理。 成型溫度下所形成之薄膜3 c =化方法、於750 t之薄膜 到之氮化石夕膜的特徵：餘：二之氧化石夕膜中所得 磷酸溶液之浸潰且依 ^政C係表示：當基底受到熱 繼而再對於氮化矽膜 ；：相同之蝕刻率進行處理後， 到的特徵。由此可知，、^ ^ 了 2分鐘之蝕刻作用下所得 下，先前所形成之梟彳、了所進行之2分鐘的蝕刻作用 由熱磷酸對於氧化^ 膜疋可被蝕刻移除，亦即，在藉 才開始對於氮：夕:：;:/2/鐘的㈣處理之後喝 她寺係為族進/Λ關嶋… 成型溫度下所形成在精乾方》、於850。。之薄膜 磷酸溶液之浸潰且依序以幾：°係表示··當基底受到熱 繼而再對於氮化石夕則寺’目同之進行處理後， 得到的特徵。*此知、只Π 5· 8分鐘之蝕刻作用下所 作用下，先前所形成二：持續戶f進行之5. 8分鐘的蝕刻 在藉由熱磷酸對於梟 f膜疋可被蝕刻移除，亦即， 後’此時才開始對於:，打了 5 · 8分鐘的钱刻處理之 姓刻特徵E係為、石膜進行相關的钕刻處理。 在猎由乾軋化方法、於85(KC之薄膜 五 發明說明（17) _ 成型溫度下所开彡+ & # 到之氮化矽膜的：n f厚度為3.δ-nm之氧化矽膜中所得 碟酸溶液之浸特徵E係表示：當基底受到熱 繼而再對於氣仆i序以或近相同之蝕刻率進行處理後， 到的特徵。1此可Γ持續進行了8分鐘之敍刻作用下所得 下，先前所# & D，在持續所進行之δ分鐘的蝕刻作用 由熱ΐ: 化韻可被餘刻移除，㈣，在藉 才開妒對；進行了8分鐘的蝕刻處理之後，此時 開始對於11切膜進行相關的㈣處理。 膜進：:二ΐΪίΐ刻特，Ε可知’在開始對於氮切 熱磷酸對於氧化二=理之珂，其中以蝕刻特徵Α中之藉由 餘刻特徵Β、、Ϊ =行了姓刻處理的時間繼，其次是 知，於第-羽 。相較於第5C圖之第二習知技術可 化膜U6的技術之回姓刻前氧化步财 氧化砂膜辦、处理的時間約1分鐘，蝕刻特徵Α中之對於 第二羽、進行之約0. 2分鐘的蝕刻時間係約為第5C圖之 1/5^^ 〇w技術中之對於薄矽氧化膜116的蝕刻處理時間的 化石/膜之ν/Λ’雖然氧化石夕膜係以此厚度值呈現於氮 化# @ >表面上，此氧化矽膜的薄膜厚度並不會對於氮 化矽膜之回蝕刻步驟造成阻礙。 化牛2 ’在與蚀刻特徵八相同之氧化環境下進行回前氧 =日”如此便可將回餘刻前氧化步驟予以省略。就本 膜卜 與蝕刻特徵Α相同之氧化環境下所形成於氮化矽 薄，於^矽f而t ’由於氧化矽膜的薄膜厚度是相當的 ";m斤、上是幾乎無法量測出氧化矽膜的厚度。由此可
1224830 五、發明說明（18) _ 推論，在蝕刻特徵A之氧化環境下所形 化石夕膜並不會對於氮化石夕膜之回韻刻^之皮具有極薄之氧 、,也？是說、:就回蝕刻步驟是可以被：：成阻礙。 於稍後提出，並且就條件相同於，，在 ^，相關的說明 700 t之薄膜成型溫度下所形成之薄‘乞J化方法、於 膜中所得到之氮化矽膜的特 二度為2nm之氧化矽 前氧化步驟所具有之環境係相同於ivytr言，回 此便可在穩定的環境下進行得氮化石夕膜之之二境’如 者，在完成了回蝕刻步驟之後，則可 d作業。再 行去角氧化處理’如此回兹刻氧化方 以化來進 便可合併在一起使用。 〃自由基虱化方法
方法於:二特C:薄:之:匕中J 之氧化石夕膜的薄膜厚度約為2jnm，^列:1刻特=中 石夕膜的薄膜厚度約為3. 8nm，由此可知==中之氧化 較薄氧化矽膜的薄膜严# 在蝕刻特徵B中之 餘刻特徵C中之較尸/Λ 的時間（〇.9分）係小於在 2幻。靖』=夕膜的薄膜厚⑨所需要的時間(〇· 大於蝕％ # j 之氧化矽膜的蝕刻時間（〇,9分）係
需要之氧化石夕膜的敍刻時間(0.2分），因 = 用回敍刻前氧化步驟。另外，於㈣特徵D ★要n I矽臈的蝕刻時間（約6分）係大於蝕刻特徵C所 膜厚声你扭祕 化步驟。值得注意的是，氧化矽膜之薄 、又糸根據氣體流動率（gas flow rate)、薄膜成型時 2153-5693-PF(Nl).Ptd 第22頁 1224830 五、發明說明（19) ____ 間（film formation time) 它參數所決定。 乂及於相同溫度條件下之其 "由此了知，雖然於餘刻特料β r 氧化、於相同的溫度環境中而^ 、之例子中可以藉由乾 由較長的蝕刻時間來得到_形成了氧化矽膜，亦即可藉 徵B、C之例子中便必須採乂 =氧化石夕膜，所以於钱刻特 者，在相較於乾氧化之^㈣河氧化程序來進行。再 了以在溼氧化方式下是益、> ls°，蝕刻特徵£中係清楚說明 並且座氧化方式亦益：應用1利地對氮化石夕膜進行钱刻， 注意的是，乾氧化方式是 =:f驟之中。另-值得 行。 於1 0 0 %氧氣之氧化環境中進 實施方式 以下係針對第1A-U圖、 例中之半導體裝置之製: 本务明之第一實施 首先請參閱第1Ai ㈣，。 (thermal oxidation)而形土之上係猎由了熱氧化 係具有5-20nm之薄膜厚度，p乳石(膜2，此氧化石夕膜2 方法及依序堆積而於-Γ巩後並且猎由化學蒸鍍（CVD) 万居及依序堆積而於乳化碎膜2 nitride film)3。 /膜 CsUlcon 其次’如第1B圖所示1 了於元件 置形成元件絕緣區域之外，隨後於石夕基底!之上形成用了 一配 光阻膜（resist film)(去 fi α . ^ y 取： μ置的作用了 = )’亚且在藉由此光阻膜做 ，.’、罩纟用下’精由非等向性蝕刻對於呈現於元件絕緣 2153-5693-PF(Nl).ptd 1224830 五、發明說明（20) 區域上之氮化碎膜3、氧介石々脂· 9、在 ^ ^ 礼化砂膜2進行選擇性蝕刻；隨後， =由氮化石夕膜3做為—光罩的作用τ，藉由電漿钱刻電 漿（Plasma etching)對於梦基底丨進行選擇性餘刻，如此 2形成了具有深度約為30—之一溝槽4。们寻注意的是， 溝槽4的覓度大小係可在根據所需特性（desired property)而任意制定。 其次’如第1C圖所示，回姓刻前氧化步驟 ㈧re-pul iback 〇Xidatlon)係根據了於原理說明段落中之 在約為6 0 0-750 C之薄膜成型溫度（fUm f〇rmati⑽ t㈣perature)之乾氧化作用下所製作出具有2四之薄膜厚 度thickness)之氧化石夕膜的氧化方法（〇xidati〇n method)”而進行相關的作業，如此係僅於溝槽彳之表面上 形成：J化矽膜5，此氧化矽膜5之薄膜厚度約為—。乾 乳化方法係於包含了100%氧氣（oxygen gas)之6〇〇_75〇 之氧化環境中進行處理。正如同原理說明段落中， 於本貫施例中之氮化石夕膜3之表面上幾乎不會形成有石夕氧 化膜’隨後便可不必再進行如同㈣刻前氧化程序 (pre-pullback processing)之名虫刻步驟。 其次，如第1 D圖所示，在藉由光阻膜做為光 下，經由熱雄酸之等向性银刻（ls〇tr〇pic etching)方 對於II切膜3進行回㈣程序下係可形成了 —開口6，此 開口6之寬度W1係大於溝槽上之寬度W2，並且其所被移除 =度約為2_。在此-㈣過程中，氧化 亦、
步地受到些微的蝕刻。 J U 1224830 五、發明說明（21) 其次，如第1E圖所示，在藉由去角氧化之作用下，於 石土底1中之溝槽4之表面邊緣係受到去角氧化之處理，如 在=可於溝槽4之表面上形成了氧化矽膜7，此氧化矽膜7 之’、膜厚度約為2 〇 nm。也就是說，原本形成於溝槽4上之 ^ ^較ΐ溥膜厚度（約為2nm)之氧化矽膜7被轉換成為了具 习习乂大2膜厚度（約為2 〇 nm)之氧化矽膜7。以第8圖中所示 二t之突出式圓滑形狀（〇VerhUng r〇Unded shape)為例， =，式圓滑形狀係可在自由基氧化（radical 〇xidati〇 4，理作用下而達到改良，同時對於溝槽4之 ί 2 ^ ^„ Λ:, 句勻 /專膜厚度（constant f i lm thickness)。此 产氧：氧Ϊ過程之中，由於自由基氧化的處理方式具有高 且在氮化石夕膜3之表面上係可同步達到相 又'化作帛’如此係可形成了具有薄膜厚度約為 刻=Λ化石夕膜8。然而，由於已經完成了氮化膜回餘 / / " °此將不會對於氧化矽膜8造成了反效果 (adverse effects)。 化矽i;製，11由化學蒸鍍#方法係可於將氧 而埋入式氧化石夕膜9特別是以完全 ： 甶鼠化石夕腺q夕本κ , 、 、、、工 表面（inside化矽膜8而形成於溝槽4的内側 的作圖:斤示’在藉由氣化石夕膜3做為止擋層 八乳化矽膜9便可在化學機械研磨（CMp)方
1224830 五、發明說明（22) 法之研磨處理下而得到較薄的厚度。隨後，如第1 Η圖所 不’氮化矽膜3係藉由熱磷酸之蝕刻處理而被移除。隨 後’如第1 I圖所示，氧化矽膜2係可經由選擇性蝕刻下而 形成了元件絕緣區域1 〇。 在經由一般半導體裝置之製造方法形成了元件絕緣區 域之後’其所需元件（desired element)(例如：M0S電 晶體（MOS transistors)(未圖示））係可形成於各半導體區 域（semi conductor regions)之中形成了所需元件 (desired element)(主動區域），並且藉由這些半導體區 域之間係由元件絕緣區域丨〇所進行絕緣與隔離。 。 因此，在本發明之半導體裝置之製造方法的作用下係 可於矽基底1之中形成了溝槽4，並且氧化矽膜2、氮化矽 膜3係採用依序方式堆疊於矽基底丨之上；隨後，在藉由氧 ^方法對於⑨基底1進行氧化處理時，藉此可僅於溝槽4的 ::i ?成了氧化矽膜5，但可幾乎不於氮化矽膜3之表面 刻==膜，並且於隨後進行了氮化石夕膜3… 〜乳化 this rvullk。] , u . of .】· nis pullback etching processing 的方式進行結♦，如此 ：：：f由基虱化步驟與其它 於進行埋入時的品質 ± k ^ 了埋入式氧化石夕膜9 想的圓角化效果。以亦可在溝槽4之邊緣上得到理
1224830 五 發明說明（23) 時，於氮化矽膜3之上亦可 一 雖然本發明已以較佳海A、進行回餘刻處理。 限制本發明，#何熟習此 2 2路如上’然其並非用以 神和範圍内，當可做更動與^者，在不脫離本發明之精 當事後附之申請專利範固^ —去=此本發明之保護範圍 在100%氧氣環境中進行乾梟/ = 為準。就上述所提出之 的作用下僅於溝槽4之表面;"理而〃言，雖然乾氧化方法 石夕膜3之表面上幾乎不會形成有ίυΐ石夕膜、且於氮化 以限制本發明。舉例而言，於乳化馭，但此其並非用 理，此氧氣環境中之氧氣係可由：：境中進行乾氧化處 氮氣或氖氣）加以稀釋。然而，虽^ lnert gas)(例如： 環境中的氧氣濃度降低，但在此方式在7化處理之氧氣 地對於氧化石夕膜的薄膜厚度進行調2作用下係仍可以有效 槽4之再表者面上於Λ述了所Λ出之藉由乾氧化方法作用下僅於溝 乎不Λ /Λ 、且於氮化石夕膜3之表面上幾 於6 0 (Γ ^ 0 t /氧化膜之製作方式中，若其於溫度範圍介 ，6 0 0 -75 0 C進行操作時是仍可以達到相同的效果，並且 在不考慮溫度條件下係仍可得到薄膜厚度為卜、以及 上述各實施例中之薄膜厚度。另外，就上述實施例中所提 出之將氧化石夕膜所製成之埋入式氧化石夕膜9形成於溝槽4之 =式而言，雖然藉此方式係可以形成元件絕緣區域ι〇，但 氮化石夕膜係可藉由氧化矽膜或其它任何絕緣材料 (insulating material)所取代，例如：具有硼或磷之加 入的氧化矽膜。
2153-5693-PF(Nl).ptd 第27頁 1224830 圖式簡單說明 ，、第1 A- 1 C圖係依序表示根據本發明之第一實施例中之 半導體裝置之製造方法的程序圖； 第1D-1F圖係依序表示本發明之半導體裝置之製造方 法的接續程序圖； 第1 G- 1 I圖係依序表示本發明之半導體裝置之製造方 法的後續程序圖； 第2圖係表示根據本發明之第一實施 半導體裝置之小部分（minute part)的剖面圖； 第3圖係表示根據本發明中之氮化矽膜（su ic〇n intrude fUm)之蝕刻時間（etching time)(水平軸 (horizontal axis))與其蝕刻量（etching am〇unt)(垂直 軸（v e r t i c a 1 a x i s))之間的關係圖，藉此以解釋本發明之 原理； 第4A-4C圖係依序表示根據習知半導體裝置（第一習知 技術（first conventional technology))之製造方法的程 序圖； 第4 D - 4 G圖係依序表示半導體裝置（第一習知技術）之 製造方法的接續程序圖； 第5A-5D圖係依序表示根據另一習知半導體裝置（第二 豸知技術（second conventional technology))之製造方 法的程序圖； 第5E-5H圖係依序表示半導體裝置（第二習知技術）之 製造方法的接續程序圖； 第6 A - 6 C圖係依序表示根據又一習知半導體裝置（第三
2153-5693-PF(Nl).ptd 第28頁 1224830 圖式簡單說明 ^ 知技術（third conventional technology))之制、 的程序圖； |造方 第6D-6F圖係依序表示半導體裝置（第三習知 製造方法的接續程序圖； 妓街）之 第7圖係表示根據習知半導體裝置之製造方 缺點之說明圖式資料； 斤具有 第8圖係表示根據習知半導體裝置之製造方 缺點之說明圖式資料；以及 斤具有 第9 A-9B圖係表示根據習知半導體裝置之製 具有缺點之說明圖式資料。 去所 符號說明 1〜秒基底 101〜矽基底 1 0 3〜氮化矽膜 1 〇 5〜開口 I 1 1〜矽基底 II 3〜氮化矽膜 11 5〜氧化矽膜 117〜開口 11 9〜元件絕緣區域 1 2 2〜氧化矽膜 124〜溝槽 1 2 6〜矽氧化膜 1 0〜元件絕緣區域 1 0 2〜氧化膜 1 0 4〜溝槽 I 0 8〜元件絕緣區域 II 2〜氧化;5夕膜 11 4〜溝槽 11 6〜矽氧化膜 11 8〜埋入式氧化矽膜 1 2 1〜矽基底 1 2 3〜氮化矽膜 1 2 5〜氧化矽膜 1 2 7〜埋入式氧化矽膜
2153-5693-PF(Nl).ptd 第29頁 1224830 圖式簡單說明 1 2 8〜元件絕緣區域 1 3 2〜溝槽 1 3 4〜主動區域 2〜氧化矽膜 4〜溝槽 6〜開口 8〜氧化矽膜 a〜擴散寬度 W卜寬度 1 2 9〜孔隙 1 3 3〜空部 1 3 5〜氧化物 3〜氮化碎膜 5〜氧化^&夕膜 7〜氧化矽膜 9〜埋入式氧化矽膜 b〜高度 W2〜寬度
2153-5693-PF(Nl).ptd 第30頁

Claims (1)

122 f%替换頁 號 92115635 六、申請專利範圍 ^^年月γ日
1· 一種半導體裝置之製造方法，包括了將一絕緣材料 埋入於形成在半導體基底之一溝槽以形成了元件絕緣區 域’藉由該元件絕緣區域於各半導體區域之中形成了—所 需元件’該荨半導體區域之間係由該元件絕緣區域所絕緣 與隔離’該半導體裝置之製造方法包括了： ' 一溝槽成型步驟，用以依序將氧化膜、氮化膜堆積形 成於該半導體基底之上，該氧化膜、該氮化膜在經由選擇 性#刻下而呈現於該元件絕緣區域所預定形成之一區域之 上，隨後在藉由該氮化膜做為一光罩對於該半導體基底進 行選擇性蝕刻之下而可形成了該溝槽； 半導體基底氧化步驟，用以對於該半導體基底進行 化，其方式係僅於該溝槽之表面上形成了氧化膜，但幾 不於該氮化膜之表面上形成了氧化膜；
一氮化膜回蝕刻步驟，用以在該氮化膜上進行回蝕穷 處理，其於該氮化膜之上所形成之開口； 槽上之開口的寬度； 又竹人於这肩 目甶基氧化步 .,^ - 糟田自由基氧化方法以進行去角 ^ 此便可對於該溝槽之表面的邊緣進行去角氧化處 一絕緣材料埋入步驟 槽之上中。 2. —種半導體裝置之製造方法， 入於形成在-石夕基底之-溝槽以形成了元=物 由該件絕緣區域於各半導體區域 、緣區域， 成了一所需元 用以將該絕緣材料埋入於該
η2ήβ30 :η Γ>;场號 9211%沾 六、申請專利範圍 曰 修正 件，該等半導體區域之間係由誃_ 離，該半導體裝置之製造方法^ =件絕緣區域所絕緣與隔 一溝槽成型步驟，用以依戽I. 積形成於該矽基底之上，該轰2將氧化矽膜及氮化矽膜堆 選擇性餘亥j下而呈現於該元件2 ^氮化石夕膜在經由 域之上，隨後在藉由該氮化：膜m斤預定形成之-區 ^ ^ Μ H U *1 y膜做為一光罩對於該矽基底 進灯選擇性蝕刻之下而可形成了該溝槽； 一石夕基底氧化步驟，用以對於誃: 方式係僅於該溝槽之表面上开，点;/ 土&進仃乳化，八 ^曰之衣面上形成了氧化矽膜，但幾乎不於 該鼠化石夕膜之表面上形成了氧化矽膜； 一氮化矽臈回蝕刻步驟，用以在該氮化矽膜上進行回 蝕刻處理，其於該氮化矽膜之上所形成之開口的寬度係大 於該溝槽上之開口的寬度； ^ 自由基氧化步驟，藉由自由基氧化方法以進行去角 氧化’如此便可對於該溝槽之表面的邊緣進行去角氧化處 理；以及 一氧化物埋入步驟，用以將該氧化物埋入於該溝槽之 上中。 3.如申請專利範圍第2項所述之半導體裝置之製造方 法’其中，該矽基底氧化步驟係藉由溫度為60 0-75 0 °C之 乾氧化而形成該氧化矽膜。 4·如申請專利範圍第3項所述之半導體裝置之製造方 法’其中，該氧化石夕膜所形成之薄膜厚度為1-4mm。 5·如申請專利範圍第3項所述之半導體裝置之製造方 1224置？L替換頁 私年1C?月哼声92115635 #：_Ά 曰 修正 六、申請專利範圍 法，其中，該乾氧化方法係於包含了氧氣之氧化環境中進 行處理。 6. 如申請專利範圍第5項所述之半導體裝置之製造方 法，其中，該乾氧化係於該氧化環境中進行處理，該氧化 環境中之該氧氣係由鈍氣所稀釋。 7. 如申請專利範圍第2項所述之半導體裝置之製造方 法，其中，該氮化膜回蝕刻步驟係採用了熱磷酸來進行。
2153-5693-PFl(Nl).ptc 第33頁
TW092115635A 2002-06-14 2003-06-10 Method for manufacturing semiconductor device TWI224830B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002174094A JP3847217B2 (ja) 2002-06-14 2002-06-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200405509A TW200405509A (en) 2004-04-01
TWI224830B true TWI224830B (en) 2004-12-01

Family

ID=29727949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115635A TWI224830B (en) 2002-06-14 2003-06-10 Method for manufacturing semiconductor device

Country Status (3)

Country Link
US (1) US6825128B2 (zh)
JP (1) JP3847217B2 (zh)
TW (1) TWI224830B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779370B1 (ko) * 2005-06-08 2007-11-23 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100810409B1 (ko) * 2006-10-31 2008-03-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
JP5476689B2 (ja) * 2008-08-01 2014-04-23 富士電機株式会社 半導体装置の製造方法
US9762323B2 (en) * 2010-03-19 2017-09-12 Ofidium Pty. Ltd. Method and apparatus for fiber non-linearity mitigation
US9012296B2 (en) 2012-12-11 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned deep trench capacitor, and method for making the same
JP6907948B2 (ja) 2018-01-04 2021-07-21 富士通株式会社 ファイル生成プログラム、ファイル生成方法及びファイル生成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074931A (en) * 1998-11-05 2000-06-13 Vanguard International Semiconductor Corporation Process for recess-free planarization of shallow trench isolation
JP2000323565A (ja) 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
TW412841B (en) * 1999-06-25 2000-11-21 Vanguard Int Semiconduct Corp Process for recess-free planarization of shallow trench isolation
US6284623B1 (en) * 1999-10-25 2001-09-04 Peng-Fei Zhang Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
KR20020005851A (ko) * 2000-07-10 2002-01-18 윤종용 트렌치 소자 분리형 반도체 장치 및 그 형성방법

Also Published As

Publication number Publication date
US20030232503A1 (en) 2003-12-18
JP3847217B2 (ja) 2006-11-22
TW200405509A (en) 2004-04-01
US6825128B2 (en) 2004-11-30
JP2004022718A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
US8012847B2 (en) Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JPH03171731A (ja) 半導体装置における厚い酸化物領域を形成する方法
US20040214405A1 (en) Method for fabricating isolation layer in semiconductor device
TW201005871A (en) Method of forming integrated circuit structure
TWI224830B (en) Method for manufacturing semiconductor device
TWI263252B (en) Method for forming STI structures with controlled step height
TW201249903A (en) Method for increasing adhesion between polysilazane and silicon nitride and method for forming a trench isolation
US7883986B2 (en) Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
TW200537617A (en) Method for fabricating semiconductor device having trench isolation
TW200306643A (en) Method for forming contact hole in semiconductor device
TWI286798B (en) Method of etching a dielectric material in the presence of polysilicon
TWI378508B (en) Oxide pattern forming method and patterning method of semiconductor device
TW594914B (en) Fabrication method for shallow trench isolation region
TWI236088B (en) Collar formation by selective oxide deposition
TWI241708B (en) Semiconductor device and manufacturing method thereof
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
TWI244116B (en) Method for manufacturing semiconductor device
KR100579973B1 (ko) 반도체 소자의 제조 방법
KR100245081B1 (ko) 반도체 소자의 소자분리절연막 형성방법
KR100567877B1 (ko) 반도체 장치의 소자 분리막 형성 방법
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
TWI236712B (en) Method for forming oxide on ONO structure
TWI251281B (en) Method for implementing poly pre-doping in deep sub-micron process
JPH08264634A (ja) 半導体装置における分離形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees