TWI221656B - Semiconductor integrated circuit device - Google Patents

Description

五、發明說明（1) 〔發明所屬之技術領域」 本發明係有關一種半導 、種藉由確保對稱性 、-電路，更詳而言之， 衝。 f以求特性提升之電路構成相關技疋 [先前技術] 以下參照圖面，就習知之 1乂說明。且以於雙極 v積體電路之電路構成加 器為例加以說明。 體電路中常被使用之差動放大 如弟6(a)圖所示該差動放大 第1電晶體Q11及第2雷曰# n Q 之基本構造係由：將 賤Q13相連接，且將3上12,射極共通並與定電流電晶 負載電阻二2體叫、㈣之各集極分別經由 ΪΠ卜ΙΠ2而與電源電位Vcc相連接而構成。 的信號為輸入端子之各電晶體QU、Q12的基極間 <集‘於二ln2)差距放大，藉由自該電晶體QU、Q12 趲出信號（v〇uu、v〇ut2)，而得以抵消各電晶 ，動因素’並對該輸出不會造成影響。 之中ί ^動放大器U，若各元件之平衡破壞時，輸出端子 性，戶、^會產生位移，而導致無法獲得預期的電路特 (Pa.所以令人注意到要使電晶體Q11、Q12之特性具備成對 ^ 1 r)性及負載電阻R丨卜R丨2之特性的成對性。在此所謂 丨生係ί曰成對之元件之特性具有一致性。 晶體不過’上述之電路構成中，雖然已經非常留意一對電 特性Q11、Q 1 2之特性的成對性及一對負載電阻R11、R1 2之 的成對性一致，不過於配置電路圖案時，按照電路設

1221656 五、發明說明（2) 計圖，例如自左至右（或自右至左）沿著紙 導體元件，而構成預期之電路時合以依序配置各丰 亦即，如第6U)圖之電路構成圖所示，差 大器U之一對差動輸出端子相連接的射極追隨動放 (emitter f〇ll〇Wer circuit)42、43係相對於:叙 11之中心線而集中配置於紙面單伯"右御"。在動二= 隨器電路42係由：電晶體Q14、定電流電晶體‘以=3 流電晶體Q1 6之射極電阻R1 3所構成。而射極追隨器電路43 係由··電晶體Q 1 5、定電流電晶體q丨7以及定電流&晶體 Q 1 7之射極電阻R 1 4所構成。 _ 、因此，由，差動放大器11所構成之半導體積體電路之 成對性遭到破壞’而於電路塊之間進行相互配線連接時， 會產生阻抗偏移（〇 f f s e t)，因而有可能引起電路特性劣化 之虞。 而且，如上所述，與前述差動放大器丨丨之各輸出段相 連接的射極隨動器電路4 2、4 3由於相對於差動放大器1 1 之中心位置而集中配置於紙面單側（右側），如第6 (a)圖所 示，由於例如用來從電晶體Q 1 1之集極往射極追隨器電路 4 2之電晶體Q1 4之基極輸入的配線1 2，以及用來連接電阻 R 1 2與電晶體Q 1 2之集極之配線1 3相交叉，且同樣地，用來 從電晶體Q1 2之集極往射極追隨器電路4 3之電晶體Q1 5之基 極輸入的配線1 4，以及用來連接射極追隨器電路4 2之電晶 體Q1 4之射極與電極體Q1 6之集極之配線1 5相交叉，故前述 配線1 2、1 4及該配線1 3、1 5必須在不同的階層構成（上述

314086.ptd 第6頁 1221656 五、發明說明（3) 構成中，在第1層配線構成配線i 3、工5， (crosstalk)’使得高頻特性會惡化。而且7二二二 洛區塊之間i隹并如π & a、土 & ^ & 土展。因此’於 電 路區持夕門、么 力、w攻砜风蚵性破壞。因此，於 路&鬼之間進行相互配線連接時，會受到由於 「I之，移的影響，而無*得到預期之電路特性:几 [發明内容] 1從 塊，其特徵t u::含複數個半導體元件之電路區 塊之中心線以：ίί 半導體元件相對於前述電路區 消除配線之間交又的區A :;士述構成，可以 好電路特性。 w L A，而可以付到不會產生串音的良 [實施方式] 加以說明圖：下：12:之半導體積體電路之-實施形態 動放大琴1為例極線性積體電路中常被使用的差 八亞1馬例加以說明。 於第1圖中， 實施形態係為差動放大ί電/曰一體所構成的電路區塊（本 一對射極追隨哭電路2 ° 其一對差動輸出端子連接有 22、23係以相對於該電=3。在此，各射極追隨器電路 置之方式配置。、 鬼之中心線而形成為對稱線的位 -對d二端:術(如第6圖)之差動放大器η的 置於自該差動访+ ^ 之各射極追隨器電路4 2、4 3係配 差動放大器11的中心線左右不對稱的位置之構成

12216^6 五 、發明說明（4) 相比較，其成對性 信號不具有成對性、二提南。因此，將本發明適用於使其 1高半導體積體電之電路構成如差動放大器時，可謀求提 亦可適用於例如之，性。而且’除了差動放大器之外， 電路與其電路之二波器等之電路’具有將一對射極追隨器 積體電路。 一對輪出相連接而成之電路構成的半導體 如弟1圖之雷 — 電晶體Q1及第2番，構成圖所示，該差動放大器1係將第1 體Q3相連接，且阳體Q2之射極共同接通並與定電流電晶 電阻m、R2而斑雷^晶體W、Q2之各集極分別經由負載 而且，將施f源電位VCC相連接。 極間的信號（VinlD%作為輸入端子之各電晶體Q卜Q2之基 Q2之集極輸*輪距放大，藉*自該電曰曰曰體Ql、 晶體之變動因素J h 〇uU、vout2) ’而得以抵消各電 與差動放大二Λ輸Λ不會造成影響。 22、23係相對於=輸出相=之t射極追隨器電路 左動敌大斋1之中心線，而、,炎丄 置分別配置。於此，射極追隨器電路22传由.其1線广位 電晶體Q1之集極的 2孓;2係由.基極連接至 電流電晶體Q6、以及該定 L電日日體Q4之定 成。而射極追隨3! f牧9 m这電日日體Q6射極電阻尺3所構 疋丨思态電路23同樣地係由：其扰^ 僻 Q 2之集極的電曰興 、 土極連接至電晶體 晶體Q7、電流給電晶體Q5之定電流㊁ 於本發明中Λ ί Γ ί : Q7之射極電阻R4所構成。 以對稱線之位差動放大器1之中心線，* 置刀別配置各射極追隨器電路2 2、2 3， 於

314086.ptd 1221656 五、發明說明（5) ==3除習知技術（第6圖所示）中配線之間交又的區域， 弟2圖之配置圖所示，可用第丨層金屬配線鏘電路區 ΐίί配線及接地線VSS相連結。藉此方式，可以解決由 :ϊΐ間交叉所造成之串音問胃。再且，差動放大器1 及射極追隨器電路之間的配線6、7之長度亦可相等。而 且，電路塊間的信號配線係以第2層金屬配線攝成，且可 以分配第3層金屬配線5作為Vcc電源線，故 上述階層構造之半導體積體電路之配置 " 度更高之半導體積體電路。 置方去’可以達成精 接著就本發明之第2實施形態，參照圖面加以說明。 在此，第2實施形態係就適用本發明於 大器之吉伯特元件（Gilbert Cell)之實施开ΛΛ 雄n I施形恶加以說明。 第j圖及第4圖係為雙差動放大器2之電路構成圖及配 置圖，本貫施形態中係由2段式雙差動放大器2所構成。亦 即，如第3圖所示，第1段之雙差動放大器2之輸出信號 (Voutl、V〇ut2)會形成下一段之第2段雙差動放大器2°之輸 入信號（於輸入段電晶體Q6A之基極為Vin3、於輸入段電晶 體Q6B之基極為Vin4)，且兩者相連接構成由第2段之雙差曰曰 動放大器2輸出輸出信號（v〇ut3、Vout4)。又，為避免重 複說明，故於相同構成標註相同符號，並省略其說明。 第3圖之基本構成係由：第1電晶體q丨A與第2電晶體 Q2A之射極共同接通而與輸入段電晶體q6a之集極相連接， 第3電晶體Q 1 B及第4電晶體Q 2 B之射極共同接通而與輸入段 電晶體Q6B之集極相連接，該各輸入段電晶體q6a、Q6B之

314086.ptd 第9頁 1221656 五、發明說明（6)

射極共通而與定電流電晶體Q 3相連接，而各電晶體Q 2 A、 Q1B之各集極分別經由負載電阻R1A、R2A而與電源電位Vcc 相連接而構成。再且，前述各電晶體Q1A、Q2A、Q1B、Q2B 之各集極分別經由各負載電阻而與電源電位Vcc相連接而 構成亦可。 •將施加於作為自輸入端子發出之輸入信號（v丨n丄、 Vin2)的各電晶體QgA、Q6 B之基極間的信號差距放大，藉 由，過電晶體Q4A、Q5A從各電晶體Q2A、Q1B之集極輸出日輸 2仏唬（VouU、V0ut2)，而得以抵消各電晶體之變動因 素’並對該輸出不會造成影響。 追隨器電路 圖示），而 導體積體電 至電晶體 Ρ 4 Α之定電 阻R 9所構 接至電晶體 Q 5 A之定電 阻R1 0所構 2之中心線（未 成本發明之半 由·基極連接 電流給電晶體 體Q 7之射極電 係由·基極連 電流給電晶體 體Q 8之射極電 而且’與該差動輸出端子相 3 1 γ 3 2係相對於該雙差動放大器 以對稱線之位置分別配置，而構 在此，射極追隨器電路3 1係 以A之集極之電晶 法士 电日日體Q 4 A、供應定 ^lL 電晶體 〇 7、I、/ ^ A及該定電流電晶 欣。而射極适陆 cnh # 為電路32同樣地 y B之集極之雷曰 户堂曰μ η电日日體Q5A、供應定 机電晶體Q8、以菸# _ ^ 成。 Λ及该定電流電晶 如上述構忐+ 以對稱線之位ί =雙差動放大器2中，相對其中心線，而 追隨器電路31、^別配置與複數個輸出段相連接之各射極 適用於信號不且出，由於可以提升其電路構成之成對性， 一成對性之電路構成如該雙差動放大器時，

1221656

可提升半導體積體電路之特性 而且，=阻R5、R6、R7、⑽系 itrimming)微調整之用電阻元件亦相對；ί;整 ::線，❿以對稱線之位置配置動放大器2之 调整用電阻元件時，由於可以 曰b方式，於使用該微 不會遭到破壞。 、 、、寺成對性，故電路特性並 很據本發明 辎細 相斜於雙差動放大哭φ、、姑 稱線之位置分別配置盥 时2之中心線，以對 器電路3卜32,如第4圖之配輸/:子相連接之各射極追隨 線3將電路區塊内之配線^社置圖所示，可用第1層金屬配 配線係以第2層金屬斬i Γ。，電路區塊間的信號 、線5作為Vcc電源線，故禮士:以分配第3層金屬配 體積體雷路之献番七、猎由建構具有上述階層構造之半導 電路。 —置方法，可以達成精度更高之半導體積體 路塊；上述第1、第2實施形態中，以左右對稱方式將各電 值於之間相互連接’為避免如習知技術（第6圖所示）般與 構:下層之配線1 3、1 5相重疊’故於該配線1 3、1 5的上層 不成配線1 2、1 4，而且為避免該配線1 2、1 4構成配線長度 同’故藉由將該等配線於同一層（第1層金屬配線3)形成 不式，而提升半導體積體電路之電路特性。 不過，本發明並非僅限於此，如以下所示共同存在下 層配線及上層配線之構成亦可。又，第5圖所示之吉伯特 %件（Gi 1 bert Cel 1 )配置圖，相較於上述第4圖所示之吉 伯特元件（Gi lbert Cel 1 )配置圖不同之處在於係使用第2

1221656 五、發明說明（8) 層金屬配線4a、4b作為於電晶體Q2A、Q1B之集極及電晶體 Q 4 B、Q 5 B之基極間相連接之配線。 亦即，如第5圖所示，於上述構成（電晶體Q2A、Q1^ 集極及電晶體Q4A、Q5B之基極間）部分中，即使使用第2層 金屬配線4a、4b，該區域中之構成由於係為經由一對貫& 孔TH，而以左右對稱且相同配線長度構成與下層配線（本 貫施形悲中係為第1層金屬配線3 )相連接之第2層金屬配線 4a、4b，故可抑制習知技術中配線間之阻抗所引起之偏移 之產生，而可提升半導體積體電路之電路特性。 此外，本發明之各實施形態可利用領域包括：含有雙 極元件或金屬氧化半導體（MOS)元件等主動元件之半導體 裝置、必須具有混波器（M i X e r )、自動增益控制器 (Automatic Gain Control; ACG)電路等吉伯特元件 (Gilbert Cell)構造之對稱性之半導體裝置、使用於高步貝 區域之半導體裝置、使用石夕化鍺製程（SiGe P r 〇 c e s s )日1所 使用之半導體裝置、以及衛星電視、無線電視、有線電 視、無線區域網路LAN ( Loca 1 Area Network )用之半導n 裝置等。 根據本發明之半導體積體電路，由於具有包含複數# 半導體元件之電路區塊，且前述複數個半導體元件相 前述電路區塊之中心線，以對稱線的方式配置，故可以$ 除配線之間相交叉的區域，而可以得到不會產生串音的良 好電路特性。 &

314086.ptd 第12頁 1221656 圖式簡單說明 [圖式簡單說明] 第1圖係表示本發明之第1實施形態之半導體積體電路 之電路構成圖。 第2圖係表示本發明之第1實施形態之半導體積體電路 配置圖。 第3圖係表示本發明之第2實施形態之半導體積體電路 之電路構成圖。 第4圖係表示本發明之第2實施形態之半導體積體電路 配置圖。 第5圖係表示本發明之第3實施形態之半導體積體電路 配置圖。 第6 ( a )及（b )圖係表示習知半導體積體電路之圖 2 雙差動放大器 配線 射極追隨器電路 電晶體 電阻 Vinl至Vin4輸入信號 卜11 差動放大器 3至 7、 12至 15、 4a、 4b 22、 23、 3卜 32、 42、 43 Q1 至 Q17，Q1A、Q2A、Q1B、 Q2B、 Q4A、 Q5A、 Q6A、 Q6B R1 至 R14，R1A、R2A Vcc 電源電位 Voutl至Vout4輸出信號

314086.ptd 第13頁

Claims (1)

1221656 早令λ ΘΒ條正/?正/瀰象 _案號91124169 久3年夺月人？日 修正_ 六、申請專利範圍 1. 一種半導體積體電路，具備有由複數個半導體元 件所組成，以構成差動放大器或濾波器之電路區塊； 前述複數個半導體元件相對於前述電路區塊之中心 線，以對稱線的方式配置。 2. 如申請專利範圍第1項之半導體積體電路，其中，前述 半導體元件係為雙極電晶體。 3. 如申請專利範圍第1項之半導體積體電路，其中，前述 電路區塊包括供應前述差動放大器之一對差動輸出之 一對射極追隨器電路。 4. 一種半導體積體電路，具備有包括一對差動電晶體 組’以及供應該一對差動電晶體組之差動輸出之射極 追隨器電路的電路區塊；且前述一對差動電晶體組及 前述一對射極追隨器電路相對於前述電路塊之中心 線，以對稱線的方式配置。 5. 如申請專利範圍第4項之半導體積體電路，其中，前述 射極追隨器電路包括：基極連接至前述差動電晶體之 射極之第1電晶體，以及供應電流至前述第1電晶體之 第2電晶體。

314086(修正版）.ptc 第14頁