JP3597636B2 - サブレンジング型a/d変換器 - Google Patents
サブレンジング型a/d変換器 Download PDFInfo
- Publication number
- JP3597636B2 JP3597636B2 JP11266296A JP11266296A JP3597636B2 JP 3597636 B2 JP3597636 B2 JP 3597636B2 JP 11266296 A JP11266296 A JP 11266296A JP 11266296 A JP11266296 A JP 11266296A JP 3597636 B2 JP3597636 B2 JP 3597636B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- signal
- inverter
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 172
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 230000008859 change Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 20
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 14
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 13
- 101150110971 CIN7 gene Proteins 0.000 description 10
- 101150110298 INV1 gene Proteins 0.000 description 10
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 101100366707 Arabidopsis thaliana SSL11 gene Proteins 0.000 description 7
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 3
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 3
- 101100366562 Panax ginseng SS12 gene Proteins 0.000 description 3
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 2
- 101100150556 Arabidopsis thaliana SS4 gene Proteins 0.000 description 1
- 229910010888 LiIn Inorganic materials 0.000 description 1
- 101100366570 Panax ginseng SS1 gene Proteins 0.000 description 1
- 101500017952 Pelophylax ridibundus [Pro2,Met13]-somatostatin-14 Proteins 0.000 description 1
- 101150007842 SS1 gene Proteins 0.000 description 1
- 101150014823 SS3 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
Description
【発明の属する技術分野】
本発明は、上位と下位の2段階に分けてアナログ/ディジタル変換(以下、A/D変換という。)を実行するサブレンジング型(上位桁・下位桁分離型)A/D変換器に関し、特に、上位A/D変換結果に応じて下位のA/D変換を行うための、ディジタル論理回路部からアナログ回路部へフィードバック(帰還)される制御信号の伝達手段に関する。
【0002】
【従来の技術】
アナログ信号をディジタル信号に変換する変換器(以下、A/D変換器という。)において、サブレンジング型A/D変換器は、上位と下位の2段階に分けてA/D変換を行うものである。一般にこのタイプのA/D変換器では、上位のA/D変換結果に応じて下位のA/D変換が行われるため、A/D変換結果を出力するディジタル論理回路部からA/D変換を行うアナログ回路部へ制御信号を伝達するためのフィードバック線(又は帰還線)Li(図7乃至図9参照。)が必要である。
【0003】
図7は、分解能10ビットのサブレンジング型A/D変換器の従来例を示した回路図である。図7の参照電圧発生回路VREFは、縦続接続された32個の抵抗R1乃至R32を備え、例えば1Vである電圧源の電圧VRTと、例えば接地電位である電圧VRBの電圧差を210等分、すなわち1024等分した参照電圧Vrf1−1乃至Vrf1−31,…,Vrfi−1乃至Vrfi−31,…,Vrf32−1乃至Vrf32−31(以下、その符号を総称してVrfとする。)を発生するとともに、各抵抗Riの電圧VRB側の端子に上位比較用参照電圧Vrci−1(以下、その符号を総称してVrcとする。)を発生して、これらの参照電圧を電圧比較器CMPiに出力する。
【0004】
各電圧比較器CMPi(i=1,2,…,31)はそれぞれ、アナログ入力信号の電圧レベルVinと参照電圧発生回路VREFで発生された参照電圧Vrfの電圧レベルとの比較を行い、
【数1】
Vin≧Vrf
のときハイレベル(以下、Hレベルという。)の比較結果信号Siを判定回路JDGに出力する一方、
【数2】
Vin<Vrf
のときローレベル(以下、Lレベルという。)の比較結果信号Siを判定回路JDGに出力する。
【0005】
次いで、判定回路JDGは、A/D変換の判定を実行するディジタル論理回路部であって、図4に示すように、タイミング信号φFBの立ち下がり時に、電圧比較器CMPiの比較結果信号Si(i=1,2,…,31)に応じて制御信号Jj(j=1,2,…,32)を発生してエンコーダENC及びフィードバック信号発生回路FBに出力する。ここで、比較結果信号Siにおいて、iを31から1に向かって変化したときに初めて比較結果信号SiがHレベルとなるSiに対応する制御信号Jj(i=j)のみをLレベルとされるが、これ以外の制御信号JjはすべてHレベルとされる。当該制御信号Jj(j=1,2,…,32)はエンコーダENCに伝達され、エンコーダENCはこれに応答して5ビットのディジタルコードデータを出力する。
【0006】
一方、フィードバック信号発生回路FBは、制御信号Jjに対してタイミング信号φFBに基づいたタイミング調整処理を実行し、すなわち、図4に示すように、タイミング信号φFBの立ち上がり時に、制御信号Jjと同一のレベルを有する出力信号Fj(j=1,2,…,32)に変換してフィードバック線Ljを介してスイッチ群SWj(j=1,2,…,32)に切り換え制御信号として出力する。この出力信号Fjは、参照電圧発生回路VREFからスイッチ群SWj(j=1,2,…,32)を介して電圧比較器CMPiに印加される参照電圧Vrfを選択するために用いられる。
【0007】
次いで、A/D変換器の動作を示す図4のタイミングチャートを用いて、従来例のA/D変換器の動作について説明する。図4において、オートゼロ期間AZに、電圧比較器CMPi(i=1,2,…,31)ではそれぞれ、図8の差動増幅器AMP1,AMP2を最高利得の状態に設定するオートゼロ動作を行ってアナログ入力電圧Vinをサンプリングする。次に、比較期間CCに各電圧比較器CMPi(i=1,2,…,31)は、参照電圧発生回路VREFで発生された上位参照電圧Vrci(i=1,2,…,31)とアナログ入力電圧Vinとの比較(以下、上位比較という。)を行う。判定回路JDGでは電圧比較器CMPi(i=1,2,…,31)の上位比較の出力結果に基づいて、制御信号Jj(j=1,2,…,32)を発生して出力する。
【0008】
ここで、例えば、アナログ入力電圧Vinが、
【数3】
Vrck−1<Vin<Vrck
の場合は、電圧比較器CMPm(m=1,2,…,k−1)の比較結果信号SmがHレベルとなり一方、それ以外の電圧比較器CMPn(n=k,k+1,…,31)の比較結果信号SnがLレベルとなる。この比較結果信号Sm,Snに応じて判定回路JDGは、制御信号JkのみをHレベルからLレベルに変化させ、残りは全てHレベルの状態が保持される。当該制御信号JkはエンコーダENCに伝達されて上位5ビットのディジタルコードの発生に用いられると同時に、フィードバック信号発生回路FBでのタイミング調整により信号Fkに変換された後、フィードバック線Lkを介してスイッチ群SWkに伝達される。
【0009】
そして比較期間FCの間、スイッチ群SWkの31個のすべてのスイッチはLレベルとなった制御信号Fkによってオン状態となって、上位比較用参照電圧Vrck−1とVrckの間の電圧範囲に相当する下位比較用参照電圧Vrfk−i(i=1,2,…,31)が電圧比較器CMPi(i=1,2,…,31)に印加され、各電圧比較器CMPiは、アナログ入力電圧Vinと下位比較用参照電圧Vrfk−iの比較(以下、下位比較という。)を実行する。さらに、判定回路JDGは、下位比較の結果に基づいて制御信号Jjを発生し、該制御信号JjはエンコーダENCに伝達されて下位5ビットのデジタルコードデータの発生に用いられる。
【0010】
図8は、フィードバック線Li(i=1,2,…,31)及びL32を含んだ従来例の電圧比較器CMPi(i=1,2,…,31)の回路図である。図8に示したように、電圧比較器CMPi(i=1,2,…,31)は、図9及び図10に示す同一の構成を有する差動増幅器AMP1及びAMP2と、出力用差動増幅器AMP3と、インバータINV11と、ラッチ回路LT11と、複数の結合用キャパシタCcと、制御信号φ1,φ2,φ3によってそれぞれそのオン/オフが制御されるスイッチSc1,Sc2,Sc3とを備えて構成される。また、図9は従来例の差動増幅器AMP1,AMP2とフィードバック線Liとのレイアウト配置を示した平面図であり、図10はその回路図である。
【0011】
図8及び図9において、Cfは配線間浮遊容量又は寄生容量を示し、図9において、ALは、MOS電界効果トランジスタ10,13乃至16が形成される半導体基板10内の能動領域を示す。また、図9及び図10において、10,13,14はNチャンネルMOS電界効果トランジスタ(以下、NMOS電界効果トランジスタという。)であり、15,16はPチャンネルMOS電界効果トランジスタ(以下、PMOS電界効果トランジスタという。)である。図9の平面図において、各MOS電界効果トランジスタ10,13乃至16はそれぞれ、ゲート電極Gをソース電極Sとドレイン電極Dとによって挟設形成することにより形成され、ここで、PMOS電界効果トランジスタ15,16はそのゲート電極GをハッチングすることによりPMOS電界効果トランジスタであることを示し、また、各MOS電界効果トランジスタ10,13,14,15,16のソース電極Sはハッチングすることによりソース電極Sであることを示す。
【0012】
【発明が解決しようとする課題】
次いで、本発明が解決する問題点を示す。図8及び図9に示したように、従来例のサブレンジング型A/D変換器においては、レイアウト上、フィードバック線Li(i=1,2,…,31)が電圧比較器CMPi(i=1,2,…,31)中の差動増幅器ルAMP1の外側の近傍を通ってスイッチ群SWi(i=1,2,…,31)へ配線されていた。例えば、分解能10ビットのサブレンジング型A/D変換器では、電圧比較器CMPi(i=1,2,…,31)で1/210(=1/1024)V(ボルト)のレベルの電位差の大小比較を行う必要がある。このような微小電圧差の比較を行っている電圧比較器CMPi(i=1,2,…,31)中の差動増幅器AMP1,AMP2の入出力配線Laの近傍に配置されたフィードバック線Li(i=1,2,…,31)で、HレベルからLレベルへの数Vの電圧レベルの電圧変動が生じると、寄生容量Cfを介してその電圧変動分が入出力配線Laに伝搬され、正常な電圧レベルからずれてしまうことにより電圧比較器CMPi(i=1,2,…,31)の精度が劣化する、という問題点があった。
【0013】
もう一つの問題点として、上位比較の際、最も微小な電圧差の大小比較を行う電圧比較器CMPi(i=1,2,…,31)の外側の近傍を通るフィードバック線Li(i=1,2,…,31)を介して伝達される制御信号Fj(j=1,2,…,31)が、上位比較結果によってHレベルからLレベルに変化するため、フィードバック線の電位変動が電圧比較器に及ぼす影響が大きく、精度劣化も大きい。
【0014】
上記の問題点について、図7の回路図及び図4のタイミングチャートを用いてより詳細に説明する。上位比較期間CCにおいて、31個の電圧比較器CMPi(i=1,2,…,31)は上位比較を行い、その出力である比較結果信号Siに基づいて判定回路JDGは制御信号Fj(j=1,2,…,32)を発生して出力する。例えば、アナログ入力電圧Vinが、
【数4】
Vin≒Vrck
かつ、
【数5】
Vrck−1<Vin≦Vrck
の場合、すなわちアナログ入力電圧Vinは僅差で上位比較用参照電圧Vrckより小さい場合、制御信号FkのみHレベルからLレベルに変化して、残りは全てHレベルの状態が保持される。このとき、電圧比較器CMPkでは、アナログ入力電圧Vinと上位比較用参照電圧Vrckの微少な電圧差を比較している状態である。
【0015】
図4のタイミングチャートに示したように、電圧比較器CMPkが上位比較を行っている最中に、判定回路JDGでは電圧比較器CMPi(i=1,2,…,31)の出力である比較結果信号Siに基づいて制御信号Jj(j=1,2,…,32)が発生され、その中の制御信号JkがHレベルからLレベルに変化する。そして、フィードバック信号発生回路FBでタイミング調整された制御信号FkもHレベルからLレベルに変化して、フィードバック線Lkを介してスイッチ群SWkに伝達される。その際、電圧比較器CMPkでは微少な電圧差の比較を行っているため、ノイズ等の影響により電圧比較器CMPkの出力信号が不安定になる可能性がある。
【0016】
すなわち、
【数6】
Vin<Vrck
と判定した場合は電圧比較器CMPkの出力はLレベルの比較結果信号Siとなるが、例えば、ノイズ等が配線間寄生容量Cfを介して電圧比較器CMPk中の配線に誘起して、
【数7】
Vin>Vrck
と判定するとHレベルの比較結果信号Siとなり得る。このように、電圧比較器CMPkの出力がLレベルからHレベルに変化し、あるいは、HレベルからLレベルと変化すると、それに応じて判定回路JDGから出力される制御信号JkもLレベルからHレベルに変化し、あるいは、HレベルからLレベルへと変化する。それによってフィードバック信号発生回路FBの出力信号FkもLレベルからHレベルに変化し、あるいは、HレベルからLレベルへと変化する。その結果、フィードバック線Lkの電圧レベルの変動によって電圧比較器CMPkの比較差動がますます不安定となり精度が劣化する。また、フィードバック線Liから各入出力配線に対する寄生容量Cfが異なるために、差動増幅器の動作バランスが崩れて出力信号に誤差が生じる可能性がある。以上のような電圧比較器の動作精度の劣化によりA/D変換器全体の性能が劣化する。
【0017】
本発明の目的は以上の問題点を解決し、スイッチ群SWiの切り換え制御を行う制御信号Fiを伝達するフィードバック線Liの電圧変動による差動増幅器AMP1,AMP2の入出力線及びトランジスタ素子への影響を低減させて、差動増幅器AMP1,AMP2の動作精度の劣化を抑えて、A/D変換の性能を向上させることができるサブレンジング型A/D変換器を提供することにある。
【0018】
【課題を解決するための手段】
本発明に係るサブレンジング型A/D変換器によれば、上位と下位の2段階に分けてA/D変換を実行し、上位A/D変換の結果に応じて下位のA/D変換を行うための制御信号を、A/D変換の判定を実行するディジタル論理回路部から、それぞれ複数の差動増幅器を備えた複数の電圧比較器内のフィードバック線を介して、複数の参照電圧を発生する参照電圧発生回路のスイッチ群の制御端子に帰還させるサブレンジング型A/D変換器において、
上記各差動増幅器は、差動増幅を実行する複数のトランジスタを備え、
上記各差動増幅器において、上記複数のトランジスタは、上記フィードバック線を軸として対称的に配置されたことを特徴とする。
【0019】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記各差動増幅器の1対の入力信号配線は互いに上記フィードバック線を軸として対称的に配置され、
上記各差動増幅器の1対の出力信号配線は互いに上記フィードバック線を軸として対称的に配置されたことを特徴とする。
【0020】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記ディジタル論理回路部によって発生される制御信号は、信号の変化に対して所定の第1の電圧振幅を有し、
上記サブレンジング型A/D変換器は、
上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第1の電圧振幅よりも小さい所定の第2の電圧振幅を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力する第1のインバータ回路と、
上記第1のインバータ回路からフィードバック線を介して出力される反転制御信号を、信号の変化に対して上記第1の電圧振幅を有するような制御信号に変換しかつ反転して制御信号を発生して上記参照電圧発生回路のスイッチ群の制御端子に出力する第2のインバータ回路とをさらに備えたことを特徴とする。
【0021】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第2の電圧振幅よりも小さい所定の第3の電圧振幅を有しかつ上記第1の電圧振幅の中心の電圧とは異なる上記第3の電圧振幅の中心の電圧を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力し、
上記サブレンジング型A/D変換器は、
第1のタイミング信号が入力されたとき、上記フィードバック線を、上記制御信号の信号変化の中心の電圧に近傍する所定のプリチャージ電圧に、プリチャージするプリチャージ電圧発生回路と、
上記フィードバック線から出力される反転制御信号に対して容量結合し、上記反転制御信号の交流成分のみを上記第2のインバータ回路に出力する結合用キャパシタと、
上記第1のタイミング信号が入力されたとき、上記第2のインバータ回路の入力端子と出力端子とを短絡して、上記第2のインバータ回路に入力された反転制御信号を保持させる第1のスイッチ手段と、
第2のタイミング信号が入力されたとき、上記第1のインバータ回路から出力される反転制御信号を上記フィードバック線に出力する第2のスイッチ手段と、上記第2のタイミング信号が入力されたとき、上記第2のインバータから出力される制御信号を上記参照電圧発生回路のスイッチ群の制御端子に出力する第3のスイッチ手段とを備え、
上記フィードバック線を介して伝送される上記反転制御信号は、上記プリチャージ電圧を中心として、上記ディジタル論理回路部から出力される制御信号に応じて上記第3の電圧振幅を有することを特徴とする。
【0022】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記プリチャージ電圧発生回路は、
入力端子と出力端子とが短絡されて構成され、上記プリチャージ電圧を発生して出力する第4のインバータ回路と、
上記第1のタイミング信号が入力されたとき、上記第4のインバータ回路から出力されるプリチャージ電圧を上記フィードバック線に出力する第4のスイッチ手段とを備えたことを特徴とする。
【0023】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子と、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して上記第1の降下電圧と異なる所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えたことを特徴とする。
【0024】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
電圧源に接続された正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して0を超える所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えたことを特徴とする。
【0025】
さらにまた、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
正電源端子と、接地された負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子とを備えたことを特徴とする。
【0026】
さらにまた、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、差動増幅器を備え、
第1のタイミング信号が入力されたとき、入力される制御信号に応じてソース・ドレイン間電圧が上記制御信号の電圧振幅よりも小さい電圧振幅の範囲内で変化するように構成されてなる1対の第1と第2のMOS電界効果トランジスタと、
上記第1のMOS電界効果トランジスタのゲート電極と上記第2のMOS電界効果トランジスタのドレイン電極との間、及び上記第1のMOS電界効果トランジスタのドレイン電極と上記第2のMOS電界効果トランジスタのゲート電極との間に接続され、第2のタイミング信号が入力されたとき、上記制御信号に応じた上記第1と第2のMOS電界効果トランジスタのソース・ドレイン間電圧を上記第1と第2のMOS電界効果トランジスタにラッチさせて、上記制御信号から反転されかつ上記制御信号の電圧振幅よりも小さい電圧振幅を有する反転制御信号を出力する1対のスイッチ手段とを備えたことを特徴とする。
【0027】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施の形態について説明する。
【0028】
実施の形態1
図1は、本発明に係る実施の形態1であり、従来例の差動増幅器AMP1,AMP2に代わる差動増幅器AMP1a,AMP2aのレイアウト構成を示す平面図であり、差動増幅器AMP1aとAMP2aとは同一の構成及び形成形状を有する。図1に示す当該実施の形態1は、図9の従来例と比較して、従来例の電流源用NMOS電界効果トランジスタ10を2つの電流源用NMOS電界効果トランジスタ11,12に分割配置して形成するとともに、差動増幅器AMP1a,AMP2aのレイアウト構成として、各MOS電界効果トランジスタ11乃至16の配置をフィードバック線Liを軸にして対称的に配置したことを特徴とする。
【0029】
図1において、フィードバック線Liを軸にして、電圧源用PMOS電界効果トランジスタ15と16とが互いに対称の位置に形成されるとともに、NMOS電界効果トランジスタ11,13とNMOS電界効果トランジスタ12,14とが互いに対称の位置に形成される。ここで、MOS電界効果トランジスタ11,13,15がフィードバック線Liの図上上側の半導体基板10上に形成される一方、MOS電界効果トランジスタ12,14,16がフィードバック線Liの図上下側の半導体基板10上に形成される。ここで、NMOS電界効果トランジスタ11,12は、NMOS電界効果トランジスタ13,14に比較してフィードバック線Liに近い内側の位置に形成される。なお、NMOS電界効果トランジスタ13,14は入力信号検出用トランジスタである。
【0030】
また、第1の入力端子IN1に接続される第1の入力信号配線LI1は、フィードバック線LiとPMOS電界効果トランジスタ15との間を通過してNMOS電界効果トランジスタ13のゲート電極Gに接続されるように形成される一方、第2の入力端子IN2に接続される第2の入力信号配線LI2は、フィードバック線LiとPMOS電界効果トランジスタ16との間を通過してNMOS電界効果トランジスタ14のゲート電極Gに接続されるように形成される。一方、NMOS電界効果トランジスタ13のドレイン電極Dと第1の出力端子OUT1とを接続するための第1の出力信号配線LO1と、NMOS電界効果トランジスタ12のドレイン電極Dと第2の出力端子OUT2とを接続するための第2の出力信号配線LO2とは、フィードバック線Liを軸にして、対称の位置に形成される。
【0031】
さらに、例えば+5Vである電圧源VDDは、PMOS電界効果トランジスタ15,16の各ソース電極Sに接続される一方、例えば+2.1Vである電圧源VBPは、PMOS電界効果トランジスタ15,16の各ゲート電極Gに接続される。PMOS電界効果トランジスタ15のドレイン電極DはNMOS電界効果トランジスタ13のドレイン電極Dに接続され、PMOS電界効果トランジスタ16のドレイン電極DはNMOS電界効果トランジスタ14のドレイン電極Dに接続される。ここで、PMOS電界効果トランジスタ15のドレイン電極DとNMOS電界効果トランジスタ13のドレイン電極Dとを接続するための第1の中間接続配線LM1と、PMOS電界効果トランジスタ16のドレイン電極DとNMOS電界効果トランジスタ14のドレイン電極Dとを接続するための第2の中間接続配線LM2とは、フィードバック線Liを軸にして、対称の位置に形成される。
【0032】
例えば+1.2Vである電圧源VBNはNMOS電界効果トランジスタ11,12のゲート電極Gに接続される。また、NMOS電界効果トランジスタ11のドレイン電極Dと、NMOS電界効果トランジスタ13のソース電極Sと、NMOS電界効果トランジスタ12のドレイン電極Dと、NMOS電界効果トランジスタ14のソース電極とが互いに接続される。そして、NMOS電界効果トランジスタ11,12の各ソース電極Sはともに接地される。
【0033】
以上説明したように、当該実施の形態1においては、差動増幅器AMP1a,AMP2aの特徴はレイアウト上の各トランジスタ11乃至16の配置にあり、NMOS電界効果トランジスタ11と12、NMOS電界効果トランジスタ13と14、及びPMOS電界効果トランジスタ15と16はフィードバック線Liを軸にして対称的に配置される。また、従来例の差動増幅器AMP1,AMP2の電流源用トランジスタとして1つだけNMOS電界効果トランジスタ10を用いていたが、実施の形態1の差動増幅器AMP1,AMP2ではフィードバック線Liを軸にした対称性を保つために、2つのNMOS電界効果トランジスタ11,12に分割して配置している。これにより、フィードバック線Liの電圧変動が差動増幅器AMP1a,AMP2aの2つの入力信号配線LI1,LI2及び各MOS電界効果トランジスタ11乃至16に対して、従来例の図9で示した配線間寄生容量Cfを介して均等に影響を及ぼすため、差動増幅器の動作におけるバランスはとれ、出力信号における誤差は打ち消されることになる。すなわち、2つの入力の電圧差を比較する差動増幅器AMP1a,AMP2aで上記ノイズ等の影響がキャンセルでき、電圧比較器CMPiの動作精度の劣化を抑えることができる。
【0034】
実施の形態2
図2は本発明に係る実施の形態2である、サブレンジング型A/D変換器におけるフィードバック信号発生回路FBからスイッチ群SWiまでに至る回路を示す回路図である。当該実施の形態2は、判定回路JDGの出力回路において、制御信号Fjの電圧変化の振幅を従来例に比較して小さくして出力させることを特徴としている。なお、図2乃至図6において、反転信号については、符号に上線(バー)を付しているが、日本出願の明細書においては、上線を表示することができないため、上線に代えて、符号の前に/(スラッシュ)を付することにする。
【0035】
フィードバック信号発生回路FBから出力される出力信号Fiは、インバータ回路JOと、実施の形態1の電圧比較器CMPi内のフォードバック線Liと、インバータINV1を介してスイッチ群SWiの制御端子に印加される。
【0036】
上記インバータ回路JOにおいて、電圧源VDDは、
(a)ゲート電極とドレイン電極が接続されて電圧降下用抵抗素子RAとして動作するNMOS電界効果トランジスタ21のドレイン電極及びソース電極と、
(b)PMOS電界効果トランジスタ22のソース電極及びドレイン電極と、
(c)NMOS電界効果トランジスタ23のドレイン電極及びソース電極と、
(d)ゲート電極とドレイン電極が接続されて電圧降下用抵抗素子RBとして動作するPMOS電界効果トランジスタ24のソース電極及びドレイン電極と、
を介して接地される。PMOS電界効果トランジスタ22とNMOS電界効果トランジスタ23とは公知のインバータとして動作し、フィードバック信号発生回路FBの出力信号Fiは、PMOS電界効果トランジスタ22及びNMOS電界効果トランジスタ23の各ゲート電極に印加される一方、PMOS電界効果トランジスタ22及びNMOS電界効果トランジスタ23の各ドレイン電極から反転されたインバータ出力信号/F’iが出力される。ここで、電圧降下用抵抗素子RA,RBはそれぞれ電圧(1/2)VDDだけ電圧降下させる。言い換えれば、抵抗素子RAは、上記インバータの正電源端子と電圧源VDDとの間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給するものであり、抵抗素子RBは、上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して上記第1の降下電圧と異なる所定の第2の降下電圧だけ電圧降下させる。なお、抵抗素子RBは、接地電位を第2の降下電圧と同じ電圧だけ上昇させて上記インバータの負電源端子の電圧に引き上げる電圧上昇素子であるともいえる。以下に示す電圧降下用抵抗素子の作用については、以下同様である。
【0037】
例えば、MOS電界効果トランジスタ22,23のみから構成される公知の従来例のインバータ回路は、図11の入出力電圧特性を有し、入力電圧が0からVDDまで変化するときに、出力電圧はVDDから0まで変化する。すなわち、出力信号の変化振幅VCHはVDDである。一方、図2に図示されたインバータ回路JOは、図12の入出力電圧特性を有し、入力電圧が0からVDDまで変化するときに、出力電圧は(3/4)VDDから(1/4)VDDまで変化する。すなわち、反転出力信号/F’iの変化振幅VCHは(1/2)VDDであり、従来例に比較して小さくなっている。
【0038】
次いで、インバータ回路JOの反転出力信号/F’iは、実施の形態1と同一の構成を有する電圧比較器CMPiを介してインバータINV1に印加される。これに応答して、インバータINV1は、MOS電界効果トランジスタ22,23のみから構成されて図11の入出力電圧特性を有する公知の従来例のインバータ回路であって、変化振幅VCHが(1/2)VDDである入力される反転出力信号/F’iを反転増幅することにより、変化振幅VCHがVDDでありかつフィードバック信号発生回路FBの出力信号と等価な信号Fiに変換してスイッチ群SWiの制御端子に出力する。従って、インバータINV1は、出力信号Fの極性を合わせることと、スイッチ群SWの切り換え制御に必要な変化振幅又は電圧振幅VCHを得る目的で挿入される。
【0039】
以上説明したように、本実施の形態2によれば、フィードバック線Liの電圧変動が小さくなり、電圧比較器CMPi内の差動増幅器AMP1a,AMP2a内の対をなす入力信号配線LI1,LI2、出力信号配線LO1,LO2、各トランジスタ11乃至16に及ぼす影響を大幅に低減できるため、電圧比較器CMPiの動作精度の劣化を抑えることができる。
【0040】
実施の形態3
図3は本発明に係る実施の形態3におけるフィードバック信号発生回路FBからスイッチ群SWiまでの回路を示す回路図である。本実施の形態3は、
(a)フィードバック信号発生回路FBと、
(b)フィードバック信号発生回路FBの出力回路であり、図2のインバータ回路JOとは異なる構成を有する図5(a)乃至(d)及び図6のうちの1つに図示の変形例のインバータ回路(JO−1乃至JO−5のうちの1つ)であるインバータ回路JOaと、
(c)スイッチ群SWiと、
(d)実施の形態1の特徴を持つフィードバック線Liと電圧比較器CMPiと、
(e)出力信号Fiの極性を合わせることとスイッチ群SWiの切り換え制御に必要な電圧振幅を得る目的で挿入されたインバータINV1と、
(f)上記インバータ回路JOaと同一の構成を有し、その入力と出力を短絡させたインバータ回路JObを備えてなるプリチャージ電圧発生回路VPと、
(g)フィードバック線Fiから出力される反転出力信号/F’iに対して容量結合し、上記反転出力信号/F’iの交流成分のみを出力する結合用キャパシタCc1と、
(h)図4のタイミングチャートに示したタイミング信号φFBによってそのオン/オフが制御されるスイッチSS1乃至SS4とを備えて構成される。
【0041】
図3において、フィードバック信号発生回路FBから出力される出力信号Fiはインバータ回路JOa及びタイミング信号φFBによって制御されるスイッチSS1を介してフィードバック線Liに印加される。ここで、インバータ回路JOaは、例えば図5(a)に図示されたインバータ回路JO−1であり、図13のの入出力電圧特性を有する。
【0042】
図5(a)のインバータ回路JO−1において、電圧源VDDは、
(a)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ31のドレイン電極及びソース電極と、
(b)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ32のドレイン電極及びソース電極と、
(c)PMOS電界効果トランジスタ33のソース電極及びドレイン電極と、
(c)NMOS電界効果トランジスタ34のドレイン電極及びソース電極と、
(d)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ35のソース電極及びドレイン電極と、
を介して接地される。2個のNMOS電界効果トランジスタ31,32は電圧降下用抵抗素子RCとして動作し、PMOS電界効果トランジスタ35は電圧降下用抵抗素子RDとして動作する。PMOS電界効果トランジスタ33とNMOS電界効果トランジスタ34とは公知のインバータとして動作する。ここで、当該インバータの正電源端子はPMOS電界効果トランジスタ33のソース電極であり、当該インバータの負電源端子はNMOS電界効果トランジスタ34のソース電極である。フィードバック信号発生回路FBの出力信号Fiは、PMOS電界効果トランジスタ33及びNMOS電界効果トランジスタ34の各ゲート電極に印加される一方、PMOS電界効果トランジスタ33及びNMOS電界効果トランジスタ34の各ドレイン電極から反転されたインバータ出力信号/F’iが出力される。ここで、電圧降下用抵抗素子RC,RDはそれぞれ電圧(2/5)VDD、電圧(1/5)VDDだけ電圧降下させる。従って、インバータ回路JO−1の入出力電圧特性は、図13のようになる。図13に示すように、入力電圧が0からVDDまで変化するときに、出力電圧は(3/5)VDDから(1/5)VDDまで変化させ、すなわち、インバータ回路JO−1は、入力される出力信号Fiを、電圧振幅VCHが(2/5)VDDである反転出力信号/F’iに変換して出力する。ここで、インバータ回路JO−1の電圧振幅VCHは、実施の形態2のインバータ回路JOの電圧振幅VCHに比較して小さく、また、電圧振幅VCHの中心出力電圧は、(1/2)VDDから若干ずれて低い値となっている。
【0043】
一方、プリチャージ電圧発生回路VPは、上記インバータ回路JOaと同一の構成を有し、その入力と出力を短絡させたインバータ回路JObを備えてなり、所定のプリチャージ電圧VPCを発生して、タイミング信号/φFBによって制御されるスイッチSS2を介してフィードバック線Liに印加することにより、フィードバック線Liが予めプリチャージ電圧VPCにプリチャージされる。ここで、プリチャージ電圧VPCは、図13のインバータ回路JO−1の入出力電圧特性において、入力端子と出力端子とを開放したときの回路特性と、入力端子と出力端子とを短絡したときの回路特性との交点の電圧となり、図13の例においては、プリチャージ電圧VPCは、(1/2)VDDよりも低い近傍値である。
【0044】
フィードバック線Liは実施の形態1と同様に電圧比較器CMPi内に形成され、フィードバック線Liの反転出力信号/F’iは、結合用キャパシタCc1と、タイミング信号/φFBによって切り換え制御されるスイッチSS3が入力端子と出力端子と間に接続されたインバータINV11と、タイミング信号φFBによって切り換え制御されるスイッチSS4とを介してスイッチ群SWiに印加される。ここで、スイッチSS1及びSS4は、タイミング信号φFBがHレベルのときオンとされ、Lレベルのときオフとされる。また、スイッチSS2及びSS3は、タイミング信号φFBの反転信号であるタイミング信号/φFBがLレベルのときオンとされ、Hレベルのときオフとされる。
【0045】
以上のように構成された回路において、タイミング信号φFBがLレベルとき、スイッチSS2及びSS3がオンとされて、フィードバック線Liが上記プリチャージ電圧VPCにプルアップされ、インバータINV1の入力端子と出力端子とが短絡されて、フィードバック線Liの電圧が概略(1/2)VDDに固定される。次いで、タイミング信号φFBがHレベルとされたとき、フィードバック信号発生回路FBの出力信号Fの信号レベルに応じて、フィードバック線Liの電圧は、上記プリチャージ電圧VPCからインバータ回路JOaの出力電圧に応じた電圧に変化し、反転出力信号/F’iとして電圧比較器CMPi内のフィードバック線Liを伝搬した後、結合用キャパシタCc1を介してインバータINV1に印加され、このとき、反転されかつ増幅された信号FiがインバータINV1から出力される。さらに、タイミング信号φFBがLレベルとされたとき、インバータINV1の入力端子と出力端子とが短絡されて、上記信号Fiの信号レベルが固定され、当該信号FiがオンとされたスイッチSS4を介してスイッチ群SWiの制御端子に入力される。
【0046】
本実施の形態の1つの特徴は、判定回路JDGの出力回路、すなわち、フィードバック信号発生回路FBの出力回路であるインバータ回路JOaが、制御信号Fiの電圧振幅を実施の形態2における電圧振幅に比べてより小さくする回路構成を持つことである。また、本実施の形態のもう1つの特徴は、出力回路であるインバータ回路JOaのHレベル信号とLレベル信号の識別の基準となる電圧レベルと、インバータINV1のHレベル信号とLレベル信号の識別の基準となる電圧レベルとの整合を取る目的で、プリチャージ電圧発生回路VP、結合用キャパシタCc1、及びスイッチSS1乃至SS4を設けたことである。以上のように構成することにより、フィードバック線Liの電圧変動の振幅(すなわち、電圧振幅VCH)が従来例に比べて非常に小さくなるため、電圧比較器CMPi内の差動増幅器AMP1a,AMP2aに及ぼす影響が低減される。これによって、電圧比較器CMPiの動作精度の劣化を抑える効果が向上される。従って、フィードバック線Liの電圧変動による差動増幅器AMP1a,AMP2aの入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器AMP1a,AMP2aの動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。
【0047】
変形例
図5は、図2及び図3におけるインバータ回路JOの変形例を示す回路図であって、図5(b)はインバータ回路の第2の例JO−2を示す回路図であり、図5(c)はインバータ回路の第3の例JO−3を示す回路図であり、図5(d)はインバータ回路の第4の例JO−4を示す回路図である。また、図6は、図2及び図3におけるインバータJOの変形例の第5の例JO−5を示す回路図である。図3のインバータ回路JOa,JObを、以下に詳細に説明するこれらの変形例のインバータ回路JO−2乃至JO−5に置き換えてもよい。
【0048】
図5(b)のインバータ回路JO−2において、電圧源VDDは、
(a)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ41のドレイン電極及びソース電極と、
(b)PMOS電界効果トランジスタ42のソース電極及びドレイン電極と、
(c)NMOS電界効果トランジスタ43のドレイン電極及びソース電極と、
(d)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ44のソース電極及びドレイン電極と、
(e)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ45のソース電極及びドレイン電極と、
を介して接地される。NMOS電界効果トランジスタ41は電圧降下用抵抗素子REとして動作し、2個のPMOS電界効果トランジスタ44,45は電圧降下用抵抗素子RFとして動作する。PMOS電界効果トランジスタ42とNMOS電界効果トランジスタ43とは公知のインバータとして動作し、フィードバック信号発生回路FBの出力信号Fiは、PMOS電界効果トランジスタ42及びNMOS電界効果トランジスタ43の各ゲート電極に印加される一方、PMOS電界効果トランジスタ42及びNMOS電界効果トランジスタ43の各ドレイン電極から反転されたインバータ出力信号/F’iが出力される。ここで、電圧降下用抵抗素子RE,RFはそれぞれ電圧(1/5)VDD、電圧(2/5)VDDだけ電圧降下させる。従って、インバータ回路JO−2の入出力電圧特性は、ここでは図示していないが、入力電圧が0からVDDまで変化するときに、出力電圧は(4/5)VDDから(2/5)VDDまで変化させ、すなわち、インバータ回路JO−2は、入力される出力信号Fiを、電圧振幅VCHが(2/5)VDDである反転出力信号/F’iに変換して出力する。ここで、インバータ回路JO−2の電圧振幅VCHは、実施の形態2のインバータ回路JOの電圧振幅VCHに比較して小さく、また、電圧振幅VCHの中心出力電圧は、(1/2)VDDから若干ずれて高い値となっている。
【0049】
図5(c)のインバータ回路JO−3において、電圧源VDDは、
(a)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ51のドレイン電極及びソース電極と、
(b)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ52のドレイン電極及びソース電極と、
(c)ゲート電極とドレイン電極が接続されたNMOS電界効果トランジスタ53のドレイン電極及びソース電極と、
(d)PMOS電界効果トランジスタ54のソース電極及びドレイン電極と、
(e)NMOS電界効果トランジスタ55のドレイン電極及びソース電極と、
を介して接地される。3個のNMOS電界効果トランジスタ51,52,53は電圧降下用抵抗素子RGとして動作する。PMOS電界効果トランジスタ54とNMOS電界効果トランジスタ55とは公知のインバータとして動作し、フィードバック信号発生回路FBの出力信号Fiは、PMOS電界効果トランジスタ54及びNMOS電界効果トランジスタ55の各ゲート電極に印加される一方、PMOS電界効果トランジスタ54及びNMOS電界効果トランジスタ55の各ドレイン電極から反転されたインバータ出力信号/F’iが出力される。ここで、電圧降下用抵抗素子RGは電圧(3/5)VDDだけ電圧降下させる。従って、インバータ回路JO−3の入出力電圧特性は、ここでは図示していないが、入力電圧が0からVDDまで変化するときに、出力電圧は(2/5)VDDから0まで変化させ、すなわち、インバータ回路JO−3は、入力される出力信号Fiを、電圧振幅VCHが(2/5)VDDである反転出力信号/F’iに変換して出力する。ここで、インバータ回路JO−3の電圧振幅VCHは、実施の形態2のインバータ回路JOの電圧振幅VCHに比較して小さく、また、電圧振幅VCHの中心出力電圧は、(1/2)VDDからずれて低い値となっている。
【0050】
図5(d)のインバータ回路JO−4において、電圧源VDDは、
(a)PMOS電界効果トランジスタ61のソース電極及びドレイン電極と、
(b)NMOS電界効果トランジスタ62のドレイン電極及びソース電極と、
(c)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ63のドレイン電極及びソース電極と、
(d)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ64のドレイン電極及びソース電極と、
(e)ゲート電極とドレイン電極が接続されたPMOS電界効果トランジスタ65のドレイン電極及びソース電極と、
を介して接地される。3個のNMOS電界効果トランジスタ63,64,65は電圧降下用抵抗素子RHとして動作する。PMOS電界効果トランジスタ61とNMOS電界効果トランジスタ62とは公知のインバータとして動作し、フィードバック信号発生回路FBの出力信号Fiは、PMOS電界効果トランジスタ61及びNMOS電界効果トランジスタ62の各ゲート電極に印加される一方、PMOS電界効果トランジスタ61及びNMOS電界効果トランジスタ62の各ドレイン電極から反転されたインバータ出力信号/F’iが出力される。ここで、電圧降下用抵抗素子RHは電圧(3/5)VDDだけ電圧降下させる。従って、インバータ回路JO−4の入出力電圧特性は、ここでは図示していないが、入力電圧が0からVDDまで変化するときに、出力電圧はVDDから(3/5)VDDまで変化させ、すなわち、インバータ回路JO−4は、入力される出力信号Fiを、電圧振幅VCHが(2/5)VDDである反転出力信号/F’iに変換して出力する。ここで、インバータ回路JO−4の電圧振幅VCHは、実施の形態2のインバータ回路JOの電圧振幅VCHに比較して小さく、また、電圧振幅VCHの中心出力電圧は、(1/2)VDDからずれて高い値となっている。
【0051】
図6のインバータ回路JO−5は、3個のNMOS電界効果トランジスタ10,13,14と、2個のPMOS電界効果トランジスタ15,16とを含む図10の従来例の差動増幅器AMP1,AMP2を備えて構成され、さらに以下の構成が差動増幅器AMP1,AMP2と異なる。図6において、フィードバック信号発生回路FBの出力信号Fiは、タイミング信号/φFBによって切り換え制御されるスイッチSS11を介してNMOS電界効果トランジスタ14のゲート電極に印加される一方、出力信号Fiの反転出力信号/Fiは、タイミング信号/φFBによって切り換え制御されるスイッチSS12を介してNMOS電界効果トランジスタ13のゲート電極に印加される。NMOS電界効果トランジスタ13のゲート電極は、タイミング信号φFBによって切り換え制御されるスイッチSS13を介してPMOS電界効果トランジスタ16のドレイン電極に接続される一方、NMOS電界効果トランジスタ14のゲート電極は、タイミング信号φFBによって切り換え制御されるスイッチSS14を介してPMOS電界効果トランジスタ15のドレイン電極に接続される。そして、当該インバータ回路JO−5によって変換されかつ反転された反転出力信号/F’iはPMOS電界効果トランジスタ16のドレイン電極から出力される。なお、スイッチSS11及びSS12は、タイミング信号/φFBがLレベルのときオンとされる一方、スイッチSS13及びSS14は、タイミング信号φFBがHレベルのときオンとされる。
【0052】
以上のように構成されたインバータ回路JO−5において、PMOS電界効果トランジスタ15,16は電圧源VBPが接続されているので、オンとされてソース・ドレイン間にそのオン抵抗に対応する飽和電圧の電圧降下Vdsnが生じる一方、NMOS電界効果トランジスタ10は電圧源VBNが接続されているので、オンとされてソース・ドレイン間にそのオン抵抗に対応する飽和電圧の電圧降下Vdsnが生じる。また、出力信号Fiに応答してNMOS電界効果トランジスタ14がオンされたときは、そのソース・ドレイン間にそのオン抵抗に対応する飽和電圧の電圧降下Vdsnが生じるが、オフされたときは、例えば無限大に近いオフ抵抗のままである。一方、反転された反転出力信号/Fiに応答してNMOS電界効果トランジスタ13がオンされたときは、そのソース・ドレイン間にそのオン抵抗に対応する飽和電圧の電圧降下Vdsnが生じるが、オフされたときは、例えば無限大に近いオフ抵抗のままである。
【0053】
当該インバータ回路JO−5において、タイミング信号/φFBがHレベルのときは、出力信号FiはスイッチSS11を介してNMOS電界効果トランジスタ14のゲート電極に印加されるとともに、反転された反転出力信号/FiはスイッチSS12を介してNMOS電界効果トランジスタ13のゲート電極に印加される。そして、タイミング信号φFBがHレベルとされたとき、上記出力信号Fi,/FiはNMOS電界効果トランジスタ13,14によって構成されたラッチ回路によってラッチされた後、出力信号Fiを反転した反転されかつ変換された反転出力信号/F’iを発生して出力する。当該インバータ回路JO−5の入出力電圧特性は、図14のようになる。すなわち、入力電圧が0からVDDまで変化するときに、出力電圧は(VDD−Vdsn)から2・Vdsnまで変化させ、すなわち、インバータ回路JO−4は、入力される出力信号Fiを、電圧振幅VCHが(VDD−3・Vdsn)である反転出力信号/F’iに変換して出力する。ここで、インバータ回路JO−4の電圧振幅VCHは、実施の形態2のインバータ回路JOの電圧振幅VCHに比較して小さく、また、電圧振幅VCHの中心出力電圧は、(1/2)VDDからずれて高い値となっている。
【0054】
【発明の効果】
以上詳述したように本発明に係るサブレンジング型A/D変換器によれば、上位と下位の2段階に分けてA/D変換を実行し、上位A/D変換の結果に応じて下位のA/D変換を行うための制御信号を、A/D変換の判定を実行するディジタル論理回路部から、それぞれ複数の差動増幅器を備えた複数の電圧比較器内のフィードバック線を介して、複数の参照電圧を発生する参照電圧発生回路のスイッチ群の制御端子に帰還させるサブレンジング型A/D変換器において、
上記各差動増幅器は、差動増幅を実行する複数のトランジスタを備え、
上記各差動増幅器において、上記複数のトランジスタは、上記フィードバック線を軸として対称的に配置された。従って、スイッチ群の切り換え制御を行う制御信号を伝達するフィードバック線の電圧変動による差動増幅器の入出力線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えて、A/D変換の性能を向上させることができるサブレンジング型A/D変換器を提供することができる。
【0055】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記各差動増幅器の1対の入力信号配線は互いに上記フィードバック線を軸として対称的に配置され、
上記各差動増幅器の1対の出力信号配線は互いに上記フィードバック線を軸として対称的に配置された。従って、フィードバック線の電圧変動が差動増幅器の2つの入力信号配線及び電界効果トランジスタに対して、従来例の図9で示した配線間寄生容量Cfを介して均等に影響を及ぼすため、差動増幅器の動作におけるバランスはとれ、出力信号における誤差は打ち消されることになる。すなわち、2つの入力の電圧差を比較する差動増幅器で上記ノイズ等の影響がキャンセルでき、電圧比較器の動作精度の劣化を抑えることができる。
【0056】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記ディジタル論理回路部によって発生される制御信号は、信号の変化に対して所定の第1の電圧振幅を有し、
上記サブレンジング型A/D変換器は、
上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第1の電圧振幅よりも小さい所定の第2の電圧振幅を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力する第1のインバータ回路と、
上記第1のインバータ回路からフィードバック線を介して出力される反転制御信号を、信号の変化に対して上記第1の電圧振幅を有するような制御信号に変換しかつ反転して制御信号を発生して上記参照電圧発生回路のスイッチ群の制御端子に出力する第2のインバータ回路とをさらに備えた。従って、フィードバック線の電圧変動が差動増幅器の2つの入力信号配線及び各MOS電界効果トランジスタに対して、従来例の図9で示した配線間寄生容量Cfを介して均等に影響を及ぼすため、差動増幅器の動作におけるバランスはとれ、出力信号における誤差は打ち消されることになる。すなわち、2つの入力の電圧差を比較する差動増幅器で上記ノイズ等の影響がキャンセルでき、電圧比較器の動作精度の劣化を抑えることができる。また、回路を小型・軽量化することができる。
【0057】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第2の電圧振幅よりも小さい所定の第3の電圧振幅を有しかつ上記第1の電圧振幅の中心の電圧とは異なる上記第3の電圧振幅の中心の電圧を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力し、
上記サブレンジング型A/D変換器は、
第1のタイミング信号が入力されたとき、上記フィードバック線を、上記制御信号の信号変化の中心の電圧に近傍する所定のプリチャージ電圧に、プリチャージするプリチャージ電圧発生回路と、
上記フィードバック線から出力される反転制御信号に対して容量結合し、上記反転制御信号の交流成分のみを上記第2のインバータ回路に出力する結合用キャパシタと、
上記第1のタイミング信号が入力されたとき、上記第2のインバータ回路の入力端子と出力端子とを短絡して、上記第2のインバータ回路に入力された反転制御信号を保持させる第1のスイッチ手段と、
第2のタイミング信号が入力されたとき、上記第1のインバータ回路から出力される反転制御信号を上記フィードバック線に出力する第2のスイッチ手段と、
上記第2のタイミング信号が入力されたとき、上記第2のインバータから出力される制御信号を上記参照電圧発生回路のスイッチ群の制御端子に出力する第3のスイッチ手段とを備え、
上記フィードバック線を介して伝送される上記反転制御信号は、上記プリチャージ電圧を中心として、上記ディジタル論理回路部から出力される制御信号に応じて上記第3の電圧振幅を有する。従って、フィードバック線の電圧変動の振幅(すなわち、電圧振幅VCH)が従来例に比べて非常に小さくなるため、電圧比較器内の差動増幅器に及ぼす影響が低減される。これによって、電圧比較器の動作精度の劣化を抑える効果が向上される。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。
【0058】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記プリチャージ電圧発生回路は、
入力端子と出力端子とが短絡されて構成され、上記プリチャージ電圧を発生して出力する第4のインバータ回路と、
上記第1のタイミング信号が入力されたとき、上記第4のインバータ回路から出力されるプリチャージ電圧を上記フィードバック線に出力する第4のスイッチ手段とを備えた。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。また、回路構成を簡単にし、小型・軽量化することができる。
【0059】
また、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子と、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して上記第1の降下電圧と異なる所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えた。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。また、回路構成を簡単にし、小型・軽量化することができる。
【0060】
さらに、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
電圧源に接続された正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して0を超える所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えた。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。また、回路構成を簡単にし、小型・軽量化することができる。
【0061】
さらにまた、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、
正電源端子と、接地された負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子とを備えた。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。また、回路構成を簡単にし、小型・軽量化することができる。
【0062】
さらにまた、上記サブレンジング型A/D変換器においては、好ましくは、上記第1のインバータ回路は、差動増幅器を備え、
第1のタイミング信号が入力されたとき、入力される制御信号に応じてソース・ドレイン間電圧が上記制御信号の電圧振幅よりも小さい電圧振幅の範囲内で変化するように構成されてなる1対の第1と第2のMOS電界効果トランジスタと、
上記第1のMOS電界効果トランジスタのゲート電極と上記第2のMOS電界効果トランジスタのドレイン電極との間、及び上記第1のMOS電界効果トランジスタのドレイン電極と上記第2のMOS電界効果トランジスタのゲート電極との間に接続され、第2のタイミング信号が入力されたとき、上記制御信号に応じた上記第1と第2のMOS電界効果トランジスタのソース・ドレイン間電圧を上記第1と第2のMOS電界効果トランジスタにラッチさせて、上記制御信号から反転されかつ上記制御信号の電圧振幅よりも小さい電圧振幅を有する反転制御信号を出力する1対のスイッチ手段とを備えた。従って、フィードバック線の電圧変動による差動増幅器の入出力信号配線及びトランジスタ素子への影響を低減させて、差動増幅器の動作精度の劣化を抑えることにより、サブレンジグ型A/D変換器におけるA/D変換精度の性能を大幅に向上できる。また、回路構成を簡単にし、小型・軽量化することができる。
【図面の簡単な説明】
【図1】本発明に係る実施形態1であるサブレンジング型A/D変換器の差動増幅器のレイアウトを示す平面図である。
【図2】本発明に係る実施形態2であるサブレンジング型A/D変換器におけるフィードバック信号発生回路からスイッチ群SWiまでの回路を示す回路図である。
【図3】本発明に係る実施形態3であるサブレンジング型A/D変換器におけるフィードバック信号発生回路からスイッチ群SWiまでの回路を示す回路図である。
【図4】従来例及び実施形態におけるサブレンジング型A/D変換器の動作を示すタイミングチャートである。
【図5】図2及び図3におけるインバータ回路JOの変形例を示す回路図であって、(a)はインバータ回路の第1の例JO−1を示す回路図であり、(b)はインバータ回路の第2の例JO−2を示す回路図であり、(c)はインバータ回路の第3の例JO−3を示す回路図であり、(d)はインバータ回路の第4の例JO−4を示す回路図である。
【図6】図2及び図3におけるインバータJOの変形例の第5の例JO−5を示す回路図である。
【図7】従来例のサブレンジング型A/D変換器の全体の構成を示す回路図である。
【図8】図7の電圧比較器CMPiの構成を示す回路図である。
【図9】図8の電圧比較器CMPi内の差動増幅器AMP1,AMP2のレイアウトを示す平面図である。
【図10】図9の差動増幅器AMP1,AMP2の回路を示す回路図である。
【図11】従来例のインバータ回路の入出力電圧特性を示すグラフである。
【図12】実施の形態2(図2)のインバータ回路JOの入出力電圧特性を示すグラフである。
【図13】変形例の第1の例(図5(a))のインバータ回路JO−1の入出力電圧特性を示すグラフである。
【図14】変形例の第5の例(図6)のインバータ回路JO−5の入出力電圧特性を示すグラフである。
【符号の説明】
10 半導体基板、11,12,13,14,21,23,31,32,34,41,43,51,52,53,55,62,73,74 NMOS電界効果トランジスタ、15,16,22,24,33,35,42,44,45,54,61,63,64,65,70,75,76 PMOS電界効果トランジスタ、AL 能動領域、AMP1,AMP2,AMP3,AMP1a,AMP2a 差動増幅器、Cc,Cc1 結合容量、Cf 寄生容量、CMPi 電圧比較器、ENC エンコーダ、FB フィードバック信号発生回路、INV1,INV11,INV12 インバータ、JDG 判定回路、JO,JOa,JOb,JO−1乃至JO−5 インバータ回路、Li フィードバック線、LI1,LI2 入力信号配線、LM1,LM2 中間接続配線、LO1,LO2 出力信号配線、RA,RB,RC,RD,RE,RF,RG,RH 電圧降下用抵抗素子、Ri 抵抗、Sc1,Sc2,Sc3,SS1,SS2,SS3,SS4 スイッチ、SWi スイッチ群。
Claims (9)
- 上位と下位の2段階に分けてA/D変換を実行し、上位A/D変換の結果に応じて下位のA/D変換を行うための制御信号を、A/D変換の判定を実行するディジタル論理回路部から、それぞれ複数の差動増幅器を備えた複数の電圧比較器内のフィードバック線を介して、複数の参照電圧を発生する参照電圧発生回路のスイッチ群の制御端子に帰還させるサブレンジング型A/D変換器において、
上記各差動増幅器は、差動増幅を実行する複数のトランジスタを備え、
上記各差動増幅器において、上記複数のトランジスタは、上記フィードバック線を軸として対称的に配置されたことを特徴とするサブレンジング型A/D変換器。 - 請求項1記載のサブレンジング型A/D変換器において、
上記各差動増幅器の1対の入力信号配線は互いに上記フィードバック線を軸として対称的に配置され、
上記各差動増幅器の1対の出力信号配線は互いに上記フィードバック線を軸として対称的に配置されたことを特徴とするサブレンジング型A/D変換器。 - 請求項1又は2記載のサブレンジング型A/D変換器において、
上記ディジタル論理回路部によって発生される制御信号は、信号の変化に対して所定の第1の電圧振幅を有し、
上記サブレンジング型A/D変換器は、
上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第1の電圧振幅よりも小さい所定の第2の電圧振幅を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力する第1のインバータ回路と、
上記第1のインバータ回路からフィードバック線を介して出力される反転制御信号を、信号の変化に対して上記第1の電圧振幅を有するような制御信号に変換しかつ反転して制御信号を発生して上記参照電圧発生回路のスイッチ群の制御端子に出力する第2のインバータ回路とをさらに備えたことを特徴とするサブレンジング型A/D変換器。 - 請求項3記載のサブレンジング型A/D変換器において、
上記第1のインバータ回路は、上記ディジタル論理回路部によって発生される制御信号を、信号の変化に対して上記第2の電圧振幅よりも小さい所定の第3の電圧振幅を有しかつ上記第1の電圧振幅の中心の電圧とは異なる上記第3の電圧振幅の中心の電圧を有するような制御信号に変換しかつ反転して反転制御信号を発生して上記フィードバック線を介して出力し、
上記サブレンジング型A/D変換器は、
第1のタイミング信号が入力されたとき、上記フィードバック線を、上記制御信号の信号変化の中心の電圧に近傍する所定のプリチャージ電圧に、プリチャージするプリチャージ電圧発生回路と、
上記フィードバック線から出力される反転制御信号に対して容量結合し、上記反転制御信号の交流成分のみを上記第2のインバータ回路に出力する結合用キャパシタと、
上記第1のタイミング信号が入力されたとき、上記第2のインバータ回路の入力端子と出力端子とを短絡して、上記第2のインバータ回路に入力された反転制御信号を保持させる第1のスイッチ手段と、
第2のタイミング信号が入力されたとき、上記第1のインバータ回路から出力される反転制御信号を上記フィードバック線に出力する第2のスイッチ手段と、上記第2のタイミング信号が入力されたとき、上記第2のインバータから出力される制御信号を上記参照電圧発生回路のスイッチ群の制御端子に出力する第3のスイッチ手段とを備え、
上記フィードバック線を介して伝送される上記反転制御信号は、上記プリチャージ電圧を中心として、上記ディジタル論理回路部から出力される制御信号に応じて上記第3の電圧振幅を有することを特徴とするサブレンジング型A/D変換器。 - 請求項4記載のサブレンジング型A/D変換器において、
上記プリチャージ電圧発生回路は、
入力端子と出力端子とが短絡されて構成され、上記プリチャージ電圧を発生して出力する第4のインバータ回路と、
上記第1のタイミング信号が入力されたとき、上記第4のインバータ回路から出力されるプリチャージ電圧を上記フィードバック線に出力する第4のスイッチ手段とを備えたことを特徴とするサブレンジング型A/D変換器。 - 請求項4又は5記載のサブレンジング型A/D変換器において、
上記第1のインバータ回路は、
正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子と、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して上記第1の降下電圧と異なる所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えたことを特徴とするサブレンジング型A/D変換器。 - 請求項4又は5記載のサブレンジング型A/D変換器において、
上記第1のインバータ回路は、
電圧源に接続された正電源端子と負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの負電源端子と接地との間に接続され、上記インバータの負電源端子の電圧を、接地電位に対して0を超える所定の第2の降下電圧だけ電圧降下させる第2の抵抗素子とを備えたことを特徴とするサブレンジング型A/D変換器。 - 請求項4又は5記載のサブレンジング型A/D変換器において、
上記第1のインバータ回路は、
正電源端子と、接地された負電源端子とを有し、NMOS電界効果トランジスタとPMOS電界効果トランジスタとを備えてなるインバータと、
上記インバータの正電源端子と電圧源との間に接続され、上記電圧源の電圧を、所定の第1の降下電圧だけ電圧降下させて上記インバータの正電源端子に供給する第1の抵抗素子とを備えたことを特徴とするサブレンジング型A/D変換器。 - 請求項4又は5記載のサブレンジング型A/D変換器において、
上記第1のインバータ回路は、差動増幅器を備え、
第1のタイミング信号が入力されたとき、入力される制御信号に応じてソース・ドレイン間電圧が上記制御信号の電圧振幅よりも小さい電圧振幅の範囲内で変化するように構成されてなる1対の第1と第2のMOS電界効果トランジスタと、
上記第1のMOS電界効果トランジスタのゲート電極と上記第2のMOS電界効果トランジスタのドレイン電極との間、及び上記第1のMOS電界効果トランジスタのドレイン電極と上記第2のMOS電界効果トランジスタのゲート電極との間に接続され、第2のタイミング信号が入力されたとき、上記制御信号に応じた上記第1と第2のMOS電界効果トランジスタのソース・ドレイン間電圧を上記第1と第2のMOS電界効果トランジスタにラッチさせて、上記制御信号から反転されかつ上記制御信号の電圧振幅よりも小さい電圧振幅を有する反転制御信号を出力する1対のスイッチ手段とを備えたことを特徴とするサブレンジング型A/D変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11266296A JP3597636B2 (ja) | 1996-05-07 | 1996-05-07 | サブレンジング型a/d変換器 |
US08/739,017 US5812079A (en) | 1996-05-07 | 1996-10-28 | Subranging type A/D converter apparatus equipped with feedback line for transmitting control signal for A/D conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11266296A JP3597636B2 (ja) | 1996-05-07 | 1996-05-07 | サブレンジング型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298464A JPH09298464A (ja) | 1997-11-18 |
JP3597636B2 true JP3597636B2 (ja) | 2004-12-08 |
Family
ID=14592346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11266296A Expired - Fee Related JP3597636B2 (ja) | 1996-05-07 | 1996-05-07 | サブレンジング型a/d変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5812079A (ja) |
JP (1) | JP3597636B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3628136B2 (ja) * | 1997-01-30 | 2005-03-09 | 富士通株式会社 | 容量結合を利用した論理回路、ad変換回路及びda変換回路 |
JP4674998B2 (ja) * | 2001-06-13 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | フォールディング型a/d変換器 |
TWI221656B (en) * | 2001-10-24 | 2004-10-01 | Sanyo Electric Co | Semiconductor integrated circuit device |
TW579576B (en) * | 2001-10-24 | 2004-03-11 | Sanyo Electric Co | Semiconductor circuit |
US7620116B2 (en) * | 2003-02-28 | 2009-11-17 | Rambus Inc. | Technique for determining an optimal transition-limiting code for use in a multi-level signaling system |
US6917312B2 (en) * | 2003-11-10 | 2005-07-12 | Rambus Inc. | Technique for improving the quality of digital signals in a multi-level signaling system |
US20060126751A1 (en) * | 2004-12-10 | 2006-06-15 | Anthony Bessios | Technique for disparity bounding coding in a multi-level signaling system |
JP5334366B2 (ja) * | 2006-12-15 | 2013-11-06 | 三菱電機株式会社 | 半導体集積回路 |
US7443332B2 (en) * | 2007-03-26 | 2008-10-28 | National Instruments Corporation | Time continuous pipeline analog-to-digital converter |
JP6608645B2 (ja) * | 2015-08-11 | 2019-11-20 | 学校法人大阪産業大学 | 積分回路、電圧比較回路および電圧時間変換回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3870966A (en) * | 1973-06-01 | 1975-03-11 | Rca Corp | Complementary field effect transistor differential amplifier |
JPH06103733B2 (ja) * | 1988-03-14 | 1994-12-14 | 日本電気株式会社 | マルチプレクサ |
US4894656A (en) * | 1988-11-25 | 1990-01-16 | General Electric Company | Self-calibrating pipelined subranging analog-to-digital converter |
US5099240A (en) * | 1990-09-17 | 1992-03-24 | Motorola Inc. | Subranging adc with error correction through increased fine step span and noise reducing layout |
JP3107231B2 (ja) * | 1991-02-22 | 2000-11-06 | ソニー株式会社 | アナログデイジタル変換回路 |
US5070332A (en) * | 1991-03-18 | 1991-12-03 | Burr-Brown Corporation | Two-step subranging analog to digital converter |
FR2699025B1 (fr) * | 1992-12-04 | 1995-01-06 | Thomson Csf Semiconducteurs | Convertisseur analogique numérique. |
US5581255A (en) * | 1995-07-03 | 1996-12-03 | Industrial Technology Research Institute | Embedded subranging analog to digital converter |
-
1996
- 1996-05-07 JP JP11266296A patent/JP3597636B2/ja not_active Expired - Fee Related
- 1996-10-28 US US08/739,017 patent/US5812079A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09298464A (ja) | 1997-11-18 |
US5812079A (en) | 1998-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199745B2 (en) | Successive approximation A/D converter provided with a sample-hold amplifier | |
US7015841B2 (en) | Analog to digital converter circuit of successive approximation type operating at low voltage | |
US6570516B1 (en) | Multi-output DAC and method using single DAC and multiple s/h circuits | |
US7345530B1 (en) | Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing | |
US7372392B1 (en) | Charge balancing method in a current input ADC | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
JP4330644B2 (ja) | 差動増幅器およびそれを用いたスイッチドキャパシタ回路 | |
US20110205099A1 (en) | Successive approximation type a/d converter circuit | |
US7649486B2 (en) | Flash A/D converter | |
US20140232582A1 (en) | Analog-to-digital converter for a multi-channel signal acquisition system | |
KR100888567B1 (ko) | 디코더 회로, 디스플레이 장치용 구동 회로, 및 디스플레이장치 | |
JP3597636B2 (ja) | サブレンジング型a/d変換器 | |
JPH066224A (ja) | ヒステリシス不感性の単一コンパレータ式の逐次近似型アナログ−デジタル・コンバータ | |
JPS59161916A (ja) | アナログ−デイジタル変換器 | |
JPH0454407B2 (ja) | ||
US9160293B2 (en) | Analog amplifiers and comparators | |
JP2011015248A (ja) | 差動チョッパ型コンパレータ及びそれを備えたa/d変換回路 | |
JP2005217870A (ja) | A/d変換装置 | |
JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
JP4982830B2 (ja) | 半導体集積回路 | |
CN114759921A (zh) | 用于多通道交替式模数转换器(adc)的使用源极跟随器的共源共栅a类差分参考缓冲器 | |
US10897592B1 (en) | Combined programmable gain amplifier and comparator for low power and low area readout in image sensor | |
JP4117976B2 (ja) | サンプルホールド回路 | |
TW202110083A (zh) | 運算放大器的降電容方案 | |
US6037885A (en) | Digital/analog converter using a floating gate MOS neuron transistor with capacitive coupling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |