JPH01162006A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は演算増幅器に関し、特に２線式通信方式におけ
る受信器の様に同相入力電圧範囲が広い用途に適した演
算増幅器に関する。

〔従来の技術〕

従来、この種の演算増幅器は第２図の回路が用いられて
いた。第２図において、端子は反転入力端子２８、非反
転入力端子２７および電圧出力端子２６であり、抵抗１
と電界効果トランジスタ４はバイアス回路を構成してお
り、電界効果トランジスタ５，８，９，１０，１１は差
動増幅回路を構成し、電界効果トランジスタ２，３は電
圧出力回路を構成している。この回路の動作は抵抗１と
電界効果トランジスタ４でバイアス電流が決まり、又、
電界効果トランジスタ４と５がカレントミラーを構成し
ている為、バイアス電流は差動増幅回路にも流れる。差
動増幅回路は反転入力端子２８と非反転入力端子２７の
端子間電圧を増幅し、その出力電圧はさらに電界効果ト
ランジスタ２゜３で構成しているい電圧出力回路で増幅
されて電圧出力端子２６に現われる。

〔発明が解決しようとする問題点〕

上述した従来の演算増幅器は１つの差動増幅回路の出力
を電圧出力回路を介して出力する構成になっている為、
次の様な欠点を持っている。すなわち、第２図を例にし
て説明すると、反転入力端子２８及び非反転入力端子２
７の電位を下げてくると、これに伴なって電界効果トラ
ンジスタ５のドレイン電位も下がる。電界効果トランジ
スタ５においてゲート電極とソース電極との電極間電圧
Ｖａｓｔ　　ドレイン電極とソース電極との電極間電圧
Ｖつ、の関係が Ｖ　Ｄａ　＜　Ｖ　ａｓ　　Ｖ　Ｔ ただしＶ？は電界効果トランジスタ５゜８．９のしきい
値電圧。

になると電界効果トランジスタ５のドレイン電流は減少
してゆき、 Ｖ　Ｉ　Ｎ　＜　Ｖ　’ｒ ただし、ｖＸＮは入力端子２７．２８の電圧では、電界
効果トランジスタ５のドレイン電流はゼロになり演算増
幅器は動作しなくなる。

従って、この様な演算増幅器を２線式通信方式の受信用
増幅器として用いた場合、同相入力電圧が低下すると受
信信号を受けつけなくなり、通信出来なくなるという欠
点が有る。この欠点は広い入力電圧範囲を要求される２
線式通信方式の受信機用演算増幅器等では重大な欠点で
ある。

〔問題点を解決するための手段〕

本発明の演算増幅器は、吸い込み電流出力端子とはき出
し電流出力端子とを有する差動増幅回路１を有し、差動
増幅回路１を構成する素子と異なる導電型の素子で構成
した差動増幅回路２を有し、差動増幅回路１及び２にバ
イアス電流を供給するバイアス回路を有し、差動増幅回
路１と差動増幅回路２０反転入力端子、非反転入力端子
、吸い込み電流出力端子、はき出し電圧出力端子各々を
接続している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。電界効果ト
ランジスタ２，３及び抵抗１はバイアス回路構成してお
り、電界効果トランジスタ４〜１１．１３は第１の差動
増幅回路を構成しており、電界効果トランジスタ１２．
１４〜２１は、第２の差動増幅回路を構成しており、第
１の差動増幅回路と第２０差動増幅回路の反転入力端子
２８゜２９、非反転入力端子２７，３０、吸い込み電流
出力端子２２，２４、はき出し電流出力端子２３゜２５
は各々接続しており従って第１の差動増幅回路と第２の
差動増幅回路は、並列接続している。

さらに吸い込み電流出力端子２２．２４とはき出し電流
出力端子２３，２５は電圧出力端子２６で接続している
。

次に本発明の動作を前記一実施例を引用して説明する。

反転入力端子２８．２９と非反転入力端子２７．３０の
入力電圧がともに電源電圧の１／２付近の場合、第１の
差動増幅回路と第２の差動増幅回路はともに動作し、電
圧出力端子２６には出力電圧が出力される。反転入力端
子２８．２９Ａ非反転入力端子２７．３０の入力電圧が
ともに電源端子３２とほぼ同電位の場合、電界効果トラ
ンジスタ４〜１１．１３はオフし第１の差動増幅回路は
動作しない。しかし、第２の差動増幅回路は動作する為
、電圧入力端子２６には出力電圧が出力される。又、反
転入力端子２８．２９と非反転入力端子２７．３０の入
力電圧がともに電源端子３１とほぼ同電異の場合には、
電界効果トランジスタ１２．１４〜２１はオフし、第２
の差動増幅回路は動作しな（′−０しかし第１の差動増
幅回路は動作する為、電圧出力端子２６には出力電圧が
出力される。

〔発明の効果〕

以上説明したように、本発明は導電型の異なる素子で互
いに構成した２つの差動増幅回路を並列接続することに
より接地グランド電圧から電源電圧までの広い入力電圧
範囲にわたって増幅器として動作できる為、２線式通信
方式の受信機用演算増幅器での従来の課題を解決でき、
同相入力電圧が低下しても受信信号を受けつけるので安
定に通信できる演算増幅器を提供できた。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は従来の演
算増幅器の回路図である。 第１図及び第２図において、 １・・・・・・抵抗、２〜２１・・・・・・電界効果ト
ランジスタ、２２．２４・・・・・・吸い込み電流出力
端子、２３゜２５・・・・・・はき出し電流出力端子、
２６・・・・・・電圧出力端子、２７．３０・・・・・
・非反転入力端子、２８゜２９・・・・・・反転入力端
子、３１・・・・・・ＶＤＤ、３２・・・・・・ＶＳ９
、である。 代理人　弁理士　　内　原　　　晋

Claims (1)

【特許請求の範囲】
1. 　一導電型の素子で構成された第１の差動回路と他の導
   電型の素子で構成された第２の差動回路との入力を並列
   に接続し、該第１の差動回路の出力信号を電流変換した
   信号を出力する端子を第１、第２の出力端子とし、前記
   第２の差動回路の出力信号を電流変換した信号を出力す
   る端子を第３、第４の出力端子とした演算増幅回路にお
   いて、同一導電型のトランジスタの出力信号であり、か
   つ出力電流位相が同じである信号を出力する前記第１の
   出力端子、第３の出力端子と、前記第２の出力端子、第
   ４の出力端子とをそれぞれ接続し、第５、第６の出力端
   子とした事を特徴とする演算増幅器。