TW595225B - Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement - Google Patents

Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement Download PDF

Info

Publication number
TW595225B
TW595225B TW091123936A TW91123936A TW595225B TW 595225 B TW595225 B TW 595225B TW 091123936 A TW091123936 A TW 091123936A TW 91123936 A TW91123936 A TW 91123936A TW 595225 B TW595225 B TW 595225B
Authority
TW
Taiwan
Prior art keywords
coefficients
pixel data
processing
pixel
data
Prior art date
Application number
TW091123936A
Other languages
English (en)
Inventor
Chien-Hsin Lin
Bryan Li-De Yeh
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW595225B publication Critical patent/TW595225B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Color Television Image Signal Generators (AREA)
  • Facsimile Heads (AREA)

Description

595225 ⑴ 玖、發明說明 (發明說明i敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係針對視訊信號處理,更特定言之,係針對採用 一垂直像素信號處理區塊(如一多相濾波器)的視訊信號 處理。 先前技術 包括微處理器及數位信號處理器的電腦配置係為各種 應用範圍而設計,且事實上已應用於各個行業。由於多種 原因,其中許多應用係針對處理視訊資料,並要求最低的 功率消耗水準且體積需小巧。某些應用進一步要求一高速 運算引擎,可即時或近乎即時地高效運作。許多此類視訊 處理應用要求一資料信號處理電路,能夠不斷加速地執行 多項功能。 但是,增加這種運算引擎的功率及通用性,將會損害到 其它重要的目標。例如,運作速度快的運算引擎消耗較多 的功率及電路資源,而理想的機器可使功率耗用及實現這 種運算引擎所需的電路量最小化。 此外,通用性及高功率通常會加劇電路不動產的問題, 由於它需要各種類型的處理電路,且每種電路都專用於不 同的處理功能,並係有選擇的啟用。例如,當把視訊應用 中相當慢的一般用途處理,與即時壓縮和解壓縮視訊資料 的專用視訊信號濾波器處理進行比較時,就可意識到這種 現象。因為通常要使專用的處理電路表佳化,以保持視訊 資料的即時速度,所以常常難以提供單一的視訊資料處理 595225 (2) 電路,其為足夠通用而不需要僅對有限的應用提供似乎多 餘的電路。 許多視訊信號處理應用採用垂直信號處理專用的視訊 信號濾波器。垂直信號處理包括兩種操作,即垂直峰化及 垂直定標。垂直峰化包括處理像素資料以補償因增頻取樣 轉換遺失的資訊,而一峰化濾波器可增強視訊圖像垂直方 向的清晰度。垂直定標包括處理像素資料,用一種稱為「多 相」濾波器的專用視訊資料濾波器進行樣本率轉換,藉由 處理儲存的像素資料來表示用於刷新顯示的水平及垂直 線而調整影像大小。在此應用中,增大輸出像素數與輸入 像素數的比值,可實現展開或增頻取樣(「圖像縮放因數 (zoom-factor)」大於1)轉換,反之,減小輸出像素數與輸 入像素數的比值,可實現壓縮或降頻取樣(「圖像縮放因 數」小於1)轉換。對於視訊資料擴展,一多相濾波器通常 以一第一速率(如每週期兩個像素)接收表示多像素的資 料,然後根據比例因數經由線緩衝器循環來處理該像素資 料。線緩衝器適用於解耦進入的像素資料,其接收速率與 多相濾波器處理該資料的速率(如每週期一個像素)不同。 圖1顯不一傳統的垂直信號處理配置》其係以串聯方式 安排一垂直峰化電路及一垂直定標電路。一種增頻轉換裝 置,其輸出速率為每週期2像素,向一垂直峰化電路提供 像素資料進行處理。可利用幾個線緩衝器以保留及解耦像 素資料,以維持垂直峰化電路的像素資料輸入速率。例如, 藉由雙緩衝處理前兩條緩衝線中的資料,以解耦接收的像 595225
(3) 素資料。在一特別範例中,每個線緩衝器的長度被調整以 儲存1 2 8個像素的像素資料,用兩列像素啟動垂直峰化處 理,從而產生一 1 2 8個週期的像素遲延。垂直峰化電路採 用一 3分接濾波器(3-tapfilter),其相當於[-cl+2c-c]的作 用,此處c為可程式化。藉由調節「c」值,該峰化濾波器 處理像素資料以使圖像清晰或模糊。峰化濾波器處理3條 緩衝線的像素資料,2條保留電路輸入資料,另一條則保 留鏡像操作的資料。由於帶寬的需要,垂直峰化電路的輸 出速率降至每週期1像素。 垂直定標電路以每週期1像素的速率,將垂直峰化電路 的像素資料接收至一 7條線緩衝器中的3條緩衝線,每條緩 衝線也具有一適當的長度,儲存1 2 8個像素的資料。像素 遲延時間為3 8 4個週期。垂直峰化電路緩衝器的像素遲延 時間為1 2 8個週期時,垂直信號處理的像素總遲延時間為 5 12個週期。垂直定標操作採用一 6分接、64相位的多相濾 波器。多相濾波器處理6列像素資料,3列保留電路輸入資 料,3列保留鏡像操作的資料。相位的任何變化均由各種 定標比的輸出像素的位置決定。經過處理的像素資料以每 週期1像素的速率從垂直定標電路輸出。 在垂直峰化電路的控制邏輯與垂直定標電路的控制邏 輯之間使用同步信號,以協調電路間的資料傳輸並防止與 先前的像素資料重疊。此二功能性元件的互連會出現同步 的問題。由於定標比為變量,會造成頻繁出現更新請求及 長時間的輸入暫停。 595225
(4) 由於對增加輸出量的持續需求,就需要一像素資料處理 電路及方法,進一步縮減對電路資源的需求,並解決上述 問題及其它相關問題。本發明係針對一種實施上述視訊信 號處理操作的電路及方法,同時能減少執行像素資料峰 化、定標及其它的像素資料處理類型所需的電路數量及類 型。 發明内容 本發明的各種觀點係針對用線緩衝器解耦處理像素資 料,及一可重新配置的像素資料處理電路,其中用峰化及 定標係數的卷積生成一組係數,其允許一多相濾波器在一 項操作中執行峰化及定標功能。 與一項特定示範性具體實施例一致地,本發明係針對一 像素資料處理電路,其包括:一垂直處理電路,其具有一 多相濾波器、一線缓衝器電路及一邏輯電路,邏輯電路促 使垂直處理電路在操作模式之間選擇。在一種模式中,垂 直處理電路用一第一組係數同時執行峰化及定標功能,該 第一組係數係由峰化濾波器係數與定標濾波器係數的一 卷積得出。 在另一項特定示範性具體實施例中,一垂直信號處理電 路包括一緩衝器及一多相濾波器,其被調整以對第一操作 模式的像素資料,同時處理垂直峰化及垂直定標。在垂直 峰化及定標的一第一操作模式中,該具體實施例包括以一 第一速率接收像素資料,在線緩衝器循環資料,並將循環 資料經一多相濾波器過濾。此多相濾波器由係數設定,該
595225 係數係由峰化濾波器係數與定標多相濾波器係數的卷積 得出,並以不同的像素速率呈現處理的像素資料加以儲 存。利用一控制電路,藉由對多相濾波器電路設定不同的 係數,該像素資料處理電路可在操作模式間切換。 在一特定的垂直信號處理具體實施例中,以每週期兩個 像素的速率接收像素,並以每週期一個像素的速率輸出至 一儲存裝置。本發明的其它示範性具體實施例分別針對其 它各相關方面,包括方法、電路及基於實現此類處理的系 統。 雖然本發明可採用各種修改及替代形式,在圖式中已用 範例說明其細節,並將在下面詳細說明。然而應明白,本 發明並不限於所說明的特定具體實施例。與之相反,本文 將涵蓋本發明之精神及範圍内的所有修改、等效及替代形 式,如隨附的申請專利範圍中所定義的内容。 實施方式 本發明非常被調整以垂直像素資料處理的方法及配 置,在這些應用中,通常使用以串聯形式安排的垂直峰化 及垂直定標裝置。頃發現對於需要使用相同的線缓衝器及 濾波器之組合的像素處理配置,本發明具有特別的優勢, 先前的幾個分離的操作功能包括像素資料垂直峰化及垂 直定標。本發明雖不限於此類應用,然透過此環境中說明 的示範例,即可獲得對本發明各項觀點的正確認識。 與一般具體實施例一致,本發明以一資料處理電路的方 式實現,其有一資料處理電路及一線緩衝器電路,線緩衝 -10-
595225 器電路應用於如掃描速率轉換,其中為調整大小及其它目 的,增加一標準訊框速率(如每秒5 0至6 0訊框)。資料處理 電路以一第一速率接收要處理的資料,同時以一第二速率 輸出資料,該第二速率與該第一速率不同。 處理電路包括一資料處理電路及一線緩衝器電路。處理 電路有一第一操作模式,其中線緩衝器電路以第一速率接 收資料,並經線緩衝器電路循環,循環的資料由配置的資 料處理電路處理,以執行一第一組操作參數定義的一第一 功能,然後處理的資料以第二速率輸出,儲存於一儲存裝 置。第一組操作參數由第二組操作參數(定義第二資料處 理功能)及第三組操作參數(定義第三資料處理功能)的卷 積預先確定。利用第一組操作參數,配置資料處理電路以 同時執行第一及第二功能。 用一邏輯電路促使處理電路在第一操作模式與另一操 作模式之間切換,在另一種操作模式中,配置的資料處理 電路處理循環資料以執行另一功能,其使用不同的一組操 作參數或係數。在一般具體實施例中,第二組操作參數是 固定值,而第三組操作參數可調。 依據本發明另一示範性具體實施例,本發明係針對一種 在第一操作模式中,在一垂直處理裝置中使用共用的線緩 衝器及多相濾波器的方法,配置的多相濾波器利用共用的 緩衝器同時執行垂直峰化及定標操作。係數由卷積峰化濾 波器係數與定標多相濾波器係數而預先決定。垂直處理裝 置可在幾種附加模式下操作,包括幾種垂直定標模式及一 -11 -
595225 資料平均模式。該操作藉由重新配置多相濾波器,以使用 不同組的附加係數(可從一係數查找表中得到)而實現。 本發明的一特別實施係採用一可程式化處理電路,其程 式化後執行多種操作模式,並根據外部指令在模式之間切 換。本發明之方法執行垂直峰化及垂直定標兩項操作(傳 統方法是在一串聯電路配置中分散完成),而不增加硬體 成本及設計的複雜性,且只使用一單一線緩衝器,降低每 週期兩個像素的輸入速率。在垂直處理階段及儲存裝置上 執行一雙緩衝處理機制。在峰化及定標資料處理中,此實 施步驟使用垂直處理緩衝器進行鏡像操作。 在本發明的一特別示範性具體實施例中,一像素處理配 置利用一單一混合型多相濾波器及線緩衝器電路,將垂直 峰化及定標操作結合於一共用電路。利用係數,將垂直峰 化濾波器及垂直定標濾·波器的功能整合成一單一的多相 濾波器功能,這些係數藉由對預期的峰化濾波係數及多相 (即定標)濾波器係數進行卷積而確定。傳統上,在垂直峰 化操作中使用一 3分接濾波器,而只有在垂直定標操作中 使用一 6分接多相濾波器。在本發明的電路配置中,垂直 峰化濾波操作整合於一個較大的(8分接)多相濾波器中, 其由峰化(3分接)濾波器係數及定標(6分接)多相濾波器 係數的卷積得出的係數,在一軟體應用程式中定義。 圖2A至2C為串聯濾波器的等效表示。圖2A顯示一第一 濾波器210,其一脈衝響應hl(n)耦合至一第二濾波器220, 其也有一脈衝響應h2 (η),在串聯排列中,濾波器220在濾 -12- 595225
⑻ 波器2 1 0之後。濾波器脈衝響應藉由諸如一特定濾波器結 構的一組係數定義。濾波器2 1 0上輸入一 X (η)生成第一中 間響應yl(n)。濾波器220上應用yl(n)生成輸出y(n)。圖2Β 顯示具有一脈衝響應h 1 (η)的一第一濾波器2 1 0耦合至具 有一脈衝響應h2 (η)的一第二濾波器220,在此串聯排列 中,濾波器210在濾波器220之後。濾波器220上輸入的χ(η) 生成第二中間響應y2(n)。將y2(n)再次應用於濾波器210 上將生成y(n)的輸出。 對於圖2 A至C中的線性、時間恒定濾波器而言: y 1 (n) = x(n)*h1(η) 因此: y(n)=yl(n)*h2(n)=[x(n)*hl(n)]*h2(n)=x(n)*[hl(n)*h2(n)] 圖2 C顯示一混合型濾波器2 3 0,其具有一脈衝響應 hl(n)*h2(n)。混合型遽波器230上輸入χ(η)直接生成輸出 響應y(n)。 在本發明中,藉由對定標及峰化濾波器脈衝響應的每個 相位所進行的一卷積,將峰化係數(如h 1 (η))及定標係數 (如h2(n))結合。 Η 峰化(k) Η 定標(p)( η - k)
Η新定標(p)(n) = H 此處「ρ」為垂直處理配置用以處理任意既定像素而選 擇的相位。假設一峰化係數的長度為3 (照慣例,峰化操作 使用一 3分接濾波器),一定標係數的長度為6 (照慣例,定 •13- 595225
(9) 標操作使用一 6分接多相濾波器),卷積後的長度為3 + 6-1 或8。因此,本發明的垂直處理配置中使用一 8分接濾波器, 以執行處理峰化及垂直定標兩項操作。 可配置一單一多相濾波器以執行各種功能,該配置由一 組係數定義。幾組係數保留在一係數表中,該表可進行相 關的查找操作。 圖3 A顯示一 8分接表3 1 0的一示範性具體實施例,其包 含一係數組以配置一 8分接多相濾波器,執行峰化及定標 操作。如前所述,對垂直峰化濾波器係數與垂直定標濾波 器係數進行一卷積,以分別確定峰化及定標的組合係數c 0 至c 7 〇 圖3B顯示一 8分接表320的另一示範性具體實施例,該表 中一係數組包含係數c 01至c 5 f,以配置一 8分接多相濾波 器,執行一 6分接定標操作。除了填充該8分接表的係數c0’ 至c 5 ’外,表3 2 0中還有2個零係數,每端一個零係數。在 一替代性具體實施例中,表320中的係數定義一 6分接組合 峰化及定標濾波器,係數藉由3分接峰化濾波器係數與4 分接定標濾波器係數(3+ 4-1 = 6)的卷積而確定。 圖3 C顯示一 8分接表3 3 0的另一示範性具體實施例,表中 一係數組包含係數cO”至c3 ”,以配置一 8分接多相濾波 器,執行一 4分接定標操作。除了填充該8分接表的係數cO” 至c3 ’’外,表3 3 0中還有4個零係數,每端兩個零係數。 圖3D顯示一 8分接表340另一示範性具體實施例,表中 一係數組包含係數c0”’至cl”’,以配置一 8分接多相濾波 -14-
595225 器,執行一 2分接平均操作。除了填充該8分接表的係數 c0”’至cl ”’外,表340中還有6個零係數,每端三個零係數。 在本發明的進一步具體實施例中,清楚表達每個相位的 卷積的總數可能不一致的情況,如由於定點算術運算捨入 誤差而引起。在此,於載入係數前,對其進行標準化及按 比例放大處理。對比8位元的統一值2 5 6或9位元的統一值 5 1 2,將其差值加回至最高值係數以補償差異,並減少濾 波結果在垂直影像上表現的亮度的間斷性,從而減少標準 化的捨入誤差。 該組合電路配置簡化了設計及驗證,且使用的「資源」 比離散垂直峰化及垂直定標電路少。此外,本發明的組合 電路配置排除了中間遲滯及電路區塊之間的同步控制,從 而也消除了相關的複雜設計及硬體成本。減少了管道傳送 階段,而保持了濾波器產品(如輸出資料)的解析度。本發 明的單階垂直信號處理電路配置的總體功能與傳統的雙 階電路的總體功能相比沒有變化,但是,像素資料的總延 遲時間(緩衝器引起)減少一半成為2 5 6個週期。 與上述電路配置及方法一致,圖4顯示配置的處理區塊, 在一垂直處理裝置400中以兩種模式之一操作處理像素資 料。對於垂直處理裝置4 0 0的輸出量,由於一增頻轉換裝 置4 1 0總是一個週期輸出兩個像素,所以垂直處理的輸入 速率是每週期兩個像素,輸出速率是每週期一個像素。增 頻轉換裝置在垂直方向輸出兩個像素。為了接收該像素, 垂直處理裝置使用一 2條線(陰影部分)的缓衝器。另外, -15- (ii)
595225 在此特別實例中,每個線緩衝器的長度 個像素的資料。 3周…存128 在一更特別示範性具體實施例中,實施番古* 、 ^ 土罝處理,對一 視訊#號輪入執行垂直線性或非線性取檨, 7 ,用~ 8分接、 64相位的多相濾波器進行垂直峰化及垂 夏疋標(如展開及 壓細)操作。在垂直處理裝置的線緩衝哭 Y循環的資料, 取決於峰化功能比例因數及輸出取樣像 ’、叼成何位置。在 此方面’在每個峰化及/或定標(如展開 呆作中,多相谵 波器被調整以過濾相同的像素。在一壓縮 " ’、乍中,可略過 一些像素列。緩衝器部分用於降低進行過 、應刼作的進入傻 素的輸入速率。 在圖4中,垂直處理裝置400以每週期一 诼素的速率產峰 處理過的像素資料,以儲存於一記憶體 v 4 w存裝置)4 1 2 中。垂直處理裝置400包括一多相濾波 ^ 、开,過濾、階段 4 1 4及係數表4 1 6)及一線缓衝器電路4丨8 (白 0 V巴栝十二個線緩 衝器及控制電路420)。作為一可程式化處理器的邏輯或軟 體常式,控制電路420被調整以經由線緩衝器電路循環^ 素資料,用一多相濾波器將垂直峰化 衣 平1ϋ及疋私刼作結合起 來,在此濾波器,經線缓衝器進行 貝杆循銥視一比例因 數而疋。如此,垂直處理電路 t # , π Β±. , ^ 母週期兩個像素接收像素 貝枓,同柃執行峰化及定標兩 你主 兩項刼作,然後,以每週期一 像素的速率輸出處理的像素 ^ I貝#儲存於儲存裝置。 電路420也包含一邏輯組 雷政/ 隻( …其係配置以促使垂直處理 電路在一弟一(即峰化及定 此口 Η呆作杈式與一第η個 -16-
595225 (如只定標或平均)操作模式之間切換。經由程式化或另一 個外部提示,例如改變濾波器係數,電路420重新配置多 相濾波器(圖4中的4 1 4及4 1 6)的操作,並控制線緩衝器電 路4 1 8,因而用其中兩個線緩衝器,將接收的像素資料在 線緩衝器電路4 1 8中雙重緩衝處理,且鏡像資料也為適當 的處理而同步。 當應用程式需要時,用一可選用的顫化(dither)電路 43 0,在資料出現在儲存裝置4 1 2之前,將資料從九個位元 顫化為八個位元。 因此,以上即為以各種具體實施例說明本發明在像素資 料處理應用中,節省硬體並消除其複雜性的實例。在本發 明的各種實施中,所需的線緩衝器數明顯減少,也沒有硬 體或設計複雜性方面的額外成本,且組合多相濾波操作對 輸出量也沒有反作用。 本發明不應視為對上述特定範例的限制。被調整以本發 明的各種修改、同等的處理方法及各種結構均在本發明的 範圍内,如隨附的申請專利範圍中所明確提出的内容。 圖式簡單說明 本發明的上述概要並非說明本發明的每個具體實施例 或每項實施。下面的圖形及詳細說明更明確說明了這些具 體實施例。 根據下面結合附圖對本發明各具體實施例的詳細說 明,可更完整地理解本發明,其中: 圖1為一傳統的像素資料處理電路示意圖,其以串聯方 -17- 595225
(13) 式安排一離散的垂直峰化及垂直定標裝置; 圖2 A至c為依據本發明串聯濾波器的同等表示之示意 圖, 圖3 A至D為依據本發明一多相濾波器之係數表的示範 性具體實施例圖;以及 圖4為依據本發明一像素資料處理電路的一示範性具體 實施例圖,該電路具有結合峰化及定標的一多相濾波器。 〈圖式代表符號說明〉 210 第一濾、波器 220 第二濾波器 230 混合型濾波器 256/512 統一值 310/320/330/340 8分接表 400 垂直處理裝置 410 增頻轉換 412 記憶體/儲存裝置 414 多相濾波器 416 係數表 418 線缓衝器電路 420 控制電路 430 顫化電路 hl(n)/h2(n) 脈衝響應 x⑻ 輸入 yl⑻/y2㈤ 中間響應 y(n) 輸出/輸出響應 cO - c7/c0’ · c5f/c0” - c3’’/c0’f’ - cl’’’係數

Claims (1)

  1. 595225 拾、申請專利範圍 1. 一種像素資料處理配置,其包括: -垂直處理電路(400),包括一多相濾波器(4丨4)及 線緩衝器電路’該垂直處理電路被調整以經該線缓 為電路接收及從該線緩衝器電路循環像素資料至 多相濾、波器’該多相濾波器被調整以過濾該像素 料’亚使用一第一組係數同時執行峰化及定標功能 5亥第一組係數由峰化濾波器係數與定標濾波器係 之卷積得出;以及 -一避輯電路(420),其被調整以促使該垂直處理電路 5亥第一操作模式下操作,及在該第一操作模式及一 一#作杈式之間切換;在第一操作模式中,藉由使 A第組係數’並經該線緩衝器電路循環該過濾資 以處:該過濾資料,在第二操作模式中,該垂直處 電路藉由使用與該第一組係數不同之一組係數執 另一項功能。 2·如申請專利範圍第1項之像素資料處理配置,進 括:儲存單元⑷8),其被調整以接收並儲存處 二:料’且其中在該第—操作模式,該垂直處理 弟i像素速率接收該像素資料,並以一第二像 輸出該處理的像音杳料 I、 豕1貝枓以儲存於該儲存單元,該 μ速率與該第一像素速率不同。 申明專利犯圍第2項之像素資料處理配置,其 一像素速率(410)較該第二像素速率(43〇)快。 4·如申請專利範圍第i項之像素資料處理配置,其 衝 該 資 數 在 第 用 料 理 行 包 像 以 率 像 第 垂
    595225 直處理電路執行的另一功能為一 N分接定標功能,此處 N為大於2之整數。 5 ·如申請專利範圍第1項之像素資料處理配置,其中該垂 直處理電路執行的另一功能為一 N分接平均濾波器功 能,其中鄰近一目前像素之像素受到平均處理,此處N 為大於2之整數。 6 ·如申請專利範圍第1項之像素資料處理配置,其中該第 一組係數由3分接峰化濾波器係數與4分接定標濾波器 係數的卷積得出。 7. —種像素資料處理配置,其包括: -垂直處理裝置,包括:線緩衝器裝置,用於緩衝處理 像素資料之線;及多相濾波器裝置,用於多相過濾來 自該線緩衝器裝置的像素資料,該垂直處理裝置用於 經該線緩衝器裝置接收及從該線緩衝器裝置循環像 素資料至該多相濾波器裝置,該多相濾波器裝置也藉 由使用一第一組係數同時執行峰化及定標功能,該第 一組係數由峰化濾波器係數與定標濾波器係數之卷 積付出,以及 -一邏輯電路,被調整以促使該垂直處理裝置在該第一 操作模式下操作,其中藉由使用該第一組係數,並經 該線緩衝器裝置循環該過濾資料以處理該過濾資 料,並在該第一操作模式及一第二操作模式之間切 換,在第二操作模式中,該垂直處理裝置使用與該第 一組係數不同之一組係數執行另一功能。
    595225 8. —種像素資料處理的方法,其包含: -垂直處理像素資料,包含 -緩衝處理幾條線中的像素資料,及相應地, -多相過遽已緩衝處理的像素貢料》 -接收並循環該像素資料以作進一步緩衝處理,且該多 相過濾包括藉由使用一第一組係數同時執行峰化及 定標功能,該第一組係數係由峰化濾波器係數與定標 濾波器係數之卷積得出;以及 -促使該垂直處理在該第一操作模式操作,其中該過濾 的資料藉由使用該第一組係數,並循環該過濾資料處 理,及在該第一操作模式與一第二操作模式之間切 換,在第二操作模式下,該垂直處理包括使用一組與 該第一組係數不同的係數執行另一功能。 9 ·如申請專利範圍第8項之方法,其中該第一組係數係由 Μ個分接峰化濾波器係數與N個分接定標濾波器係數的 一卷積得出,且進一步包括選擇另一功能作為一 Ν分接 定標功能之一及一 Ν分接平均過濾功能,在平均過濾功 能中,鄰近一目前像素之像素受到平均處理,此處每個 Μ和Ν皆為大於2之整數。 10.—種像素資料處理配置,其包括: -儲存裝置,其用於接收及儲存已處理的像素資料; -處理裝置,其用於處理像素資料,該處理裝置包括一 垂直處理裝置,其包括一多相濾波器及一線緩衝器電 路,該垂直處理裝置在一第一操作模式中以一第一像
    595225 素速率接收像素資料,並經該線緩衝器電路循環該像 素資料,該循環資料藉由垂直處理裝置操作,且該垂 直處理裝置被組態以用一第一組操作係數執行一第 一功能,該經處理的像素資料以一第二像素速率輸出 以儲存於該儲存裝置中,該第二像素速率與該第一像 素速率不同;以及 -促使該處理裝置在該第一操作模式和至少兩種其它 可選用操作模式之一之間切換之裝置,該等至少兩種 其它可選用操作模式的每一種操作模式都包括藉由 該垂直處理裝置循環處理資料,其中該第一組操作係 數係由一第二組操作係數(定義一第二資料操作功能) 及一第三組操作係數(定義一第三資料操作功能)之卷 積所預先確定,且該第一功能的結果與串聯執行的該 第二資料操作功能及第三資料操作功能所提供結果 相同。 11. 如申請專利範圍第1 0項之像素資料處理配置,其中該等 至少兩個其它可選用操作模式包括一藉由該垂直處理 電路利用一 N分接定標功能執行的功能,此處N為大於2 之整數。 12. 如申請專利範圍第1 0項之像素資料處理配置,其中該等 至少兩個其它可選用操作模式包括一功能,其由該垂直 處理電路用一 N分接定標功能執行,包括另一功能,其 由該垂直處理電路用一 Μ分接平均濾波器功能執行,其 中鄰近一目前像素之像素受到平均處理,此處每個Μ及 595225 N為大於2之整數。
TW091123936A 2001-10-26 2002-10-17 Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement TW595225B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/046,515 US20030080981A1 (en) 2001-10-26 2001-10-26 Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement

Publications (1)

Publication Number Publication Date
TW595225B true TW595225B (en) 2004-06-21

Family

ID=21943842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123936A TW595225B (en) 2001-10-26 2002-10-17 Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement

Country Status (9)

Country Link
US (1) US20030080981A1 (zh)
EP (1) EP1442591B1 (zh)
JP (1) JP4168340B2 (zh)
KR (1) KR100956020B1 (zh)
CN (1) CN1330168C (zh)
AT (1) ATE437528T1 (zh)
DE (1) DE60233063D1 (zh)
TW (1) TW595225B (zh)
WO (1) WO2003036943A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003238511A1 (en) * 2002-02-01 2003-09-02 Koninklijke Philips Electronics N.V. Stepless 3d texture mapping in computer graphics
US8184922B2 (en) * 2003-04-29 2012-05-22 Trident Microsystems (Far East) Ltd. Digital filter configuration
KR100519776B1 (ko) * 2003-11-24 2005-10-07 삼성전자주식회사 영상 신호의 해상도 변환 방법 및 장치
US7259796B2 (en) * 2004-05-07 2007-08-21 Micronas Usa, Inc. System and method for rapidly scaling and filtering video data
US7411628B2 (en) * 2004-05-07 2008-08-12 Micronas Usa, Inc. Method and system for scaling, filtering, scan conversion, panoramic scaling, YC adjustment, and color conversion in a display controller
US7408590B2 (en) * 2004-05-07 2008-08-05 Micronas Usa, Inc. Combined scaling, filtering, and scan conversion
US20080309817A1 (en) * 2004-05-07 2008-12-18 Micronas Usa, Inc. Combined scaling, filtering, and scan conversion
US7688337B2 (en) * 2004-05-21 2010-03-30 Broadcom Corporation System and method for reducing image scaling complexity with flexible scaling factors
US20060149802A1 (en) * 2005-01-04 2006-07-06 Shang-Chieh Wen Scaling filter and method thereof
CN100568863C (zh) * 2005-09-30 2009-12-09 中国科学院上海微系统与信息技术研究所 基于多子带滤波器组的发射、接收装置及其方法
JP2007193397A (ja) * 2006-01-17 2007-08-02 Sharp Corp スケーラとエッジ強調の画像処理方法及び装置
JP2007336175A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 電子ズーム装置
US8073282B2 (en) * 2007-07-23 2011-12-06 Qualcomm Incorporated Scaling filter for video sharpening
CN101883225B (zh) * 2009-05-06 2012-06-27 晨星软件研发(深圳)有限公司 用以消除影像误差的滤波器与方法
JP2011237997A (ja) * 2010-05-10 2011-11-24 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
US20130162901A1 (en) * 2011-12-22 2013-06-27 Silicon Image, Inc. Ringing suppression in video scalers
CN112886944A (zh) * 2019-11-29 2021-06-01 西安诺瓦星云科技股份有限公司 滤波器系数生成方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538178A (en) * 1983-06-24 1985-08-27 Rca Corporation Digital signal peaking apparatus with controllable peaking level
US5422827A (en) * 1993-02-12 1995-06-06 Cirrus Logic, Inc. Integrated video scaling and sharpening filter
US5587742A (en) * 1995-08-25 1996-12-24 Panasonic Technologies, Inc. Flexible parallel processing architecture for video resizing
EP0870364B1 (en) * 1996-10-31 2001-12-05 Koninklijke Philips Electronics N.V. Sample rate conversion
US6281873B1 (en) * 1997-10-09 2001-08-28 Fairchild Semiconductor Corporation Video line rate vertical scaler
WO2001045389A1 (en) * 1999-12-17 2001-06-21 Koninklijke Philips Electronics N.V. Signal peaking
EP1195054A1 (en) * 2000-03-15 2002-04-10 Koninklijke Philips Electronics N.V. Video-apparatus with peaking filter

Also Published As

Publication number Publication date
WO2003036943A1 (en) 2003-05-01
CN1575587A (zh) 2005-02-02
JP2005506809A (ja) 2005-03-03
ATE437528T1 (de) 2009-08-15
CN1330168C (zh) 2007-08-01
KR100956020B1 (ko) 2010-05-06
EP1442591B1 (en) 2009-07-22
JP4168340B2 (ja) 2008-10-22
US20030080981A1 (en) 2003-05-01
KR20040045927A (ko) 2004-06-02
DE60233063D1 (de) 2009-09-03
EP1442591A1 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
TW595225B (en) Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement
JP3917210B2 (ja) ビデオフォーマット変換器および変換方法
US20090268086A1 (en) Method and system for scaling, filtering, scan conversion, panoramic scaling, yc adjustment, and color conversion in a display controller
WO2007056623A2 (en) Method and system for digital image magnification and reduction
JPH10334227A (ja) イメージをアップスケーリングする方法及び装置
US20050251544A1 (en) Combined scaling, filtering, and scan conversion
JP4445122B2 (ja) 2タップ/3タップフリッカフィルタリングのためのシステム及び方法
JPH1175220A (ja) 映像信号変換器
TW573285B (en) Line-buffer reuse in vertical pixel-processing arrangement
JP2012028997A (ja) 画像処理装置およびカメラ
JP2002247365A (ja) ディジタル画像の補間及び鮮明度増大のための方法
JP4540191B2 (ja) 画像処理装置
JP3912305B2 (ja) 画素密度変換装置
US10659723B2 (en) De-interlacing data arrays in data processing systems
JPH11203467A (ja) 表示装置および表示方法
KR20020004169A (ko) 업/다운 스케일링 기능을 갖는 줌 버퍼 제어 회로
JPH04349496A (ja) 画像処理装置及びその方式
JP2004129212A (ja) 画像投射装置および画像変換方法
KR20070097021A (ko) 비디오 데이터를 처리하는 장치 및 방법
JP2001036812A (ja) 画像処理装置および方法、並びに媒体
JP2004193895A (ja) 画像信号処理装置
JP3752874B2 (ja) 画像縮小処理装置
KR100683383B1 (ko) 내부 메모리를 줄인 디지털 방송 수신 시스템의 비디오디스플레이 프로세서
JPS62282377A (ja) 補間付き画像拡大処理回路
Khan Low Complexity Pipelined Architecture for Real-Time Generic Video Scaling

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees