CN1330168C - 垂直像素信号处理方法和设备 - Google Patents

垂直像素信号处理方法和设备 Download PDF

Info

Publication number
CN1330168C
CN1330168C CNB028210875A CN02821087A CN1330168C CN 1330168 C CN1330168 C CN 1330168C CN B028210875 A CNB028210875 A CN B028210875A CN 02821087 A CN02821087 A CN 02821087A CN 1330168 C CN1330168 C CN 1330168C
Authority
CN
China
Prior art keywords
coefficient
pixel
vertical
pixel data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028210875A
Other languages
English (en)
Other versions
CN1575587A (zh
Inventor
林谦信
B·L·－D·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entropic Communications LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1575587A publication Critical patent/CN1575587A/zh
Application granted granted Critical
Publication of CN1330168C publication Critical patent/CN1330168C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Color Television Image Signal Generators (AREA)
  • Facsimile Heads (AREA)

Abstract

一个垂直信号处理电路包括一个缓存器和一个多相滤波器，并且用于以一个第一操作模式对于像素数据同时地进行垂直峰化和垂直比例缩放处理。在第一操作的垂直峰化和比例缩放的模式中，本实施例包括：以第一速率接收像素数据、在行缓存器中循环该数据并且通过利用由峰化滤波器系数与比例缩放多相滤波器系数的卷积得到的系数构成的一个多相滤波器来滤波该循环的数据、并且以不同于第一像素速率的一个第二像素速率提供处理的像素数据用于存储。使用一个控制电路，通过设置针对该多相滤波器电路的不同系数，该像素数据处理电路能够在操作模式之间切换。

Description

垂直像素信号处理方法和设备
发明领域
本发明涉及视频信号处理，尤其涉及采用垂直像素信号处理单元，例如多相滤波器的视频信号处理。
技术背景
包括微处理器和数字信号处理器的计算机装置已经被设计来大范围地应用，并且已经实际上使用在每一产业中。出于各种原因，许多应用已经直接涉及处理视频数据，并且要求功耗和体积最小。某些应用还要求能够在实时或接近实时基础上有效地执行高速计算的计算机。许多这些视频信号处理应用都要求能够以日益增加的速度执行多样操作的数据信号处理电路。
但是，这种计算机的能力和多用途的增加会有损其它重要目标。例如，计算机越快则消耗的功率和电路资源就越多，而理想的计算机应该使得实现该计算所需要的功耗量和电路都最小。
通过提供需要的各种类型的处理电路、每一电路都专用且针对不同处理功能而有选择地启动，将使得多用途和高功率的提供尤其加重该电路资源问题。当例如把视频应用中的很缓慢的一般用途的处理与用于实时压缩和解压缩视频数据的专用视频信号滤波处理相比较时，就能够理解这一现象。由于这种专业化处理电路通常是被优化来保持这种视频数据的实时速度，所以在不提供仅供有限应用所用的额外电路的条件下常常难于提供充分多用途的单一图像数据处理电路。
许多视频信号处理应用都针对垂直信号处理采用专用的视频信号滤波器。垂直信号处理包括两个操作，垂直峰化和垂直比例缩放。垂直峰化包括处理像素数据以便补偿由于上取样变换失去的信息，并且峰化滤波器将增强视频图像中的垂直细节的清晰度效果。垂直缩放比例包括使用称之为″多相″滤波器的专用视频数据滤波器处理该像素数据，通过操作存储的像素数据执行取样速率转换，以调整图像的尺寸来表示用于更新该显示的水平和垂直线。在这样的应用中，通过把输出像素的数量比增加到输入端像素的数量，实现扩展或上取样(″变焦因素″大于一)转换；反之，通过把输出像素的数量比降低到输入端像素的数量，实现压缩或下取样(″变焦小于一)转换。对于视频数据扩展来说，一个多相滤波器通常以一个第一个像素速率(例如每周期两个像素)接收表示多个像素的数据，并且通过按照该缩放因子的一个函数把该像素数据循环通过行缓存器而处理该像素数据。该行缓存器被用于去耦合该输入像素数据，能够以不同于该多相滤波器处理该数据的速率接收像素数据(例如每周期一个像素)。
图1示出具有级联设计的垂直峰化电路和垂直比例缩放电路的一个传统垂直信号处理装置。具有每周期两个像素输出速率的一个上变换单元把像素数据提供到一个垂直峰化电路用于进行处理。可利用几个行缓存器针对该垂直峰化电路的像素数据输入速率保持和解耦合像素数据。例如，通过在前两个缓冲行中加倍缓存该数据而解耦合接收的像素数据。在一个具体的实例中，每一行缓存器的长度足以存储对应128个像素的像素数据，并且使用两行像素开始该垂直峰化处理，从而提供128周期的一个像素等待时间。垂直峰化电路使用一个3-抽头滤波器，功能上是[-c1+2c-c]，而c是可编程的。通过调节器″c″值，该峰化滤波器操作该像素数据以产生图象锐化即柔化。峰化滤波器处理像素数据的3个缓冲行，2行保持电路输入数据而另一行保持来自镜像操作的数据。由于带宽的要求，该垂直峰化电路的输出速率被降低到每周期1个像素。
该垂直比例缩放电路以每周期1个像素的速率把像素数据从垂直峰化电路接收到一个7行缓存器的3行中，每一缓存器行也具有足以存储对应于128个像素的数据的长度。像素等待时间是384个周期。伴随128周期的该垂直峰化电路缓存器像素等待时间，总计的垂直信号处理像素等待时间是512周期。垂直比例缩放操作使用一个6-抽头、64相位的多相滤波器。多相滤波器处理像素数据的6个缓冲行，3行保持电路输入数据而3行保持来自镜像操作的数据。任何相位改变都由针对各种缩放比例的输出像素的位置确定。处理的像素数据以每周期1个像素的速率从垂直比例缩放电路输出。
在用于该垂直峰化电路的控制逻辑和用于该垂直比例缩放电路之间使用同步信号，以便协调在电路之间的数据传送并且防止过载前置像素数据。两个功能单元之间的互相联系产生了同步问题。由于可变的缩放比例而发生频繁的更新要求和长输入拖延时间。
由于现行的增加吞吐量的需求，需要一种像素数据处理电路和方法，进一步最小化电路资源要求并且解决上述问题以及其它相关问题。本发明提供一种电路和方法，在执行上述视频信号处理操作的同时而降低实现像素数据峰化、比例缩放和其它类型像素数据处理所需求的电路总量和类型。
发明概要
本发明的各个方面涉及使用用于解耦合的行缓存器和一个可重新配置的像素数据处理电路来处理像素数据，其中峰化和比例系数的卷积被用于产生一组系数，实现一个多相滤波器以一个操作执行峰化和比例缩放功能。
根据一个具体的示例实施例，本发明提供一种像素数据处理电路，包括：具有一个多相滤波器和一个行缓冲器电路的垂直处理电路，以及使得该垂直处理电路在操作模式之间选择的一个逻辑电路，操作模式包含其中该垂直处理电路通过使用系数的一个第一设置同时地执行峰化和比例缩放功能的一个模式，该系数的第一设置是从峰化滤波器系数与比例缩放滤波器系数的卷积产生的。
在另一具体示例实施例中，一个垂直信号处理电路包括一个缓存器和一个多相滤波器，并且用于以一个第一操作模式对于像素数据同时地进行垂直峰化和垂直比例缩放处理。在用于垂直峰化和比例缩放的第一操作模式中，本实施例包括：以第一速率接收像素数据、在行缓存器中循环该数据并且通过利用由峰化滤波器系数与比例缩放多相滤波器系数的卷积得到的系数构成的一个多相滤波器来滤波该循环的数据、并且以不同于第一像素速率的一个第二像素速率提供处理的像素数据用于存储。使用一个控制电路，通过设置针对该多相滤波器电路的不同系数，该像素数据处理电路能够在操作模式之间切换。
在一个具体垂直信号处理的实施例中，以每周期两个像素的速率接收像素并且以每周期一个像素的速率输出到一个存储单元。
本发明其它示例实施例分别涉及其它相关方面，包括方法、电路以及基于系统这种处理实施方案。
本发明的上述概要不打算描述本发明的每一个示出的实施例或每一实施方案。随后的附图和详细描述更具体地给出了这些实施例的示例。
附图描述
结合附图考虑本发明各种实施例的下列详细描述将可以更完整地理解本发明，其中：
图1是具有级联设计的一个分离的垂直峰化和垂直比例缩放单元的传统像素数据处理电路的示意图；
图2A-2C是说明根据本发明的级联滤波器的等效表示形式的示意图；
图3A-3D是根据本发明的针对一个多相滤波器的系数表格的实施例的示意图；以及
图4是根据本发明的具有组合了峰化和比例缩放的多相滤波器的像素数据处理电路的一个实施例的示意图。
虽然本发明可以有各种改进和可选形式，但是将以实例的方式详细描述附图中已经示出的具体形式。但是应该理解，本申请不打算把发明限制到描述的具体实施例。相反，本申请试图覆盖落入由所附的权利要求书限定的本发明精神范围中的全部修改、等同物和替换。
各种示例实施例的详细描述
本发明被认为是非常适用于垂直像素数据过程的方法和装置，并且适用于通常使用级联设计的垂直峰化和垂直比例缩放单元的应用。已经发现，对于要求或得益于使用相同的行缓存器和滤波器来实现既包括像素数据垂直峰化又包括垂直比例缩放的先前几个分离操作功能的组合的像素处理装置来说，本发明尤其有益。
同时本发明不必局限于这种应用，通过在一个环境中的实例的讨论而最佳得到本发明的各种方面。
根据一个常规实施例，本发明以可重新配置的数据处理电路的形式实现，具有用于例如扫瞄速率转换应用的数据操作电路和行缓存器电路，其中为了调整尺寸和其它目的而增加例如50-60帧/秒的一个通常的帧速率。该数据处理电路以一个第一速率接收将被处理的数据，同时以一个第二速率输出数据，该第二速率不同于该第一速率。
该处理电路包括一个数据操作电路和一个行缓冲器电路。该处理电路具有一个第一操作模式，其中由该行缓冲器电路以第一速率接收数据并且通过行缓冲器电路循环该数据，该循环的数据由构成来执行由第一组操作参数定义的第一功能的数据操作电路所操作，该处理的数据被随后以该第二速率输出用于存储在一个存储单元中。从定义一个第二数据操作功能的一个第二组操作参数和定义一个第三数据操作功能的第三组操作参数的一个卷积来预定第一组操作参数。使用该第一组操作参数，该数据操作电路被配置来同时地执行该第一和第二功能。
逻辑电路被用于使得该处理电路在该第一操作模式和另一操作模式之间切换，在该另一操作模式中，通过被构成来执行使用不同组的操作参数或系数的另一功能的数据操作电路操作该循环的数据。在一个常规实施例中，该第二组操作参数是固定的而第三组操作参数是可调的。
根据本发明的另一实施例，本发明涉及一种方法，在一个第一操作模式中使用在一个垂直处理单元中的共用行缓存器和多相滤波器，该多相滤波器被构成来使用该共用缓存器而同时地执行垂直峰化和比例缩放操作。通过把峰化滤波器系数与比例缩放多相滤波器系数卷积而预定系数。通过重新构造该多相滤波器以便使用可从一个系数查询表得到的不同组的附加系数，该垂直处理单元可按照另外几种模式操作，包括几种垂直比例缩放模式、和一个数据平均模式。
本发明的一个具体实施方案采用一种可编程的处理电路，其被编程来执行多个操作模式，并且响应一个外部命令在多个操作模式之间切换。本发明的方法在不增加硬件代价和设计复杂性的条件下执行传统上在级联电路方案中分离实现的垂直峰化和垂直比例缩放工作，并且使用单一行缓存器来解耦合该每周期两个像素的输入速率。以该垂直处理级以及该存储单元执行一个加倍缓存机制。该实施方案使用垂直处理缓存器，用于在峰化和比例缩放数据操作过程中进行镜像操作。
在本发明的一个具体示例实施例中，一个像素处理装置使用单个混合多相滤波器和行缓存器电路把垂直峰化和比例缩放操作结合到一个共用电路中。使用通过执行对于期望峰化滤波系数与期望多相(即比例缩放)滤选系数的一个卷积确定的系数，把垂直峰化滤波器和垂直比例缩放滤波器功能集合到单个多相滤波器功能中。通常，一个3-抽头滤波器被使用在垂直峰化操作中而一个6-抽头多相滤波器被唯一地使用在垂直比例缩放操作中。在本发明的电路装置中，垂直峰化滤波操作被集成到通过以一个软件应用从峰化(3-抽头)滤选系数和比例缩放(6-抽头)多相滤波器系数产生的系数定义的一个更大的(8-抽头)多相滤波器中。
图2A-2C示出级联滤波器的一个等效表示形式。图2A示出具有脉冲响应h1(n)的第一滤波器210耦合到具有脉冲响应h2(n)的一个第二滤波器220，滤波器220级联在滤波器210之后。例如通过针对一个具体滤波器结构的一组系数定义滤波器脉冲响应。加到滤波器210的一个输入x(n)产生第一中间响应y1(n)。把y1加到滤波器220而产生输出y(n)。图2B示出具有脉冲响应h1(n)的第一滤波器210耦合到具有脉冲响应h2(n)的一个第二滤波器220，滤波器210级联在滤波器220之后。加到滤波器220的一个输入x(n)产生第二中间响应y2(n)。把y2(n)再次加到滤波器210而产生输出y(n)。
对于图2A-2C的线性、无时间变化的滤波器来说：
y1(n)＝x(n)*h1(n)
所以：
y(n)＝y1(n)*h2(n)＝[x(n)*h1(n)]*h2(n)＝x(n)*[h1(n)*h2(n)]
图2C示出具有脉冲响应h1(n)*h2(n)的一个混合滤波器230。加到混合滤波器230的输入x(n)直接产生输出响应y(n)。
在本发明中，通过执行对于比例缩放的每一相位和峰化滤波器脉冲响应的卷积组合峰化系数(例如h1(n))和比例系数(例如h2(n))。
H newscale ( p ) ( n ) = Σ k = - ∞ ∞ H peak ( k ) H scale ( p ) ( n - k )
其中″p″是通过垂直处理装置针对任何给定像素处理而选择的相位。假设峰化系数长度是3(通常一个3-抽头滤波器用于峰化操作)、比例缩放系数长度是6(通常一个6-抽头多相滤波器用于比例缩放操作)，则卷积之后的长度是3+6-1，即为8。因此，本发明的垂直处理装置使用一个8-抽头滤波器来执行垂直峰化和垂直比例缩放操作。
单个多相滤波器可被构成来执行各种功能，该结构由一组系数定义。各组系数被保持在一个系数表格中，该表格实现相关的查表操作。
图3A示出一个8-抽头表格310的实施例，8-抽头表格310保持一个系数组，构成一个8-抽头多相滤波器，执行峰化和比例缩放操作。如前面讨论的那样，执行垂直峰化滤波器系数和垂直比例缩放滤波器系数的卷积来分别确定该组合的峰化和比例缩放系数c0-c7。
图3B示出包含一个系数组的8-抽头表格320的另一实施例，包括系数c0-c5，构成一个8-抽头多相滤波器，执行一个6-抽头比例缩放操作。除了系数c0’-c5’之外，表格320包括两个零系数，填充该8-抽头表格，每一个未端一个零系数。在一个可选实施例中，表格320包括定义6-抽头组合的峰化和比例缩放滤波器的系数，由3-抽头峰化滤波器系数和4-抽头比例缩放滤波器系数的卷积确定(3+4-1＝6)。
图3C示出包含一个系数组的8-抽头表格330的另一实施例，包括系数c0″-c3″，构成一个8-抽头多相滤波器，执行一个4-抽头比例缩放操作。除了系数c0″-c3″之外，表格330包括4零系数，填充该8-抽头表格，每一个未端两个零系数。
图3D示出包含一个系数组的8-抽头表格340的再一个实施例，包括系数c0-c1，构成一个8-抽头多相滤波器，执行一个2-抽头平均操作。除了系数c0-c1之外，表格320包括6个零系数，填充该8-抽头表格，每一个未端三个零系数。
在本发明的另一个实施例中，要解决其中每一相位卷积乘积可能不均匀的情况种的问题，例如由于定点运算操作舍入误差的不均匀的情况种的问题。针对此情况，系数被规格化并且比装入之前按比例增加。通过比较用于8比特的均匀值256或用于9比特的512、把差值加回到该最高值系数来降低该标准化的舍入误差，以便补偿变异，并且降低在一个垂直图像强度中的滤波器结果的不连贯性。
该组合电路装置简化了设计和校验，并且使用比分离的垂直峰化和垂直比例缩放电路小的″实际资源(real estate)″来实现该组合电路装置。而且，本发明的组合电路装置消除了伴随关相关计复杂性和硬件代价的在电路部件之间的中间拖延和同步控制。降低了管道级并且保持滤波器乘积(即输出数据)的清晰度。本发明的单级垂直信号处理电路装置的总体功能保持与该两级传统的电路的总体功能相同，但是整个(缓冲-引入)像素数据等待时间被减半为256周期。
根据上述电路装置和方法，图4示出被设计和构成来处理在以两个模式之一操作的垂直处理单元400中的像素数据的处理单元。针对处理单元400的容许能力，由于上变换单元410总是以一周期输出两个像素，使得用于垂直处理的输入速率是每一周期两个像素，而输出速率是每周期一个像素。该上变换单元在垂直方向上输出两个像素。为了接收该像素，垂直处理单元使用具有两行(加阴影的)的一个缓存器。而且在该具体实施方案中，每一个行缓存器的长度足够存储对应于128个像素的数据。
在一种更具体的实施例中，实施垂直处理来执行针对视频信号输入的垂直线性或非线性取样，并且使用8-抽头、64相位多相滤波器来进行垂直峰化和垂直比例缩放(例如扩展和压缩)操作。根据该峰化功能、缩放因子和输出样值像素的几何位置，在该垂直处理单元的行缓存器中循环数据。基于此种考虑，该多相滤波器被用于在每一峰化和/或比例缩放(即扩展)操作期间滤波相同的像素。在一个压缩操作过程中，能够跳过像素的某些行。针对该滤波操作，该缓存器被部分地用于解耦合输入像素的输入速率。
图4中，垂直处理单元400以每周期一个像素的速率产生处理的像素数据用于在一个存储器(或存储单元)412中的存储。垂直处理单元400包括一个多相滤波器，具有滤波级414和系数表格416；一个行缓存器电路418，包括十二行缓存器和控制电路420。为了使用其中通过行缓存器的数据的循环取决于缩放因子的一个多相滤波器来组合垂直缩放峰化和比例缩放操作，被实现作为用于可编程处理器的逻辑或软件程序的控制电路420被用来通过行缓冲器电路循环数据。以这种方式，垂直处理电路以每周期两像素的速率接收该像素数据，同时地执行峰化和比例缩放操作，并且随后输出处理的数据用于以每周期一个像素的速率存储在该存储单元中。
电路420还包括逻辑电路，配置和设计来使得该垂直处理电路在第一(即组合峰值和比例缩放)操作模式和第N(例如仅比例缩放或平均)的操作模式之间切换。通过编程或其它外部激励，电路420例如由改变滤选系数而重新构形多相滤波器(图4的414和416)的操作，并且控制该行缓冲器电路418，使得该接收的像素数据被加倍缓存在使用两行缓存器的该行缓冲器电路418中，并且针对处理而适当地同步镜像数据。
当应用需要时使用一个可选择的抖动电路430，在数据被送给该存储单元412之前把数据从九个比特抖动到八个比特。
因此，已经描述了作为本发明的实例实施方案的各种实施例，用于节省硬件和补偿像素数据处理应用中的复杂性。在本发明的各种实施方案中，显著降低了所需的行缓存器的数量，没有硬件或设计复杂性的额外代价，并且不因组合多相滤波操作而负面影响整个方案的性能。
本发明无意局限于上述具体示例。落入本发明范围中的本发明可用的各种改进、等效处理以及各种结构合理地阐明在所附的权利要求书中。

Claims (11)

1.一种像素数据处理装置，包括：
垂直处理电路(400)，包括多相滤波器(414)和行缓存器电路，该垂直处理电路用于从行缓存器接收像素数据并且通过该行缓存器装置把像素数据循环到该多相滤波器装置，该多相滤波器被用于滤波该像素数据，并且通过使用一个第一组系数同时地执行峰化和比例缩放功能，该第一组系数是从峰化滤波器系数与比例缩放滤波器系数的一个卷积产生的；和
逻辑电路(420)，用于使得该垂直处理电路以该第一操作模式操作，其中通过使用第一组系数并且把该滤波的数据循环通过该行缓冲器电路而处理该滤波的数据，并且用于在该第一操作模式和第二操作模式之间切换，在该第二操作模式中该垂直处理电路通过使用不同于第一组系数的一组系数执行另一功能。
2.权利要求1的像素数据处理装置，还包括一个存储单元(418)，用于接收和存储处理的像素数据，并且其中在第一操作模式中该垂直处理电路以一个第一速率接收像素数据，并且以一个第二像素速率输出该处理的像素数据用于存储在该存储单元中，该第二像素速率不同于该第一个像素速率。
3.权利要求2的像素数据处理装置，其中该第一个像素速率(410)比该第二像素速率(430)更快。
4.权利要求1的像素数据处理装置，其中由垂直处理电路执行的另一功能是一个N-抽头比例缩放功能，其中N是大于2的整数。
5.权利要求1的像素数据处理装置，其中由该垂直处理电路执行的另一功能是一个N-抽头平均滤波功能，其中与当前像素相邻的像素被平均，并且其中N是大于2的整数。
6.权利要求1的像素数据处理装置，其中该第一组系数是从峰化滤波器系数的3-抽头与比例缩放滤波器系数的4-抽头的一个卷积产生的。
7.用于像素数据处理的一种方法，包括步骤：
垂直处理像素数据，包括：
缓存像素数据的行，并且响应，
多相滤波缓存的像素数据，
接收并且循环该像素数据用于进一步的缓存，并且该多相滤波包括通过使用第一组系数同时地进行峰化和比例缩放功能，该第一组系数从峰化滤波器系数与比例缩放滤波器系数的一个卷积产生的；和
使得该垂直处理装置以该第一操作模式操作，其中通过使用第一组系数并且循环该滤波的数据而处理该滤波的数据，并且在该第一操作模式和第二操作模式之间切换，在该第二操作模式中该垂直处理包括通过使用不同于第一组系数的一组系数执行另一功能。
8.权利要求7的方法，其中该第一组系数是从峰值滤波系数的M-抽头与比例缩放滤波器系数的N-抽头的卷积产生的，并且进一步包括，按照一个N-抽头比例缩放功能之一选择另一功能，并且一个N-抽头平均滤波器功能，其中与当前像素相邻的像素被平均，其中M和N的每一个都是大于2的整数。
9.一种像素数据处理装置，包括：
用于接收和存储处理的像素数据的存储装置；
对于处理像素数据的处理装置，该处理装置包括一个含有多相滤波器和行缓冲器电路的垂直处理装置，该垂直处理装置具有第一操作模式，其中以一种第一个像素速率接收像素数据并且通过该行缓冲器电路循环该像素数据，该循环的数据由该垂直处理装置操作，并且该垂直处理装置被构成来使用第一组操作系数执行一个第一功能，并且该处理的像素数据被以一个第二像素速率输出用于存储在该存储装置中，该第二像素速率不同于该第一个像素速率；和
用于使得处理装置在第一操作模式和至少两个其它可选择的操作模式之一之间切换的装置，至少两个其它可选择的操作模式的每一个都包括对数据进行循环以便由该垂直处理装置处理，其中该第一组操作系数是从定义一个第二数据操作功能的一个第二组操作系数和定义一个第三数据操作功能的一个第三组操作系数的卷积预定的，并且该第一功能提供的结果与如若相继执行第二和第三功能提供的结果相同。
10.权利要求9的像素数据处理装置，其中所说的至少两个其它可选择的操作模式包括由垂直处理电路使用一个N-抽头比例缩放功能执行的一个功能，其中N是大于2的整数。
11.权利要求9的像素数据处理装置，其中所说的至少两个其它可选择的操作模式包括由该垂直处理电路使用一个N-抽头比例缩放功能执行的一个功能，包括由该垂直处理电路使用一个M-抽头平均滤波器功能执行的另一功能，其中与当前像素相邻的像素被平均，并且其中M和N的每一个都是大于2的整数。
CNB028210875A 2001-10-26 2002-10-14 垂直像素信号处理方法和设备 Expired - Fee Related CN1330168C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/046,515 US20030080981A1 (en) 2001-10-26 2001-10-26 Polyphase filter combining vertical peaking and scaling in pixel-processing arrangement
US10/046,515 2001-10-26

Publications (2)

Publication Number Publication Date
CN1575587A CN1575587A (zh) 2005-02-02
CN1330168C true CN1330168C (zh) 2007-08-01

Family

ID=21943842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028210875A Expired - Fee Related CN1330168C (zh) 2001-10-26 2002-10-14 垂直像素信号处理方法和设备

Country Status (9)

Country Link
US (1) US20030080981A1 (zh)
EP (1) EP1442591B1 (zh)
JP (1) JP4168340B2 (zh)
KR (1) KR100956020B1 (zh)
CN (1) CN1330168C (zh)
AT (1) ATE437528T1 (zh)
DE (1) DE60233063D1 (zh)
TW (1) TW595225B (zh)
WO (1) WO2003036943A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003238511A1 (en) * 2002-02-01 2003-09-02 Koninklijke Philips Electronics N.V. Stepless 3d texture mapping in computer graphics
US8184922B2 (en) * 2003-04-29 2012-05-22 Trident Microsystems (Far East) Ltd. Digital filter configuration
KR100519776B1 (ko) * 2003-11-24 2005-10-07 삼성전자주식회사 영상 신호의 해상도 변환 방법 및 장치
US7259796B2 (en) * 2004-05-07 2007-08-21 Micronas Usa, Inc. System and method for rapidly scaling and filtering video data
US7411628B2 (en) * 2004-05-07 2008-08-12 Micronas Usa, Inc. Method and system for scaling, filtering, scan conversion, panoramic scaling, YC adjustment, and color conversion in a display controller
US7408590B2 (en) * 2004-05-07 2008-08-05 Micronas Usa, Inc. Combined scaling, filtering, and scan conversion
US20080309817A1 (en) * 2004-05-07 2008-12-18 Micronas Usa, Inc. Combined scaling, filtering, and scan conversion
US7688337B2 (en) * 2004-05-21 2010-03-30 Broadcom Corporation System and method for reducing image scaling complexity with flexible scaling factors
US20060149802A1 (en) * 2005-01-04 2006-07-06 Shang-Chieh Wen Scaling filter and method thereof
CN100568863C (zh) * 2005-09-30 2009-12-09 中国科学院上海微系统与信息技术研究所 基于多子带滤波器组的发射、接收装置及其方法
JP2007193397A (ja) * 2006-01-17 2007-08-02 Sharp Corp スケーラとエッジ強調の画像処理方法及び装置
JP2007336175A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 電子ズーム装置
US8073282B2 (en) * 2007-07-23 2011-12-06 Qualcomm Incorporated Scaling filter for video sharpening
CN101883225B (zh) * 2009-05-06 2012-06-27 晨星软件研发(深圳)有限公司 用以消除影像误差的滤波器与方法
JP2011237997A (ja) * 2010-05-10 2011-11-24 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
US20130162901A1 (en) * 2011-12-22 2013-06-27 Silicon Image, Inc. Ringing suppression in video scalers
CN112886944A (zh) * 2019-11-29 2021-06-01 西安诺瓦星云科技股份有限公司 滤波器系数生成方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422827A (en) * 1993-02-12 1995-06-06 Cirrus Logic, Inc. Integrated video scaling and sharpening filter
US5587742A (en) * 1995-08-25 1996-12-24 Panasonic Technologies, Inc. Flexible parallel processing architecture for video resizing
WO2001045389A1 (en) * 1999-12-17 2001-06-21 Koninklijke Philips Electronics N.V. Signal peaking

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538178A (en) * 1983-06-24 1985-08-27 Rca Corporation Digital signal peaking apparatus with controllable peaking level
EP0870364B1 (en) * 1996-10-31 2001-12-05 Koninklijke Philips Electronics N.V. Sample rate conversion
US6281873B1 (en) * 1997-10-09 2001-08-28 Fairchild Semiconductor Corporation Video line rate vertical scaler
EP1195054A1 (en) * 2000-03-15 2002-04-10 Koninklijke Philips Electronics N.V. Video-apparatus with peaking filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422827A (en) * 1993-02-12 1995-06-06 Cirrus Logic, Inc. Integrated video scaling and sharpening filter
US5587742A (en) * 1995-08-25 1996-12-24 Panasonic Technologies, Inc. Flexible parallel processing architecture for video resizing
WO2001045389A1 (en) * 1999-12-17 2001-06-21 Koninklijke Philips Electronics N.V. Signal peaking

Also Published As

Publication number Publication date
WO2003036943A1 (en) 2003-05-01
CN1575587A (zh) 2005-02-02
JP2005506809A (ja) 2005-03-03
ATE437528T1 (de) 2009-08-15
KR100956020B1 (ko) 2010-05-06
EP1442591B1 (en) 2009-07-22
JP4168340B2 (ja) 2008-10-22
US20030080981A1 (en) 2003-05-01
TW595225B (en) 2004-06-21
KR20040045927A (ko) 2004-06-02
DE60233063D1 (de) 2009-09-03
EP1442591A1 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
CN1330168C (zh) 垂直像素信号处理方法和设备
CN100393100C (zh) 图像处理装置、图像传送装置、图像接收装置和图像处理方法
CN1321528C (zh) 视频信号变换装置以及视频信号变换方法
EP0949602B1 (en) Image display device and driver circuit with resolution adjustment
De Vos et al. VLSI architecture for a flexible block matching processor
US5835160A (en) Sampling rate conversion using digital differential analyzers
DE112009004320T5 (de) Speicher-Untersystem
US5754163A (en) Liquid crystal display controlling apparatus
JP2010081182A (ja) 画像処理装置
AU598678B2 (en) Apparatus and method for video signal image processing under control of a data processing system
CN100521792C (zh) 可重新配置的像素数据处理电路和像素处理方法
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
US6970207B1 (en) Anti-flicker filtering process and system
US20040190625A1 (en) Programmable video encoding accelerator method and apparatus
US6374279B1 (en) System and method for increasing dual FIR filter efficiency
CN101984668B (zh) 适用于各种4×4插值滤波器的实时图像缩放引擎
CN103458245B (zh) 解码器运动补偿模块的流水设计方法及系统
US11562460B1 (en) High performance hardware scaler
CN115396643A (zh) 一种自动路由图像变换方法及系统
CA2158143C (en) Resampling apparatus suitable for resizing a video image
AU672973B2 (en) Resampling apparatus suitable for resizing a video image
KR0126779B1 (ko) 멀티 스크린 처리 시스템
JPH03196189A (ja) 画像信号処理装置
KR19990051709A (ko) 엔티에스씨 영상 비디오의 해상도 변환 시스템
WO2001077881A1 (en) Elementary cell of a linear filter for image processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

ASS Succession or assignment of patent right

Owner name: TRIDENT MICROSYSTEMS (FAR EAST)CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20100819

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: CAYMAN ISLANDS, GRAND CAYMAN ISLAND

TR01 Transfer of patent right

Effective date of registration: 20100819

Address after: Grand Cayman, Cayman Islands

Patentee after: Trident Microsystems (Far East) Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

ASS Succession or assignment of patent right

Owner name: ENTROPY COMMUNICATION CO., LTD.

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD.

Effective date: 20130218

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130218

Address after: American California

Patentee after: Entropic Communications, Inc.

Address before: Grand Cayman, Cayman Islands

Patentee before: Trident Microsystems (Far East) Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20171014

CF01 Termination of patent right due to non-payment of annual fee