TW589737B - Dual port static memory cell and semiconductor memory device having the same - Google Patents

Description

589737 玖、發明說明： 相關申請案 本申請案主張對於在2002年7月8日提出而名稱爲” 雙埠靜態記憶單元與具備此單元之半導體記憶元件”且編 號爲2002-39501之韓國專利申請案之優先權，在此完整 揭露其內容以作爲參考。 發明所屬之技術領域 本發明是有關於一種靜態隨機存取記憶體（SRAM)， 且特別是有關於一種雙埠靜態記憶單元與具備此記憶單元 之半導體記憶元件。 先前技術 一般而言，一習知雙埠靜態記憶單元包括一字元線 路、一對位元線路、以及六個連接在一掃描控制線路與一 掃描位元線路之間的電晶體，如此便可同時執行一讀取操 作及一掃描（讀取）操作。 第1圖繪示一種包含N通道金屬氧化物半導體(NMOS) 電晶體Nl、N2、N3以及N4與P通道金屬氧化物半導體 (PMOS)電晶體P1以及P2之習知雙埠靜態記憶單元。 參照第1圖，上述N通道金屬氧化物半導體(NMOS) 電晶體N1具有一個與字元線路WL連接之閘極、一個與 節點nl連接之源極(汲極）、以及一個與位元線路BL連接 之汲極(源極）。上述P通道金屬氧化物半導體(PMOS)電晶 體P1及N通道金屬氧化物半導體(NMOS)電晶體N3形成 反相器II，而反相器II連接在節點nl與節點η2之間。 上述Ρ通道金屬氧化物半導體(PMOS)電晶體Ρ2及Ν通道 11668pif.doc/008 6 589737 金屬氧化物半導體(NMOS)電晶體N4形成反相器12，而反 相器12連接在節點n2與節點nl之間。上述N通道金屬 氧化物半導體(NMOS)電晶體N2具有一個與掃描控制線路 SS連接之閘極、以及分別與節點n2及掃描位元線路SL 連接之源極（汲極)及汲極(源極）。 第1圖之習知雙埠靜態記憶單元之電路圖揭露於由 Hawkins等人所發明而名稱爲，，單端雙埠記憶單元”且編號 爲6,005,795之美國專利。 於第1圖所示之雙埠靜態記憶單元，若同時執行一 讀取操作及一掃描操作，則將施加一邏輯，，高”準位信號至 字元線路WL及掃描控制線路SS。如此，將導通N通道 金屬氧化物半導體(NMOS)電晶體N1及N2，並將儲存於 節點nl與n2之資料分別傳送至位元線路BL與掃描位元 線路SL。 然而，因爲上述習知雙埠靜態記憶單元並未於此單 元當中使用一對位元線路而僅具有單一位元線路，所以無 法使用差動放大器於讀取操作。因此，這將導致在資料讀 取操作期間讀取操作時間過長的問題。 此外，上述習知雙埠靜態記憶單元之缺點爲只要在 一寫入操作期間施加一個高於供電電壓VCC之增壓電顧 (boosted voltage)至字元線路WL，資料就能精確地寫入〜 個由反相器II及12所構成之閂鎖。

第2圖繪示根據另一實例之習知雙埠靜態記憶單元^ 第2圖之習知雙埠靜態記憶單元之電路組態幾乎與第1 _ 之單元相同，但是第2圖之單元具有一個代替第1圖;^ N 11668pif.doc/008 7 589737 通道金屬氧化物半導體(NMOS)電晶體N2之P通道金屬氧 化物半導體(PMOS)電晶體P3。 第2圖之電路揭露於由Hobson, Richard F.所發明而 名稱爲”小型多埠靜態隨機存取記憶單元”且編號爲 5,754,468之美國專利。 第2圖所示之雙埠靜態記憶單元於此單元當中同樣 未具有一對位元線路。因此，無法使用差動放大器於讀取 操作，因而資料讀取時間過長。並且，仍然需要施加一增 壓電壓至字元線路WL以獲得正確的資料寫入操作。 第3圖繪示根據習知技藝之另一實例之雙璋靜態記 憶單元，其中包括N通道金屬氧化物半導體(NMOS)電晶 體N5 ' N6、N7、N8以及N9與P通道金屬氧化物半導體 (PMOS)電晶體P4以及P5。 上述N通道金屬氧化物半導體(NMOS)電晶體N5具 有一個與字元線路WL連接之閘極、以及分別與節點n3 及位元線路BL連接之源極（汲極)及汲極(源極）。上述p通 道金屬氧化物半導體(PMOS)電晶體P4及N通道金屬氧化 物半導體(NMOS)電晶體N7形成反相器13，而反相器13 連接在節點n3與節點n4之間。上述N通道金屬氧化物半 導體(NMOS)電晶體Ν6具有一個與字元線路WL連接之閘 極、以及分別與節點n4及互補位元線路BLB連接之源極（汲 極）及汲極(源極）。上述N通道金屬氧化物半導體(NMOS) 電晶體N9具有一個與掃描控制線路SS連接之閘極、以及 分別與節點n4及掃描位元線路SL連接之源極（汲極）及汲 極(源極）。 11668pif.doc/008 8 589737 於第3圖之雙埠靜態記憶單元’在一寫入操作期間 節點n3與n4分別儲存邏輯”高”準位與邏輯”低”準位之資 料。然後，在一預先充電操作期間充電此對位元線路 BL/BLB及掃描位元線路SL至邏輯”高”準位。這時候，將 同時施加讀取操作及掃描（讀取）操作之命令。在假設是上 述情況下，以下將說明上述雙埠靜態記憶單元之操作。 一邏輯”高”準位信號被施加至字元線路WL及掃描控 制線路SS，因而導通N通道金屬氧化物半導體(NMOS)電 晶體N5、N6以及N9。然後，將所有位於互補位元線路BLB 及掃描位元線路SL之正(+)電荷一起導入節點n4，而雜訊 信號將連同上述正電荷被施加至節點n4。結果，將導致雜 訊邊際(noise margin)減少的問題。 因此，爲了降低流入節點n3及n4之雜訊，所以N 通道金屬氧化物半導體(NMOS)電晶體N7及N8必須具備 寬廣的通道寬度，如此得以快速放電導入節點n3及節點n4 之電荷。亦即，第3圖電路之節點π4之雜訊幾乎兩倍於 第1圖及第2圖所示之具有六個電晶體之電路之節點η2 之雜訊，因此需要增加Ν通道金屬氧化物半導體(NMOS) 電晶體N7及N8之大小以降低雜訊。然而，存在一個當 電晶體之大小增加時其布置（layout)面積也隨之增加的問 題。 發明內容 爲了克服上述問題，本發明之一特點爲提供一種能 夠高速操作且同時最小化布置面積之雙埠靜態記憶單元。 本發明之另一特點爲提供一種包含了能夠高速操作 11668pif.doc/008 9 589737 且同時最小化布置面積之雙埠靜態記憶單元之半導體記憶 元件。 根據本發明，上述及其他特點能夠藉由提供一種雙 埠靜態記憶單元來達成，此單元包括：一第一傳輸閘，具 有與一字元線路連接之閘極且連接在一位元線路與一第一 節點之間；一第二傳輸閘，具有與上述字元線路連接之閘 極且連接在一互補位元線路與一第二節點之間；一個連接 在上述第一節點與上述第二節點之間的閂鎖；一 p通道金 屬氧化物半導體（PMOS)電晶體，具有與一掃描控制線路 連接之閘極且連接在上述第二節點與一掃描位元線路之 間。 上述第一及第二傳輸閘最好藉由N通道金屬氧化物 半導體(NMOS)電晶體來實施。 上述閂鎖最好包括：第一互補金屬氧化物半導體 (CMOS)反相器，用以倒置來自上述第一節點之信號並且 輸出上述第一節點之此反相信號至上述第二節點；以及第 二互補金屬氧化物半導體（CMOS)反相器，用以倒置來自 上述第二節點之信號並且傳送上述第二節點之此反相信號 至上述第一節點。 爲了達成本發明之上述特點’在此提供一種半導體 記憶元件，其中包括：複數個記憶單元，連接在相對應之 位元線路對與相對應之字元線路之間，同時被排列成一矩 陣；複數個掃描電晶體，連接至相對應之掃描位元線路、 上述相對應之記憶單元、以及相對應之掃描控制線路，同 時被排列成一矩陣；一個用以預先充電上述複數對位元線 11668pif.doc/008 10 589737 路之預先充電裝置；以及一個用以預先放電上述掃描位元 線路之預先放電裝置，其中每一掃描電晶體包括一個連接 在上述記憶單元之一相對應記憶單元與上述掃描位元線路 之一相對應掃描位元線路之間的p通道金屬氧化物半導體 (PMOS)電晶體，此P通道金屬氧化物半導體(PM0S)電晶 體具有與上述掃描控制線路之一相對應掃描控制線路連接 之閘極。 每一記憶單元最好包括··一第一 N通道金屬氧化物 半導體(NMOS)電晶體，連接在上述複數對位元線路其中 至少一對之一位元線路與第一節點之間，且具有與上述字 元線路連接之閘極；一第二N通道金屬氧化物半導體 (NMOS)電晶體，連接在此對位元線路之一互補位元線路 與上述第二節點之間，且具有與上述字元線路連接之閘 極；以及一個連接在上述第一節點與上述第二節點之間的 閂鎖。 上述閂鎖最好包括：一第一互補金屬氧化物半導體 (CMOS)反相器，用以倒置來自上述第一節點之信號缒且 傳送此反相信號至上述第二節點；以及一第二互補金屬氣 化物半導體（CMOS)反相器，用以倒置來自上述第二節點 之信號並且傳送此反相信號至上述第一節點。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯易懷， 下文特舉其較佳實施例，並配合所附圖式，予以詳細說明，其中 不同圖式中的相同參考數字表示相同元件。其詳細說明如 下： . 實施方式 11668pif.doc/008 11 589737 第4圖爲根據本發明之雙埠靜態記憶單元之電路圖。 參照第4圖，本發明之雙埠靜態記憶單元包含n通道金屬 氧化物半導體(NMOS)電晶體N5、N6、N7以及N8與P通 道金屬氧化物半導體(PMOS)電晶體P4、P5以及P6。 以下將說明第4圖之電路之操作。 爲了便於說明本發明所以利用一說明實例假定在一 寫入操作期間分別輸入邏輯”低”準位資料與邏輯”高”準位 資料至節點n3與節點π4。 然後，在一預先充電操作期間，充電一對位元線路 BL/BLB至邏輯”高”準位，並且預先放電掃描位元線路SL 至邏輯”低”準位。 在這種情況下，若同時執行一讀取操作及一掃描（讀 取）操作，則設定字元線路WL爲邏輯”高”準位且設定掃 描控制線路SS爲邏輯”低”準位，如此將導通Ν通道金屬 氧化物半導體(NMOS)電晶體Ν5及Ν6與Ρ通道金屬氧化 物半導體（PMOS)電晶體Ρ6。然後，位於此對位元線路 BL/BLB之位元線路BL之正(+)電荷將流出至節點η3，並 且位於掃描位元線路SL之負㈠電荷將流出至節點^4。相 較於第3圖電路之雜訊，第4圖之節點η4之雜訊互相抵 銷而減少至其一半水平。亦即，於第3圖之電路，將雜訊 集中在節點η4，但是於第4圖之電路，將雜訊分散至節點 η3與節點η4。因此，雜訊邊際獲得改善。 也就是說，因爲雜訊產生要素被分散至單元閂鎖之 節點η3與節點η4，所以第4圖之Ν通道金屬氧化物半導 體(NMOS)電晶體Ν7及Ν8能夠以較第3圖之ν通道金屬 11668pif.doc/008 12 589737 氧化物半導體(NMOS)電晶體N7及N8小的尺寸來形成。 因此，能夠降低上述雙埠靜態記憶單元之大小。 第5圖繪示根據本發明之一種包括第4圖所示之雙 埠靜態記憶單元之半導體記憶元件。參照第5圖，上述半 導體記憶元件包括記憶單元陣列10、讀/寫列解碼器12、 掃描列解碼器14、掃描閂鎖電路16、預先充電電路18、 預先放電電路28、資料輸入/輸出聞22、讀出放大器20、 資料輸入/輸出電路26以及行解碼器24。 讀/寫列解碼器12在一讀/寫操作期間解碼讀/寫列位 址RWRA並且從字元線路WLl-WLi當中選擇一字元線路 WL。掃描列解碼器14解碼掃描位址SA並且從掃描控制 線路SSl-SSi當中選擇一掃描控制線路SS。掃描閂鎖電路 16閂鎖從掃描位元線路SLl-SLj輸出之資料以響應掃描啓 動信號SE並產生掃描輸出信號Sout。預先充電電路18預 先充電複數對位元線路BL1/BL1B，……，BLj/BLiB，而預先 放電電路28則預先放電掃描位元線路SLl-SLj。資料輸入

/輸出閘22從上述位元線路對BL1/BL1B，......，BLj/BLiB 輸入及輸出資料以響應行選擇信號Yl-Yj。讀出放大器20 放大個別對位元線路BL1/BL1B,……，:BLj/BLiB之間的差 異電壓。行解碼器24解碼行位址RWCA並且在上述讀/寫 操作期間從行選擇信號Yl-Yj當中產生一行選擇信號γ。 資料輸入/輸出電路26藉由接收讀出放大器20所輸出之 資料來產生輸出資料Dout，並將從一資料輸入腳位輸入之 輸入資料Din傳送至資料輸入/輸出聞22。 參照第4圖電路之操作將易於了解第5圖所示之本 11668pif.doc/008 13 589737 發明之雙璋靜態記憶單元之操作。 一一 以下將說明第5圖之記憶元件之操作，其中假設^ 時執行讀取及掃描操作並且分別儲存邏輯，，高”準{立^_ 輯”低”準位於節點n3與n4。 $

在一預先充電操作期間，預先充電電路18預先 位元線路對BL1/BL1B，……，BLj/BLjB至邏輯，，高，，準位’ f 且預先放電電路28預先放電掃描位元線路SL1_SU

輯”低”準位。 其次，在上述預先充電操作之後的一讀取操作期間二 讀/寫列解碼器12選擇一字元線路WL1並且掃插列解碼器 14選擇一掃描控制線路SS1，如此將導通N通道金屬氧化 物半導體(NMOS)電晶體N5及N6與P通道金屬氧化物半 導體(PMOS)電晶體P6。 在這種情況下，將從上述位元線路對 BL1/BL1B，……,BLj/BLjB之互補位元線路BLIB-BLjB導 入正電荷至節點n4。然而，並無電荷從上述掃描位元線路 SLl-SLj導入節點π4。

現在，相反地，假設分別儲存邏輯”低”準位與邏輯” 高”準位於節點ri3與η4。以下將說明在上述情況之相反情 況下第5圖之元件之操作。 在一預先充電操作期間，將預先充電上述位元線路 對BL1/BL1B，······，BLj/BLjB至邏輯”高”準位，並將預先放 電上述掃描位元線路SLl-SLj至邏輯”低”準位。 在上述預.先放電操作之後的一讀取操作期間，讀/寫 列解碼器12選擇一字元線路WL1並且掃描列解碼器14 11668pif.doc/008 14 589737 選擇一掃描控制線路ssi，如此將導通N通道金屬氧化物 半導體(NMOS)電晶體N5及N6與p通道金屬氧化物半導 體（PMOS)電晶體P6。 這時候，將從上述位元線路對 BL1/BL1B，……，BLj/BLjB之位元線路BLl-BLj導入正電荷 至節點n3 ’但是不從上述位元線路對 BL1/BL1B，……，BLj/BLjB之互補位元線路BLIB-BLjB導 入。並且，將位於節點n4之正電荷傳送至上述掃描位元 線路SLl-SLj。因此，雜訊產生要素可被分散至節點n3與 節點n4。結果，增加本發明之記憶單元之雜訊邊際。因此， 根據本發明之半導體記憶元件之優點爲由於所增加之雜訊 邊際，所以N通道金屬氧化物半導體(NMOS)電晶體N7 及N8在尺寸上不需要大於習知半導體記憶元件。 第1表繪示第3圖及第4圖之電路之雜訊邊際模擬 結果，其中此結果藉由考慮各種能夠影響雜訊邊際之因素 (如供電電壓、溫度、以及處理狀況)而獲得。

11668pif.doc/008 15 第1表 編號 處理狀況 第3圖電 路之雜訊 邊際(V) 第4圖電路 之雜訊邊際 (V) 電壓（V) 溫度（°C) 處理狀 況 1 3 -55 FF 0.0891 0.1433 2 3 -55 FS 0.0349 0.1599 3 3 -55 SF 0.2911 0.1972 4 3 -55 SS 0.2364 0.2243 5 3 125 FF 0.0033 0.0820 6 3 125 FS 0.0648 0.1052 7 3 125 SF 0.2160 0.1137 8 3 125 SS 0.1498 0.1515 9 2.5 25 NN 0.1512 0.1586 10 1.8 25 NN 0.1924 0.1474 589737 第1表之處理狀況項目當中，F與S分別表示狀況不 佳與狀況良好，而N則表示一般狀況。此外，第一字母表 示製造N通道金屬氧化物半導體(NMOS)電晶體之處理狀 況，而第二字母表示製造P通道金屬氧化物半導體(PMOS) 電晶體之處理狀況。 如第1表所示，於第6號情況，供電電壓爲3伏特（V)， 溫度爲125°C，N通道金屬氧化物半導體(NMOS)電晶體在 不佳狀況下形成且P通道金屬氧化物半導體（PMOS)電晶 體在良好狀況下形成，第4圖電路之雜訊邊際大於第3圖 電路之雜訊邊際。亦即，於第6號情況因爲操作特性劣化 所以習知雙璋靜態記憶單元不能正確地閂鎖資料。 11668pif.doc/008 16 589737 第6A圖爲習知雙埠靜態記憶單元之布置圖’其中繪 示N通道金屬氧化物半導體(NMOS)電晶體N5-N9與P通 道金屬氧化物半導體(PMOS)電晶體P4及P5之主動區域 與閘極。 首先，N通道金屬氧化物半導體(NMOS)電晶體N5-N9 之主動區域以參考數字30來表示，而P通道金屬氧化物 半導體(PMOS)電晶體P4及P5之主動區域則以參考數字32 來表示。 個別的N通道金屬氧化物半導體(NMOS)電晶體N5、 N6以及N9之閘極34、38、36被排列在主動區域30之上。 N通道金屬氧化物半導體(NMOS)電晶體N7與P通道金屬 氧化物半導體(PMOS)電晶體P4之共同閘極40，以及N通 道金屬氧化物半導體(NMOS)電晶體N8與P通道金屬氧化 物半導體(PMOS)電晶體P5之共同閘極42被排列在主動 區域30及32之上。 第6B圖爲本發明之雙埠靜態記憶單元之布置圖，其 中繪示N通道金屬氧化物半導體(NMOS)電晶體N5-N8與 P通道金屬氧化物半導體(PMOS)電晶體P4-P6之主動區域 與閘極。 首先，N通道金屬氧化物半導體(NM〇s)電晶體N5-N8 之主動區域以參考數字50來表示，而P通道金屬氧化物 半導體(PMOS)電晶體P4-P6之主動區域則以參考數字52 來表示。 相對應N通道金屬氧化物半導體(NMOS)電晶體N5 及N6之閘極54及56被排列在主動區域50之上。N通道 11668pif.doc/008 17 589737 金屬氧化物半導體(NMOS)電晶體N7與P通道金屬氧化物 半導體(PMOS)電晶體P4之共同閘極60，以及N通道金屬 氧化物半導體(NMOS)電晶體N8與P通道金屬氧化物半導 體(PMOS)電晶體P5之共同閘極62被排列在主動區域50 及52之上。P通道金屬氧化物半導體(PMOS)電晶體P6之 閘極58被排列在主動區域52之上。 如第6A圖所示，習知雙埠靜態記憶單元在P通道金 屬氧化物半導體(PMOS)電晶體與N通道金屬氧化物半導 體(NMOS)電晶體之數目上並不平衡，尤其，其所具有之 N通道金屬氧化物半導體(NMOS)電晶體多於P通道金屬 氧化物半導體（PMOS)電晶體。因此，習知記憶單元之布 置尺寸較大。 然而，如第6B圖所示’ P通道金屬氧化物半導體 (PMOS)電晶體與N通道金屬氧化物半導體(NMOS)電晶體 在數目上達到平衡，因而本發明之記憶單元之布置尺寸相 對小於習知記憶單元之布置尺寸。 在相對應於第3圖電路之第6A圖當中，將N通道金 屬氧化物半導體(NMOS)電晶體N7及N8繪示成具有與第 4圖電路之P通道金屬氧化物半導體（PMOS)電晶體P6相 同之通道寬度。並且，與第1表相關之模擬是在假設第3 圖電路之N通道金屬氧化物半導體(NMOS)電晶體N7及N8 具有與第4圖電路之P通道金屬氧化物半導體（PMOS)電 晶體P6相同之通道寬度的情況下執行。 因此，若.將第3圖電路之N通道金屬氧化物半導體 (NMOS)電晶體N7及N8設計爲增加其通道寬度，則也將 11668pif.doc/008 18 增加第3圖電路之記憶單元之總布置面積。 雖然本發明已經以其較佳實施例揭露如上，然其並 非用以限定本發明，任何熟習此技藝者，在不脫離本發明 之精神的情況下，當可作些許之更動與潤飾，因此本發明 之權利保護範圍當視後附之申請專利範圍所界定者爲準。 圖式簡單說明 第1圖爲根據習知技藝之一實例之雙埠靜態記憶單 兀之電路圖。 第2圖爲根據習知技藝之另一實例之雙埠靜態記憶 單元之電路圖。 第3圖爲根據習知技藝之又另一實例之雙埠靜態記 憶單元之電路圖。 第4圖爲根據本發明之雙埠靜態記憶單元之電路圖。 第5圖爲根據本發明之一種包括第4圖所示之雙埠 靜態記憶單元之半導體記憶元件之方塊圖。 第6A圖爲根據習知技藝之雙埠靜態記憶單元之布置 圖。 第6B圖爲根據本發明之雙璋靜態記憶單元之布置 圖。 圖式標記說明 10 記憶單元陣列 12 讀/寫列解碼器 14 掃描列解碼器 16 掃描.閂鎖電路 18 預先充電電路 11668pif.doc/008 19 589737 20 讀出放大器 22 資料輸入/輸出閘 24 行解碼器 26 資料輸入/輸出電路 28 預先放電電路 30 NMOS電晶體N5-N9之主動區域 32 PMOS電晶體P4及P5之主動區域 34 NMOS電晶體N5之閘極 36 NMOS電晶體N9之閘極 38 NMOS電晶體N6之閘極 40 NMOS電晶體N7與PMOS電晶體 極 42 NMOS電晶體N8與PMOS電晶體 極 50 NMOS電晶體N5-N8之主動區域 52 PMOS電晶體P4-P6之主動區域 54 NMOS電晶體N5之閘極 56 NMOS電晶體N6之閘極 58 PMOS電晶體P6之閘極 60 NMOS電晶體N7與PMOS電晶體 極 62 NMOS電晶體N8與PMOS電晶體 極 P4之共同閘 P5之共同閘 P4之共同閘 P5之共同閘 BL 位元線路 20 11668pif.doc/008 589737 BL1 位元線路 BLj 位元線路 BLB 互補位元線路 BL1B 互補位元線路 BLjB 互補位元線路 Din 輸入資料 Dout 輸出資料 11 反相器 12 反相器 13 反相器 14 反相器 MC 記憶單元 N1 N通道金屬氧化物半導體(NMOS)電晶體 N2 N通道金屬氧化物半導體(NMOS)電晶體 N3 N通道金屬氧化物半導體(NMOS)電晶體 N4 N通道金屬氧化物半導體(NMOS)電晶體 N5 N通道金屬氧化物半導體(NMOS)電晶體 N6 N通道金屬氧化物半導體(NMOS)電晶體 N7 N通道金屬氧化物半導體(NMOS)電晶體 N8 N通道金屬氧化物半導體(NMOS)電晶體 N9 N通道金屬氧化物半導體(NMOS)電晶體 m 節點 n2 節點 η3 節_ η 4 節點 21 1668pif.doc/008 589737 PI p通道金屬氧化物半導體(PMOS)電晶體 P2 P通道金屬氧化物半導體（PMOS)電晶體 P3 P通道金屬氧化物半導體(PMOS)電晶體 P4 P通道金屬氧化物半導體（PMOS)電晶體 P5 P通道金屬氧化物半導體(PMOS)電晶體 P6 P通道金屬氧化物半導體(PMOS)電晶體 RWRA 讀寫列位址 RWCA 讀寫行位址 SA 掃描位址 SE 掃描啓動信號 SL 掃描位元線路 SL1 掃描位元線路 SLj 掃描位元線路 Sout 掃描輸出信號 SS 掃描控制線路 SSI 掃描控制線路 SS2 掃描控制線路 SSi 掃描控制線路 WL 字元線路 WL1 字元線路 WL2 字元線路 WLi 字元線路 Y1 行選擇信號 Yj 行選.擇信號 11668pif.doc/008 22

Claims (1)

1. 589737 拾、申請專利範圍： 1. 一種雙璋靜態記憶單元，該單元包括： 一第一傳輸聞，具有一個與一字兀線路連接之閘極 且連接在一位兀線路與一第一節點之間； 一第二傳輸閘，具有一個與該字元線路連接之閘極 且連接在一互補位元線路與一第二節點之間； 一閂鎖，連接在該第一節點與該第二節點之間；以 及 一 P通道金屬氧化物半導體(PMOS)電晶體，具有一 個與一掃描控制線路連接之閘極且連接在該第二節點與一 掃描位元線路之間。 2. 如申請專利範圍第1項所述之雙埠靜態記憶單元， 其中該些第一及第二傳輸閘藉由N通道金屬氧化物半導體 (NMOS)電晶體來實施。 3. 如申請專利範圍第1項所述之雙埠靜態記憶單元， 其中該閂鎖包括： 一第一互補金屬氧化物半導體（CMOS)反相器，用以 倒置一個來自該第一節點之信號並且輸出該第一節點之該 反相信號至該第二節點；以及 一第二互補金屬氧化物半導體（CMOS)反相器，用以 倒置一個來自該第二節點之信號並且傳送該第二節點之該 反相信號至該第一節點。 4. 一種半導體記憶元件，該元件包括： 複數個記憶單元，連接在相對應之複數對位元線路 與相對應之複數條字元線路之間，同時被排列成一矩陣； 11668pif.doc/008 23 589737 複數個掃描電晶體，連接至相對應之複數條掃描位 元線路、相對應之該些記憶單元、以及相對應之複數條掃 描控制線路，同時被排列成一矩陣； 一預先充電裝置，用以預先充電該些複數對位元線 路；以及 一預先放電裝置，用以預先放電該些掃描位元線路， 其中每一該掃描電晶體包括一個連接在該些記憶單 元之一相對應記憶單元與該些掃描位元線路之一相對應掃 描位元線路之間的P通道金屬氧化物半導體（PMOS)電晶 體，該P通道金屬氧化物半導體（PMOS)電晶體具有一個 與該些掃描控制線路之一相對應掃描控制線路連接之閘 極。 5. 如申請專利範圍第4項所述之半導體記憶元件，其 中每一該記憶單元包括： 一第一 N通道金屬氧化物半導體(NMOS)電晶體，連 接在該些對位元線路其中至少一對之一位元線路與該第一 節點之間，且具有一個與該字元線路連接之閘極； 一第二N通道金屬氧化物半導體(NMOS)電晶體，連 接在該對位元線路之一互補位元線路與該第二節點之間， 且具有一個與該字元線路連接之閘極；以及 一閂鎖，連接在該第一節點與該第二節點之間。 6. 如申請專利範圍第5項所述之半導體記憶元件，其 中該閂鎖包括： 一第一互.補金屬氧化物半導體（CMOS)反相器，用以 倒置一個來自該第一節點之信號並且傳送該反相信號至該 11668pif.doc/008 24 589737 第二節點；以及 一第二互補金屬氧化物半導體（CMOS)反相器，用以 倒置一個來自該第二節點之信號並且傳送該反相信號至該 第一節點。 11668pif.doc/008 25