CN101452742B - 改善sram匹配度的方法 - Google Patents

改善sram匹配度的方法 Download PDF

Info

Publication number
CN101452742B
CN101452742B CN2007100944022A CN200710094402A CN101452742B CN 101452742 B CN101452742 B CN 101452742B CN 2007100944022 A CN2007100944022 A CN 2007100944022A CN 200710094402 A CN200710094402 A CN 200710094402A CN 101452742 B CN101452742 B CN 101452742B
Authority
CN
China
Prior art keywords
semiconductor
oxide
butut
metal
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100944022A
Other languages
English (en)
Other versions
CN101452742A (zh
Inventor
黄艳
黄威森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100944022A priority Critical patent/CN101452742B/zh
Publication of CN101452742A publication Critical patent/CN101452742A/zh
Application granted granted Critical
Publication of CN101452742B publication Critical patent/CN101452742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种改善SRAM匹配度的方法，包括，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。所述改善SRAM匹配度的方法通过改变所述不匹配管的电学性能，从而改善SRAM的匹配度。

Description

改善SRAM匹配度的方法
技术领域
本发明涉及改善SRAM匹配度的方法。
背景技术
静态随机存取存储器(SRAM)是现在广泛应用的半导体存储器。因静态随机存取存储器单元只要不掉电，即使没有任何周期性的刷新操作，数据也不会丢失，因此我们称这种存储电路是静态的。静态随机存取存储器存取速度高、功耗低，因此主要作为微处理器、大型机、工作站以及许多便携设备的高速缓冲存储器。
目前常用的静态存储器单元有双端口静态存储器单元，所述单元电路参照图2所示，包括两个背靠背的第一反相器和第二反相器，即第一反相器的输出与第二反相器的输入相连，第二反相器的输出与第一反相器的输入相连，所述第一反相器包括PMOS管MP1和NMOS管MN1，所述第二反相器包括PMOS管MP2和NMOS管MN2；所述双端口静态存储器单元还包括四个用作传输门的NMOS管MN3～MN6，其中NMOS管MN3的栅极与字线WLB相连，漏极与位线BLB相连，源极与第一反相器的输出相连；NMOS管MN4的栅极与字线WLB相连，漏极与补充位线/BLB相连，源极与第二反相器的输出相连；NMOS管MN5的栅极与字线WLA相连，漏极与位线BLA相连，源极与第一反相器的输出相连；NMOS管MN6的栅极与字线WLA相连，漏极与补充位线/BLA相连，源极与第二反相器的输出相连。并且，在例如申请号为03147180.3的中国专利申请中还能发现更多与双端口静态存储器单元相关的信息。
由于在性能上对于双端口静态存储器单元的匹配要求很高，因而对于用作传输门的各个MOS管来说，其匹配就表现在对应的MOS管的电性参数的差异必须在容忍范围之内。以上述MOS管为例，设定MOS管MN5和MOS管MN6的漏极饱和电流的差异不能超过20％，而MOS管MN3和MOS管MN4的漏极饱和电流的差异也不能超过20％。一旦超过所述的容忍范围，通常就认为所述的对应MOS管不匹配，例如MOS管MN5和MOS管MN6的漏极饱和电流的差异为22％，那么就认为MOS管MN5和MOS管MN6不匹配。而随着器件尺寸的越来越小，由于工艺偏差造成的对应MOS管的不匹配对SRAM性能的影响也越来越严重。
发明内容
本发明提供一种改善SRAM匹配度的方法，解决现有技术由于SRAM的对应MOS管不匹配而影响SRAM性能的问题。
为解决上述问题，本发明提供一种改善SRAM匹配度的方法，包括下列步骤，
测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；
根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。
所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数匹配，则测量下一对对称MOS管的同一种电性参数。
所述改变不匹配的MOS管的布图特征量为改变不匹配的MOS管中具有较小电性参数值的MOS管的布图特征量。
所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异比例缩小所得的布图特征量的值。
与现有技术相比，上述所公开的改善SRAM匹配度的方法具有以下优点：上述所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数，从而改善SRAM的匹配度。
附图说明
图1是本发明改善SRAM匹配度的方法流程图；
图2是本发明改善SRAM匹配度的方法的一种实施方式对应的电路图；
图3是图2所示电路的布图；
图4是根据本发明改善SRAM匹配度的方法对图3改进后的布图；
图5是实施本发明改善SRAM匹配度的方法前所测得的图2所示SRAM中NMOS管MN3和NMOS管MN4的漏极饱和电流图；
图6是实施本发明改善SRAM匹配度的方法后所测得的图2所示SRAM中NMOS管MN3和NMOS管MN4的漏极饱和电流图。
具体实施方式
本发明所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数，从而改善SRAM的匹配度。
参照图1所示，本发明改善SRAM匹配度的方法的一种实施方式包括下列步骤，
步骤s1，提供SRAM布图；
步骤s2，测量根据所述SRAM布图形成的SRAM中的一对对称MOS管的电性参数；
步骤s3，根据所述电性参数判断所述对应MOS管是否匹配，若所述对称MOS管不匹配，则执行步骤s4；若所述对称MOS管匹配，则执行步骤s5；
步骤s4，改变不匹配的MOS管的布图的布图特征量，并返回步骤s2；
步骤s5，测量下一对对称MOS管的电性参数，并返回步骤s3。
所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数匹配，则测量下一对对称MOS管的同一种电性参数。
所述改变不匹配的MOS管的布图特征量为改变不匹配的一对对称MOS管中具有较小电性参数值的MOS管的布图特征量。
所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异比例缩小所得的布图特征量的值。
下面通过一个改变布图中MOS管栅极布图长度来改善SRAM匹配度的例子来使得本发明改善SRAM匹配度的方法更加清楚。
参照图2所示，本实施例的SRAM为双端口8管SRAM，所述SRAM包括两个背靠背的第一反相器和第二反相器，即第一反相器的输出与第二反相器的输入相连，第二反相器的输出与第一反相器的输入相连。所述第一反相器包括PMOS管MP1和NMOS管MN1，所述第二反相器包括PMOS管MP2和NMOS管MN2。所述SRAM还包括四个用作传输门的NMOS管MN3～MN6。其中NMOS管MN3的栅极与字线WLB相连，漏极与位线BLB相连，源极与第一反相器的输出相连；NMOS管MN4的栅极与字线WLB相连，漏极与补充位线/BLB相连，源极与第二反相器的输出相连；NMOS管MN5的栅极与字线WLA相连，漏极与位线BLA相连，源极与第一反相器的输出相连；NMOS管MN6的栅极与字线WLA相连，漏极与补充位线/BLA相连，源极与第二反相器的输出相连。并且，由于SRAM对匹配的要求较高，所述匹配为要求SRAM中的对称管，例如MN3和MN4、MN5和MN6的电性参数一致。因而通常在设计时会使得NMOS管MN3和NMOS管MN4的尺寸相同，以及使得NMOS管MN5和NMOS管MN6的尺寸相同，从而在设计上保证所述的对称管具有一致的电性参数。
以下所示的即为结合上述的SRAM电路应用本发明改善SRAM匹配度的方法的实例。
参照图1所示，执行步骤s1，提供SRAM布图。图3即为根据图2所示的电路得到的布图，其中标号10代表MOS管的源极，标号20代表MOS管的漏极，而标号30代表两个背靠背的第一反相器的输出与第二反相器的输入相连所需的连接孔，以及第二反相器的输出与第一反相器的输入相连所需的连接孔。NMOS管MN3的栅极和NMOS管MN4的栅极因与同一根字线WLB相连，因而在布图上共用一条栅极连线；而NMOS管MN5和NMOS管MN6的栅极因与同一根字线WLA相连，因而在布图上共用一条栅极连线。并且，由于上述对NMOS管MN3～MN6的尺寸设置，在布图中也最好使得上述各个NMOS管对应的图形相同。
然而，由于设计面积的限制，对称MOS管的布图图形可能不完全一致，或者由于制程的偏差，而导致布图图形相同的对称MOS管在器件性能上出现差异，这两种情况都会导致SRAM中对称的MOS管不匹配，例如NMOS管MN3和NMOS管MN4就会不匹配，具体表现为NMOS管MN3和NMOS管MN4的电性参数不同，并且偏差超过容忍范围。而为了减小对称MOS管的电性参数的偏差，达到匹配的要求，较直接的方法就是改变所述不匹配一对对称MOS管的布图中与电性参数相关的布图特征量，即所述布图特征量的改变会使得电性参数也发生改变。MOS管的布图特征量有例如栅极布图长度、有源区布图面积等等，其中所述栅极布图长度的方向与MOS管的沟道长度方向一致。而改变布图的依据就在于所述对称MOS管之间的不匹配程度，即电性参数的差异。
继续参照图1所示，执行步骤s2，测量根据所述SRAM布图形成的SRAM中的一对对称MOS管的电性参数。
本实施例中，以MOS管的漏极饱和电流(Idsat)作为所测量的电性参数，测量根据上述布图形成的SRAM器件的各个MOS管的漏极饱和电流。例如，通过在NMOS管MN3和NMOS管MN4的栅极分别施加设定的电压来测量NMOS管MN3和NMOS管MN4的漏极饱和电流。
继续参照图1所示，执行步骤s3，根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则执行步骤s4；若所述对称MOS管匹配，则执行步骤s5。
图5为根据步骤s2所示方法测得的NMOS管MN3和NMOS管MN4的漏极饱和电流，从图5中可以看到，NMOS管MN3和NMOS管MN4的漏极饱和电流是通过在NMOS管MN3的栅极和NMOS管MN4的栅极分别施加-0.5V至1.5V的电压而测得的。从图5中还可以看到，NMOS管MN3的漏极饱和电流整体小于NMOS管MN4的漏极饱和电流，并且NMOS管MN3的漏极饱和电流与NMOS管MN4的漏极饱和电流的差异大于20％，所述差异为NMOS管MN3和NMOS管MN4的漏极饱和电流的差与NMOS管MN4的漏极饱和电流的比值。那么对称MOS管，NMOS管MN3和NMOS管MN4不匹配，则此时就需要执行步骤s4。而若NMOS管MN3的漏极饱和电流和NMOS管MN4的漏极饱和电流的差异小于20％，此时就认为NMOS管MN3和NMOS管MN4匹配，则执行步骤s5。
继续参照图1所示，执行步骤s4，如上所述的，当对称的MOS管不匹配时，就需要通过改变不匹配的MOS管的布图中与所测量的电性参数相关的布图特征量来改善对称的MOS管的匹配程度。
继续上述的例子，所测量的电性参数为漏极饱和电流，而MOS管布图中与漏极饱和电流相关的布图特征量为栅极布图长度、有源区布图面积等。所以，改变栅极布图长度或有源区布图面积都可以改变MOS管的漏极饱和电流。由于SRAM布图设计对于面积的限制较严格，因而相对于有源区布图面积，栅极布图长度能够在较严格的面积限制下有较多的改变余量，栅极布图长度是一种较优化的方式。因此，当对称MOS管，NMOS管MN3和NMOS管MN4不匹配时，可以通过改变NMOS管MN3或NMOS管MN4的栅极布图长度来改善不匹配情况。由于上述测量中，具有较小电性参数值的是NMOS管MN3，而通常具有较小电性参数值的MOS管是不符合设计要求的。因此NMOS管MN3是对称MOS管，NMOS管MN3和NMOS管MN4中引起不匹配，并且不符合设计要求的MOS管。因而需要通过减小NMOS管MN3的栅极布图长度来增大MN3的漏极饱和电流。参照图4所示，标号10代表MOS管的源极、标号20代表MOS管的漏极。从图4中可以看到，NMOS管MN3的栅极布图长度相对于NMOS管MN4的栅极布图长度减小了。
而对于减小栅极布图的长度，此时可以先设置一个改变的初值，一般来说改变的初值可以参考上述测得的NMOS管MN3和NMOS管MN4的不匹配程度，例如，NMOS管MN3和NMOS管MN4的差异为22％，则将NMOS管MN3的栅极布图长度减小到原来长度的78％，然后测量根据新布图得到的NMOS管MN3和NMOS管MN4的漏极饱和电流。若所测量得到的NMOS管MN3的漏极饱和电流比NMOS管MN4的漏极饱和电流小，并且差异仍然大于20％，或NMOS管MN3的漏极饱和电流比NMOS管MN4的漏极饱和电流大，并且差异大于20％，那么就认为NMOS管MN3和NMOS管MN4仍然是不匹配的，此时则继续调整NMOS管MN3的栅极布图长度。例如，若经第一次改变布图后的NMOS管MN3的漏极饱和电流反而大于NMOS管MN4的漏极饱和电流，并且差异超过20％，这时就需要将NMOS管MN3的栅极布图长度的缩小比例减小。例如，将NMOS管MN3的栅极布图长度减小到原来长度的85％，然后重新测量根据新布图得到的NMOS管MN3和NMOS管MN4的漏极饱和电流的差异。若所测量得到的差异小于20％，那么就认为NMOS管MN3和NMOS管MN4匹配，如图6所示，此时NMOS管MN3和NMOS管MN4的漏极饱和电流几乎相同。由于NMOS管MN3的栅极布图长度和NMOS管MN4的栅极布图长度的初始长度是相同的，因而也就是说当NMOS管MN3对应的布图的栅极布图长度为NMOS管MN4对应的布图的栅极布图长度的85％时，NMOS管MN3和NMOS管MN4能够达到匹配。
下面仅以一个具体制程的例子来使上述说明更清楚，并非用以限定。继续参照图4所示，以90nm制程为例，NMOS管MN3和NMOS管MN4的原始尺寸均为W/L＝0.12/0.13um，其中W为NMOS管的栅极宽度，而L为NMOS管的栅极布图长度。当NMOS管MN3的栅极布图长度L减小到0.11um时，NMOS管MN3与NMOS管MN4匹配。此时NMOS管MN3的布图图形除了栅极布图长度改变之外，还应该按照90nm制程的设计规则，例如栅极图层与有源区图层的间距等设计规则，来对栅极布图长度改变后的其他布图图形进行调整，例如根据NMOS管MN3的栅极图层与NMOS管MN4的有源区图层的间距要求，设置NMOS管MN3的栅极相对于NMOS管MN3的有源区的出头长度是0.095um。
继续参照图1所示，执行步骤s5，当初始测得的对称MOS管匹配或经改变布图中栅极布图长度后的对称MOS管匹配时，则继续检测下一对对称MOS管的电性参数，并按照步骤s3的方法来判断所测量的对称MOS管是否匹配。若所测量的下一对对称MOS管不匹配，则按步骤s4的方法对布图进行调整。继续参照图4所示，例如当发现NMOS管MN5和NMOS管MN6不匹配时，则通过步骤s4所述的方法调整NMOS管MN5的栅极布图长度来使得NMOS管MN5和NMOS管MN6最终达到匹配。
综上所述，上述所公开的改善SRAM匹配度的方法，通过调整SRAM布图中不匹配管的中与电性参数相关的布图特征量，来改变所述不匹配管的电性参数，从而改善SRAM的匹配度。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (4)

1.一种改善SRAM匹配度的方法，其特征在于，包括下列步骤，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；
根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配；所述电性参数为漏极饱和电流，所述布图特征量为MOS管的栅极布图长度。
2.如权利要求1所述的改善SRAM匹配度的方法，其特征在于，所述改变不匹配的MOS管的布图特征量为改变不匹配的一对对称MOS管中具有较小电性参数值的MOS管的布图特征量。
3.如权利要求2所述的改善SRAM匹配度的方法，其特征在于，所述改变具有较小电性参数值的MOS管的布图特征量所取的初值为将所述MOS管的布图的原始布图特征量按所述对称MOS管的电性参数的差异比例缩小所得的布图特征量的值。
4.如权利要求1所述的改善SRAM匹配度的方法，其特征在于，所述改善SRAM匹配度的方法还包括，若所述对称MOS管的电性参数匹配，则测量下一对对称MOS管的同一种电性参数。
CN2007100944022A 2007-12-07 2007-12-07 改善sram匹配度的方法 Active CN101452742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100944022A CN101452742B (zh) 2007-12-07 2007-12-07 改善sram匹配度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100944022A CN101452742B (zh) 2007-12-07 2007-12-07 改善sram匹配度的方法

Publications (2)

Publication Number Publication Date
CN101452742A CN101452742A (zh) 2009-06-10
CN101452742B true CN101452742B (zh) 2011-10-05

Family

ID=40734932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100944022A Active CN101452742B (zh) 2007-12-07 2007-12-07 改善sram匹配度的方法

Country Status (1)

Country Link
CN (1) CN101452742B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517637B (zh) * 2013-09-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 Sram单元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434234B1 (en) * 1989-12-22 1995-05-24 AT&T Corp. MOS devices having improved electrical match
CN1472746A (zh) * 2002-07-08 2004-02-04 ���ǵ�����ʽ���� 双端口静态存储器单元和包括该单元的半导体存储器装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434234B1 (en) * 1989-12-22 1995-05-24 AT&T Corp. MOS devices having improved electrical match
CN1472746A (zh) * 2002-07-08 2004-02-04 ���ǵ�����ʽ���� 双端口静态存储器单元和包括该单元的半导体存储器装置

Also Published As

Publication number Publication date
CN101452742A (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
Agarwal et al. The impact of random device variation on SRAM cell stability in sub-90-nm CMOS technologies
US9337204B2 (en) Memory cell
TW201730794A (zh) 靜態隨機存取記憶體的佈局圖案及其製作方法
US7447101B2 (en) PG-gated data retention technique for reducing leakage in memory cells
Lu et al. Compact modeling of variation in FinFET SRAM cells
Abbasian et al. A single-bitline 9T SRAM for low-power near-threshold operation in FinFET technology
Lim et al. Performance Evaluation of 14 nm FinFET‐Based 6T SRAM Cell Functionality for DC and Transient Circuit Analysis
CN101458720B (zh) 减小sram阱邻近效应的方法
Sanjana et al. Design and Performance Analysis of 6T SRAM cell in 22nm CMOS and FinFET technology Nodes
Kumar et al. Process evaluation in FinFET based 7T SRAM cell
Cho et al. An innovative indicator to evaluate DRAM cell transistor leakage current distribution
US8352895B2 (en) Model library implementation and methodology for worst case performance modeling for SRAM cells
CN101452742B (zh) 改善sram匹配度的方法
CN107369466B (zh) 一种基于FinFET器件的三字线存储单元
Huynh-Bao et al. Design technology co-optimization for enabling 5nm gate-all-around nanowire 6T SRAM
Yadav et al. Performance estimation of non-hysteretic negative capacitance FinFET based SRAM
CN110400797B (zh) Sram的存储单元结构版图、sram的存储单元结构及其版图
Rajendran et al. Noise margin, critical charge and power-delay tradeoffs for SRAM design
Ding et al. Influence of transistors with BTI-induced aging on SRAM write performance
Abu-Rahma et al. Variability in nanometer technologies and impact on SRAM
Amat et al. Variability mitigation mechanisms in scaled 3T1D-DRAM memories to 22 nm and beyond
Faragalla et al. Impact of process variability on FinFET 6T SRAM cells for physical unclonable functions (PUFs)
JP2005310242A (ja) Ｓｒａｍメモリセルの評価方法
CN109285837B (zh) 一种半导体器件的布局结构
Sankranti et al. Designing power‐efficient SRAM cells with SGFinFETs using LECTOR technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant