JP2005310242A - Ｓｒａｍメモリセルの評価方法 - Google Patents
Ｓｒａｍメモリセルの評価方法 Download PDFInfo
- Publication number
- JP2005310242A JP2005310242A JP2004124311A JP2004124311A JP2005310242A JP 2005310242 A JP2005310242 A JP 2005310242A JP 2004124311 A JP2004124311 A JP 2004124311A JP 2004124311 A JP2004124311 A JP 2004124311A JP 2005310242 A JP2005310242 A JP 2005310242A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- memory cell
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】 ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。
【解決手段】 第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法において、まず、第１のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第１の入出力特性を得る。次に、第２のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第２の入出力特性を得る。次に、第１および第２の入出力特性において、所定の入力電圧における第１および第２の出力電圧の差（Ａ，Ｂ）を読み出し、ＳＲＡＭメモリセルを構成するＳＲＡＭトランジスタの安定性と非対称性を判断する。
【選択図】 図２
【解決手段】 第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法において、まず、第１のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第１の入出力特性を得る。次に、第２のインバータの入力に０Ｖから定格電源電圧の電圧をスイープしながら与え、出力電圧をモニターして第２の入出力特性を得る。次に、第１および第２の入出力特性において、所定の入力電圧における第１および第２の出力電圧の差（Ａ，Ｂ）を読み出し、ＳＲＡＭメモリセルを構成するＳＲＡＭトランジスタの安定性と非対称性を判断する。
【選択図】 図２
Description
本発明は、ＳＲＡＭ回路、特にＳＲＡＭメモリセルの評価方法に関する。
従来、ＳＲＡＭの安定性及び対称性の評価基準として、スタティックノイズマージンを評価算出して用いている（例えば、非特許文献１）。
スタティックノイズマージンとは、まず、ワード線とビット線に定格電源電圧（例えばＶＤＤ）を印加して、ＳＲＡＭの一方（第１）の内部ノードに０Ｖから定格電源電圧の電圧を与えたときの他方（第２）の内部ノードに出力される出力電圧を測定して第１のデータとする。次に、第２の内部ノードに０Ｖから定格電源電圧の電圧を与えたときの第１の内部ノードに出力される出力電圧を測定して第２のデータとする。次に、第１のデータをＸ−Ｙ軸変換して第２のデータに重ねたグラフを描き、図３に示すように、２つのカーブに内接する最大の正方形を２つ描く。ここで、正方形の一辺の長さが小さい方の一辺の長さの値を算出する。
この一辺の長さが小さい方の値がＳＲＡＭの動作マージンを意味しており、これをスタティックノイズマージンという。これにより、ＳＲＡＭの安定性及び対称性を評価することができる。
Ultra-Low Power and High Speed SRAM for Mobile Applications Using Single Poly-Si Gate 90nm CMOS Technology (2003 Symposium on VLSI Technology Digest of Technical Papers)
Ultra-Low Power and High Speed SRAM for Mobile Applications Using Single Poly-Si Gate 90nm CMOS Technology (2003 Symposium on VLSI Technology Digest of Technical Papers)
上記のスタティックノイズマージンによるＳＲＡＭの安定性及び対称性の評価では、まず、スタティックノイズマージンを算出する場合、入力電圧をスイープして出力電圧をモニターするという手順を、ＳＲＡＭメモリセルの第一のインバータと第二のインバータで２度行ない、片側のデータを反転して算出しなければならず、測定時間が長くなるという課題がある。今後、デバイスの低電圧化に伴い、仕様で定められた動作電源電圧範囲に対するＳＲＡＭの動作マージンは小さくなってきているため、定格電源電圧だけでなく、定格電源電圧以上もしくはそれ以下の電源電圧でスタティックノイズマージンの測定を行う必要があり、測定がさらに長時間化する懸念があるためこの課題は大きな問題となる。
また、スタティックノイズマージンを算出するためには一般的なＰＣＭテスターでは対応できず、ワークステーションやパソコンなどを用いて算出しなければならないという課題も有している。
さらに、ＳＲＡＭのトランジスタの非対称性はスタティックノイズマージンの値だけでなく、グラフを見なければどのトランジスタ動作で非対称性が起きているのかわからないという課題もある。
本発明は上記課題に鑑みて、ＳＲＡＭの非対称性をスタティックノイズマージンを算出することなく、短時間でかつ容易にトランジスタ動作の非対称性を評価することが可能なＳＲＡＭメモリセルの評価手法を提供することを目的とする。
上記課題を解決するために、本発明の第１のＳＲＡＭメモリセルの評価方法は、第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、第１のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、第２のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、第１および第２の入出力特性を用いて、所定の入力電圧における第１と第２のインバータの出力電圧の差を求め、この差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とする。
また、本発明の第２のＳＲＡＭメモリセルの評価方法は、第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、第１のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、第２のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、第１および第２の入出力特性を用いて、所定の入力電圧における第１と第２のインバータの出力電圧の差を求め、この差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とする。
本発明の第１および第２のＳＲＡＭメモリセルの評価方法において、第１の入出力特性を得る工程および第２の入出力特性を得る工程において、入力電圧が設定される所定の電圧範囲は、ＳＲＡＭメモリセルを構成するトランジスタの定格電源電圧以上の電圧範囲、または定格電源電圧以下の電圧範囲、または定格電源電圧未満の電圧から定格電源電圧を超えた電圧までの電圧範囲であるようにしても構わない。
本発明の評価方法によると、各インバータの入出力特性を求めれば、所定の入力電圧における第１と第２のインバータの出力電圧の差に基づいてＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断することができるため、ＳＲＡＭ内のトランジスタ動作の非対称性を容易にかつ短時間で評価することができる。また、様々な電圧でのＳＲＡＭの動作を容易に評価することができる。
以下、本発明の実施形態に係るＳＲＡＭメモリセルの評価方法について、図面を参照しながら説明する。
（第１の実施形態）
図１は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル回路図である。図１において、Ｑ１・Ｑ４はＮチャネルＭＯＳトランジスタからなるアクセストランジスタ、Ｑ２・Ｑ５はＮチャネルＭＯＳトランジスタからなるドライバートランジスタ、Ｑ３・Ｑ６はＰチャネルＭＯＳトランジスタからなるロードトランジスタ、ＢＬ・ＢＬＣはビット線、ＷＬはワード線、ＳＮ・ＳＮＣはＳＲＡＭメモリセルの内部ノードである。
図１は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル回路図である。図１において、Ｑ１・Ｑ４はＮチャネルＭＯＳトランジスタからなるアクセストランジスタ、Ｑ２・Ｑ５はＮチャネルＭＯＳトランジスタからなるドライバートランジスタ、Ｑ３・Ｑ６はＰチャネルＭＯＳトランジスタからなるロードトランジスタ、ＢＬ・ＢＬＣはビット線、ＷＬはワード線、ＳＮ・ＳＮＣはＳＲＡＭメモリセルの内部ノードである。
まずノードＳＮに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の電圧をスイープしながら与え、ノードＳＮＣの電圧を出力電圧としてモニターする。このときビット線ＢＬＣとワード線ＷＬをＶＤＤ電位に設定し、ビット線ＢＬをオープン状態にする。
次にノードＳＮＣに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の電圧をスイープしながら与え、ノードＳＮの電圧を出力電圧としてモニターする。このときビット線ＢＬとワード線ＷＬをＶＤＤ電位に設定し、ビット線ＢＬＣをオープン状態にする。
これらの場合の入力電圧と出力電圧の関係を図２に示す。
図２において、ある入力電圧における出力電圧の差Ａを求める。この出力電圧の差Ａによってインバータの非対称性を評価できる。具体的には、出力電圧の差Ａが０の時にインバータは対称であり、そこから出力電圧の差Ａが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。続いて入力電圧がＶＤＤのときの出力電圧の差Ｂを求める。この出力電圧の差Ｂによって、ＳＲＡＭのフリップフロップ回路に用いられるインバータのＮＭＯＳ（Ｑ２，Ｑ５）とスイッチングトランジスタに用いられるＮＭＯＳ（Ｑ１，Ｑ４）の電流能力比の非対称性を評価できる。ここでも、具体的には、出力電圧の差Ｂが０の時にインバータは対称であり、そこから出力電圧の差Ｂが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。
従来、動作マージンを評価する指標であるノイズマージンを算出して、図形評価に基づいて非対称性を評価していたため、評価に時間がかかり、全ＳＲＡＭ評価が極めて困難であった。しかしながら、第１の実施形態によると、あらかじめ入力電圧をスイープして各インバータの入出力特性を測定しておくことによって、所定入力に対する出力電圧差を電圧値として読み出すだけでＳＲＡＭ内のトランジスタの非対称性を評価することが容易かつ短時間にできる。
（第２の実施形態）
第１の実施形態と同様に、図１を用いて説明する。
第１の実施形態と同様に、図１を用いて説明する。
まずノードＳＮに入力電圧として０Ｖから定格電源電圧（ＶＤＤ）の中の互いに異なる複数の電圧を与え、各入力電圧におけるノードＳＮＣの電圧を出力電圧としてモニターする。このときビット線ＢＬＣとワード線ＷＬにＶＤＤ電位を与え、ビット線ＢＬをオープン状態にする。
次にノードＳＮＣに入力電圧として０Ｖから定格電源電圧の中の任意の複数の電圧を与え、各入力電圧におけるノードＳＮの電圧を出力電圧としてモニターする。このときビット線ＢＬとワード線ＷＬにＶＤＤ電位を与え、ビット線ＢＬＣをオープン状態にする。
これらの場合の入力電圧と出力電圧の関係は、入力電圧として与える複数の電圧を多くすれば図２と同様になる。
ある入力電圧における出力電圧の差Ａを求め、インバータの非対称性を評価できる。具体的には、出力電圧の差Ａが０の時にインバータは対称であり、そこから出力電圧の差Ａが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。続いて入力電圧がＶＤＤのときの出力電圧の差Ｂを求め、ＳＲＡＭのフリップフロップ回路に用いられるインバータのＮＭＯＳ（Ｑ２，Ｑ５）とスイッチングトランジスタに用いられるＮＭＯＳ（Ｑ１，Ｑ４）の電流能力比の非対称性を評価できる。具体的には、出力電圧の差Ｂが０の時にインバータは対称であり、そこから出力電圧の差Ｂが大きくなるほど直線的にインバータの非対称性が増加することを発明者らは見出した。
従来、動作マージンを評価する指標であるノイズマージンを算出して、図形評価に基づいて非対称性を評価していたため、評価に時間がかかり、全ＳＲＡＭ評価が極めて困難であった。しかしながら、第２の実施形態によると、あらかじめ互いに異なる複数の入力電圧を与えて各インバータの入出力特性を測定しておくことによって、所定入力に対する出力電圧差を電圧値として読み出すだけでＳＲＡＭ内のトランジスタの非対称性を評価することが容易かつ短時間にできる。
なお、上記第１および第２の実施形態において、入力電圧を０Ｖから定格電源電圧（ＶＤＤ）の範囲内で設定したが、電源電圧（ＶＤＤ）レベル以上に設定しても構わない。入力電圧を定格電源電圧レベルのＶＤＤ電位だけでなく、電源電圧（ＶＤＤ）レベル以上もしくはそれ以下の電位とすることで、電源電圧レベルのＶＤＤ電位だけでなく、多種の電圧におけるＳＲＡＭの電圧依存性における非対称性を容易に評価することができる。
本発明のＳＲＡＭメモリセルの評価方法は、ＳＲＡＭ内のトランジスタの非対称性を容易に評価することができるものであり、ＳＲＡＭメモリセルの評価方法に有用である。
Ｑ１・Ｑ４ アクセストランジスタ（ＮＭＯＳ）
Ｑ２・Ｑ５ ドライバートランジスタ（ＮＭＯＳ）
Ｑ３・Ｑ６ ロードトランジスタ（ＰＭＯＳ）
ＢＬ・ＢＬＣ ビット線
ＷＬ ワード線
ＳＮ・ＳＮＣ ＳＲＡＭの内部ノード
Ｑ２・Ｑ５ ドライバートランジスタ（ＮＭＯＳ）
Ｑ３・Ｑ６ ロードトランジスタ（ＰＭＯＳ）
ＢＬ・ＢＬＣ ビット線
ＷＬ ワード線
ＳＮ・ＳＮＣ ＳＲＡＭの内部ノード
Claims (3)
- 第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、
前記第１のインバータの入力電圧を所定の電圧範囲内で連続的に変化させたときの前記第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、
前記第２のインバータの入力電圧を前記所定の電圧範囲内で連続的に変化させたときの前記第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、
前記第１および第２の入出力特性を用いて、所定の入力電圧における前記第１と第２のインバータの出力電圧の差を求め、この差に基づいて前記ＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とするＳＲＡＭメモリセルの評価方法。 - 第１および第２のインバータで構成されるフリップフロップ回路によりデータを記憶するＳＲＡＭメモリセルの評価方法であって、
前記第１のインバータの入力電圧として所定の電圧範囲内で互いに異なる複数の電圧をそれぞれ入力したときの前記第１のインバータの出力電圧をモニターして第１の入出力特性を得る工程と、
前記第２のインバータの入力電圧として前記所定の電圧範囲内で互いに異なる前記複数の電圧をそれぞれ入力したときの前記第２のインバータの出力電圧をモニターして第２の入出力特性を得る工程と、
前記第１および第２の入出力特性を用いて、所定の入力電圧における前記第１と第２のインバータの出力電圧の差を求め、この差に基づいて前記ＳＲＡＭメモリセルを構成するトランジスタの動作の安定性と非対称性を判断する工程とを有することを特徴とするＳＲＡＭメモリセルの評価方法。 - 前記第１の入出力特性を得る工程および前記第２の入出力特性を得る工程において、前記入力電圧が設定される前記所定の電圧範囲は、ＳＲＡＭメモリセルを構成するトランジスタの定格電源電圧以上の電圧範囲、または前記定格電源電圧以下の電圧範囲、または前記定格電源電圧未満の電圧から前記定格電源電圧を超えた電圧までの電圧範囲であることを特徴とする請求項１または２に記載のＳＲＡＭメモリセルの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004124311A JP2005310242A (ja) | 2004-04-20 | 2004-04-20 | Ｓｒａｍメモリセルの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004124311A JP2005310242A (ja) | 2004-04-20 | 2004-04-20 | Ｓｒａｍメモリセルの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005310242A true JP2005310242A (ja) | 2005-11-04 |
Family
ID=35438831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004124311A Pending JP2005310242A (ja) | 2004-04-20 | 2004-04-20 | Ｓｒａｍメモリセルの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005310242A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181648A (ja) * | 2007-01-25 | 2008-08-07 | Interuniv Micro Electronica Centrum Vzw | スタンドバイ消費電力を低減した記憶装置及びその動作方法 |
| JP2008226375A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 評価方法および半導体装置の製造方法 |
| WO2008126548A1 (ja) | 2007-03-31 | 2008-10-23 | Kyushu Institute Of Technology | Ｓｒａｍメモリセルの評価方法及びｓｒａｍメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体 |
| JP2011065728A (ja) * | 2009-09-18 | 2011-03-31 | Toppan Printing Co Ltd | 半導体装置及び半導体装置の評価方法 |
| CN104200836A (zh) * | 2014-08-22 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 表征随机存储器单元抗电流噪声容限的方法及测试结构 |
-
2004
- 2004-04-20 JP JP2004124311A patent/JP2005310242A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181648A (ja) * | 2007-01-25 | 2008-08-07 | Interuniv Micro Electronica Centrum Vzw | スタンドバイ消費電力を低減した記憶装置及びその動作方法 |
| JP2008226375A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 評価方法および半導体装置の製造方法 |
| WO2008126548A1 (ja) | 2007-03-31 | 2008-10-23 | Kyushu Institute Of Technology | Ｓｒａｍメモリセルの評価方法及びｓｒａｍメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体 |
| US8169813B2 (en) | 2007-03-31 | 2012-05-01 | Kyushu Institute Of Technology | Method for evaluating SRAM memory cell and computer readable recording medium which records evaluation program of SRAM memory cell |
| KR101452013B1 (ko) | 2007-03-31 | 2014-10-21 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | Ｓｒａｍ 메모리 셀의 평가 방법 및 ｓｒａｍ 메모리 셀의 평가 프로그램을 컴퓨터가 판독 가능하게 기록한 기록 매체 |
| JP2011065728A (ja) * | 2009-09-18 | 2011-03-31 | Toppan Printing Co Ltd | 半導体装置及び半導体装置の評価方法 |
| CN104200836A (zh) * | 2014-08-22 | 2014-12-10 | 中国科学院上海微系统与信息技术研究所 | 表征随机存储器单元抗电流噪声容限的方法及测试结构 |
| CN104200836B (zh) * | 2014-08-22 | 2017-02-15 | 中国科学院上海微系统与信息技术研究所 | 表征随机存储器单元抗电流噪声容限的方法及测试结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mukherjee et al. | Static noise margin analysis of SRAM cell for high speed application | |
| Makino et al. | Reexamination of SRAM cell write margin definitions in view of predicting the distribution | |
| Mohammad et al. | Comparative study of current mode and voltage mode sense amplifier used for 28nm SRAM | |
| TWI475563B (zh) | 單端靜態隨機存取記憶體 | |
| JP5096778B2 (ja) | 半導体集積回路 | |
| JP2005310242A (ja) | Ｓｒａｍメモリセルの評価方法 | |
| Tseng et al. | A new 7-transistor SRAM cell design with high read stability | |
| Shivaprakash et al. | Design of low power 6T-SRAM cell and analysis for high speed application | |
| CN109559778B (zh) | Sram测试结构 | |
| WO2011027499A1 (ja) | 半導体集積回路 | |
| Prasad et al. | Statistical (MC) and static noise margin analysis of the SRAM cells | |
| Gupta et al. | Leakage immune modified pass transistor based 8T SRAM cell in subthreshold Region | |
| Moradi et al. | 8T-SRAM cell with Improved Read and Write Margins in 65 nm CMOS Technology | |
| JP4973254B2 (ja) | 評価方法および半導体装置の製造方法 | |
| JP2006302330A (ja) | Ｓｒａｍにおけるリーク電流測定方法 | |
| Akashe et al. | Simulation and stability analysis of 6T and 9T SRAM cell in 45 nm era | |
| Medeiros et al. | Evaluating the impact of temperature on dynamic fault behaviour of FinFET-based SRAMs with resistive defects | |
| Bravo et al. | Data-retention-time characterization of gain-cell eDRAMs across the design and variations space | |
| CN101452742B (zh) | 改善sram匹配度的方法 | |
| Kato et al. | SRAM cell stability under the influence of parasitic resistances and data holding voltage as a stability prober | |
| Chopade et al. | Stability analysis of 6T SRAM cell for nano scale FD-SOI technology | |
| Parvathi et al. | Fault model analysis by parasitic extraction method for embedded SRAM | |
| CN104751876A (zh) | 双端口sram结构 | |
| Sharma et al. | Stability Analysis of 6T SRAM at 32 nm Technology | |
| Kim et al. | Stability Analysis of 6T SRAM at Deep Cryogenic Temperature for Quantum Computing Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060613 |