CN106067317A - 一种两端口静态随机存储器单元 - Google Patents

一种两端口静态随机存储器单元 Download PDF

Info

Publication number
CN106067317A
CN106067317A CN201610590310.2A CN201610590310A CN106067317A CN 106067317 A CN106067317 A CN 106067317A CN 201610590310 A CN201610590310 A CN 201610590310A CN 106067317 A CN106067317 A CN 106067317A
Authority
CN
China
Prior art keywords
pass transistor
nmos pass
phase inverter
bit line
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610590310.2A
Other languages
English (en)
Inventor
熊保玉
武宝峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610590310.2A priority Critical patent/CN106067317A/zh
Publication of CN106067317A publication Critical patent/CN106067317A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种两端口静态随机存储器单元，包括交叉耦合的反相器一、反相器二、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WWL连接NMOS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一的输入端以及反相器二的输出端连接于存储节点反BITB，反相器一的输出端、NMOS晶体管N6的漏端和反相器二的输入端均连接于存储节点BIT，NMOS晶体管N7的源端接写位线反WBLB，NMOS晶体管N6的源端接写位线WBL；读端口包括至少一个NMOS晶体管。解决了现有的两断口静态随机存储器版图面积大的技术问题，本发明通过减少晶体管的数量，缩小版图面积。

Description

一种两端口静态随机存储器单元
技术领域
本发明涉及静态随机存储器设计领域，特别涉及一种两端口静态随机存储器单元。
背景技术
静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(SOC)，手持设备等计算领域。根据国际半导体技术蓝图ITRS的估计，到2018年，嵌入式的静态随机存储器面积占到整个计算机系统(CPU)，片上系统(SOC)面积的90％以上。两端口静态随机存储器作为静态随机存储器的一种，其支持一个端口的读操作和一个端口的写操作同时进行。两端口静态随机存储器单元是两端口静态随机存储器中最重要的组成部分，占整个两端口静态随机存储器面积的70％以上。两端口静态随机存储器单元是在传统的单端口6管静态随机存储单元的基础上，增加了专门的读端口来实现的，其实现方式包括单端读或双端读。双端读的优点在于可以使用灵敏放大器对两根读位线的小信号电压差进行放大，且不需要参考位线。相比于单端读，具有速度快，功耗小，外围电路简单的优点。
如图1，图1为现有技术的10管双端读的两端口静态随机存储器单元原理图，包括交叉耦合的反相器101、反相器102，NMOS晶体管N0-N5。
存储节点BIT连接反相器102的输入和反相器101的输出，还连接NMOS晶体管N0的漏端和NMOS晶体管N2的栅端。存储节点反BITB连接反相器101的输入和反相器102的输出，还连接NMOS晶体管N1的漏端和NMOS晶体管N4的栅端。写字线WWL连接NMOS晶体管N0、N1的栅端。写位线反WBLB连接NMOS晶体管N1的源端。写位线WBL连接NMOS晶体管N0的源端。读字线RWL连接NMOS晶体管N3、N5的栅端。读位线反RBLB连接NMOS晶体管N5的漏端。读位线RBL连接NMOS晶体管N3的漏端。接地GND连接NMOS晶体管N3、N5的源端。S0连接NMOS晶体管N2的漏端和NMOS晶体管N3的源端。S1连接NMOS晶体管N4的漏端和NMOS晶体管N5的源端。
其工作原理如下：
在保持模式时，读位线RBL和读位线反RBLB被预充电到电源电压VDD。读字线RWL为低，N3和N5关断。根据存储在存储节点BIT的和存储节点反BITB的值，N2和N4导通或关闭。当存储节点BIT为“0”，存储节点反BITB为“1”时，N2关断，N4导通。当存储节点BIT为“1”，存储节点反BITB为“0”时，N4关断，N2导通。
在读操作时，读位线RBL和读位线反RBLB浮空。对于被选中的存储单元，读字线RWL拉高。N3和N5打开。根据存储在存储节点BIT的和存储节点反BITB的值，通过N2或N4对读位线RBL或读位线反RBLB放电。当存储节点BIT为“0”，存储节点反BITB为“1”时，N2关断，N4导通。通过串连N4和N5对读位线反RBLB放电。由于N2关断，读位线RBL保持在电源电压VDD。当存储节点BIT为“1”，存储节点反BITB为“0”时，N4关断，N2导通。通过串连N2和N3对读位线RBL放电。由于N4关断，读位线反RBLB保持在电源电压VDD。当读位线RBL和RBLB上的电压差ΔRBL达到灵敏放大器的失调电压时，灵敏放大器将读位线RBL和RBLB的小信号电压差放大成全摆幅。如图2所示，图2为现有技术的10管双端读的两端口静态随机存储器单元版图。从上至下包括金属层，层内通孔层，多晶硅层，有源区层，N注入层，和P注入层。各层使用不同的填充图形来标记。
BITB多晶硅11和其下方的N4有源区10形成NMOS晶体管N4。N4有源区通过GND层内通孔左12和GND金属左13连起来。GND金属左13通过金属层间通孔层连接GND布线层。上下相邻的两个存储单元的N4有源区10、GND层内通孔左12和GND金属左13是共用的。
RWL多晶硅左15和其下方的N5有源区14形成NMOS晶体管N5。N5有源区14通过RBLB层内通孔16和RBLB金属17连起来。上下相邻的两个存储单元的N5有源区14、RBLB层内通孔16和RBLB金属17是共用的。RBLB金属通过金属层间通孔层连接RBLB布线层。RWL多晶硅左15通过RWL层内通孔左18连接RWL金属左19。左右相邻的两个存储单元的RWL多晶硅左15、RWL层内通孔左18和RWL金属左19是共用的。
BIT多晶硅2和其下方的N2有源区1形成NMOS晶体管N2。N2有源区1通过GND层内通孔右3和GND金属右4连起来。GND金属右4通过金属层间的通孔层连接GND布线层。上下相邻的两个存储单元的N4有源区1、GND层内通孔右3和GND金属右4是共用的。
RWL多晶硅右6和其下方的N3有源区5形成NMOS晶体管N3。N3有源区通过RBL层内通孔7和RBL金属8连起来。上下相邻的两个存储单元的N3有源区5、RBL层内通孔7和RBL金属8是共用的。RBL金属8通过金属层间通孔层连接RBL布线层。RWL多晶硅右6通过RWL层内通孔右连接RWL金属右9。左右相邻的两个存储单元的RWL多晶硅右、RWL层内通孔右20和RWL金属右9是共用的。
现有的10管双端读的双端口静态随机存储器虽然具有速度快，功耗小，外围电路简单的优点；但是版图面积大。
发明内容
为了解决现有的两断口静态随机存储器版图面积大的技术问题，本发明提供一种两端口静态随机存储器单元，本发明通过减少晶体管的数量，缩小版图面积。
本发明的技术解决方案：
一种两端口静态随机存储器单元，包括交叉耦合的反相器一301、反相器二302、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WWL连接NMOS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一301的输入端以及反相器二302的输出端连接于存储节点反BITB，反相器一301的输出端、NMOS晶体管N6的漏端和反相器二302的输入端均连接于存储节点BIT，NMOS晶体管N7的源端接写位线反WBLB，NMOS晶体管N6的源端接写位线WBL；其特殊之处在于：所述读端口包括至少一个NMOS晶体管。
上述读端口包括NMOS晶体管N8和NMOS晶体管N9，所述NMOS晶体管N8的栅端与存储节点BIT连接，NMOS晶体管N8的漏端与读位线RBL连接，所述NMOS晶体管N9的栅端与存储节点反BITB连接，NMOS晶体管N9的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N8和NMOS晶体管N9的源端。
上述读端口包括NMOS晶体管N10，所述NMOS晶体管N10，所述NMOS晶体管N10的栅端与存储节点反BITB连接，NMOS晶体管N10的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N10的源端。
本发明所具有的优点：
1、相比与传统的10管双端读两端口静态随机存储器单元，本发明的8管两端口静态的存储单元减少了两个晶体管，在相同的工艺条件以及相同的设计规则检查(DRC)条件下，本发明的存储单元版图高度不变，宽度减小了约10％，因而存储单元的版图面积减小了约10％。
2、相比与传统的10管双端读两端口静态随机存储器单元，本发明的7管的两端口静态的存储单元减少了三个晶体管，在相同的工艺条件以及相同的设计规则检查(DRC)条件下，本发明的存储单元版图高度不变，宽度减小了约26％，因而存储单元的版图面积减小了约26％。
附图说明
图1为现有技术的10管双端读的两端口静态随机存储器单元原理图。
图2为现有技术的10管双端读的两端口静态随机存储器单元版图。
图3为本发明的8管双端读的两端口静态随机存储器单元原理图。
图4为本发明的8管双端读的两端口静态随机存储器单元版图。
图5为本发明的7管两端口静态随机存储器单元原理图。
图6为本发明的7管两端口静态随机存储器版图。
其中附图标记为：
1-N2有源区，2-BIT多晶硅，3-GND层内通孔右，4-GND金属右，5-N3有源区，6-RWL多晶硅右，7-RBL层内通孔，8-RBL金属，9-RWL金属右，10-N4有源区，11-BITB多晶硅，12-GND层内通孔左，13-GND金属左，14-N5有源区，15-RWL多晶硅左，16-RBLB层内通孔，17-RBLB金属，18-RWL层内通孔左，19-RWL金属左，20-RWL层内通孔右，21-RWLB层内通孔右，22-RWLB层内通孔左，23-RWLB金属右，24-RWLB金属左，25-RBL通孔，26-RBL金属，27–N8有源区，28–N9有源区，31–N10有源区，32-RBLB层内通孔，33-RBLB金属，34-BITB多晶硅，35-RWLB金属，36-RWLB层内通孔。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如3所示为本发明的8管双端读的两端口静态随机存储器单元原理图，包括交叉耦合的反相器一301、反相器二302，NMOS晶体管N6-N9。
存储节点BIT连接反相器二302的输入和反相器一301的输出，还连接NMOS晶体管N6的漏端和NMOS晶体管N8的栅端。存储节点反BITB连接反相器一301的输入和反相器二302的输出，还连接NMOS晶体管N7的漏端和NMOS晶体管N9的栅端。写字线WWL连接NMOS晶体管N6、N7的栅端。写位线反WBLB连接NMOS晶体管N7的源端。写位线WBL连接NMOS晶体管N6的源端。读字线反RWLB连接NMOS晶体管N8、N9的源端。读位线反RBLB连接NMOS晶体管N9的漏端。读位线RBL连接NMOS晶体管N8的漏端。
其工作原理如下：
在保持模式时，读位线RBL和读位线反RBLB被预充电到电源电压VDD。根据存储在存储节点BIT的和存储节点反BITB的值，N8和N9导通或关闭。当存储节点BIT为“0”，存储节点反BITB为“1”时，N8关断，N9导通。读字线反RWLB被N9预充电到VDD-Vtn3，其中Vtn3为NMOS晶体管N9的阈值电压。当存储节点BIT为“1”，存储节点反BITB为“0”时，N9关断，N8导通。读字线反RWLB被N8预充电到VDD-Vtn2，其中Vtn2为NMOS晶体管N8的阈值电压。
在读操作时，读位线RBL和读位线反RBLB浮空。对于被选中的存储单元，读字线反RWLB被读字线译码器拉低。根据存储在存储节点BIT的和存储节点反BITB的值，通过N8或N9对读位线RBL或读位线反RBLB放电。当存储节点BIT为“0”，存储节点反BITB为“1”时，N8关断，N9导通。通过N9对读位线反RBLB放电。由于N8关断，读位线RBL保持在电源电压VDD。当存储节点BIT为“1”，存储节点反BITB为“0”时，N9关断，N8导通。通过N8对读位线RBL放电。由于N9关断，读位线反RBLB保持在电源电压VDD。当读位线RBL和RBLB上的电压差ΔRBL达到灵敏放大器的失调电压时，灵敏放大器将读位线RBL和RBLB的小信号电压差放大成全摆幅。
如图4所示，图4为本发明的8管双端读的两端口静态随机存储器单元版图。从上至下包括金属层，通孔层，多晶硅层，有源区层，N注入层，和P注入层。各层使用不同的填充图形来标记。
BITB多晶硅11和其下方的N9有源区28形成NMOS晶体管N9。N9有源区28通过RBLB层内通孔16和RBLB金属17连起来。RBLB金属17通过层间通孔连接RBLB布线层。上下相邻的两个存储单元的N9有源区28、RBLB层内通孔16和RBLB金属17是共用的。N9有源区28还通过RWLB层内通孔左22连接RWLB金属左24。RWLB金属左24通过层间通孔和金属连接RWLB布线层。
BIT多晶硅2和其下方的N8有源区27形成NMOS晶体管N8。N8有源区27通过RBL层内通孔25和RBL金属26连起来。RBL金属26通过层间通孔连接RBL布线层。上下相邻的两个存储单元的N8有源区、RBLB层内通孔和RBLB金属是共用的。N8有源区还通过RWLB层内通孔右21连接RWLB金属右23。RWLB金属右23通过层间通孔和金属连接RWLB布线层。
如图5所示，7管两端口静态随机存储器单元的原理图包括交叉耦合的反相器一301、反相器二302、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WWL连接NMOS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一301的输入端以及反相器二302的输出端连接于存储节点反BITB，反相器一301的输出端、NMOS晶体管N6的漏端和反相器二302的输入端均连接于存储节点BIT，NMOS晶体管N7的源端接写位线反WBLB，NMOS晶体管N6的源端接写位线WBL；读端口包括NMOS晶体管N10，NMOS晶体管N10的栅端与存储节点反BITB连接，NMOS晶体管N10的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N10的源端。
如图6所示，7管两端口静态随机存储器单元版图，BIT多晶硅34和其下方的N10有源区31形成NMOS晶体管N10。N10有源区通过RBLB层内通孔32和RBLB金属33连起来。RBLB金属33通过层间通孔连接RBLB布线层。上下相邻的两个存储单元的N10有源区31、RBLB层内通孔32和RBLB金属33是共用的。N10有源区31还通过RWLB层内通孔36连接RWLB金属35。RWLB金属35通过层间通孔和金属连接RWLB布线层。

Claims (3)

1.一种两端口静态随机存储器单元，包括交叉耦合的反相器一(301)、反相器二(302)、NMOS晶体管N6、NMOS晶体管N7以及读端口，写字线WWL连接NMOS晶体管N6和NMOS晶体管N7的栅端，NMOS晶体管N7的漏端、反相器一(301)的输入端以及反相器二(302)的输出端连接于存储节点反BITB，反相器一(301)的输出端、NMOS晶体管N6的漏端和反相器二(302)的输入端均连接于存储节点BIT，NMOS晶体管N7的源端接写位线反WBLB，NMOS晶体管N6的源端接写位线WBL；其特征在于：所述读端口包括至少一个NMOS晶体管。
2.根据权利要求1所述的两端口静态随机存储器单元，其特征在于：所述读端口包括NMOS晶体管N8和NMOS晶体管N9，所述NMOS晶体管N8的栅端与存储节点BIT连接，NMOS晶体管N8的漏端与读位线RBL连接，所述NMOS晶体管N9的栅端与存储节点反BITB连接，NMOS晶体管N9的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N8和NMOS晶体管N9的源端。
3.根据权利要求1所述的两端口静态随机存储器单元，其特征在于：所述读端口包括NMOS晶体管N10，所述NMOS晶体管N10，所述NMOS晶体管N10的栅端与存储节点反BITB连接，NMOS晶体管N10的漏端与读位线反RBLB连接，读字线反RWLB连接NMOS晶体管N10的源端。
CN201610590310.2A 2016-07-25 2016-07-25 一种两端口静态随机存储器单元 Pending CN106067317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610590310.2A CN106067317A (zh) 2016-07-25 2016-07-25 一种两端口静态随机存储器单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610590310.2A CN106067317A (zh) 2016-07-25 2016-07-25 一种两端口静态随机存储器单元

Publications (1)

Publication Number Publication Date
CN106067317A true CN106067317A (zh) 2016-11-02

Family

ID=57207526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610590310.2A Pending CN106067317A (zh) 2016-07-25 2016-07-25 一种两端口静态随机存储器单元

Country Status (1)

Country Link
CN (1) CN106067317A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628650A (zh) * 2021-06-21 2021-11-09 杭州未名信科科技有限公司 静态随机存取存储器单元结构及静态随机存取存储器
CN113628649A (zh) * 2021-06-16 2021-11-09 杭州未名信科科技有限公司 静态随机存取存储器单元结构及静态随机存取存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472746A (zh) * 2002-07-08 2004-02-04 ���ǵ�����ʽ���� 双端口静态存储器单元和包括该单元的半导体存储器装置
US20080089145A1 (en) * 2006-08-30 2008-04-17 Stmicroelectronics Pvt. Ltd. Dual port sram with dedicated read and write ports for high speed read operation and low leakage
CN102024823A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 具有嵌入式静态随机存取存储器的集成电路及其工艺方法
CN104751878A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 读写分离的双端口sram结构及其单元
CN105575420A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN205881467U (zh) * 2016-07-25 2017-01-11 西安紫光国芯半导体有限公司 一种两端口静态随机存储器单元

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1472746A (zh) * 2002-07-08 2004-02-04 ���ǵ�����ʽ���� 双端口静态存储器单元和包括该单元的半导体存储器装置
US20080089145A1 (en) * 2006-08-30 2008-04-17 Stmicroelectronics Pvt. Ltd. Dual port sram with dedicated read and write ports for high speed read operation and low leakage
CN102024823A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 具有嵌入式静态随机存取存储器的集成电路及其工艺方法
CN104751878A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 读写分离的双端口sram结构及其单元
CN105575420A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 静态随机存储器
CN205881467U (zh) * 2016-07-25 2017-01-11 西安紫光国芯半导体有限公司 一种两端口静态随机存储器单元

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628649A (zh) * 2021-06-16 2021-11-09 杭州未名信科科技有限公司 静态随机存取存储器单元结构及静态随机存取存储器
CN113628650A (zh) * 2021-06-21 2021-11-09 杭州未名信科科技有限公司 静态随机存取存储器单元结构及静态随机存取存储器
CN113628650B (zh) * 2021-06-21 2024-03-19 杭州未名信科科技有限公司 静态随机存取存储器单元结构及静态随机存取存储器

Similar Documents

Publication Publication Date Title
Noguchi et al. Highly reliable and low-power nonvolatile cache memory with advanced perpendicular STT-MRAM for high-performance CPU
US7468902B2 (en) SRAM device with a low operation voltage
CN101866685A (zh) 集成电路及形成集成电路的方法
US20110216615A1 (en) Semiconductor memory device highly integrated in direction of columns
KR102064824B1 (ko) 스큐드 ｓｒａｍ 셀
US9627038B2 (en) Multiport memory cell having improved density area
US20090285011A1 (en) Static random access memory
JP2007141399A (ja) 半導体装置
CN101562042A (zh) 一种适用于随机存储器的灵敏放大器
CN103871461B (zh) 一种适用于静态随机存储器的写复制电路
KR100506338B1 (ko) 리프레시 동작이 불필요한 메모리셀을 구비한 반도체 기억장치
Chun et al. A sub-0.9 V logic-compatible embedded DRAM with boosted 3T gain cell, regulated bit-line write scheme and PVT-tracking read reference bias
CN100517501C (zh) 互补动态存储器单元
CN102385916A (zh) 一种具有读写分离的双端口sram单元6t结构
CN103971733B (zh) 低功耗sram单元电路结构
JP4294256B2 (ja) 半導体記憶装置
US6788566B1 (en) Self-timed read and write assist and restore circuit
CN106067317A (zh) 一种两端口静态随机存储器单元
US7345910B2 (en) Semiconductor device
Miyano et al. Highly energy-efficient SRAM with hierarchical bit line charge-sharing method using non-selected bit line charges
CN205881467U (zh) 一种两端口静态随机存储器单元
US9368192B2 (en) Semiconductor device and method for driving the same
US20040179418A1 (en) Semiconductor memory having sense amplifier architecture
US20140078844A1 (en) Memory circuits, systems, and methods for accessing the memory circuits
US20180102164A1 (en) Memory device sensing circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161102

RJ01 Rejection of invention patent application after publication