TW588256B - Microcomputer - Google Patents

Description

588256 五、發明說明（l) [發明所屬之技術領域] 本發明係關於内建快閃記憶體等之可以電氣覆寫之非 揮發性記憶體（非揮發性半導體記憶體）的微電腦，特別 是’關於非揮發性記憶體（以下，做為代表而記載為「快 閃記憶體」。）之覆寫時之功能。 [先前技術] 快閃記憶體之自動寫入以及自動抹除序列中係通常為 …、法讀出記憶體内之資料。纟内建快閃記憶體的微計算機 VV合略稱為「微電腦」。）之場合，，於執行其快閃記 H抹除之時係先將執行程式放在内部RAM等之 :::己=外，或者即使於從快閃記憶體上之執行程式 ^二:因Λ除Λ場合時’直至其自動序列為完成之 腦之動作停止、。’、、、法k取下一個碼’而必需暫時地使微電 法存取快閃記憶體。因此r: :f :亥數秒間CPU係無 除則CPU係為了直至抹广士墓、/ —攸R0M上程式來執行抹 等，而已造成長# n 畢為而需要做成保留狀態 在此，接收任何外部令斷等。 於只要寫入處理之令斷：：：J :2- = 96號係有開示著 保持，而一旦升起vpp電麼，則於執二 麵 2103-5356-PF(Nl).ptd 第6頁 588256 五、發明說明（2) ___ ，取等之處理後’再度從已將VPP升起並保持之 來將電壓施加予以再開之微電腦。 叶數器值 [發明内容] [發明所欲解決之課題] 、f私：為習知之内建非揮發性記憶體的微電腦俜士 =被構成’所以由於快閃記憶體之自動抹上所 :要數秒程度之時間，因而於從_上之程式：係攻長為 上除之場合時’微電腦係無法在此期間提取快閃執二自動 一個程式碼1只要-度執行自動抹除則自;己上 於產生來自週邊電路和來自外部之 2 ’即使 其中斷向量為被設定於快1 每a時，在 會有從中斷要求之體内之位址之情形下，也 程度之情：產生再到可執行為止而需要最大至數秒 而且，於如不蓉炷$ ώ 做以強制地輸入重動Α除完畢為止之場合時，在 來完畢自動批次抹除、胃°己體資料，並以輪入重置 記憶體資料之場合眸各:動區塊抹除之處理後而於讀出 要再度從最初來執：自：：謂於讀出記憶體資料之後需 題。 仃自動批次抹除、及自動區塊抹除之課 本發明係為了解決4 [_、+、 有在自動寫入以及自動 2及之課題，所以以可得到具 * ，藉由從外部（從微電腦側）

2103-5356-PF(Nl).Ptd 第7頁 588256 五、發明說明（6) 來指定停止位置而執行抹除，而可在任意之位置來停止序 列。還有，以可指定抹除、及寫回之迴圈處理次數，而可 抹除後讀取迴圈次數。 [實施方式] 以下，來說明本發明之實施的一個形態。 實施形態一· 圖1係顯示本發明之實施形態一之内建快閃記憶體的 微電腦整體之構成的方塊圖。在圖中，1係内建快閃記憶 體之微電腦’ 2係做為非揮發性記憶體之快閃記憶體，3係 快閃記憶體2與微電腦部之介面電路，4係中央處理裝置 (C P U)與匯流排介面裝置（β I u)(以下，略稱為 CPU/B Ij。’ 5係中斷控制電路，6係構成其他微電腦之 T 1時^、串列通信電路、及埠控制區塊等之週邊裝 置（週邊機器）。7係暫停要求暫存器 器，9係CPU保持控制雷踗，而炎； 亍鹜1了允口午暫存 1 “系、用、息： 為被配置於介面電路3内。 1 〇係週邊哀置中斷信號，丨丨係 別藉由週邊裝置6盥外卹而、#丄 r m u ^而為刀 其中斷控制電路5 :中斷:=中斷控制電路5。1 2係來自 4以及介面電路3求、5虎;而被輸入為至CPU/ΒΙϋ 號，1 5係CPU保持信號'、，丨6Τ求信號，1 4係暫停接受信 排。還有，可成兔口入儿 ，、位址匯流排，1 7係資料匯流 ^ j成為介面電路3内 出、及與暫停要求暫存器7 :邏存器8之輸 記憶體2之抹除處理中斷要求(以出似=處理為對快閃 卜輪為暫停要求）信號 2103-5356-PF(Nl).ptd $ 11頁 588256 五、發明說明（7) 示暫停要求暫存器7以及暫停允許暫存器8 13 ° 圖2係顯 功能 在此，所謂微電腦之中斷要求係通當 保有之CPU之程式處理動作之中斷要求。通常3對^数電腦所 將程式位址依順序予以執行，但只要從外 Α電恥雖係 置-有該要求進入則微電腦係予以中斷依順；2 =邊裝 執行特定（指定）位址之程式。 、 勒作’而 其次，來說明有關快閃記憶體2之構成。 圖4係顯示本發明之實施形態一之非揮發性 憶體之整體構成的方塊圖’在圖中，2〇1;體I 係電荷幫浦，203係記憶體解碼器，2〇4係記情’202 205係位址/資料/控制信號解問鎖電路，該等係^^ ’ 非揮發性半導體記憶體之快閃’、再战做為 外部可輸出輸入位址A(16:0)匯上體2資 排、及各種控制信號。 ·彡匯k 離一『表係顯示本發明之非揮發性半導體記憶體之動作模 其次，來說明各動作模態。讀取動作係 性半導^憶體内之任意之位址之資料。^非揮發 吹 > 狀悲^存器讀取係可讀出自動抹除/自動寫入之狀能 7 70H予^饋入模態而返回吓11。 狀〜、暫存器抹除係可抹除狀態暫存器之内容。狀態暫 588256 五 、發明說明（8) 存為抹除係以從資料D (丨5 : 〇 )匯流排所輸入之命令5 Ο Η而進 入為模態並返回F F Η。 自動寫入係在可從資料D(丨5 ·· 〇 )匯流排來輸入之命令 4 Ο Η進入裝設模態，而於次一機器週期饋入將寫入資料與 位址取入模態。自動寫入完畢後係於狀態暫存器將寫入狀 態予以寫入。 一 自動批次抹除係在可從資料D( 15: 0)匯流排輸入之命 令20H來進入裝設模態，而於次一機器週期在確認命令之 2 0 Η做登錄模態。自動批次抹除完畢後係於狀態暫存器寫 入批次抹除狀態。 ” 在自動區塊抹除係在可從資料D(丨5 : 〇 )匯流排輸入之 命令20H進入裝設模態，而於次一機器週期饋入將d〇h/區 塊位址取入模態。自動區塊抹除丨後係於狀態暫存器 自動區塊抹除狀態。 ' (微序列器） 圖6係顯示微序列器201之方塊圖，在圖中 序列器，2 0 6係命令埠，207係狀態暫存器，2〇 叙:

除序列器，303係自動寫入序列器，209係測試模^動抹 器，2 1 0係電源重置電路，2 1 1係時鐘產生雷抑、〜序歹J j里度玍冤路，21 碼器•電荷幫浦信號產生電路，3 0 4係定時 係解 τ為電路。 一面以參考圖5，而一面命令琿2 〇 β係以彳Μ 控制信號解閂鎖電路2 0 5所送過來之資邙发甘攸位址/資料/ 各種模態之設定，並控制電荷幫浦2 〇 2、記憶 執丁 203、及記憶體區塊204。而且，位址閂德—解碼器 Ί鎖電路係於執行自

五、發明說明（9) 動區塊抹除2之際，為在第— "~ 憶體區塊開始位址予以閂鎖， ★、器週期來將抹除記 閂鎖抹除記憶體區塊完畢位址。I一匯流排機器週期來 之際’係、在第二匯流排機於執仃自動區塊抹 塊之區塊位址。 力术問鎖抹除記憶體區 將自動區塊抹除2於執行之 區塊開始位址與抹除記憶體區塊;畢：^ 除2序Λ中A抹除前寫入與抹除驗之區塊抹 動抹序列器208係以命令物之指示，：控制自 電荷幫浦202、記憶體解 之控制係通過解碼器·電馬二23 J記憶體區塊204 行。而在抹除脈波之M = 虎產生電路212來執 除序列中必要的各種時間之旦;J 間設定等之自動抹 執行。而且，將自動】^ ^里測係叫出定時器電路3〇4來 存器20 7。 冑抹除時之暫存器狀態予以寫入狀態暫 寫入= 以：令埠206之指示來控制自動 通過解碼^| .雷及圮憶體解碼器2〇3之控制係 人脈波之發以2 = 要的各種時間之旦、、目丨此丨 K又疋專之自動寫入序列中必 且，將自動寫入：二昧’f定時器電路3 04來執行。而 2〇7。 、 乍寺之暫存器狀態予以寫入狀態暫存器 式拉^ ·序列器2 0 9係以命令埠20 6之指示來控制測 2103-5356-PF(Nl).Ptd 第14頁 五、發明說明（10) 動作。電荷幫浦202、記憶體解碼器203、及記悟 2 1 2°來執―控制係通過解碼器•電荷幫浦信號產生電路, 時間嘹定仃。而在寫入脈波和抹除脈波之發出和幫浦上升 時器電路304來執種行則試順序中必要的時間之量測係叫出定 號予= = = 電Λ之上升邊緣而將重置信 部重晋於Λ t 仗命令埠206經由所輸入之外 $入來將内部所有電路做成重置狀態。 $鉍產生電路2丨】係將丨〇MHz相當之 二序列陶、自動寫入序列器3〇3以及測試模態至= 2藉由電源重置電路21〇而所有的電路 =時’係時鐘產生電路川也停止功能而時鐘信= 至外部。 解碼器 序列器2 0 8 2 0 9之輸出 能予：ί :存係將自動抹除/自動寫入時之暫存器狀 心予乂保持，右為必要則將其值以通過命令埠2〇6而輸出 電荷幫浦信號產生電路2 1 2係接到自動抹除 自動寫入序列器3 0 3、及測試模態·序列器 , 而產生電荷幫浦202與記憶體解碼器2〇3 /記 隐體區塊2 0 4之做控制之控制信號。 ，時器電路304係接到來自自動抹除序列器2〇8、自動 序列器303、及測試模態序列器2〇9之信號，而量測有 二之時間，並將完畢信號返回給原來要求之區塊。 麵 第15頁 2103-5356-PF(Nl).ptd 588256 五、發明說明（11) 暫停控制電路3 〇 5係通過位址/資料/控制信號解閃鎖 電路2 0 5而接受來自外部之有要求之暫停要求。暫停要求 係通過暫停控制電路3〇5，而對自動抹除序列器2〇8來 處理之中斷。 (電荷幫浦） /因為圖7係顯示電荷幫浦2〇2之方塊圖，所以在圖中， 2—02係電荷幫浦，213係負電壓電荷幫浦，214係正電壓電 荷幫浦’ 2 1 5係讀出電壓電荷幫浦。 電荷幫浦2 0 2係由微序列器2〇1所控制，而各電荷幫浦 213〜215之輸出係由電壓切換電路216而供應至記憶解 碼器203與記憶體區塊204。 蔽解 負電壓電荷幫浦2 1 3係做為抹除用之負電荷幫浦 可於自動抹除時來產生負的電壓。浦’而 正電壓電荷幫浦2 1 4係做為寫入/抹除用之正電 浦，，可於寫入與抹除時來產生正的電壓。 巧 靖出，壓電4幫浦2 1 5係做為讀出/驗證用之正 L =出動作時來產生讀出電壓，於寫入/寫入驗7 時係產生驗證讀出電壓。 ％ € (記憶體解碼器） 成m圖顯由不^己憶體區塊2〇4中之記憶體解碼器230之構 成圖。在圖中，23〇係記憶體解螞 < 構 入緩衝器閂鎖，m係χ(列）位址閂 22〇射(订-、立/止輸 置解碼器，219係χ(列)位址前置2，220係γ(仃)位址前 址閃鎖，233係選擇閉位址前/解\碼/。，232係^

588256 五、發明說明（12) Y(行）位址輸入緩衝器閂鎖218、X(列）位址閂鎖217、 及選擇閘位址閂鎖2 3 2係將從狀態暫存器2 〇 7所送來之位址 予以閂鎖。 被閂鎖之位址係在Y (行）位址前置解碼器2 2 〇、X (列） 1立址前置解碼器219、及選擇閘位址前置解碼器233中，執 行位址之前置解碼處理，而對記憶體區塊陣列231將被前 置解碼之結果予以輸出。 (記憶體區塊） 同樣地，圖8係顯示記憶體區塊2〇4中之記憶體區塊陣 歹 =31之構成圖。在圖中，231係記憶體區塊陣列，221係 8KB，記憶體區塊0，222係4〇之記憶體區塊}，223係6_ 之圯憶體區塊2，224係1280之記憶體區塊3，225係4〇 記憶體區塊4，2 2 6係减測放大考/宜λ + ’、 電踗，八寫電路，227係選擇器 電路，234係全域位兀線，228係資料匯流 2 2 9係區塊選擇信號。 C b · ϋ ) 各記憶體區塊陣列盘咸測访士 / 全域位㈣34而連接著、A j放寫人電編間係以 各個記憶體區塊係由x解碼器、s 器、及記憶體陣列所構成。 v、擇閘）/Y解碼 感測放大器/寫入電路226係具 區塊之輸出以通過全域位元線234、及·：來。自各個記憶體 出資料至資料S流排之經路；及將資及料^擇/電路227而輸 選擇器電路227、感測放大器/寫入電路匯f排之〜值以通過 線234而寫入資料至各記憶體區塊之經路。及王域位το

2103-5356-PF(Nl).ptd 第17頁 588256 五、發明說明（13) (記憶體位址空間） 圖9係顯示記憶體區塊2 04之位址空間。 ” mFpdf塊4係以16進位表示，而擁有，，0 0 0 0 0h，， 07FFFh之位址空間。 而擁有 ff 0 8 0 0 0 h，， 而擁有，，1 0 00 〇h,f 而擁有，，1 8 0 0 0 h，， 記憶體區塊3係以16進位表示 n0FFFFh"之位址空間。 記憶體區塊2係以1 6進位表示 11 1 7 F F F hπ之位址空間。 記憶體區塊1係以1 6進位表示 "1 F F F F h"之位址空間。 而擁有” 0 0 0 0 〇 h" 記憶體區塊（〇 )係以1 6進位表示 0 1 F F F hπ之位址空間。 (記憶體陣列構成1) 因為圖1 0係將圖9所示之區塊中之！記憶體區塊做為例 子來加以說明，所以在圖中，226係感測放大器/寫入電 路，227係選擇器電路，228係資料匯流排DDB( 15 : 〇)，234 係全域位兀線，235〜238係可選擇位元線之電晶體，239 〜242係主位元線，243〜246係可選擇副位元線之電晶 體，251係Y解碼器，2 52係SG解碼器，253係X解碼器。CS0 〜CS15、SG0 〜SG3 係控制信號，Tr〇_〇 〜τΓ63—0，TrO_ 1 〜Tr63—1，TrO—2 記憶體單元。在此， 主位元線之分。 〜丁 r63-2 ，Tr〇—3〜Tr63 — 3 係表示 3己憶體單元陣列係只表示被結合於1 Y解碼Is 2 5 1係接到從γ位址前置解碼器2 2 〇來之輸出

第18頁 588256

(參考圖8) ’而產生為了從條主位元線Mg〜m2來選擇 條位元線之1 6條控制信號C S 〇〜C S 1 5。控制信號c s 〇〜 CS15係被結合在可選擇位元線之電晶體235〜238之閘極。 各自主位元線2 3 9〜2 4 2係分別連繫4條副位元線。 SG (選擇閘）解碼器2 52係接到來自選擇閘位址前置解 碼器233之輸出（參考圖8)，而產生為了從4條副位元線 SBLO〜SBL3來選擇一條副位元線之控制信號SG〇〜％3。控 制信號SGO〜SG3係被結合在可選擇副位元線之電晶體243 〜2 4 6之閘極。 X解碼器2 5 3係接到來自X位址前置解碼器2 1 9之輸出， 而從64條字元線WLO〜WL63來選擇控制一條字元線。 於各自副位元線係由具有浮動閘極之非揮發性電晶體 所構成之纟己憶體單元TrO~〇〜TrO—3、Trl—〇〜了3 Tr63—0〜Tr63—3為被配置成行列狀。 這裡，在被配置於同一列之記憶體單元Tr〇 — 〇〜Tr63 -0，TrO-1 〜Tr63-1、TrO-2 〜Tr63-2、TrO-3 〜

Tr63 —3係同一副位元線SBLO〜SBL3為被連接於源極端， 而各自不同之字元線WL0〜W L 63為被連接於閘極端。 吕己憶體為料之瀆出係根據X位址前置解碼器2 1 g、γ位 址岫置解碼器2 2 0、及選擇閘位址前置解碼器2 3 3之輸出， 而從副位元線SBL0〜SBL3與字元線WL0〜WL63分別選擇一 條副位元線與字元線，而由具有連接於所選擇之位元線與 字元線之浮動閘極之不揮發電晶體所構成記憶體單元之内 容為通過感測放大器/寫入電路22 6中之感測放大器而被輸

588256 五、發明說明（15) 出至資料匯流排。 9 1 〇 =且’對記憶體資料之寫入係根據X位址前罟扣如 、位址珂置解碼器22〇、及選擇閘位址 解碼器 之輸出（參考Us、 ^ ⑴罝解碼器2 3 3 )’而從副位元線S B L 0〜S B L 3金a 分別來選擇一條位元線與 於由子元線WL0 體所構成之記憶體單元，以通過感測 人揮發性電晶 中之寫入電路來寫入資料匯流排之值。。寫入電路226 再者，對記憶體資料之抹除係抹除脈波 為抹除之對象的記憶體區塊，而動$。於正成 可抹除記憶體之内容。 被鈿加抹除電壓而 用來說明關於本發明之實施形態一之動作以及作 通常’在内建快閃記憶體微電腦之單晶 & ㈣係以讀入快閃記憶體2上之程式碼= =體2係於自動抹除中…在抹除驗證等以使乍用感:厂 放大為等之讀出電路而執行確認抹除是否為可正確地執 =使關於抹除中以外之區塊之資料通常也無法執行讀 2。因此，只要一執行被配置於快閃記憶體上之程式的自 動抹除命令，則直至其自動抹除之序列完成為止，cpu為 =丨rt讀取次一個快閃記憶體上之程式碼，而需要去使 之動作停止。在介面電路3内之CPU保持控制電路9係於 自動抹除命令執行中，CPU/BIU 4為輸出可使所有匯流排

588256 五、發明說明（16) 存取停止之信號、及CPU保持信號1 5，而接到此 CPU/BIU 4係將匯流排存取予以停止（碼提取停止;破貝J 然而’在有如習知般之照舊土也，因為微 花費數秒程度之自動抹除之時間中，係為無法動=^長 態’ 2以因為即使產生中斷等，數秒間係也無法接 以在貫系統上係會有不得不禁止中斷之場合而且 ^ 期之中斷為必需之系統上係無法使用。 在不疋 、在本j發明之實施形態一中，只要該自動抹除實行 CPU為於停止中從外部或微電腦内之週邊裝置6等一 斷要求1>〇、11，則中斷控制電路5係接到該要求，而 斷要求k號予以輸出至介面電路3(參考圖丨）。 、 口在介面電路3中，對於該中斷要求信號12變為活動， 而只要一將暫停允許暫存器8設定成允許狀態，則於 器升為T，而做為其輸出之暫停要求信‘ 變為活動（要求狀態）。 雖然於自動抹除中進入暫停模態之場合時之快 體2的動作係在後面來詳述，但快閃記憶體2係一接到暫‘ 要f ’ m進人可將抹除序列暫時予以停止之處理。因為‘ t ί 31加抹除脈波中等之記憶體單元為施以高負載之狀 =亡了 而且因為在可容易再開之點上予以停止，所以 係為前進至輸入後可停止之處後’抹除序列 1丁止。而在該暫時停止處理為完成之時點， 記憶體係抹除中區塊以外之讀出變為可能，並對於介面 路3 ’可輸出暫停接受信號14。

588256 五、發明說明（17) 體系暫停接受信號14變為活•，則接到記憶 體=取已成為可以之狀態，而使對CPU/BIU 4之匯流排存 保持信號15予以解除，而開放cpu/Bm 來處理中斷常式。 係變為可根據中斷要求 ,'〇'，予當以中寫斷入處二完畢後，為了使抹除再開而藉由軟體將 ”、、 暫h要求暫存器7。其暫停要求俨踺1 ]拣辦也 態。在快閃q h 1也再度將CPU/BIU 4做成保持狀 暫停接受信號14做;^ Λ 再 處理之後，將 予以再開。 成非活動，而從正停止抹除處理之位置 式係二下：m之大致流程顯示於圖3。於主程 ①於程來予以敘述。 停允許狀態， 子益8寫入"1"(步驟1)，並設定為暫 —白執行命令發出（2〇h，D〇h連續寫人）（步驟2) 動抹=停要求暫存器7寫入”〇'，（步驟3)4停止中之自 ④暫停要求暫存 •於"0" $ i曰人± 值是否為"0"之判定（步驟4)， •於為完畢， 只要—以广+5時，再度返回至③。 之後，快閃記憶體2係谁λ執行自動抹除，則首先於執行② '、進入自動抹除動作，而CPU/BIlJ 4係

2103-5356-PF(Nl).Ptd 第22頁 五、發明說明（18) 藉由C Ρ ϋ保持信號丨5，而 止，而成為抹除（Erase)卢動抹除係丽進至最終步驟為 ③、④係應被執行之快：二完畢(f:2i)。之後’因為 產生之場合時Άί要：：斷(1(步驟⑻已 存取係被開放，程式係跳°斷要/則CmBIU 4之匯流排 度返回至主常I:;理(步驟2°) -完畢，則程式係再 理為被再開。工 以仃③，快閃記憶體之自動抹除處 開，則CPU/B IU 4传而再I門成^隐體之自動抹除處理為被再 前進至最終步驟：：間=中斷之場合時，胃動抹除係 後，因為④係庫被執二X為抹除處理完畢(步驟24)。之 在完畢，丁快閃記憶體之自動抹除自體為正 之i曰入拉 為就此完畢。於中斷（步驟22)為再声產味 上二1"?、二述要\同樣地於暫停要求暫存器7為自又動地 CPU/BIU 4之匯；=閃記憶體2為-接受該要求則 處理（步驟23)，來執中Ά開放’程跳至中斷常式 驟2 3)為一完畢則執/；^\理。只要中斷常式處理（步 ④。在此，传因^式 度返回至主常式，來執行 、 係因為產生中斷而成為SUSPENDREQ = 以返回至③而快閃記憶體之自動抹除處理為被再開。 588256 五、發明說明（19) 後直至快閃記憶體之自動枯 反覆處理。 *處理為完畢為止③、④為 如上述動作般地藉由使具 抹除之暫時停止•再開之動^ ^暫停要求暫存器7而自動 而且因為藉由脾二變為容易。 可將依據上述之自動抹除中：：：：：定成禁止狀態，而 禁主止’所以即使於所謂欲使：：暫日:停止·再開予以 時也可對應，對使用者而+ σ =之執仃成為最優先之場合 再者因為對暫停要求=意使用。 由於CPU之暴走等之錯誤動作寫入成為無效，所以所謂 以很容易迴避。 自動抹除之停止之事態可 (自二抹來除心關於快閃記憶雜2之詳細的動作。 其次’關於本發明之眚姑/ At 憶體之自動抹除序列恶一之非揮發性半導體記 圖中^係自動抹L序歹來說明。在 電路，256係抹除前寫入控制電路，5係暫停要求接受 控制電路，258係抹除前寫入产哭 糸抹除/抹除驗證 量，260係抹除驗證電路:。〜 電路，259係位址增 <自動抹除序列控制電路254係接到來自命令璋2 時鐘產生電路21 1之控制信號(參考圖6 )，V發明二施开 態-之非揮發性半導體記憶體為一進入自動抹除模：二 I控制自動抹除序列控制電路254、抹除前寫入控制。電路 2 5 6、及抹除/抹除驗證控制電路2 5 7。 第24頁 2103-5356-PF(Nl).ptd 588256 五、發明說明（20) 自動抹除係將位址讀出、抹 — &塊早7L來執行。 4 r之破分割之記憶體 抹除岫寫入控制電路256係接 制電路254之信號，則 ^自自動抹除序列控 ::抹除前寫入控制電路= 正成為抹除對象之記憶體區塊的二用二址增量259 ’而將 位位址為止—面予以增量，一面從最下位位址至最上 路258使產生抹除前寫入信號來面執;^里前寫入信號產生電 位址增量2 5 9係使正成為抹除 址從最下位位址至最上位位址為止增象量之記憶體區塊之位 +抹除/抹除驗證控制電路2 5 7係接到…ώ A 制電路254來之信號，來執行抹除攸自動抹除序列控 ，除驗證電路26〇係於抹除動;乍：除=處理。 料而與期待值做比較處理，而確切乍後5買出記憶體之資 之資料讀出處理係以使用位址增量259正破抹除。記憶體 對象之記憶體區塊的位址從最下位而將正成為抹除 予以增量並依順序執行。 至最上位位址為止 暫停要求接受電路255係接受以 而送過來之外部中冑。暫停要求係被二暫二控制電路3〇5 託6或抹除/抹除驗證控制電路257送破抹除别寫入控制電路 要求之時點之自動抹除的處理 M根據在有暫停 途予以中止。 合术將自動抹除序列在中 (暫停控制電路以及暫停位置設定暫存器） 2103-5356-PF(Nl).ptd 第25頁 588256 五、發明說明（21) 圖16係顯示暫停控制電路3〇5之構成。在圖中，2〇5係 位址/資料/控制信號解閂鎖電路，2 5 5係暫停要求接受電 3 0 6係暫停要求處理電路，3 〇 7係暫停位置設定暫存 的。暫停控制電路3〇5係由暫停要求處理電路3〇6與暫停位 置設定暫存器3 0 7所構成。 ” τ要求處理電路3 0 6係通過位址/資料/控制信號解 閃鎖電路2 0 5而有從外部來之要求的暫停要求信號 (SUSPENDREQ)信號只要一成為η位準則接受要求，來對自 =抹除序列器2〇8中之暫停要求接受電路255要求做處理之 中斷。 _暫停要求接受電路25 5係只要自動抹除處理之中斷為 :開始則將對暫停要求處理電路3 0 6來通知為中斷中之信 i予乂輸出暫^要求處理電路3 0 6係通過位址/資料/控 (s=:閃鎖電路205而將對外部來通知處理中斷的信ΐ (SUSPENDL)做為η位準並予以輸出。 一点H要隹求之解除係只要暫停要求信號（SUSPENDREQ)為 ^ ^ "立準，則通過暫停要求處理電路3 0 6對暫停要求接 文電娜來要求暫停要求之解除。 …要求接 - 要长接叉電路2 5 5係只要自動抹除處理之再開為 一開始則將對暫停I#王f ΦQ β七 、 而且…T位置設定暫存器3 0 7係為可將自動抹除處 588256 五、發明說明（22) 理之巧場所任意地予以設定之2位元之暫存器。對暫停 位置。又疋暫存器3 0 7之資料之設定係通過位址/資料/护 信號解閂鎖電路205而可從外部來設定任意之資料。工 圖1 7係顯示暫停位置設定暫存器3〇7之設定内容 圖二b〇係於自動抹除序列中之抹除前寫入完畢後來執行暫 Ιί 二根據b0=1，則於抹除前寫入完畢後，暫停為 被執行)在b〇 = 0中，暫停之處理係不執行。 為 Μ係^:動抹除序列中之抹除脈波施加 ，則於抹除脈波施加後，暫停為^執 打。在Μ =〇中，暫停之處理係不執行。 執 J係於二Ξ寫入序列中之寫入脈波施加後，來執行暫 ，則於寫入脈波施力4，暫停為: 執仃。在= 〇中，暫停處理係不執行。 於暫停位置設定暫在哭、q η 7 蕾，則g卩彳暫存^ 3〇7，右設定任意的暫停位 ΐ要=二址/資料/控制信號解閃鎖電路205而暫 REQ)不成為H位準，而根據暫存器！ 设疋内谷而自動抹除之暫停為可執行。 子时之

如此而來》藉由7 /古L 自動抹除序列所指^之：w在快閃記憶體之自動寫入以及 無法確認之自動抹除序列^而實現所謂可將習知技術所 以湓Μ夕六屆作从序列中之記憶體單元之Vth之遷移予 以確涊之谷易化抹除的故障解析。 I移于 (自動批次抹除流程圖1 ) 其次’將本發明夕垂· 4 體之自動批次抹除之動；=-之非揮發性半導體記憶 動作μ使用圖1 2之流程圖來說明。並

刈8256 五、發明說明（23) 說明無暫停要求之場合。 區塊2、區 在4 %。之自動批次抹除中，係將區塊1、 塊3、、及區塊4之所有的區塊做為對象。 首先’自動批次抹除係在從資 令20H來進入裝設模態(步驟26”，所輸 =:命令之第2命令_饋入模'態（步二二―機 在抹除前寫入之階段（步驟264 )巾，=62)。 208為對正成為抹除對象之記憶體區塊：二除f列器 ，。在抹除前寫入之階段(步驟26 ，：=:貝料”1" =一，順序使增量位址並一面字=用；址增 抹除刖寫入之階段（步驟264)完畢後，轉移^姑入進 波施加之階段（步驟265 )。 无得移至抹除脈 除對Ϊ = 階段(步驟2 65 )中，只於正成為抹 抹除脈'皮於加抹除脈波而執行抹除動作。 驟^^加m畢後’轉移至抹除驗證之階段（步 在抹除驗證之階段（步驟2 6 6 )中， i::=r，一面從最下位位址至最上位::二 2fi(n ί于抹除驗證處理。於在抹除驗證之階段（步驟 在抹除脈波施加之階段（步驟2 65 )中，再度執行抹除 抹^二产驗證失敗之場合時，為了執行再抹除而轉移至再 理之階段(步驟267 )。在再抹除前處理之階段(步 ” ，使再抹除前處理次數之計數器值僅以1增量， 、’：处理再度轉移至抹除脈波施加之階段（步驟2 6 5)。

588256 五、發明說明（24) 動作。抹除脈波施加之階段（步驟2 65 )完畢後，轉移至抹 除驗證之階段（步驟2 6 6 )。在抹除驗證之階段（步驟2 6 6 ) 中，從前次抹除驗證失敗之位址再度開始驗證。在抹除脈 波施加之階段（步驟26 5 )、抹除驗證之階段（步驟266 )、 再抹除前處理之階段（步驟26 7)中，在抹除驗證之 驟266 )執行驗證直至最終位址為止，或在再抹 ^ 階段（步驟267)以連續迴圈處理直至再抹除前處理次數之 數益值ί為最大，止。在再抹除前處理階段（步驟 26 7 )，只要再抹除耵處理次數之計數器值為一到達至 值，則做為抹除錯誤完畢（步驟27〇)來處理為完畢。 而且，若在驗證處理通 階段（步驟268 )。在最故£^ 、 最〜區塊檢查之 之階段（步驟264)，來執场Λ 糸再度轉移至抹除前寫入 χ ^ α w、 木執仃ζ人一記憶體區塊之抹除前宜 而…ΐ ΐ確涊為最終區塊，則做為正常完畢（二驟 269 )，❿完畢自動批次抹除之處理。 吊几畢（步驟 (自動批次抹除流程圖2 ) 其次’將本發明 > 每 體之自動#次抹除之動二=恶一之非揮發性半導體記憶 說明有暫停要求之場合。吏用圖1 5之流程圖來說明。並 在該场合之自私私^ 塊3、及區塊4之所有2:人抹除中，係將區塊1、區塊2、區 首先自動抵：：：塊做為對象。 之第1命令20H來進:係在從資料D(15:0)匯流排所輸入 遣入裝設模態（步驟29〇)，並於次—機器 獨256 五、發明說明（25) -------- 週期在，認命令之第2命令DOH饋入模態（步驟291)。 其-人’在抹除前寫入之階段（步驟2 9 2 )中，自 ，器2 0 8為對正成為抹除對象之記憶體區塊，來二 入貝料Γ動作。在抹除前寫入階段（步驟2 9 2 )中，以佶、、、 位址增量，一面依順序使增量位址並一面以字元單 進^ :抹除前寫入階段（步驟2 92 )完畢後，於無暫停要、、、入 之場合時'轉移至抹除脈波施加之階段（步驟2 9 5 )。、 從第1命令2〇η之接受（步驟29〇)至抹除前寫入 ，觀)為止，於在中途已有暫停要求之場合時心又 τ位置没定暫存器之b0被設定為1之場合時，直至抹除寸 寫入=階段（步驟2 92 )完畢為止自動抹除之處理之中斷:

=執行。抹除前寫入之階段（步驟2 92 )完畢後，在 I ，接文之階段（步驟2 93 )中，於有要求之場合時，係&疒 自動抹除中斷（步驟294 )，@可讀出記憶體資料。於無： 求之場合時，係前進至次一抹除脈波施加之階段（步& 2 9 \) °而且’即使於暫停要求接受後回返之場合時，前進 至次一抹除脈波施加之階段（步驟2 9 5 )。 、 在抹除脈波施加之階段（步驟2 95 )中，只施加抹除脈 波於成為抹除對象之記憶體區塊而執行抹除動作。抹除 脈波施加之階段（步驟2 9 5 )完畢後，於無暫停要求之場合 時’轉移至抹除驗證之階段（步驟2 98 )。 σ ^ 抹除脈波施加之階段（步驟2 9 5 )中，於在途中已有暫 知要求之場合時，直至抹除脈波施加之階段（步驟295)完 畢為止自動抹除之處理之中斷係不執行。抹除脈波施加

2103-5356-PF(Nl).ptd 第30頁 588256 五、發明說明（26) (步驟295 )元畢後’在暫停要求接到之階段 …求之場合時，係執行自動抹除中斷(步：)中’ 項出圮憶體資料。於無要求之場合時，係前而可 驗證，階段（步驟298卜而且，即使於暫停至^一抹除 進至夂一抹除驗證之階段（步驟2 9 8 )。 在抹除驗證之階段（步驟2 9 8 )中， 移至再抹除前處理之階段Γ牛跡90 0 ) 丁冉抹除而轉 階段(步驟299 )中，使 增量，而使處理再理次數之計數器值僅以1 29 5 )。 冉度轉移至抹除脈波施加之階段（步驟 在抹除脈波施加之階段（步驟2 9 5 )中，再度 除動作。抹除脈波施加之階 停要：之場r，轉移至二 中，於有驟二8)、抹除脈波施加之階段(步驟295) :二=有之暫二要時求 驟295)完畢為A自動“、之/ ，脈波施加之階段（步 波施加（步驟295 )完畢1 Λ 執行。抹除脈 中，於右I^入灸在暫停要求接受階段（步驟2 9 6 ) 可讀出士己，沪次=&時，執行自動抹除中斷（步驟297 )並 貝出3己匕' 體貝料。於無要求之場合時’前進 驗證之階段（步驟q r、 ^ ^ 驟298 )。而且，即使於暫停要求接受後回

2103-5356-PF(Nl).ptd 第31頁 588256 五、發明說明（27) 返之％合日寸’也前進$ + 一 .. 在抹除驗證之階段驗證之階段（步驟298)。 失敗之位址再度來“驗二驟29;)中，係從前次抹除驗證 驟2 95 )、抹除驗證之階段f l除脈波施加之^階段（步 段（步驟299 )中，传在技…二μ )、及再抹除前處理階 古石具从/ 糸在抹除驗證之階段（步驟298 )執行綸< 直至最終位址為止，戋在 ）钒仃驗證 以連續迴圈處理直至S = W處理之階段(步驟299) 大值為止。在再抹次數之計數器值成為最 除前處理次數之之階段(步驟299 ) ’只要再抹 誤完畢（步驟300)來處理為完畢㈣為抹除錯 而且’若通過在驗證處理， 階段（步驟301)。在最故F 、轉移最〜區塊檢查之 存在還未抹除之區塊之二塊：查，階段(步驟3。1)中，於 ;階=_)，來執行次-記憶體區塊之抹除V寫 p = f 最終區塊，則做為正常完畢（步驟 302 )，而元畢自動批次抹除之處理。 争Q ^驟 赞』：驗Γ:段(步驟298 )、再度抹除前寫入之階段(牛 驟292 )=於在途中已有暫停要 H步 位置設定暫存器之b0被設定為】之 戈者”停 η(步驟292 )完畢為止自動抹除之處理之ί:;;: 執订。抹除則寫入（步驟292 )完 ：、不 階段（步驟294 )中，於有要朿 欠接又之 中斷（步驟294 )而可讀出圮俨=1、，來執仃自動抹除 時，前進至次-枝#料。於無要求之場合 未示脈波施加之階段（步驟295 )。而且，

2103-5356-PF(Nl).ptd 第32頁 五、發明說明（28) 於暫停要求接受後回返之場合 之階段（步驟2 9 5 )。 、則 —人一抹除脈波施加 (自動區塊抹除流程圖1 ) 其次，將本發明之實施开彡 體之以區塊0、區塊1、區塊2?占一之非揮發性半導體記憶 做為對象之自動區塊抹除之動* 之任&塊 明。並說明無暫停要求之場合^以使用圖13之流程圖來說 在該場合之自動區塊抹除中，俜將P持]广ώ 塊3、及卩祕4々糾士从r 係將&塊1、區塊2、區 、及區塊4之所有的區塊做為對象。 I先，自動區塊抹除係在從資料D(l5:〇)匯流 ^ 1命气20H來進入裝設模態(步驟271)，並於次一： ^第/人在^確認命令之第2命令_來饋入模態（步驟272 )。 象 '令DGH之輸入之際（步驟272 )，係讀入成為抹 象之圮fe體區塊的區塊位址。 ’、子 鲁 在抹除前寫入之階段（步驟274 )中，自動抹除 "=對正成為抹除對象之記憶體區塊’來執行寫入資料 一動作。在抹除前寫入（步驟274 )中’以使用位址增、旦， 兑面依順序使增量位址並一面以字元單元寫入進去。9 = 前寫入之階段（步驟274 )之完畢後，轉移至示 之階段（步驟275)。 f脈/皮轭加 在抹除脈波施加之階段（步驟2 75 )中，將抹除脈波施 加於正成為抹除對象之記憶體區塊而執行抹除動作。 脈波施加階段（步驟275)完畢後，轉移至抹除驗證之b示 (步驟2 7 6 )。 白奴

588256 五、發明說明（29) " 在抹除驗證之階段（步驟2 76 )中，對正成為抹除對象 之δ己憶體區塊’使從最下位位址直至最上位位址為止一面 增量位址並一面執行抹除驗證處理。於在抹除驗證之階段 (步驟2 7 6 )產生驗證失敗之場合時，為了執行再抹除而轉 移至再抹除前處理階段（步驟2 77 )。在再抹除前處理之階 段（步驟2 77 )中，使再抹除前處理次數之計數器值僅以i增 里’而再度使轉移處理至抹除脈波施加階段（步驟2 7 &)。 在抹除脈波施加階段（步驟275 )中，再度執行抹除動 作。抹除脈波施加階段（步驟2 75 )完畢後，轉移至抹除驗 證之階段（步驟2 76 )。在抹除驗證之階段（步驟27β)中，從 前次抹除驗證失敗之位址再度來開始驗證。在抹除脈波: 加之階段（步驟2 75 )、抹除驗證之階段（步驟276 )、及再 除前處理階段（步驟277)中，在抹除驗證階段（步驟276 )執 直至最終位址為止，或在再抹除前處理之階段（步 以連續迴圈處理直至再抹除前處理次數之計數器值 :’、、s大值為止。在再抹除前處理階段（步驟2 7 7)，只 數之計數器值為一到達至最大值，則做為 抹除錯块完畢（步驟279 )來處理為完畢。 =證處理通過，則做為正常完畢(步驟 278)，而元畢自動區塊抹除處理。 (自動區塊抹除流程圖2 ) 體之：ί挣Γ本「發之實施形態一之非揮發性半導體記憶 = 白私區塊1、區塊2、區塊3、區塊4之任-區塊 為對象之自動區塊抹除之動作以使用圖“之流程圖來說

588256 五、發明說明（30) " -------- 明。並說明有暫停要求之場合。 首先，自動區塊抹除係在資料D(15: 〇) 之第1命令20H來進入裝設模態（步驟28〇)，计k排所輸入 週期在確認命令之第2命令D〇H饋入模態（步驟^次一機器 命令D0H之輸入（步驟281)之際，讀入成為抹=j)。於第2 體區塊的區塊位址。 未除對象之記憶 其次’在抹除前寫入之階段（步驟2 8 2 )中 序列器208為對正成為抹除對象之記憶 ：2抹除 入貝料’’ 1 ·’動作。在抹除前寫入（步驟282 )中A以行寫 增量，-面依順序使增量位址並—面以字用位址 去。抹除前寫入階段（步驟282 )完畢後，於盔朝凡”.、入進 場合時丄轉移至抹除脈波施加之階段（纟驟2、8 要求之 在從第1命令之接受之階段（步驟28 階段（步驟282 )為止，於在途中已/未除刖寫入之 於暫停位置設定暫存器於之定= =寫：燦_2)完畢為止自動：；：處= 停要求前寫人之階段（步㈣2)完畢後’在暫 :要2又之階段(步驟263 )中，於有要求之場合： 要u:中：(、步㈣一3)而可讀出記憶體資料。於無 283 )。 、別進至次一抹除脈波施加之階段（步驟 進至次-抹除Π曙要求接受後回返之場合時，也前 休k脈波施加之階段（步驟283 )。 施加= = :加之階段驟283 )中’將抹除脈波只 、、*對象之§己憶體區塊而執行抹除動作。抹

2103-5356-PF(Nl).Ptd 第35頁 五、發明說明（31) 除脈波施加之階段（步驟283 )完畢後，係於無暫停要求之 場合時，轉移至抹除驗證階段之階段（步驟284 )。 於抹除脈波施加之階段（步驟2 83 )中、在途中已有 停要求之場合時，或於暫停位置設定暫存器之^被設定 1之場合時，直至抹除脈波施加之階段（步驟283)完畢為^ 自動抹除之處理之中斷係不執行。抹除脈波施加（步驟 283 )完畢後，在暫停要求接受之階段（步驟288 )中，於有 要求之場合時，係執行自動抹除中斷（步驟289 )而可讀 記憶體資料。於無要求之場合時，前進至次一抹 階段（步驟284)。而且，即使於暫停要求之接受後回返’"之 場合時，前進至次一抹除驗證之階段（步驟284 )。 驗證之階段（步驟284)中，對正成為抹除對象 j ,己憶體區塊，使從最下位位址至最上位位址為止一面烊 严二二面執行抹除驗證處理。於在抹除驗證之階段曰 / " Λ 生驗證失敗之場合時，為了執行再抹除而轉 =Λ 處理之階段（㈣285 )。在再抹除前處理之 I5白&( 乂驟285 )中，使再抹除前處理次數之計數 2增83^而使處理再度轉移至抹除脈波施加之階段（步驟 動作在ΪΪ脈波施加之階段(步驟2 83 )中，再度執行抹除 要戈$ 脈波施加之階段（步驟2 83 )完畢後，於無暫停 要水之％合時，轉移至抹除驗證之階段（步驟284 )。 中，於二驗1^步驟2 8 4 )、抹除脈波施加之階段（步驟2 8 3 ) 於在途中已有暫停要求之場合時或於暫停位置設定暫 588256

°。之b 1被δ又疋為1之場合時，直至袜除 (步驟283 )完畢後為止自動抹除之處理波施加之階段 抹除脈波施加（步驟283 )完畢後，在斷係不執行。 (步驟288)中，於有要求之場合時，係：要求接受之階段 (步驟289 )而可讀出記憶體資料。於無=自動抹除中斷 進次一抹除驗證之階段（步驟284 )。而、f求之場合時，前 求接受後回返之場合時，也前進至’即使於暫停要 (步驟284)。 抹除驗證之階段 在抹除驗證之階段（步驟284 )中，p “ 敗之位址再度來開始驗證。在抹除^y:人抹除驗證失 283 )、抹除驗證之階段（步驟28 /驟 (步驟285)中，在抹除驗證之階段(二^除刚處理階段 迴圈處理再抹除前處理次數之計數器：：為驟5)以連續 抹除前處理階段（步驟285 )，只要再抹，、‘、/ 。在再 數器值為-到達至最大值，射處理次數之計 287)而處理為完畢。 為抹除錯誤完畢（步驟 叩且，若在 286)，而完畢自動區塊抹除之處理。 其次’將本發明之非揮發性半導體記憶體之 動作以使用圖1 8之流程圖來說明。 勒罵/ :先自動寫二係f從資卿5:0)匯流 -命令_(步_3)來進人裝設模態，而在次—機器^ (步驟304 )來取入並饋入寫入資料與寫入位址。 ”

2103-5356-PF(Nl).ptd 第37頁 588256

根據所取入之 在寫入脈波施加（步驟3 〇 5 )之階段中 寫入位址與資料，來施加寫入脈波。 在暫停要求接受之 ’係執行自動寫入 於無要求之場合時 脈波施加後， 於有要求之場合時 讀出記憶體資料。 之階段（步驟308 )。 階段（步驟3 〇 6 )中， 中斷（步驟307)而可 ’前進次一寫入驗證 在寫入驗證（步驟308 )之階段中，宜、 將所 較0 寫入之位址之資料讀出，並：由二入：波施加後’ ，、田r °卩取入之資料相比 比較係以字元單元來執行。即使丨位 不-致，則為了再度執行寫入也將處理來比較若產/ 理（步驟3〇9)。以比較若全資料為一致轉再寫入則處 (步驟310)而完畢處理。在再寫入、做為正常完畢 中，將計數寫人讀之計數驟㈣^ 而且’為了將寫入失敗之位元予以 6 要計數器值為-到達最大线，則：驟-311)而完畢處理。 气八錯决（步驟 如以上所述，若依據本實施形態一，則由上 動抹除之流程，於非揮發性半導體記憶體之 :里中斷命令為有由外部之場合時，係將抹除處處 出記憶體資料後可再開非揮發性半導體記憶體之 目動抹除。 而且，於非揮發性半導體記憶體之自動區塊抹除中處

2103-5356-PF(Nl).ptd 第38頁 588256 五、發明說明（34) 理中斷命令為有由 人士/ " 一 斷，於讀出記憶體資 W二牯，係將抹除處理予以中 ㈣抹除予以再開而可猎由f非揮發性半導體記憶體之 再者，於非揮J執仃自動區塊抹除。 體之 理尹斷命令為有ώ ^ 半導體記憶體之自動抵 Τ研卩7马有由外部 曰助枇-人抹除中處 斷，於讀出記憶體資 二，係將抹除處理予以中 自動抹除予以再開4 m=揮發性半導體記憶 因此，即使於热I仃自動批次抹除。 抹除、及自動區塊抹^:2 2:導，記憶體之自動批次 合時，可得到所謂不需等二，讀出記憶體資料之場 重置輸入之效果。“待至抹除處理完畢為止，或所謂 還有，只要先與上述之曰本專八 號相對比來說明，則做為本發明之每:、開平2 - 2 5 7 4 9 6 記憶體之微電腦之特徵，為了電路二態一之内建快閃 壓施加時產生中斷要求也不使抹除處使於VPP電 理至到達預先設定之某可中斷點為止。：：斷，而繼續處 除序列預先會到之幾個可中斷點，口 〜、之，先設定於抹 為可中斷。 /、要到達於此則最先成 如此而來，從中斷要求至實際被 術相比較而應需要時間之以將所謂正止，與習知技 處之資訊予以讀出之功能來讀出資I斷在含於本發明何 做為可以有限數之數位元之資料而^際，十斷之點係以 為有效。還有，於指定中斷點之:道、，於故障解析變 將數位元之資料予以寫入。 σ f也為同樣之理由可 第39頁 2103-5356-PF(Nl).ptd 588256 五'發明說明（36) 得以優先之效果。 1依據本發明，則因為其構成係非揮發性 括：中斷裝置，將寫入及抹除處理 包 斷中，在根據處理序列中之第一中 中 *斷處理，而在將寫二：處來 中，在處理序列中之選定的階段來中斷處理之^， 理^中斷中係使讀出非揮發性記憶體之内容，戶^以具有二 ϊ=ΐΓΓ亭止·再開之動作變成容易之效果。 括：中斷裝置，將寫入及抹除處冓；；2=己憶；為包 :予：：：；及在將寫人及抹除處===: = 中斷進入之時序丄Π 里而在將寫入及抹除處理予以中斷二 在處理序列中之選定的階段來中 ： 抹除處理予以中斷之第―、及第 ’ ：错由將 ::二：體之抹除方式，所以具有在已有該當、 揮發性記憶體之自動抹除予以再開而可後f猎由將非 之效果。 執4丁自動區塊抹除 括：ΐ:;ΐ發;;成係非揮發性記憶體為包 :rxir, 斷中’在根據處理序列中之第-中斷進入之時序的階段中來 第41頁 2103-5356-PF(Nl).ptd 588256 圖式簡單說明 圖1係顯示本發明之實施形態一之内建快閃記憶體之 微電腦之構成的方塊圖。 圖2係顯示暫停控制暫存器之構成之圖。 圖3係顯示本發明之實施形態一之微電腦之程式流程 例之圖。 圖4係顯示本發明之實施形態一之非揮發性半導體記 憶體之功能方塊之圖。 圖5係顯示本發明之實施形態一之非揮發性丰導髀 憶體之動作模態一覽表之圖。 ¥體5己 圖6係顯示圖4所示之功能方塊中之微序列器之功能方 塊之圖。 圖7係顯示圖4所示之功能方塊中之電荷幫浦之功能方 塊之圖。 圖8係顯示圖4所示之功能方塊中之記憶體解碼器•記 憶體區塊之構成圖。 0 σ 圖9係顯示圖4所示之功能方塊中之記憶體區塊之位址 空間之圖。 圖1 0係顯示將圖8所示之方塊中之X解碼器、γ解碼 器、§己憶體單元陣列、感測放大器/寫入電路予以抽出之 圖。 圖11係顯示自動抹除序列器之圖。 圖1 2係顯示自動批次抹除序列之流程圖之圖。 圖1 3係顯示自動區塊抹除序列之流程圖之圖。 圖1 4係顯示有自動抹除中斷之自動區塊抹除序列之流

588256 圖式簡單說明 程圖之圖。 圖1 5係顯示有自動抹除中斷之場合時，自動批次抹除 序列之流程圖之圖。 圖1 6係顯示暫停暫存器之構成之圖。 圖1 7係顯示暫停位置設定暫存器之構成之圖。 圖1 8係顯示自動寫入序列之流程圖之圖。 [符號說明] 1内建快閃記憶體微電腦（微計算機）、 2 快閃記憶體（非揮發性記憶體）、 3 介面電路、 4 CPU/BIU 、 5 中斷控制電路、 6 週邊裝置（週邊機器）、 7暫停要求暫存器、 8暫停允許暫存器、 9 CPU保持控制電路、 I 0 週邊裝置中斷信號、 II 外部中斷信號、 1 2中斷要求信號、 1 3暫停要求信號、 1 4暫停接受信號、 15 CPU保持信號、 1 6 位址匯流排、

2103-5356-PF(Nl).ptd 第44頁 588256 圖式簡單說明 1 7 資料匯流排、 2 0 1 微序列器、 2 0 2 電荷幫浦、 2 0 3 記憶體解碼器、 2 0 4 記憶體區塊、 2 0 5位址/資料/控制信號解閂鎖電路、 2 0 6 命令埠、 2 0 7狀態暫存器、 2 0 8自動抹除序列器、 2 0 9 測試模態•序列器、 2 1 0 電源重置電路、 2 11 時鐘產生電路、 2 1 2解碼器•電荷幫浦信號產生電路、 2 1 3負電壓電荷幫浦、 2 1 4正電壓電荷幫浦、 2 1 5讀出電壓電荷幫浦、 2 1 6 電壓切換電路、 2 1 7 X (列）位址閂鎖、 2 1 8 Y (行）位址輸入緩衝器閂鎖、 2 1 9 X (列）位址前置解碼器、 2 2 0 Y (行）位址前置解碼器、 2 2 1〜2 2 5 記憶體區塊、 2 2 6 感測放大器/寫入電路、 2 2 7 選擇器電路、

2103-5356-PF(Nl).ptd 第45頁 588256 圖式簡單說明 2 2 8 資料匯流排、 2 2 9 區塊選擇信號、 2 3 0 記憶體解碼器、 2 3 1 記憶體區塊陣列、 2 3 2 選擇閘位址閂鎖、 2 3 3 選擇閘位址前置解碼器、 2 3 4 全域位元線、 2 3 5〜2 3 8，2 4 3〜2 4 6 電晶體、 2 3 9〜2 4 2 主位元線、 2 5 1 Y解碼器、 2 52 SG解碼器、 2 5 3 X解碼器、 2 5 4自動抹除序列控制電路、 2 5 5暫停要求接受電路、 256抹除前寫入控制電路、 2 5 7抹除/抹除驗證控制電路、 258抹除前寫入信號產生電路、 2 5 9 位址增量、 2 6 0 抹除驗證電路、 2 9 2 鎖定位元旗標產生電路、 3 0 3自動寫入序列器、 304 定時器電路、 3 0 5 暫停控制電路、 3 0 6 暫停要求處理電路、

2103-5356-PF(Nl).ptd 第46頁 588256

2103-5356-PF(Nl).ptd 第47頁

Claims (1)

1. 588256 ^11 91135541 曰

   月 六、申請專利範圍 ^ -種微電腦’至少包栝⑽、及藉由該cpu而為可 執灯之自動抹除及自動寫入序列，並包括藉由來自外 控制而可做上述自動抹除以及自動寫入之 五μ "之 揮發性記憶體以及週邊機器， 开之非 其特徵在於： 藉由上述週邊機器或來自外部之中斷要 揮發性記憶體之自動抹除或自動寫人處理為二L =述非 上述CPU成為可將該當記憶體内之資料予以讀出寸。 ’而 2·如申請專利範圍第1項所述之微電腦'直 括·可控制自動抹除或自動寫入之中斷、再門^ ^包 並包括：所謂於上述自動抹除或自動寫入中^ 一子為^ 自内建在微電腦之週邊機器或外部之中靳= 產生來 存器自動地執行旗標之設定，而該當自動^，則於該暫 中斷而CPU成為可讀出非揮發性記憶體内末处除處理係暫時 該CPU於上述暫存器來執行旗標之抹除=:’而只要 動抹除處理為可再開之機構。 、 斷著之自 3.如申請專利範圍第丨項所述之微 括：具有可切換將自動抹除及自動寫入=其中，包 能做成有效或無效之功能的暫存器: 岍、再開之功 發性4吃情如體申Λ專入利古範圍第1項所述之微電腦，复巾非摞 心性α己^體為將含有由非揮發性 /、中，非揮 體單元來配置成行列狀之記憶體:沾冓成之複數個記憶 合為複數個而構成區塊陣列，同栌^扭记憶體區塊予以集 將寫入及抹除處理於處、 序列中之各階段後予以中斷 2103-5356-PFl(Nl).ptc 第48頁 588256 修正 曰 案號91135541 一 0$年$月 六、申請專利範圍 之中斷裝置；及 在中斷寫入及抹除處理之第一中斷中， 序列中之第-中斷所進入之時序的階段上來處理 在將寫入以及抹除處理予以中斷之第二中斷中，^ 而 序列中之選定的階段上來中斷處理之裝置· ，、在處理 内容^前述處理之中斷中係可使前述非揮發性記憶體之 5·如申請專利範圍第1項所述之微電腦，其 發性記憶體為將含有由非揮發性電晶體 ^ 之中及r處理於處理序二各階段後…斷 在中斷寫入及抹除處理之第一中 =之第-中斷所進入之時序的階段上來； 在將寫入及抹除處理予以中斷之斷处理，而 列中之選定的階段上來中斷處理之裝置；，糸在處理序 之中ί包Ϊ:11由有無將抹除處理；以中斷之第…第-6 J由可，除1區塊記憶體之抹除方式。 發性記憶體二專人利/士圍^項所述之微電腦，其中，非揮 蔽馬將含有由非揮發性曰 F早 體單元來配置成 =電sa體構成之複數個記憶 合為=個而憶：：=記憶體區塊予以集 ·.'，入及抹除處理於處理序列中之各階段後予以中斷 2103-5356-PFl(Nl).ptc 第49頁 588256 六、申請專利範圍 之中斷裝置；及 在中斷寫入及抹除處理之第一 序列中之第一中斷所進入之日士 糸在根據處理 在將寫入及抹除處理予以中^ =階段士來中斷處理，而 列中之選定的階段上來中斷處理之::斷中’係在處理序 並包括··藉由有無將抹除 =、， 二之中斷，而可全部抹除巴\ 予以中斷之第一、及第 |坏降&塊記愔 ^ 7 ·如申請專利範圍第1項％ : 列之抹除方式。 括： 項所述之微電腦，其中，包 藉由來自外部之輪入而可 動寫入裝置；及 再開之自動抹除及自 於該當自動抹除或自動寫 在其序列中之何處正在中斷之之中斷時，可將所謂 以輸出之電路，而從CPU或測試哭為數位元之資料予 8.如申請專利範圍第i項；，、賁訊予以讀出。 發性記憶體為包括： 、建之微電腦，其中，非揮 藉由來自外部之輪入而可 動寫入裝置；及 #、再開之自動抹除及自 可將所謂於該當自氣 先在其序列中之何處會中=以寫入序列之執行前預 cpu或測試器來加以指定之電路u數位元之資料而從 2103-5356-PFl(Nl).ptc