TW580603B - Liquid crystal display apparatus - Google Patents

Liquid crystal display apparatus Download PDF

Info

Publication number
TW580603B
TW580603B TW087116184A TW87116184A TW580603B TW 580603 B TW580603 B TW 580603B TW 087116184 A TW087116184 A TW 087116184A TW 87116184 A TW87116184 A TW 87116184A TW 580603 B TW580603 B TW 580603B
Authority
TW
Taiwan
Prior art keywords
wiring
liquid crystal
crystal display
display device
semiconductor
Prior art date
Application number
TW087116184A
Other languages
English (en)
Inventor
Genshiro Kawachi
Tatsuya Ohkubo
Hiroshi Kageyama
Yoshiro Mikami
Kazuhito Masuda
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW580603B publication Critical patent/TW580603B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

580603 A7 H7 ** 1 rtT Ι1ΙΓ 11 1 1 1 I ' " « ·1··_ 釋 I " ι· ^.-c—,. ·· ..... 一 _ -------- 五、發明説明(1 ) 【發明之技術領域】 本發明係關於半導體元件及液晶顯示裝置,特別是有 關使用具有高可靠度的薄膜半導體元件之高畫質的主動矩 陣方式之液晶顯示裝置。 【技術背景】 一般,Ο A機器等之圖像資訊及文字資訊的顯示裝置 爲使用薄膜電晶體(以下稱爲T F T )之主動矩陣方式的 液晶顯不裝置。就此類之液晶顯币裝置而言,低成本,高 精細化及高畫質化爲其重要課題。爲了解決這些課題,如 何提高關鍵裝置之T F T的性能是一件不可欠缺之事。例 如,在低價的玻璃基板上形成高性能的T F T時,如〜 IEEE Transaction on Electron Devices 7/ 1 9 8 9 年,第 經滴部中央標攀局Κ工消費合作社印製 (1Λ先閱讀背面之注意事項再填寫本頁) 3 6卷,3 5 1頁〜3 5 9頁中所記載一般,供以驅動 T F T主動矩陣的周邊驅動電路也是以T F T來構成,嘗 試著能夠予以集成於同一基板上,而來降低成本。藉此, 若能將更高機能的周邊驅動電路集成於玻璃基板上的話, 則由於可以使電路構成及安裝工程簡單化,因此而能夠大 幅度的削減安裝成本。在此,爲了構成高機能的電路,則 必須要有更高性能的T F T。尤其是現在的周邊驅動電路 積體型液晶顯示裝置用的T F T而言,期望爲一形成於多 結晶矽(以下稱爲P 〇 1 y — S i )膜上的ρ ο 1 y — Si T F T。爲了能夠在低價的玻璃基板上形成周邊驅 動電路積體型液晶顯示裝置,至少必須降低形成T F Τ的 本紙張尺度適用中國國家標準(CNS ) Λ4规彳Μ 210Χ 297公私)-4 - 經满部中央標卑局另工消费合作社印裝 580603 A7 H7 五、發明説明(2 ) 製程溫度至3 5 0 °C以下,而達成製程低溫化。就如此低 溫製程而言,例如T F T的閘極絕緣膜的膜質無法優於在 高溫下形成的熱氧化膜的膜質,因此會有因熱載流子的注 入而造成元件的劣化等問題產生。特別是最近使用雷射再 結晶化法之高品質Ρ 〇 1 y - S i膜形成技術的導入及 丁 F T內之載流子移動度的提高,如何能解決因熱載流子 的注入而造成元件的劣化等問題亦已成爲重要的課題。當 然,T F T的特性劣化會直接影響到畫質與對比度,而導 致顯示圖像劣化。 因熱載流子的注入而造成元件的劣化,通常是電晶體 的汲極接合近旁的高電場所引起的。目前對於在S i L S I中所使用的次微電晶體而言,有各種供以緩和汲極 接合電場而來防止元件劣化的構造被提案著’例如在'' IEEE Transaction on Electron Devices ’ 1 9 8 3 年,第 30卷,652頁〜657頁中記載有一雙層擴散As及 P 之 D D D 構造。又,在 ' IEEE Transaction on Electron Devices 7/ 1980 年,第 27 卷,1359 頁〜1367 頁中記載有一於通道與汲極擴散層間插入低濃度雜質擴散 層之LDD構造,該構造已被廣泛使用於現在的L s 1裝 置中。又,爲了降低LDD構造特有的劣化現象,在^ IEEE Transaction on Electron Devices 7/ 1 9 8 8 年’第 35卷,2088頁〜2093頁中記載有一經由絕緣膜 來重疊L D D構造的低濃度雜質擴散層與閘極電壓的一部 份之G〇L D構造。 ---------------------------------------------- ... ------ 本紙張尺度適用中國國家標準(CNS ) /\4规枱(210X297.公耠)-5- (許先閱讀背面之注意事項再填寫本頁) 、-口 經漪部中央標攀局貝工消费合作社印裝 580603 A7 H7 — 五、發明説明(3 ) 另一方面,隨著液晶顯示裝置的高精細化及大畫面化 ,會有因配線阻抗與配線電容有限而導致訊號延遲變大之 虞。作爲解決此問題的對策,可使用A 1或C u等低阻抗 材料之各種的配線構造。舉例而言,例如日本特開昭6 4 - 3 5 4 2 1號中所揭示之層疊陽極氧化性高的金屬與電 氣傳導性高的金屬之配線構造。 上述之G 0 L D構造,可以有效地減低汲極接合電場 的峰値,而使得能夠提高電晶體的可靠性。因此,此類的 構造將有助於提高液晶顯示裝置中所使用的P 〇 1 y -Si T F T的可靠性。但因爲該G〇L D構造的元件構 造極爲複雜,所以會導致其製造工程變得煩雜。因此,無 法達成降低成本之目標,而使得難以成爲Si L S I之適 用對象。 有鑑於此,本發明之目的在於提供一種能夠解決此類 問題之以增加最少的工程來形成可靠性高的T F T構造。 又,本發明之另一目的在於實現一種不僅可以形成可靠性 高的T F T構造,同時還能夠適用於大面積且高精細液晶 顯示裝置的低阻抗配線構造。 【發明之揭示】 本發明之液晶顯示裝置,係於一對的基板的一方基板 上形成有: 一複數的掃瞄配線;及 一複數的訊號配線,該複數的訊號配線係交錯成矩陣 本紙張尺度適用中國國家標準(CNS ) Λ4规梠(210χ2π.ϋΓ"….......... ~~' (許先閱讀背而之注意事項再填寫本頁)
經漓部中央標準局負工消费合作社印奴 580603 H7 五、發明説明(4 ) 狀;及 一複數的半導體元件,該複數的半導體元件係對應於 這些配線的交點而配置。 又,複數的半導體元件係分別具有: 一半導體層,該半導體層係具備:固有半導體領域, 及以能夠圍住該固有半導體領域之方式而形成,且由高阻 抗領域與低阻抗領域而構成之一對的預定導電型半導體領 域;及 一電極,該電極係於固有半導體領域上經由絕緣體而 形成;及 一第2及第3電極,該第2及第3電極係分別連接於 上述一對的預定導電型半導體領域的低阻抗領域。 又,複數的掃瞄配線係分別構成對應於複數的半導體 元件的半導體元件之第1電極,並且第1電極係具有形成 於絕緣膜上的第1配線及形成於該第1配線上的第2配線 ,而且該第2配線的一部份係經由一對的預定導電型半導 體領域之高阻抗領域的一部份及上述絕緣膜而重疊。 此外,若利用本發明之實施形態的話,則第2配線係 以能夠覆蓋上述第1配線之方式而形成。並且,第2配線 係形成於上述第1配線的側面上。而且,第2配線的端部 亦可形成錐狀。 另外,若利用本發明之其他實施形態的話,則一對的 預定導電型半導體領域的低阻抗領域係以能夠自我對準上 述第2配線之方式而形成。藉此,將可使自低阻抗領域的 本紙張尺度適用中國國家;準(CNsTMml ( 210Χ 297Λ>^· ) . j . (¾先閱讀背而之注意事項再填寫本頁) 、-口 #1 經漓部中央標卑局另工消费合竹社印餐 580603 A7 ____ H7 五、發明説明(5 ) 上述基板的垂直方向所看到的境界係與自上述第2配線的 上述基板的垂直方向所看到的境界形成一致。 再者,若利用本發明之實施形態的話,則第2配線係 經由絕緣膜來形成於上述第1配線上。此情況,第1配線 與上述第2配線亦可經由接觸孔而連接,形成同電位。 又,若利用本發明的話,則由於可使半導體元件( TFT)的第1電極(閘極電極)與高阻抗半導體層重疊 ,亦即形成所謂的G 0 L D構造,而藉由閘極電極來控制 高阻抗半導體層的阻抗(使降低),因此而能夠緩和高阻 抗半導體層內的電場,以及防止因高阻抗半導體層上的絕 緣膜中熱載體的植入所引起的劣力(L D D構造特有的現 象)。又,由於可藉由使高阻抗半導體層的阻抗降低來防 止因高阻抗半導體層的存在所引起的電流驅動能力的降低 ,因此而能夠形成電流驅動能力高且具有高可靠度的 TFT。 又,爲了實現本構造所增加的工程僅爲形成第2配線 的圖案形成工程,亦即可以在增加最少的工程之情況下來 形成本構造。 又,上述第2配線只要與第1配線同電位即可,並非 一定要以第2配線來直接覆蓋第1配線,亦可經由絕緣膜 來將第2配線形成於第1配線上。但此情況之第2配線與 第1配線必須在元件的外部連接。 又,若以絕緣膜來分離第1配線與第2配線的話,則 將能夠利用第1配線與第2配線與絕緣膜來構成供以保持 本紙張尺度適用中國國家標準(CNS ) Λ4说枱(210X29DU〜)-8 - 誚先閱讀背而之注意事項再填寫本頁) ^裝·
、1T 580603 A7 ___ H7 五、發明説明(6 ) 電荷的附加電容。如此所構成的附加電容由於可藉由適度 地弄薄第2絕緣膜的膜厚來增大每一單位面積的電容値, 及縮小附加電容所占的面積,因此將具有擴大像素數値口 徑向效果。 此外,上述GOLD構造並非只在於提高TFT的可 靠度,亦具有抑制因光電流而令T F T產生漏電流之效果 。又,由於主動矩陣型的液晶顯示裝置是藉由液晶來開閉 後照光,因此T F T無法避免被曝曬於此後照光中。若 T F T被照射光的話,則會因半導體層內的內部光電效應 而產生電子-電洞對,並且形成電流而流動。尤其是 T F T形成〇F F狀態時會有漏電流增大之問題產生。特 別是在投射型的顯示裝置中會有光強度過大之虞。並且, 光漏電流係於汲極附近的高電場領域中最爲顯著。在此, 藉由自我整合形成低阻抗半導體層與第2配線,亦即以第 2配線來覆蓋施加高電場的高阻抗半導體層的上層全體, 藉此將可使產生光電流最激烈的領域不會被照射到光,而 得以實現低漏電流的T F T。 經濟部中央標聲局K工消费合作社印奴 另外,藉由對第2電極的端部進行錐形加工,將可防 止在上層配線的段差部產生段階中斷。 通常在錐形蝕刻加工的工程中難以在大面積基板內控 制圖案大小。尤其是對於閘極電極僅爲1層的單汲極構造 而言,由於圖案尺寸的不均一而造成T F T的閘極尺寸也 跟著形成不均一,因此難以形成在面內T F T的電流驅動 能力爲均一的圖像顯示。 本紙张尺度適用中國國家標準(CNS ) Λ4規格() - 9 - 580603 A7 ________ }\1 五、發明説明(7 ) 但,若利用上述本發明之構成的話,則由於T F T的 閘極長度是根據第1配線的加工尺寸而定,因此能以圖案 精度佳的向異性蝕刻來形成T F T的閘極長,且可藉由對 第2配線所進行的錐形加工來同時緩和段差形狀及高精度 地控制閘極長度。又,因爲第2閘極配線實施錐形加工, 所以難免會有尺寸不均,而此第2閘極配線的尺寸不均雖 會造成閘極與高阻抗半導體層的重疊長度不均,但卻與閘 極長度無關。換言之,對於T F T的電流驅動能力的影響 程度而言,由於重疊長度不均的情況時要比閘極長度不均 的情況時來得小,因此T F T特性之面內的均一性不會因 實施錐形加工而降低。 又,上述第1配線,可由Si或Nb,Ta,Mo , W’Al,Ti ,Fe,Cr,V,Zr 等各元素,或 Nb,Ta,Mo,W,Al,Ti ,Fe,Cr ,V, Z r與S i或N的合金材料中選擇構成。第2配線,可由 經滴部中央標卑局貝工消费合作社印製 seNb,Ta,Mo,W,Al,Ti,Fe,Cr ,V,Zr 等各元素,或 Nb,Ta,Mo,W, A1, Ti ,Fe,Cr,V,Zr與S i或N的合金材料中選 擇構成。並且,第1配線與第2配線亦可由同一材料構成 0 又,本發明之其他特徵可由以下的實施形態中得知。 【供以實施發明之最佳實施形態】 以下,利用圖面來說明本發明之實施形態。 本紙张尺度適用中國國家標隼(CNS ) Λ4規格(210/2们公筇)-10 - ' 經滴部中央標擎局只工消費合作社印製 580603 A7 _________ Η 7 五、發明説明(8 ) 圖1係表示本發明之第1實施例之液晶顯示裝置所使 用之薄膜電晶體(T F T )的剖面圖。圖中左側係表示 CMOS周邊驅動電路及圖像顯示部的n型TFT。右側 係表示使用於CMOS周邊驅動電路的p型TFT。 T F T係形成於緩衝絕緣膜2 1上,緩衝絕緣膜2 1係形 成於玻璃基板1上。緩衝層2 1爲S i 0 2膜,具有防止來 自玻璃基板1的雜質擴散之功能。又,於緩衝層2 1上形 成有固有多結晶矽Si (poly — Si)膜30,且在 此固有多結晶矽S i膜3 0上連接一對高阻抗的η型 Ρ 〇 1 y — S i層3 1 0及一對高阻抗的ρ型ρ 〇 1 y — S i 層 3 2 0。 又,該一對高阻抗的η型ρ ο 1 y - S i層3 1 0, 3 2 0係分別連接有低阻抗的η型ρ ο 1 y-S i層3 1 及ρ型ρ ο 1 y — S i層3 2。又,於一連串的ρ ο 1 y 一 S i層上經由閘極絕緣膜2 0 ( S i〇2所構成)而形成 第1閘極電極1 0 (由A 1所構成),且以能夠覆蓋第1 閘極電極之方式來形成第2閘極電極1 1。又,以能夠覆 蓋上述全部的構件之方式來形成一由S i 0 2所構成的層間 絕緣膜2 2,且經由設置於層間絕緣膜的接觸孔來將汲極 電極1 2與源極電極1 3連接於上述低阻抗的ρ ο 1 y- S i層3 1,32。又,全體的元件係藉由保護絕緣膜 2 3 (由S i 3N4所構成)來予以覆蓋。 在此,本發明之特徵爲:上述一對的高阻抗η型 po ly — S i層3 10或320係以能夠自我對準第1 (鄣先閱讀背而之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) AM ( 210X 297,:,>«,· ) - ϊ"ϊ~~~ 580603 A7 五、發明説明(9 ) 閘極電極1 0的圖案之方式而形成。亦即,固有ρ ο 1 y —S i層30與高阻抗po ly — S i層3 1 0或320 的境界與第1閘極電極1 0的圖案端的位置一致。又,上 述第2閘極電極1 1的一部份與上述高阻抗ρ ο 1 y - S i層3 1 0,3 2 0的一部份係經由閘極絕緣膜而重疊 〇 如此重疊閘極電極的一部份與高阻抗ρ ο 1 y - S i 層310,320的一部份,將可使高阻抗poly -S i層3 1 0,3 2 0的阻抗低於閘極電極,而藉此來緩 和高阻抗poly — Si層310,320內的橫方向電 場,進而得以提高元件的可靠性。並且,就本實施例而言 ,由於第1閘極電極1 0是使用低阻抗的A 1,因此能夠 縮小因受到配線阻抗的影響所產生的訊號延遲,而得以達 成顯示裝置的大面積化及高精細化。 又’由於是以局融點金屬(Nb)來覆蓋A 1 ,而使 得能夠抑止熱處理工程中產生A 1的凸起,因此將可有效 地防止與上層配線產生短路。 經满部中央標率局貝工消費合作社印製 (¾先閲讀背面之注意事項再填寫本頁) 圖2係表示本發明之第2實施例之液晶顯示裝置所使 用之薄膜電晶體(TFT)的剖面圖。本實施例係具有與 上述實施例1幾乎相同的構成,相異點在於本實施例之第 2閘極電極1 1僅形成於第1閘極電極1 〇的側面,且於 側面接觸。 又,在本實施例中,第1閘極電極是使用Nb,而第 2閘極電極是使用NbN。並且,在基板全面上形成 本紙張尺度適用中國國家標準(CNS ) 210Χ29ΊΑ} Y)―― 經漪部中央標枣局員工消费合作社印紫 580603 A7 _______ Η 7 五、發明説明(1〇 ) N b N之後,藉由向異性強的蝕刻法來僅於側面形成電極 。機能上,由於第2閘極電極1 1係連接於第1閘極電極 1 0的這一點與第1實施例相同,因此同樣的具有可藉由 緩和高阻抗P〇ly-Si層310,320內的橫方向 電場來提高元件的可靠性之功效。並且,就本實施例的構 造而言,由於不需要用以對第2閘極電極1 2進行加工的 光阻劑形成加工,因此其製造工程簡單,而得以降低製造 成本。 圖3係表示本發明之第3實施例之液晶顯示裝置所使 用之薄膜電晶體(TFT)的剖面圖。本實施例係具有與 上述實施例1幾乎相同的構成,相異點在於本實施例之第 2閘極電極1 1端部被施以錐形加工。藉由如此對閘極電 極的端部進行錐形加工,將可有效地防止在超過閘極電極 (具體而言爲源極,汲極電極)之段差部份的段階中斷。 又,由於T F T的閘極長度是根據第1閘極配線的加 工尺寸而定,因此能以圖案精度佳的向異性蝕刻來形成 T F T的閘極長,且可藉由對第2閘極配線所進行的錐形 加工來同時緩和段差形狀及高精度地控制閘極長度。又, 因爲第2閘極配線實施錐形加工,所以難免會有尺寸不均 ,而此第2閘極配線的尺寸不均雖會造成閘極與高阻抗半 導體層的重疊長度不均,但卻與閘極長度無關。換言之, 對於T F T的電流驅動能力的影響程度而言,由於重疊長 度不均的情況時要比閘極長度不均的情況時來得小,因此 T F T特性之面內的均一性不會因實施錐形加工而降低。 (許先閱讀背面之注意事項再填寫本頁) 、1Τ #1 本紙張尺度適用中國國家標準(CNS ) Λ4«ϋ( 210Χ2^Ί ) - 13- 580603 A7 ______ Η 7 五、發明説明(11 ) 亦即,本發明之構造不僅可以防止上層配線發生斷線,而 且還能夠在基板內取得均一的T F T特性。 圖4係表示本發明之第4實施例之液晶顯示裝置所使 用之薄膜電晶體(T F T )的剖面圖。本實施例係具有與 上述實施例1幾乎相同的構成,相異點在於本實施例之低 阻抗的ρ ο 1 y — S i層3 1及3 2與第2閘極電極1 1 係自我整合而形成,亦即高阻抗的ρ ο 1 y — S i層 310,320 與低阻抗 poly — Si 層 31,32 與 第2閘極電極1 1的端部之位置一致。藉此,由於可以使 高阻抗半導體層3 1 0,3 2 0幾乎完全遮住來自基板上 方的光,因此具有能夠減低T F T的漏電流之效果。這將 特別對於使用在光強度較強的投射型顯示裝置之液晶顯示 面板方面非常有效。 圖5,圖6,圖7係表示本發明之第4實施例之液晶 顯示裝置所使用之薄膜電晶體(TFT)。圖7係表示 T F T的平面圖。圖5係表示沿著圖7之X — X ’線的剖面 圖。圖6係表示沿著圖7之Y — Y ’線的剖面圖。 經濟部中央標導局Κ〈工消费合作社印製 (部先閱讀背面之注意事項再填寫本頁) #1 本實施例係具有與上述實施例1幾乎相同的構成’相 異點在於本實施例之第1閘極電極1 0與第2閘極電極 1 1係藉由絕緣膜2 4而分離。該藉由絕緣膜2 4而分離 的第1閘極電極1 0與第2閘極電極1 1係如圖6所示一 般,在T F T的ρ 〇 1 y - S i層的外側’係經由設於第 2閘極電極1 1與絕緣層2 4的孔,及設於層間絕緣膜 2 2的接觸孔TH來藉由連接電極1 7予以連接。藉此’ 本紙張尺度適用中國國家摞準(CNS ) Λ4规彳Μ 210 X 297公筇)-14 - 經漪部中央標苹局β工消費合作社印製 580603 A7 ____H7 ___ 五、發明説明(12 ) 由於可以賦予與第1閘極電極1 〇相同電位給第2閘極電 極1 1,因此與第1實施例同樣的具有可藉由緩和高阻抗 poly — Si層3 10,320內的橫方向電場來提高 元件的可靠性之功效。又,本實施例的其他效果,將於後 述之另外的實施例中予以說明。 圖8係表示在同一基板上集成周邊驅動電路與T F T 主動矩陣之顯示裝置全體的等效電路。該等效電路係由: 主動矩陣5 0,及驅動此主動矩陣5 0之垂直掃瞄電路 5 1,及將1條掃瞄線分量的視訊訊號分割成複數的區塊 而以時間分割方式來予以供給之水平掃瞄電路5 3,及供 給視訊訊號D a t a之資料訊號線V d r 1,V d g 1, V d b 1,……,及由每個分割區塊將視訊訊號供給至主 動矩陣側之開關矩陣電路5 2等所構成者。 圖9及圖1〇係表示本實施例之TFT主動矩陣部的 單位像素之平面圖及剖面圖。圖9中以A _ A /表示之點線 部的剖面構造係對應於圖1 0。T F T的構成係與圖1所 示之第1實施例相同。主動矩陣係由:形成於玻璃基板上 之閘極電極1 0,1 1,及訊號電極1 2,及形成於這些 電極的交差部附近之T F T,及經由設於保護絕緣膜2 3 的接觸孔TH2來連接於上述TFT的源極電極13之像 素電極1 4等所構成者。此外,像素電極1 4的另一端, 將經由設於保護絕緣膜2 3的接觸孔T Η 2來連接於電容 電極1 5,並且電容電極1 5係於鄰接的閘極電極1 1之 間形成附加電容。垂直掃瞄電路5 1及水平掃瞄電路5 3 本紙張尺度適用中國國家標準(CNS ) Λ4规梠(210Χ297.':Μ;; (讀先閱讀背面之注意事項再填寫本頁)
經濟部中央標率局負工消費合作社印策 580603 A7 Η 7 _" " ' " " " "" _·Ι_· I Ι·丨 · .. ------------ ιι, 丨丨,_·_| ·.· ——- 五、發明説明(13 ) 係由圖1 1所示那樣的移位暫存器與緩衝器所構成,並且 藉由時脈訊號CL1,C12,CKV來予以驅動。圖中 ,70係表示ρ型電晶體,7 1係表示η型電晶體。移位 暫存器係由2相時脈(Vcpl,Vcp2)與各各的反 轉時脈(Vcpl,Vcp2)來予以定時,且把輸入電 壓予以反轉位移,然後傳送至緩衝器。同時形成對應於下 一段的掃瞄線之移位暫存器的輸入電壓。又,緩衝器將會 輸出最大電壓V d d 2的脈衝電壓,而形成主動矩陣顯示 部的掃猫電壓。 圖12及圖13係表示上述驅動電路所使用之反相器 的電路圖及對應於彼之平面圖。在此,構成反相器的p型 電晶體及η型電晶體,係可爲具有圖1〜圖6所示之2層 的閘極電極1 0,1 1之構成。 藉此,若把本發明之T F Τ利用於主動矩陣顯示部及 驅動電路部的話,則將可構成無畫質劣化之可靠性高的液 晶顯示裝置。 圖14〜圖16係表示使用圖5〜圖7的TFT所構 成之主動矩陣顯示部的單位像素之平面圖及剖面圖。圖 1 5係表不沿者圖1 4之A - A 線的剖面圖。圖1 6係表 示沿著圖1 4之B -B /線的剖面圖。 在本實施例之T F T中,第1閘極電極1 〇與第2閘 極電極1 1係藉由絕緣膜2 4而分離,且第1閘極電極 1 0與第2閘極電極1 1係經由設於第2閘極電極1 1與 絕緣層2 4的孔,及設於層間絕緣膜2 2的接觸孔Τ Η來 本紙張尺度適用中國國家標牟(CNS ) Λ4規格(210χ297λ>^; ) - 16· ' (¾先閱讀背面之注意事項再填寫本頁) ·裝· 、1Τ 經濟部中央標準局Μ工消費合作社印繁 580603 Λ7 Η 7 五、發明説明(14 ) 藉由連接電極17予以連接。 又,如圖1 5所示一般,其特徵爲:像素電極1 4的 一端係經由設於保護絕緣膜2 3的接觸孔T Η 2來連接於 T F Τ的源極電極1 3,又,像素電極1 4的另一端係經 由設於保護絕緣膜2 3的接觸孔Τ Η 2來連接於源極電極 1 5,又,連接電極係經由設於層間絕緣膜2 2的接觸孔 ΤΗ1來連接於鄰接的閘極電極1 1,且於鄰接的第1閘 極電極1 0之間形成附加電容。 藉此,若以絕緣層2 4來分離2層的閘極電極的話, 則將可利用這些構件來構成附加電容。由於可藉由適度地 弄薄絕緣膜2 4的膜厚來增大附加電容的每一單位面積的 電容値,及縮小附加電容所占的面積,因此將具有擴大像 素數値口徑向效果。在此,由於本發明與其他實施例同樣 的可以防止T F Τ的劣化,因此當然能夠實現高品位的顯 不裝置。 圖1 7係表示本發明之液晶顯示裝置的液晶單元剖面 模式圖。在此,以液晶層5 0 6爲基準,在下部的玻璃基 板1上,閘極電極1 1 / 1 0與影像訊號電極1 2係形成 矩陣狀,且經由形成於其交點近旁的T F Τ來驅動由 I Τ 0所構成的像素電極1 4。又,於夾持液晶層5 0 6 而呈對向的對向基板5 0 8上形成有:由I Τ〇所構成的 對向電極5 1 0,濾色器507,濾色器保護膜5 1 1, 以及形成遮光用黑底圖案的遮光膜5 1 2。又,偏光板 5 0 5係分別形成於一對的玻璃基板1,5 0 8的外側表 (勃先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) 枱(210x29hM_i ) - 17 - 580603 Α7 Η 7 五、發明説明(15) 面。又,液晶層5 0 6將被封入用以設定液晶分子的方向 之下部配向膜OR I 1與上部配向膜OR I 2之間,並藉 由封閉材S L (圖中未示)來予以密封。又,下部配向膜 〇R I 1係形成於玻璃基板1側的保護絕緣膜2 3的上部 。又,於對向基板5 0 8的內側表面順次層疊有:遮光板 5 12,濾色器507,濾色器保護膜5 11,對向電極 5 1 0及上部配向膜OR 12。 此液晶顯示裝置將分別形成玻璃基板1側與對向玻璃 基板5 0 8側的層,然後使上下玻璃基板1,5 0 8重合 ,且在兩者之間封入液晶5 0 6。並且,以像素電極1 4 的部份來調節後照光B L的透過情況,藉此來構成T F T 驅動型的彩色液晶顯示裝置。在此,驅動像素電極1 4的 T F T及驅動彼之驅動電路的T F T,若爲上述本發明之 半導體元件的話,則能夠實現一種高可靠度,高畫質的 T F T方式液晶顯示裝置。 經满部中央標枣局β〈工消费合作社印取 其次,將利用圖1 8〜圖2 1來說明圖1所示之 T F T的製造工程。圖中右側係表示使用於驅動電路中的 p型T F T,圖中左側係表示使用於主動矩陣顯示部的η 型TFT。在此,由於驅動電路內的η型TFT亦爲同樣 的構造,因此省略其圖示。 此外,將於玻璃基板1上藉由電漿C V D法來堆積形 成緩衝層的Si〇2膜2 1 (厚300nm),然後再藉由 電漿CVD法來堆積35nm的非晶質Si (a - Si)膜 。接著,利用習知的光學成像蝕刻法來將a - S i膜形成預 本紙張尺度適用中國國家標率(CNS ) ( 210 X 297 λ> ~ ............ 經满部中央標攀局K工消费合作社印紫 580603 A7 ________ Η 7 五、發明説明(16 ) 定形狀之圖案,然後在a — Si膜上照射X e C 1準分子雷 射光(波長3 0 8 n m ),使再結晶化,而取得多結晶 Si (poly — Si)膜 30 (圖 18)。 其次,藉由電漿CVD法來堆積形成閘極絕緣膜的 81〇2膜(厚8〇11111),然後再利用濺射法來堆積 1 5 0 n m的A 1,並予以形成預定形狀的圖案,而取得 第1閘極電極1 0。接著以光阻劑來保護P型TFT,然 後以第1閘極電極1 0作爲光罩,僅於η型T F T中植入 lxl〇14(cm_2)的Ρ (磷),而形成高阻抗η型 po ly — S i層3 10。又,對ρ型TFT重複施以相 同的工程,而形成高阻抗ρ型ρ ο 1 y — S i層3 2 0。 但,在此是植入硼(B )(圖1 9 )。 其次,藉由濺射法來堆積2 0 0 nm的Nb膜,並予 以形成能夠覆蓋第1閘極電極1 0的形狀之圖案,而取得 第2閘極電極1 1。接著以光阻劑來保護ρ型T F T,然 後以第1閘極電極1 0作爲光罩,僅於η型TFT中植入 3xl015(cm — 2)的P (磷),而形成低阻抗η型 po ly - S i層3 1。又,對ρ型TFT重複施以相同 的工程,而形成低阻抗P型ρ ο 1 y — S i層3 2。但, 在此是植入硼(B )。 其次,再度照射X e C 1準分子雷射光(波長3 0 8 n m ),而使植入的雜質活性化(圖2 0 )。 其次,藉由電漿CVD法來堆積形成層間絕緣膜2 2 的81〇2膜(厚400nm),並且開鑿一接觸孔。然後 本紙張尺度適用中國國家標準(CNS )八4规梠(2丨〇X 2^7公私)-19 - (許先閲讀背而之注意事項再填寫本頁) •衣· 經满部中央標率局^^工消費合作社印裝 580603 A7 ______ )\Ί ___ 五、發明説明(17 ) 再利用濺射法來堆積4 0 0 nm的C r Mo合金膜,並予 以形成預定形狀的圖案,而來取得汲極電極。又,藉由電 槳CVD法來堆積形成保護絕緣膜2 3的Si3N4膜(厚 4 0 0 n m ),並且開鑿一接觸孔。最後,利用濺射法來 堆積7 0 nm的I TO膜,並予以形成預定形狀的圖案, 而來取得像素電極14(圖21)。 若利用本實施例的話,則由於僅僅增加第2閘極電極 形成工程便可形成具有高可靠度低阻抗的閘極配線之 T F T主動矩陣,因此能夠有效地防止製造成本的昇高。 其次,將利用圖2 2〜圖2 4來說明圖2所示之 T F T的製造工程。圖中右側係表示使用於驅動電路中的 p型T F T,圖中左側係表示使用於主動矩陣顯示部的^ 型TFT。在此,由於驅動電路內的η型TFT亦爲同樣 的構造,因此省略其圖示。 此外,將於玻璃基板1上藉由電漿C V D法來堆積形 成緩衝層的Si〇2膜2 1 (厚3 0 0 nm),然後再藉由 電漿CVD法來堆積35nm的非晶質Si (a — Si)膜 。接著,利用習知的光學成像蝕刻法來將a - s i膜形成預 定形狀之圖案,然後在a - S i膜上照射X e c 1準分子雷 射光(波長3 0 8 n m ),使再結晶化,而取得多結晶 5 i (p〇 ly_S i )膜30。在此’由於目前爲止的 工程與圖1 8相同,因此省略其圖示。 其次,藉由電漿CVD法來堆積形成閘極絕緣膜的 S ,〇2膜(厚8 0 n m ),然後再利用濺射法來堆積 本紙張尺度適用中國國家標李(CNS ) Mim ( 210Χ2^7~Λ> ^ Γ —. - (销尤閱讀背而之注意事項存填寫本頁)
經漪部中央標卒局Μ工消费合作社印說 580603 A7 五、發明説明(18 ) 3 0 0 nm的Nb,並予以形成預定形狀的圖案,而取得 第1閘極電極1 0。接著以光阻劑來保護P型T F T,然 後以第1閘極電極1 0作爲光罩,僅於η型TFT中植入 lxl〇14(cm — 2)的P (磷),而形成高阻抗n型 po ly_S i層3 10。又,對ρ型TFT重複施以相 同的工程,而形成高阻抗P型Ρ 〇 1 y - S i層3 2 0。 但,在此是植入硼(B )(圖2 2 )。 其次,藉由濺射法來堆積4 0 0 n m的N b N膜,並 藉由主動離子蝕刻法來施以向異性蝕刻,而於第1閘極電 極1 0的側面形成側壁,藉此來形成第2閘極電極1 1。 接著以光阻劑來保護P型T F T,然後以第1閘極電極 10作爲光罩,僅於η型TFT中植入3X1015 ( cm — 2)的P (磷),而形成低阻抗η型ρ ο 1 y — S i 層3 1。又,對P型TFT重複施以相同的工程,而形成 低阻抗P型P 〇 ly — S i層32。但,在此是植入硼( B)。然後,再度照射XeCl準分子雷射光(波長 3 0 8 n m ),而使植入的雜質活性化(圖2 3 )。 其次,藉由電漿CVD法來堆積形成層間絕緣膜2 2 的Si〇2膜(厚400nm),並且開鑿一接觸孔。然後 再利用濺射法來堆積4 0 0 nm的C rMo合金膜,並予 以形成預定形狀的圖案,而來取得汲極電極。接著,藉由 電漿CVD法來堆積形成保護絕緣膜2 3的Si3N4膜( 厚5 0 0 n m ),並且開鑿一接觸孔。最後,利用濺射法 來堆積7 0 nm的I TO膜,並予以形成預定形狀的圖案 本紙張尺度適用中國國家標準(CNS YA4mf ( 210χ797λ>…·."οϊ"! ' (对1閲讀背而之注意事項再填寫本頁)
、1T #1 經满部中央標苹局Μ工消费合作社印紫 580603 A7 _____ Η 7 五、發明説明(19 ) ’而來取得像素電極14(圖24)。 若利用本實施例的話,則由於不需要供以形成第2閘 極電極的光學成像蝕刻工程,因此能夠以低成本來製造高 可靠度的T F T主動矩陣。 其次’將利用圖2 4〜圖2 8來說明圖5〜圖7所示 之實施例的T F T之製造工程。圖中右側係表示使用於驅 動電路中的p型TFT,圖中左側係表示使用於主動矩陣 顯示部的η型TFT。在此,由於驅動電路內的n型 T F Τ亦爲同樣的構造,因此省略其圖示。 此外,將於玻璃基板1上藉由電漿C V D法來堆積形 成緩衝層的Si〇2膜2 1 (厚3 0 0 nm),然後再藉由 電漿CVD法來堆積35nm的非晶質Si (a — Si)膜 。接著,利用習知的光學成像蝕刻法來將a - S ,膜形成預 定形狀之圖案,然後在a — Si膜上照射xe c 1準分子雷 射光(波長3 0 8 n m ),使再結晶化,而取得多結晶 Si (poly — Si)膜 30 (圖 25)。 其次,藉由電漿C V D法來堆積形成閘極絕緣膜的 S : 0 2膜(厚8 0 n m ),然後再利用濺射法來堆積 3 0 0 nm的Nb,並予以形成預定形狀的圖案,而取得 第1閘極電極1 0。接著再以第1閘極電極1 〇作爲光罩 ,而使閘極絕緣膜2 0也形成圖案。然後以光阻劑來保護 p型TFT,並以第1閘極電極1 〇作爲光罩,而僅於n 型TFT中植入lxl〇14(cm — 2)的Ρ (磷),而形 成高阻抗η型po ly - S i層3 10。又,對p型 本紙張尺度適用中國國家標準(CNS ) 梠(210/297公筇).22 - ........ ~ (許先閱讀背而之注意事項再填寫本頁) ·裝
、1T 580603 A7 五、發明説明(2〇 ) TFT重複施以相同的工程’而形成高阻抗p型ρ ο 1 y —Si層320。但,在此是植入硼(B)(圖26)。 其次,藉由電漿CVD法來堆積1 〇 〇 nm的Si〇2 膜24,接著藉由濺射法來堆積l〇〇nm的Nb膜,且 形成覆蓋第1閘極電極1 〇的形狀之圖案,而來形成第2 閘極電極1 1。接著以光阻劑來保護P型T F T,然後以 第1閘極電極10作爲光罩,僅於η型TFT中植入3x 1015(cm — 2)的P (磷),而形成低阻抗η型 P〇ly_Si層31。又,對ρ型TFT重複施以相同 的工程,而形成低阻抗P型Ρ 〇 1 y — S i層3 2。但, 在此是植入硼(B )。然後,再度照射X e C 1準分子雷 射光(波長3 0 8 n m ),而使植入的雜質活性化(圖 2 7)〇 經濟部中央標率局K工消費合作社印製 其次,藉由電漿C V D法來堆積形成層間絕緣膜2 2 的8!〇2膜(厚400nm),並且開鑿一接觸孔。然後 再利用濺射法來堆積4 0 0 nm的C rMo合金膜,並予 以形成預定形狀的圖案,而來取得汲極電極。接著,藉由 電漿CVD法來堆積形成保護絕緣膜2 3的Si3N4膜( 厚5 0 0 n m ),並且開鑿一接觸孔。.最後,利用濺射法 來堆積7 0 nm的I TO膜,並予以形成預定形狀的圖案 ,而來取得像素電極14(圖28)。 在本實施例中,由於在雜質植入工程中不必經由絕緣 膜而直接將雜質植入於Ρ 〇 1 y - S i膜中,因此而能夠 使用低能量的離子植入。具體而言,能夠以加速電壓爲5 本紙張尺度適用中國國家標準(CNS )八4规仄—(—210x7g7::> ^ 經漓部中央標率局Μ工消費合作社印製 580603 A7 \\Ί _ 五、發明説明(21 ) k V以下的低電壓來進行離子植入。藉此,由於能夠減少 離子植入時對光阻劑產生的傷害,因此具有容易剝離工程 後的光阻劑之優點。又,由於可以藉由簡便的裝置來實施 如此之低電壓離子植入,因此而能夠降低裝置的成本,亦 即具有防止製造成本增加之效果。 如以上所述,若利用本發明的話,則由於可以在增加 最少的工程之情況下來形成高可靠度的半導體元件( TFT),因此而能夠以低成本來製造無畫質劣化之液晶 顯示裝置。 又,若利用本發明的話,則由於能夠實現低阻抗配線 構造,因此可以達成無畫質劣化之大面積且高精細的液晶 顯示裝置。 【產業上之利用可能性】 如以上所述,本發明之液晶顯示裝置係可以增加最少 的工程來形成可靠性佳的半導體元件,同時還能夠實現低 阻抗配線構造,因而有助於達成一種無畫質劣化之大畫面 且高精細的顯示。 【圖面之簡單的說明】 第1圖係表示本發明之第1實施例之液晶顯示裝置所 使用之薄膜電晶體的剖面模式圖。 第2圖係表示本發明之第2實施例之液晶顯示裝置所 使用之薄膜電晶體的剖面模式圖。 本紙張尺度適用中國國家標準(CNS ) 2!ΟΧ297λ> ^ ) 24Ζ......... (許先閱讀背而之注意事項再填寫本頁)
經漪部中央標率Λ7炅工消费合作社印鉍 580603 A7 ______ H7 五、發明説明(22 ) 第3圖係表示本發明之第3實施例之液晶顯示裝置所 使用之薄膜電晶體的剖面模式圖。 第4圖係表示本發明之第4實施例之液晶顯示裝置所 使用之薄膜電晶體的剖面模式圖。 第5圖係表示本發明之第5實施例之液晶顯示裝置所 使用之薄膜電晶體之X — X /方向的剖面模式圖。 第6圖係表示本發明之第5實施例之液晶顯示裝置所 使用之薄膜電晶體之Y - Y >方向的剖面模式圖。 第7圖係表示本發明之第5實施例之液晶顯示裝置所 使用之薄膜電晶體的平面圖。 第8圖係表示本發明之第6實施例之液晶顯示裝置的 全體構成圖。 第9圖係表示本發明之第6實施例之液晶顯示裝置之 像素的平面圖。 / 第1 0圖係表示本發明之第6實施例之液晶顯示裝置 之像素的剖面圖。 第1 1圖係表示本發明之第6實施例之液晶顯示裝置 之垂直側驅動電路的電路構成圖。 第1 2圖係表示本發明之第6實施例之液晶顯示裝置 之驅動電路所使用之反相器元件的例圖。 第1 3圖係表示本發明之第6實施例之液晶顯示裝置 之驅動電路所使用之反相器元件的平面圖。 第1 4圖係表示本發明之第7實施例之液晶顯示裝置 之像素的平面圖。 本紙張尺度適用中國國家標率(CNS ) Λ4«,^Γ( —210 x7v7公泣厂—- 25^........ (邡先閱讀背而之注意事項再填寫本页)
580603 A7 H7 五、發明説明(23 ) 第1 5圖係表示本發明之第7實施例之液晶顯示裝置 之像素之A — A ’方向的剖面圖。 第1 6圖係表示本發明之第7實施例之液晶顯示裝置 之像素之B — B ’方向的剖面圖。 第1 7圖係表示本發明之第7實施例之液晶顯示裝置 的單元剖面圖。 第1 8圖係表示本發明之第1實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第1 9圖係表示本發明之第1實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 0圖係表示本發明之第1實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第21圖係表示本發明之第1實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 2圖係表示本發明之第2實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 經漪部中央標率局Η〈工消费合作社印製 第2 3圖係表示本發明之第2實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 4圖係表示本發明之第2實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 5圖係表示本發明之第5實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 6圖係表示本發明之第5實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 本紙張尺度適用中國國家標準(CNS ) A4im ( 210 χ 297 λ>兑).26~ 經漪部中央標準局只工消费合作社印紫 580603 A7 ____ }]Ί 五、發明説明(24 ) 第2 7圖係表示本發明之第5實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 第2 8圖係表示本發明之第5實施例之液晶顯示裝置 所使用之薄膜電晶體的製造工程剖面圖。 【圖號之說明】 1:玻璃基板 1 0 :第1閘極電極 1 1 :第2閘極電極 12:汲極電極 1 3 :源極電極 14:像素電極 15:電容電極 2 0 :閘極絕緣膜 21:緩衝絕緣膜 2 2 :層間絕緣膜 2 3 :保護絕緣膜 30:固有 poly — Si 膜 ' 3 1 :低阻抗η型poly -Si層 32 :低阻抗p型po ly — S i層 5 0 :主動矩陣 5 1 :垂直掃瞄電路 5 2 :開關矩陣電路 53:水平掃瞄電路 (讀先閱讀背面之注意事項再填寫本頁) 一裝·
、1T 本紙張尺度適用中國國家;( CNS ) ( 210χ29ϋ·Η'厂;一 580603 Λ7 B7 y — S i 層 y — S i 層 (許先閱讀背而之注意事項再填寫本頁)
經漓部中央標率局負工消費合作社印奴 五、發明説明(25 ) 7 0 : P型電晶體 7 1 : η型電晶體 310:高阻抗η型ρ 320:高阻抗ρ型Ρ 5 0 5 :偏光板 5 0 6 :液晶層 5 0 7 :濾色器 5 0 8 :對向玻璃基板 5 1 0 :對向電極 511:濾色器保護膜 512:遮光膜 〇R I 1 :下部配向膜 〇R I 2 :上部配向膜 本紙張尺度適用中國國家標準(CNS ) A4ML掐(210X 297'公尨)-28

Claims (1)

  1. 580603 A8 B8 C8 D8 夂 '申請專利範圍 ' 第87 1 1 61 84號專利申請案/ ' 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國92年9月23日修正 1 · 一種液晶顯示裝置,係屬於一種至少一方具有透 明的一對基板,及夾持於該基板的液晶層之液晶顯示裝置 ’其特徵係爲: 在上述一對的基板的一方基板上形成有: 一複數的掃瞄配線;及 一複數的訊號配線,該複數的訊號配線係交錯成矩陣 狀;及 一複數的半導體元件,該複數的半導體元件係對應於 這些配線的交點而配置; 又,上述複數的半導體元件係分別具有: 一半導體層,該半導體層係具備:固有半導體領域, 及以能夠圍住該固有半導體領域之方式而形成,且由高阻 抗領域與低阻抗領域而構成之一對的預定導電型半導體領 域;及 經濟部智慧財產局員工消費合作社印製 一電極,該電極係於上述固有半導體領域上經由絕緣 體而形成;及 一第2及第3電極,該第2及第3電極係分別連接於 上述一對的預定導電型半導體領域的低阻抗領域; 又,上述複數的掃瞄配線係分別構成對應於上述複數 的半導體元件的半導體元件之第1電極; 又,上述第1電極係具有形成於上述絕緣膜上的第1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公嫠) 580603 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 配線及形成於該第1配線上的第2配線,並且該第2配線 的一部份係經由上述一對的預定導電型半導體領域之高阻 抗領域的一部份及上述絕緣膜而重疊,且上述第2配線係 直接與上述第1配線的側面接觸,上述一對的預定導電型 半導體領域的低阻抗領域係以能夠自我對準上述第2配線 之方式而形成,自上述低阻抗領域的上述基板的垂直方向 所看到的境界係與自上述第2配線的上述基板的垂直方向 所看到的境界形成一致。 2 .如申請專利範圍第1項之液晶顯示裝置,其中上 述第2配線係以能夠覆蓋上述第1配線之方式而形成。 3 ·如申請專利範圍第1項之液晶顯示裝置,其中上 述第2配線係形成於上述第1配線的側面上。 4 ·如申請專利範圍第1項之液晶顯示裝置,其中上 述第2配線的端部係形成錐狀。 5 ·如申請專利範圍第1項之液晶顯示裝置,其中上 述第2配線係經由絕緣膜來形成於上述第1配線上。 6 ·如申請專利範圍第5項之液晶顯示裝置,其中上 述第1配線與上述第2配線係經由接觸孔而連接。 7 · —種液晶顯示裝置,係屬於一種至少一方具有透 明的一對基板,及夾持於該基板的液晶層之液晶顯示裝置 ,其特徵係爲: 在上述一對的基板的一方基板上形成有: 一複數的掃瞄配線;及 一複數的訊號配線,該複數的訊號配線係交錯成矩陣 0 ϋϋ ϋϋ _ -裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -2- 經濟部智慧財產局員工消費合作社印製 580603 A8 B8 C8 D8 六、申請專利範圍 狀;及 一複數的半導體元件,該複數的半導體元件係對應於 這些配線的交點而配置; 又,上述複數的掃瞄配線係具有第1配線層與第2配 線層,且予以層疊; 又,上述複數的半導體元件係分別具有: 一半導體層,該半導體層係具備:固有半導體領域, 及以能夠圍住該固有半導體領域之方式而形成,且由高阻 抗領域與低阻抗領域而構成之一對的預定導電型半導體領 域;及 一電極,該電極係於上述固有半導體領域上經由絕緣 體而形成; 又,上述複數的半導體元件的電極係分別以對應於上 述複數的掃瞄配線的掃瞄配線所構成,且上述第2配線的 一部份係經由上述一對的預定導電型半導體領域之高阻抗 領域的一部份及上述絕緣膜而重疊,且上述第2配線係直 接與上述第1配線的側面接觸,上述一對的預定導電型半 導體領域的低阻抗領域係以能夠自我對準上述第2配線之 方式而形成,上述低阻抗領域的上述基板的垂直方向所看 到的境界係與自上述第2配線的上述基板的垂直方向所看 到的境界形成一致。 8 ·如申請專利範圍第7項之液晶顯示裝置,其中上 述第2配線係以能夠覆蓋上述第1配線之方式而形成。 9 ·如申請專利範圍第7項之液晶顯示裝置,其中上 本紙張尺度適用中國國家摞準(CNS ) A4规格(210X297公釐) _ q _ (請先聞讀背面之注意事項再填寫本頁)
    580603 A8 B8 C8 ___ D8 六、申請專利範圍 述第2配線係形成於上述第1配線的側面上。 (請先閲讀背面之注意事項再填寫本頁} 1 0 ·如申請專利範圍第7項之液晶顯示裝置,其中 上述第2配線的端部係形成錐狀。 1 1 · 一種液晶顯示裝置,係屬於一種至少一方具有 透明的一對基板,及夾持於該基板的液晶層之液晶顯示裝 置,其特徵係爲: 在上述一對的基板的一方基板上形成有一顯示領域, 及供以驅動該顯示領域之驅動電路領域; 又,在上述顯示領域中形成有配置成矩陣狀之複數的 第1半導體元件; 又,在上述驅動電路領域中形成有複數的第2半導體 元件; 又,上述複數的第1及第2半導體元件係分別具有: 一半導體層,該半導體層係具備:固有半導體領域, 及以能夠圍住該固有半導體領域之方式而形成,且由高阻 抗領域與低阻抗領域而構成之一對的預定導電型半導體領 域;及 經濟部智慧財產局員工消費合作社印製 一電極,該電極係於上述固有半導體領域上經由絕緣 體而形成; 又,上述電極係具有形成於上述絕緣膜上的第1配線 及形成於該第1配線上的第2配線,並且該第2配線的一 部份係經由上述一對的預定導電型半導體領域之高阻抗領 域的一部份及上述絕緣膜而重疊,且上述第2配線係直接 與上述第1配線的側面接觸,上述一對的預定導電型半導 本纸張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) ΓλΙ 580603 A8 B8 C8 D8 六、申請專利範圍 體領域的低阻抗領域係以能夠自我對準上述第2配線之方 式而形成,自上述低阻抗領域的上述基板的垂直方向所看 到的境界係與自上述第2配線的上述基板的垂直方向所看 到的境界形成一致。 1 2 ·如申請專利範圍第1 1項之液晶顯示裝置,其 中上述第2配線係以能夠覆蓋上述第1配線之方式而形成 〇 1 3 .如申請專利範圍第1 1項之液晶顯示裝置,其 中上述第2配線係形成於上述第1配線的側面上。 1 4 ·如申請專利範圍第1 1項之液晶顯示裝置,其 中上述第2配線的端部係形成錐狀。 (請先閲讀背面之注意事項再填寫本頁) 1裝· 訂 經濟部智慧財產局員工消費合作社印製 A4 \—/ NS C 準 橾 家 國 國 中 |用 適 I釐 公 7 29
TW087116184A 1998-01-30 1998-09-29 Liquid crystal display apparatus TW580603B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/000394 WO1999039241A1 (en) 1998-01-30 1998-01-30 Liquid crystal display device

Publications (1)

Publication Number Publication Date
TW580603B true TW580603B (en) 2004-03-21

Family

ID=14207520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116184A TW580603B (en) 1998-01-30 1998-09-29 Liquid crystal display apparatus

Country Status (5)

Country Link
US (1) US6559906B1 (zh)
JP (1) JP4126156B2 (zh)
KR (1) KR100384672B1 (zh)
TW (1) TW580603B (zh)
WO (1) WO1999039241A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4583716B2 (ja) * 1998-11-16 2010-11-17 株式会社半導体エネルギー研究所 半導体装置
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP4683710B2 (ja) * 1999-11-18 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置、el表示装置及び電子機器
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6781646B2 (en) * 2000-07-28 2004-08-24 Hitachi, Ltd. Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100686331B1 (ko) * 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
JP5177923B2 (ja) * 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器
TWI277788B (en) * 2002-05-13 2007-04-01 Au Optronics Corp Active matrix substrate of liquid crystal display device and method fabricating the same
KR100451663B1 (ko) * 2002-05-15 2004-10-08 한국전자통신연구원 프로그래머블 마스크 및 이를 이용한 생체분자 어레이형성 방법
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
JP4402396B2 (ja) * 2003-08-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100940987B1 (ko) * 2003-12-29 2010-02-05 엘지디스플레이 주식회사 액정표시장치
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
KR101130938B1 (ko) * 2004-12-23 2012-03-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
KR101190071B1 (ko) * 2005-12-29 2012-10-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN109037232B (zh) * 2017-06-08 2019-11-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板以及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
EP0430702B1 (en) * 1989-11-30 1999-01-13 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
KR950005485B1 (ko) * 1992-09-29 1995-05-24 주식회사금성사 박막트랜지스터 및 그 제조방법
JPH06132535A (ja) * 1992-10-15 1994-05-13 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JPH06250218A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 液晶表示装置の製造方法
KR100295450B1 (ko) * 1993-03-19 2001-09-17 구본준, 론 위라하디락사 박막트랜지스터
JP3086579B2 (ja) * 1993-12-28 2000-09-11 シャープ株式会社 薄膜トランジスタの製造方法
JPH08186269A (ja) * 1994-05-30 1996-07-16 Sanyo Electric Co Ltd 半導体装置の製造方法,半導体装置,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置
JPH088255A (ja) * 1994-06-22 1996-01-12 Sony Corp 半導体装置の配線構造および表示素子用トランジスタアレイ
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JP3109968B2 (ja) * 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JPH0955508A (ja) * 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치

Also Published As

Publication number Publication date
KR20010040468A (ko) 2001-05-15
KR100384672B1 (ko) 2003-05-22
US6559906B1 (en) 2003-05-06
WO1999039241A1 (en) 1999-08-05
JP4126156B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
TW580603B (en) Liquid crystal display apparatus
US6800873B2 (en) Semiconductor device and electronic device
US5940151A (en) Liquid crystal display and method for fabricating the same
EP1041641A2 (en) A method for manufacturing an electrooptical device
US20070040174A1 (en) Thin film transistor substrate and fabrication thereof
KR20080012768A (ko) 표시장치 및 그 제조 방법
JP2004004553A (ja) 液晶表示パネル及びドライブ回路
US20040257487A1 (en) Array substrate for liquid crystal display and fabrication method thereof
JPH11242244A (ja) 液晶表示装置
US6781646B2 (en) Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPH11111993A (ja) 半導体装置の製造方法
US7545451B2 (en) Liquid crystal display device with improved heat dissipation properties and fabrication method thereof, having dummy contact hole between channels
JP2002176179A (ja) 電気光学装置および電気光学装置の製造方法、並びに半導体装置
JP3504993B2 (ja) アクティブマトリクス回路
JPH0864830A (ja) アクティブマトリクス基板およびその製造方法
KR20060071705A (ko) 액정표시장치 및 그 제조방법
JP2010177362A (ja) 半導体装置およびその製造方法ならびに表示装置
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
KR100569736B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101021693B1 (ko) 액정표시패널 및 그 제조방법
KR101130938B1 (ko) 액정표시장치 및 그 제조방법
JP3707318B2 (ja) 液晶表示装置およびその製造方法
TWI392941B (zh) 液晶顯示器及其製造方法
JP5032160B2 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees