TW578289B - Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same - Google Patents

Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same Download PDF

Info

Publication number
TW578289B
TW578289B TW091122493A TW91122493A TW578289B TW 578289 B TW578289 B TW 578289B TW 091122493 A TW091122493 A TW 091122493A TW 91122493 A TW91122493 A TW 91122493A TW 578289 B TW578289 B TW 578289B
Authority
TW
Taiwan
Prior art keywords
area
layer
conductive layer
conductive
plate section
Prior art date
Application number
TW091122493A
Other languages
English (en)
Inventor
Dong-Whee Kwon
Yun-Heub Song
Jin-Hyuk Lee
Sa-Yoon Kang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW578289B publication Critical patent/TW578289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

578289 A7 B7 五、發明説明（彳） 發明背景 1. 發明領域 本發明係關於半導體裝置之焊接墊的領域，更特指附有 具有混合配置之金屬間介電層之焊接墊的半導體裝置及其 製造方法。 2. 相關技藝說明 半導體裝置包括了電路。電路停止於焊接墊，且經由焊 接墊進出。 請參考圖1A顯示的一先前技藝之焊接墊100的上表面。 焊接墊由上表面進出。虛線104代表一凹處。 請參考圖1B，顯示塾1〇〇的一剖面圖。基板11〇上製成二 導電層114、120。層120通常由鋁所製成，而層114可由鋁 或多晶碎製成。 圖1B亦顯示焊接墊100的可能用途。首先，在一裝置初 始製成後，在封裝前其須先經測試。測試稱之為電性晶粒 分類（EDS)，其藉由依據箭頭142移動一電氣導線140而施 行。導線14 0係暫時被導引以觸及層12 0之上表面。隨後電 壓經由導線140施加及/或接收供測試。測試後，導線140即 行移除。 如果經測試後電路視為可接受，則加以封裝。封裝前， 一凸塊160經沉積於層120上且附接於其上表面。當該裝置 操作時，電壓經由凸塊160施加及/或接收。除了凸塊160 外，可附接一焊接線（未顯示）至層120之上表面。 圖1B之裝置具有些問題。首先，在製造時，層丨2〇可能 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 578289 A7 _________B7 五、發明説明（2 ) 須經化學機械研磨（CMP)製程。此可造成_淺碟現象，其 中一中心部份可能被研磨移走，因而曝露出層114而使其遭 文拍壞。第二，當導線l40壓向焊接墊1〇〇時，有刮傷層 120之至少上表面的傾向。 現在請參考圖2A，隨後將描述焊接墊。在層114及12〇 間，沿中間平面250具有一金屬間介電質（IMD) 116與鎢 (W)l 18迅速交替之薄狀中間層部份。接觸118之部份在下 方導電層114與上方導電層丨2〇間建立電性連接。二種在中 間平面250内有關IMD 116與鎢118可能的圖案經描述於 後。 參考圖2B，IMD 116與鎢118之圖案250-A係接觸型。 金屬間介電層116之格子充分佈滿開口，鎢接觸丨丨8由其露 出。在此情形下，鎢接觸118也稱為鎢插塞118。 參考圖2C，IMD 116及鎢118之圖案250-；6係台地型。 鎢118之台地充分佈滿開口，其中具有金屬間介電層116之 島區。 在圖案250-A及250-B内，如沿剖面線可看到介電質116 與鎢11 8之部份係迅速交替出現在中間層各處。相關之特徵 係鎢（W)取代鋁而用於中間層内。理由係該開口非常窄， 且當裝置之整體性增加時將更進一步地變窄。由於開口很 窄，使用鋁流動之製程以沉積鋁可能會在某些開口内留下 一或多數個空隙。這些空隙將造成附加之電阻，此即為何 鎢較鋁為佳。 比較圖2A、圖2B、圖2C之裝置，可施行一 CMP製程以 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 578289 A7 B7 五、發明説明（ 3 見月參考圖3B，顯示在經圖3A中刮傷後之焊接墊200的 上視A片。刮傷處不符需求地露出IMD部份116。 見月參考圖3C，顯示出刮傷之焊接墊2〇〇附有一經沉積 及附接之凸塊260。一鈍化層122之部份也經顯示，其進一 步導引凸塊260之定位。 二^何犬出金屬層介電層116部份之多餘的鎢（W)。金屬 :”電層116部份可作為CMp製程之停止處。其密集的組 成可避免任何淺碟現象的產生。 焊接塾2〇〇 g , υ具有些問題，其中某些問題是由焊接墊20〇測 試及封裝之方 万式產生。敘述如下。 月 > 考圖3Α，顯示焊接墊2〇〇正由導線140測試中。可 能之危險係導線14G可能刮傷層 120部分。 圖3C中到傷焊接墊之問題在於凸塊260也經由IMD部份 116觸及層114。此造成凸塊260與墊200之低黏著性。 現明參考圖3D，由於黏著性低，凸塊260可能由焊接墊 200整個制離（拔起）。某些情況下，其可能留下殘留物 262 〇 換a之’如果第二金屬墊丨2〇因為探針而損壞，金屬間介 電層（IMD) 116與鎢插塞118可能會露出。由於ΙΜΓ)層116 係由氧化物材質組成，而氧化物與金屬層間具有較差之黏 著力’凸塊260將因露出之IMD層116與凸塊260間較弱之 黏著性而經常被拔起。 現清參考圖3Ε，顯示在圖3D中凸塊260被拔起後，焊接 塾200的一上視照片。一旦該凸塊因此被排除，製造良率將 本紙張尺度適用巾S1國家榡準(CNS) Α4規格(21GX 297公董)
裝 訂
578289 A7 B7 五、發明説明（4 ) 因而減低。 現請參考圖4中在先前技藝中經描述之另一裝置400，其 係首先在美國專利第6,034,439號中被講授過。參考號碼經 調適以實質上符合先前曾解說中之相關號碼。層114係由多 晶碎製成。 裝置400包含一第一導體114(例如多晶矽層）、一大接觸 孔及一複數個小接觸孔。小接觸孔位於大接觸孔周圍，大 接觸孔及小接觸孔之側壁上有金屬間隔，及一第二導體（如 铭）。 因此，鋁墊120經由大接觸孔與小接觸孔直接接觸多晶矽 墊114。在此處，微粒可能在形成鋁墊前施加之濕式清潔製 程中，因為鎢間隔而產生。因此，該裝置之良率會因為微 粒而減低。 發明概要 本發明可解決先前技藝中的問題及限制。 一般而言，本發明提供具有焊接墊之裝置及其製造方 法。該焊接墊具有二導電層，及介於其間之中間層。中間 層具有一相對較大之導電板.區段的混合配置，及一混合插 塞/台地區段。插塞/台地區段具有散佈著非導電部份之導電 部份，其特徵為尺寸相當小。 本發明之混合配置在提供主要電性接觸之板區段與提高 支撐及附加電流密度之插塞/台地區段間達到適當之平衡。 更確切地說，板區段實質上大於插塞/台地區段之特徵的平 均尺寸。在製造板區段時，小尺寸的板足以限制淺碟現象 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 578289 A7 B7
五、發明説明（5 的產生。 即使上層經刮傷，非導電IMD層及下層均不會露出。僅 有金屬板會露出。而既然其為金屬，凸塊之黏著性將不會 降低。. 從下面參考圖式的詳細說明中，將更容易瞭解本發明， 其中： " 圖式簡單說明 圖1A係先前技藝中之焊接墊的一上視圖。 圖1B係圖1A之焊接墊的剖面視圖。 圖2A係先前技藝中另一焊接墊的剖面視圖。 圖2B係圖1A之焊接墊之交替的中間層一第一先前技藝實 施。 圖2C係圖1A之焊接墊之交替的中間層一第二先前技藝實 施0 圖3 A顯示在測試圖2A之裝置時可能發生刮傷之危險。 圖3B係圖3A之經刮傷之裝置的實際照片。 圖3 C顯示在封裝圖3 A中經刮傷之裝置時的次一步驟，即 沉積一凸塊。 圖3D顯示圖3C裝置之凸塊經拔起之危險情形。 圖3E係圖3D之裝置的照片。 圖4係先前技藝中另一裝置的照片。 圖5係根據本發明之具體實施例製作的裝置之剖面視圖。 圖6A係圖5裝置的一中間層之平面視圖，其示範本發明 的一通用混合配置。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 578289 A7 B7
五、發明説明（6 圖6B示範圖6 A之板區段與插塞/台地區段間之導電部份 的含量比例之差異。 圖7、8、9、10顯示圖6A中根據本發明之中間層的特定 具體實施例。 圖11所示係根據本發明一具體實施例的一製造方法流程 圖。 圖12A至12H顯示根據圖U之流程圖製造之一焊接墊連 續詳圖。 圖13 A顯示在測試圖5或圖12 Η裝置時可能發生刮傷之危 險0 圖13Β係圖13Α中經刮傷之裝置的一實際照片。 圖14Α顯示圖13Α中經刮傷之焊接墊的一焊接步驟。 圖14B係圖14Α所示裝置的一照片。 較佳具體實施例詳細說明 如上述，本發明提供具有焊接墊之裝置及其製造方法。 焊接墊具有二導電層，及介於其間之中間層。中間層具有 一相對較大之導電板區段的混合配置，及一混合插塞/台地 區段。插塞/台地區段具有散佈著非導電部份之導電部份。 現在將對本發明作詳細的描述。 現請參考圖5，將說明依據本發明的一裝置5〇〇。裝置 5〇〇具有一半導體基板51〇 ,例如矽。基板51〇在其表面至 少具有一焊接區域5 12。焊接墊係形成於焊接區域512上。 一第一導電層514係位於焊接區域512上。第一導電層 5 14係由一導電材料製成，例如鋁、多晶石夕等。 -10- 本紙張尺度適用中S S家標準(CNS) Α4規格(21GX 297公6 578289 A7 B7 五、發明説明（7 一層間介電層（ILD)5 13視需要可形成於基板5 10與第一 導電層5 14間。 一中間層515係位於第一導電層514上。中間層515包括 至少一非導電部份，顯示為元件516。中間層515也包括至 少一導電部份，顯示為元件5 18a及518b。如下文中，中間 層5 1 5具有本發明之混合配置。 一上導電層520係位於中間層515之上。上導電層520實 際上並未接觸第一導電層514。上導電層520係由一導電材 料製成，例如鋁。 裝置500也包括一鈍化層522，其具有一焊接開口 530。 現請參考圖6A所描述之中間層515的一般視圖。中間層 515界疋至少一板區段610及一插塞/台地區段620。 在中間層5 1 5中，每一點均是導電部件或非導電部件二者 中之一。導電部件較佳係由銅或鎢中之一製成。非導電部 件係介電層，例如一氧化物層。 非導電部件及導電部件依根據本發明特別配置在板區段 610及插塞/台地區段620内。較特別的是，插塞/台地區段 620含有至少複數個導電部件或是非導電部件之島區63〇。 插塞/台地區段620也可含有其他特徵。 島區630可為正方形。或者其也可具有其他形狀。 各個島區630均具有一區域。如果其均具有相同大小，島 區之平均區域將等於各個區域。 島區63 0係散佈著導電部件及非導電部件中另一件的至少 一部分。換言之，如果島區係導電部件，則部分64〇係非導 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 578289 A7 B7
五、發明説明（8 ) 電部件，反之亦然。640部分可為一圍繞島區63〇的單一大 單元’或許多較小之單元。 此外’板區段6 10含有比例上比插塞/台地區段62〇較多之 導電部件。相對地，板區段610含有比例上比插塞/台地區 段620較少之非導電部件。在二情況中，導電部件與非導電 部件含量之比例等於1。下文詳細解說此製程。 現在請同時參考圖6B，一圖形量化了板區段61〇比插塞/ σ地£ #又6 2 0具有較南比例之導電部件含量的實際情形。 此貫際情形係藉由在圖6 Α中設定一可移動之測試區域 (test footprint) 650而加以量化。測試區域65〇具有比島 區630之平均區域較大的區域。其可能是比島區平均區域要 大4倍、16倍或更多倍。 如果考S測試區域6 5 0係位於板區段610内，其將具有一 中心點652。如果考量其位於插塞/台地區段620内，其將具 有一中心點654。當測試區域650中心在板區段6 1〇之點652 時’將比其中心在插塞/台地區段620之點654處含有一較高 比例之導電部件。 如果考慮將測試區域650逐漸由板區段6 1 0移向插塞/台地 區段620，可假定連續的中心點655、656、657。在此情況 下’導電部件之比例即逐漸降低。 回顧圖6B，水平軸表示可移動測試區域650的中心點橫 移的距離’而垂直軸表示含量之比例。中心點652、655、 656、657、654之相關含量也隨其顯示。在板區段610(點 652)處，含量比例係高於在插塞/台地區段620(點654)處。 -12- 本紙張尺度適用中國國家榡準(CNS) A4規格(21〇 χ 297公釐)
裝 訂
線 578289
數值係沿邊界（如點6 5 5、6 5 6、6 5 7、鐘搞._ 030 M7)轉換。如果假定測試 品域650足夠大’含量比例在插塞/台地區段咖内不會變化 太。而且如果假定其非常大.，含量比例在板區段61〇内將不 會達到充分100%之數值。 根據本發明，並不需要板區段610具有充分100%之數 值。換言之，並不需要板區段610完全由導電部件組成。例 如，板區段610可由小區段之非導電部件隔開。其他之具體 貫施例具有一個以上之板區段。 此外，圖6 A所示之板區段6 1 〇係一正方形，但此並非實 現本發明所必須之情形。根據本發明之板區段61〇當然可具 有其他形狀，例如圓形等。 現請參考圖6A及圖5二者.，板區段61〇實質上係佔用板 518b之區域。無論如何，板區段61〇可位於焊接開口 530之 中心處。在其他具體實施例中，其並未完全位於中心，此 可從下文說明之具體實施例的特殊實例中更加明瞭。再 者，本文中之”插塞/台地’’代表插塞或是台地中之一，視特 定具體實施例而定。 現請參考圖7，中間層71 5係一圖6 A之中間層5 1 5的一第 一特別具體實施例。一非導電金屬間介電層（IMD)部件71 6 形成背景，附有供導電插塞71 8a用之開口及一大型板 718b。應認知在此情形下，·插塞718a相等於圖6A之島區 630。板718b在一板區段内（未個別註明），而IMD部件716 及插塞718a係位於一插塞/台地區段（未個別顯示）。 圖7之較佳具體實施例之尺寸如下。中間層715係一邊長 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 578289 A7 B7 五、發明説明（1〇 ) 為90微米之正方形。板718b係一邊長為60微米之正方形。 其他尺寸亦同樣可行。 現請參考圖8，中間層815係圖6A之中間層515的一第二 特別具體實施例。中間層8 1 5實質上係類似圖7之中’間層 715，其中具有一IMD部份816，其附有供導電插塞818a用 之開口及一大型板8 1 8b。差別為板8 1 8b未在中心處。 現請參考圖9，中間層915係圖6A之中間層515的第三特 別具體實施例。一導電台地9 18a形成一附有供IMD 9 16之 島區用之開口的背景。導電台地918a係板9 18b之連續。板 918b係在一板區段内（未個別標註），而1]^〇部件916之台 地91 8a開口係在一插塞/台地區段内（未個別標註）。 現凊參考圖1 〇，中間層1 〇 1 5係圖6 A之中間層5 1 5的第四 特別具體實施例。中間層1015係實質上類似圖9之中間層 915，在其中具有一導電台地1〇18&形成一附有供IMD 1016之島區用之開口的背景。另外，導電台地1〇18a係板 101 8b之連續。差別為板ιοί 8b未在中心，且為圓形。 在圖7至10之具體實施例中，該板並未延長，且並未被任 何間歇地出現之IMD部件所中斷。此雖非實現本發明所必 須，但確是較佳的，因為此一形狀係預期最可能被測試導 線140所刮傷之形狀。 在板並延伸時，另一量化之方式係考量其為一圓形。未 含有任何IMD部件之圓形部份可大於插塞/台地部份之特徵 的指示區域（例如島區之平均區域）。 現將參考圖1 1及圖12A至12H說明本發明之方法。本發 -14-
578289 A7 B7 五、發明説明 明之方法也可實現以製造裝置5〇〇。 圖11具有一流程圖1100，用於示範本發明之方法的步 驟。圖12A至12H顯示導致成功之步驟，如同流程圖11〇〇 所實現之步驟。 參考圖12A，該方法之初始步驟係產生一基板121〇，其 或者可使用於一積體電路（1C)。基板1210具有一焊接區域 1212。 視需要，一層間介電層（ILD) 1213係形成於基板121〇上 焊接區域12 12處。ILD層12.13可由一氧化矽層形成，例如 娃酸侧玻璃（BPSG)層或一 PETEOS(電漿四乙基正矽酸 鹽）。 根據步驟1110(圖11)及圖12A ’ 一第一導電層1214係形 成於半導體基板1210之焊接區域1212處。如果ILD層1213 業已先形成，則第一導電層12 14將形成於ILD層1213上。 第一導電層1214較佳是製成一金屬墊1214 ,係藉由先形 成一金屬層而接著圖案化以形成該金屬墊1214。金屬層 1214係可由任何適合的材料製成，例如一鋁層、一鋁合金 層、一鎢層、一矽化鎢層等。金屬層丨214可由依序間隔地 堆疊一障壁金屬層、一鋁層及一抗反射層而形成。 根據次一步驟1120(圖11)及圖12B，一金屬間介電層 (IMD) 1216係形成於第一導電層1214之上。 根據次一步驟1130(圖11)及圖12C，IMD層1216經圖案 化及蝕刻以形成至少一 IMD部份12 1 6a。較特別的是，圖 案化及蝕刻係使一板區段1217b由IMD層1216完全清除， -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 578289 A7 B7 五、發明説明（12 ) 而進一步使一插塞/台地區段1217a係間隔地清除出。 產生之板區段1217b及插塞/台地區段1217a具有一根據 本發明之特別混合圖案。顯.示於圖12C之實際的混合圖案 僅係一具體實施例，其中具有許多IMD島區12 16a。插塞/ 台地區段12 1 7a係間隔地形成為由IMD層12 1 6清除出之開 口。或是二部份均使用。 一般而言，混合圖案係與圖6A及其伴隨之說明所描述的 相同。換言之，插塞/台地區段含有一複數個清除部件或是 非清除部件之島區。該島區係散佈著至少其他清除部件及 非清除部件中之一的部份。再者，可考量一大體上區域大 於島區之正方形測試區域。例如，該區域可為島區平均區 域的4或1 6倍大。當在板區段内考慮用到正方形測試區域 時，其比在插塞/台地區段内含有較高比例之清除部件。 且再者’板區段121 7b最好位於焊接墊1212中心處。或 者板區段1217b未位於焊接墊1212中心處。 根據次一步驟1 140(圖1 1)及圖12D，一第二導電層12 1 8 係形成在產生之圖案上。層12 1 8可由一金屬製成，例如 鎢、鋁等。 第二導電層12 18填滿經清除之板區段12 17b及經清除之 插塞/台地區段12 17a。以此方式，使用這些島區作為一模 型，特定之特徵將形成於IMD島區1216a四周。由於在經 清除之插塞/台地區段1217a的特徵係小尺寸，鎢比鋁較適 合用於填充。 在這些區段1217a及1217b上填充時，層1218可部份突 -16 - 本纸張尺度適用中國國家搮準(CNS) A4規格(210X 297公釐) 578289 A7 B7 五、發明説明（13 ) 出而咼於IM D島區12 1 6 a，而仍然連接至所有模型特徵。 在該情形下，層1218將形成一單一件。 根據一非必須的次一步驟1 1 50(圖1 1)及圖12E，層12 1 8 係經平坦化。此步驟之施行最好是藉由化學機械研磨（CMp) 該突出之第二導電金屬層。該IMD部份（此例中為IMD島區 1216a)作為CMP製程之停止處。因此，IMD部份將露出， 但第一導電層1214不會露出。 平坦化後，只有經模型化之特徵存留。換言之，CMP製 程在經清除之板區段121 7b内留下一板1218b，而在經清除 之插塞/台地區段12 17a内留下插塞/台地。此情況下是否仍 為一單一件，需視特定之具體實施例（台地或插塞）而定。 如圖12E中可見，CMP製程因為淺碟現象，磨耗之層 1218比停止處要深（在此例中為IMD島區1216a)。其在插 塞/台地區段1217a内並未磨耗層1218太深，因為該特徵並 不是非常大（開口並不是非常寬）。 本發明一重要優勢在於儘管有淺碟現象，CMP製程並未 進一步磨穿板12 1 8b，因為其區域也是受限制。因此留下 足夠之板12 18b，且第一導電層12 14並未露出。 根據次一步驟1 1 60(圖11)及圖12F，一第三導電層1220 係形成於產生之圖案上。第三導電層1220較佳是先形成一 金屬層而接著圖案化以形成該金屬墊1220。金屬層例如一 鋁層、一鋁合金層、一鎢層或一矽化鎢層等。金屬層1220 可藉由依序交替地堆疊一障壁金屬層、一鋁層及一抗反射 層而形成。 -17- 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐) 578289 A7 B7 五、發明説明（14 ) 第三導電層1220之形成使其並未實際上接觸第一導電層 1 2 14。此係本發明一優勢，因為平坦化製程並未磨耗第一 導電層12 14上方任意處全部的IMD或是導電部件。 第三導電層1220係經由導電部份121 8a、12 18b電性連 接至第一導電層1214。其具有如上述圖6A中之特殊配置。 根據一非必須的次一步驟1170(圖11)及圖12G，一鈍化 層1222係形成於產生之結構上。 根據一非必須的次一步驟1180(圖11)及圖12H，一焊接 開口 1230係產生於鈍化層1222内。板12 18b最好位於焊接 開口 1230中心處。或者板12 18b未位於焊接開口 1230中心 處。 在這些步驟（及可能之其他步驟）後，焊接墊即可製造 出。後續之製程係供電性測試晶片上之電路及用於封裝整 個裝置。 現請參考圖1 3 A，顯示根據本發明具體實施例製成的一 焊接墊1300。墊1300可以是如同裝置500之焊接墊，或圖 12H所示之塾。 顯示之墊1300經由探針140進行EDS測試，如同圖3A。 可能產生之危險係一導線140(沿箭頭142之方向移動）可能 由上層1320刮出屑片1320。如圖中可見，即使發生刮傷， /、有板1 3 1 8 b會路出。IM D沒有任何部份必須露出。 現請參考圖1 3 Β，顯示出在圖13 Α中到傷後之焊接塾 1300的一上視照片。儘管有刮傷，經與圖3 a之照片對比， 焊接塾1300係優於先前之技藝。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 578289 A7 B7 五、發明説明（15 ) 現請參考圖14A，一後續步驟係實際焊接一凸塊1460至 焊接墊1300。焊接墊1300具有強黏著性，因為其與金屬板 1318接觸。此實質上降低了參考圖3D所述先前技藝之拔除 危險。 現請參考圖14B，顯示焊接墊1300的一上視照片。凸塊 1460並未被拔起。 熟習本技藝的人士依照可視為整體的本文說明後可易於 實現本發明。已提出各種詳細說明以便對本發明有更完整 的瞭解。在其它實例中，已經熟知的特點並未作詳細的說 明以免對本發明造成不必要的混淆。 在附加之圖式中，層之厚度及區域為求明瞭可能被誇 飾。此外，當提到一層係在另一層或在一基板上時，討論 中之該層可直接形成於另一層或在一基板上，或者一第三 層可插入其間。 雖然已經以較佳的形式揭露本發明，不過此處所揭露及 解釋的特定具體實施例不應該視為限制條件。更確切地 說，熟習本技藝的人士依照本說明便可輕易地以各種方式 對本發明進行修改。本案發明人認為本發明主要含量應涵 蓋此處所揭露之各種元件、特點、功能及/或性質的所有組 合及次組合。 隨後的申請專利區域中界定特定的組合及次組合，其係 新穎的但不顯著。特點、功能、元件及/或特徵的其它組合 及次組合的額外申請專利區域可能會出現在本文或相關文 件中。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 578289 第091122493號專利申請案 ^ _中文申請專利範圍替換本(92年11端 六、申請專利範圍 1. 一種半導體裝置，包含·· 一半導體基板，具有一焊接區域； 一在該焊接區域上的第一導電層； 一在該第一導電層上之中間層，該中間層包括配置在 該中間層的一板區段及一插塞/台地區段的一非導電部件 及一導電部件，致使： 該插塞/台地區段含有該導電部件及該非導電部件中 之一的複數個島區，散佈著該導電部件及該非導電部件 中另一者的至少一部分，及 一具有為該等島區區域至少平均4倍大之區域的正方 形測試區域，如果係在該板區段内，其含有比在該插塞/ 台地區段内較高比例的該導電部件；及 一位於該中間層上之頂導電層，其實際上未接觸該第 一導電層。 2. 如申請專利範圍第1項之裝置，其中 該板區段含有僅為該導電部件的一部分。 3·如申請專利範圍第1項之裝置，其中 該正方形測試區域具有該島區區域至少16倍大之區 域。 4·如申請專利範圍第1項之裝置，其中 該板區段係位於該焊接區域的中央。 5·如申請專利範圍第1項之裝置，其令 該板區段未位於該焊接區域的令央。 6·如申請專利範圍第1項之裝置，其中 O:\80\80934-921117.00C 5 · 1 · 本紙張尺度適用中ίΐ家標準(CNS) A4規格(21Q χ 297公爱)* *------ 該中間層之該導電部件包括鋼與鎢中之一。 7·如申請專利範圍第1項之裝置，進一步包含： 一鈍化層，具有一焊接開口，其中該板區段係位於該 焊接開口中央。 8·如申請專利範圍第1項之裝置，進一步包含： 鈍化層，具有一焊接開口，其中該板區段未位於該 焊接開口中央0 9. 一種半導體裝置，包含： 一半導體基板，具有一焊接區域； 一第一導電層位於該焊接區域上； 一中間層位於該第一導電層上，該中間層包括一完全 由一導體製成之板，及由一介電質圍繞而進一步圍繞該 板之導電插塞，其中該板之圓形部份具有為該插塞平均 區域至少10倍大之區域；及 一位於該中間層上之上導電層，其實際上未接觸該第 一導電層。 10·如申請專利範圍第9項之裝置，其中 该板係由銅與鎢兩者之一製成β Π.如申請專利範圍第9項之裝置，進一步包含： 一鈍化層，具有一焊接開口，其中該板係位於該焊接 開口中央。 12·如申請專利範圍第9項之裝置，進一步包括： 一鈍化層，具有一焊接開口，其中該板未位於該焊接 開口中央。 O:\80\80934-921117.00C 5 2- C8 D8 申叫專利範圍 13·如申請專利範圍第9項之裝置，其中 該板之該圓形部份具有為該插塞平均區域至少2〇倍大 之區域。 14· 一種半導體裝置，包含： 一半導體基板，具有一焊接區域； 一第一導電層位於該焊接區域上； 一中間層位於該第一導電層上，該中間層包括一界定 一板區段之導電部件及圍繞該板區段之間歇開口，該中 間層進一步包括一在該開口内之非導電部件，其中該板 區段之一圓形部份未具有非導電部件且具有為該間歇地 開口之平均區域至少丨〇倍大的一區域；及 一位於該中間層上之上導電層，其實際上未接觸該第 一導電層。 15.如申請專利範圍第14項之裝置，其中 該導電部件係由銅與鶴兩者之一製成。 16·如申請專利範圍第14項之裝置，進一步包含： 一鈍化層，具有一焊接開口，其中該板區段係位於該 焊接開口中央。 17·如申請專利範圍第14項之裝置，進一步包含： 一鈍化層，具有一焊接開口，其中該板區段未位於該 焊接開口中央。 18·如申請專利範圍第14項之裝置，其中 該板區段之該圓形部份具有為該等間歇開口之該平均 區域至少20倍大之一區域。 O:\80\80934.921117 OOC5 -3- 08 六、申請專利範圍 19. 20. 21. 22. 23. 一種製造半導體裝置之方法，包含·· 形成一第一導電層在一半導體基板的一焊接區域處； 形成一金屬間介電層（IMD)在該第一導電層上； 圖案化及蝕刻該IMD層以形成至少一IMD部份，係藉 由在該焊接區域處完全清除該IMD層的一板區段及間歇 地清除該IMD層的一插塞/台地區段，致使： 該插塞/台地區段含有該經清除部件及該未清除部件 兩者之一的複數個島區，該等島區散佈著其他該清除部 件及該未清除部件兩者之另一者的至少一部分，及 一具有為該島區區域至少平均4倍大之區域的正方形 測試區域，如果係在該板區段内，其含有比在該插塞/台 地區段一較高比例的該清除部件； 形成一第二導電層以填滿該經清除之該板區段及插塞/ 台地區段；及 形成一第三導電層在該第二導電層上，致使該第三導 電層不接觸該第一導電層。 如申請專利範圍第1 9項之方法，其中 该正方形測試區域具有為該島區平均區域至少1 6倍大 之一區域。 如申請專利範圍第19項之方法，其中 該第二導電層係由鎢及銅兩者之一製成。 如申請專利範圍第19項之方法，其中 該板區段位於該焊接區域的中央。 如申請專利範圍第1 9項之方法，其令 〇：V80\8〇934.921 H7.doc 5 -4 - 578289
    該板區段未位於該焊接區域的中央。 24.如申請專利範圍第19項之方法，進一步包含： 形成一鈍化層；及 產生一焊接開口於該鈍化層内，其中該板區段位於該 焊接開口的中央。 25·如申請專利範圍第19項之方法，進一步包含： 形成一鈍化層；及 產生一焊接開口於該鈍化層内，其中該板區段未位於 該焊接開口的中央。 2 6.如申請專利範圍第丨9項之方法，進一步包含： 平坦化該第二導電層。 27·如申請專利範圍第26項之方法，其中 該平坦化包括施行一化學機械研磨致使該ί M D部份露 出，但該第一導電層未露出。 28. —種製造半導體裝置之方法，包括： 形成一第一導電層在一半導體基板的一焊接區域處； 形成一金屬間介電層（IMD)在該第一導電層上； 圖案化及蝕刻該IMD層以在該焊接區域處完全清除該 IMD層的一板區段，及在該焊接區域處清除該ΙΜ〇層的 一插塞/台地區段内圍繞之島區，致使在該經清除之板區 段的一圓形部份具有為該島區的一平均區域至少丨〇倍大 之區域； 形成一第二導電層以填滿該經清除之該板區段及插塞/台地區 段；及 -5- O:\80\e0934-921117.00C 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公董）
    形成一第三導電層在該第二導電層上，致使該第三導 电層不接觸該第一導電層。 29·如申請專利範圍第28項之方法，其中 该圓形部份具有為該等間歇開口的平均區域至少2 〇倍 大之一區域。 3〇·如申請專利範圍第28項之方法，其中 該第二導電層係由嫣及銅兩者之一製成。 3 h如申請專利範圍第28項之方法，其中 該板區段係位於該焊接區域的中央。 32·如申請專利範圍第28項之方法，其中 該板區段係未位於該焊接區域的中央。 33·如申請專利範圍第28項之方法，進一步包含： 形成一鈍化層；及 產生一焊接開口於該鈍化層内，其中該板區段係位於 該焊接開口的中央。 34·如申請專利範圍第28項之方法，進一步包括： 形成一鈍化層；及 產生一焊接開口在該鈍化層内，其中該板區段未位於 該焊接開口的中央。 35.如申請專利範圍第28項之方法，進一步包含： 平坦化該第二導電層。 3 6.如申請專利範圍第35項之方法，其中： 該平坦化包括施行化學機械研磨致使該IMD部份露 出，但該第一導電層不露出。 -6 - O:\80\80934-921117.00C 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 578289 8 8 8 8 Λ B c D 、申請專利範圍 3 7. —種製造半導體裝置之方法，包含： 形成一第一導電層在一半導體基板的一焊接區域處； 形成一金屬間介電層（IMD)在該第一導電層上； 圖案化及姓刻該IMD層以在該焊接區域處完全清除該 IMD層的一板區段，及在該焊接區域處清除該IMD層的 一插塞/台地區段内之間歇地開口，致使在經清除之板區 段的一圓形部份具有為該等間歇開口的一平均區域至少 10倍大之區域； 形成一第二導電層以填滿該經清除之該板區段及插塞/ 台地區段，及 形成一第三導電層在該第二導電層上，致使該第三導 電層不接觸該第一導電層。 ， 38. 如申請專利範圍第37項之方法，其中 * 該圓形部份具有為該等間歇開口的一平均區域至少2〇 倍大之區域。 39. 如申請專利範圍第37項之方法，其中 该第一導電層係由嫣及銅兩者之一製成。 4〇.如申請專利範圍第37項之方法，其中 該板區段位於該焊接區域的中央。 41 ·如申請專利範圍第3 7項之方法，其中 該板區未位於該焊接區域的中央。 42·如申請專利範圍第37項之方法，進一步包含： 形成一鈍化層；及 產生一焊接開口於鈍化層内，其中該板區段係位於該 O:\80\80934-921117.00C 5 7
    578289 A B CD 六、申請專利範圍 焊接開口的中央。 43. 如申請專利範圍第37項之方法，進一步包含： 形成一鈍化層；及 產生一焊接開口於該鈍化層内，其中該板區段未位於 該焊接開口的中央。 44. 如申請專利範圍第37項之方法，進一步包括·· 平坦化該第二導電層。 45. 如申請專利範圍第44項之方法，其中 該平坦化包括施行化學機械研磨致使該IMD部份露 出，但該第一導電層未露出。 O:\80\80934-921117.00C 5 " 8 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 578289 第091122493號專利申請案 中文圖式替換頁(92年11月） 92. U. 17 515
    620 圖 6A O:\80\80934-921117.DOC 7
TW091122493A 2001-12-03 2002-09-30 Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same TW578289B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075867A KR100437460B1 (ko) 2001-12-03 2001-12-03 본딩패드들을 갖는 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW578289B true TW578289B (en) 2004-03-01

Family

ID=19716564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122493A TW578289B (en) 2001-12-03 2002-09-30 Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same

Country Status (4)

Country Link
US (1) US6791196B2 (zh)
JP (1) JP4297682B2 (zh)
KR (1) KR100437460B1 (zh)
TW (1) TW578289B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579033A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种用于晶圆可接受度测试的焊垫

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10342547B4 (de) * 2003-09-12 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungseinrichtung mit Durchkontaktierungselementen und Anschlusseinheiten
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP4342892B2 (ja) * 2003-09-30 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005268672A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 基板
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
JP2006332533A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体素子及びその製造方法
KR100683388B1 (ko) * 2005-12-29 2007-02-15 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법 및 이를 포함하는 반도체소자
US20070267748A1 (en) * 2006-05-16 2007-11-22 Tran Tu-Anh N Integrated circuit having pads and input/output (i/o) cells
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
KR101046673B1 (ko) * 2010-01-25 2011-07-05 주식회사 티엘아이 파손 가능성을 저감하는 반도체 칩의 본딩 패드
JP6027452B2 (ja) * 2013-02-01 2016-11-16 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9673287B2 (en) * 2014-12-15 2017-06-06 Infineon Technologies Americas Corp. Reliable and robust electrical contact
JP6846117B2 (ja) * 2016-04-12 2021-03-24 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017224753A (ja) * 2016-06-16 2017-12-21 セイコーエプソン株式会社 半導体装置及びその製造方法
CN108666287B (zh) * 2017-04-01 2020-07-28 中芯国际集成电路制造(北京)有限公司 一种焊盘结构
CN108807320A (zh) * 2018-06-01 2018-11-13 武汉新芯集成电路制造有限公司 芯片及键合垫的形成方法
US11443991B2 (en) * 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of manufacture
KR20240005548A (ko) 2022-07-05 2024-01-12 변용현 그레이팅을 위한 오물 투입 방지 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196525A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JP3432284B2 (ja) 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US5700735A (en) 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
TW363239B (en) * 1997-06-23 1999-07-01 United Microelectronics Corp Manufacturing method for bonding pad windows
TW411602B (en) 1998-02-07 2000-11-11 Winbond Electronics Corp Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6444295B1 (en) * 1998-12-29 2002-09-03 Industrial Technology Research Institute Method for improving integrated circuits bonding firmness
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP2001358169A (ja) * 2000-06-15 2001-12-26 Nec Corp 半導体装置
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
TW511246B (en) * 2001-12-28 2002-11-21 Nanya Technology Corp Fuse structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579033A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种用于晶圆可接受度测试的焊垫
CN103579033B (zh) * 2012-07-26 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种用于晶圆可接受度测试的焊垫

Also Published As

Publication number Publication date
JP4297682B2 (ja) 2009-07-15
US6791196B2 (en) 2004-09-14
KR100437460B1 (ko) 2004-06-23
JP2003188207A (ja) 2003-07-04
KR20030045938A (ko) 2003-06-12
US20030102475A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
TW578289B (en) Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
TWI387018B (zh) 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法
KR20200052893A (ko) 상호연결부를 위한 확산 배리어 칼라
CN101609804B (zh) 集成电路结构的形成方法
US11735550B2 (en) Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion
US6465895B1 (en) Bonding pad structures for semiconductor devices and fabrication methods thereof
JP2008527727A5 (zh)
KR20110050957A (ko) 반도체 소자의 관통 비아 콘택 및 그 형성 방법
JP2016021497A (ja) 半導体装置およびその製造方法
TW382787B (en) Method of fabricating dual damascene
JP3923440B2 (ja) ボンディングパッド下部に補強構造を有する半導体素子及びその製造方法
CN104900543B (zh) 一种半导体器件及其制备方法
US9633962B2 (en) Plug via formation with grid features in the passivation layer
JP2002261100A (ja) 半導体装置及びその製造方法
KR100555524B1 (ko) 반도체 장치의 본딩패드 및 그 제조방법
US6794304B1 (en) Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process
US6156660A (en) Method of planarization using dummy leads
CN103489804B (zh) 半导体封装结构的形成方法
CN105810649B (zh) 半导体装置键合结构及其键合方法
US10381330B2 (en) Sacrificial alignment ring and self-soldering vias for wafer bonding
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
TW556257B (en) Method of manufacturing semiconductor device
TWI691038B (zh) 半導體裝置及其形成方法
TWI222726B (en) Bond pad structure and method of manufacturing the same
KR100587058B1 (ko) 금속다마신공정시의 금속쇼트 방지방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees