CN103579033B - 一种用于晶圆可接受度测试的焊垫 - Google Patents

一种用于晶圆可接受度测试的焊垫 Download PDF

Info

Publication number
CN103579033B
CN103579033B CN201210261931.8A CN201210261931A CN103579033B CN 103579033 B CN103579033 B CN 103579033B CN 201210261931 A CN201210261931 A CN 201210261931A CN 103579033 B CN103579033 B CN 103579033B
Authority
CN
China
Prior art keywords
weld pad
test
metal line
line pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210261931.8A
Other languages
English (en)
Other versions
CN103579033A (zh
Inventor
李志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210261931.8A priority Critical patent/CN103579033B/zh
Publication of CN103579033A publication Critical patent/CN103579033A/zh
Application granted granted Critical
Publication of CN103579033B publication Critical patent/CN103579033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种用于晶圆可接受度测试的焊垫，其特征在于，所述焊垫由多个金属线图案和多个介电材料图案构成，其中，所述多个介电材料图案中的每一个图案位于所述多个金属线图案中的两个邻近的图案之间；所述多个金属线图案的宽度在0.1微米以下；当所述测试进行时，构成所述多个介电材料图案的介电材料对测试探针的针头接触所述焊垫时产生的过驱动压力起到缓冲作用。所述多个金属线图案由不规则排列的图形或者规则排列的图形构成。根据本发明，可以避免WAT测试时产生的缺陷颗粒由划片区进入芯片区所造成的图案桥接短路良率损失。

Description

一种用于晶圆可接受度测试的焊垫
技术领域
本发明涉及半导体器件的测试，具体而言涉及一种用于晶圆可接受度测试（WaferAcceptanceTest）的焊垫。
背景技术
在半导体制程中，为确保晶圆在某个程度上的品质与稳定性，需要对晶圆进行WAT测试。由于对晶圆上的集成电路（IC）进行CP（ChipProbe）测试相当地耗时且具有破坏性，因此，WAT测试的主要目的是通过测试晶片的电性参数来检验晶圆在制造的过程中是否有异常以确保晶圆上的芯片正常，从而避免低良率的出现。WAT测试的另一个重要目的是通过测试晶片的电性参数来反映生产线上的问题，例如判断互连金属是否存在断线、桥接等方面的问题。对CP测试而言，其所测试的内容为集成电路的性能，即使知道出现故障的原因，也很难判断究竟是半导体制程的哪一个步骤导致所述故障的。而在WAT测试中，可以通过测试晶圆中不同的待测图案（TestPattern）来立即反映生产线上哪些或者某一步骤存在问题。
在CP测试之后，经常出现下述情况：芯片中出现性能异常的位置与WAT测试所选取的测试点位是相同的。通过扫描电子显微镜的切片结果发现，导致上述情况的原因是：在进行WAT测试时，出现的缺陷颗粒导致芯片中的待测图案之间发生桥接，进而造成芯片的失效。
因此，需要提出一种方法，以解决上述WAT测试之后对CP测试造成影响的问题。
发明内容
针对现有技术的不足，本发明提供一种用于晶圆可接受度测试的焊垫，其特征在于，所述焊垫由多个金属线图案和多个介电材料图案构成，其中，所述多个介电材料图案中的每一个图案位于所述多个金属线图案中的两个邻近的图案之间；所述多个金属线图案的宽度在0.1微米以下；当所述测试进行时，构成所述多个介电材料图案的介电材料对测试探针的针头接触所述焊垫时产生的过驱动压力起到缓冲作用。
进一步，所述多个金属线图案由不规则排列的图形构成。
进一步，所述图形为闭合的矩形或者圆环。
进一步，所述多个金属线图案由规则排列的图形构成。
进一步，所述图形呈点状分布。
进一步，所述图形呈纵横交叉的格栅状分布。
进一步，所述多个金属线图案的材料包括铜或铝。
进一步，所述多个介电材料图案的材料包括等离子增强正硅酸乙酯、含氮的碳化硅、碳氧化硅、掺氟的硅酸盐玻璃、掺磷的硅酸盐玻璃或者氮化硅。
进一步，所述焊垫位于所述晶圆中的任一待测图案的两端。
根据本发明，可以避免WAT测试时产生的缺陷颗粒由划片区进入芯片区所造成的图案桥接短路良率损失。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为选取晶圆中的图案进行WAT测试的示意性简图；
图2为WAT测试时产生的缺陷颗粒导致晶圆中的芯片上的图案发生桥接的示意性简图；
图3为本发明提出的用于WAT测试的焊垫的示意性简图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的用于WAT测试的焊垫。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
晶圆可接受度测试（WaferAcceptanceTest）是在CP良率测试之前进行的芯片电性参数测试，以判断芯片器件及互连等电性参数是否在允收的范围内。WAT测试分为FinalWAT和Inter-metalWAT，前者是在所有制程结束之后进行的，后者是在完成一部分制程之后实施的，例如，对于大马士革工艺而言，是在研磨互连金属之后进行Inter-metalWAT测试的，对于非大马士革工艺而言，是在蚀刻互连金属之后进行Inter-metalWAT测试的。实施WAT测试的目的是及时发现制程是否存在异常情况。
在对晶圆中的芯片实施CP测试之后，经常会发现芯片出现性能异常的点位（晶圆中良率不好的点位）的分布具有一定的规律，即上述点位的分布与实施Inter-metalWAT测试时选取的测试点位的分布是相符的。
下面结合图1和图2来阐述出现上述情况的原因：
如图1所述，在实施WAT测试时，在晶圆100中的待测图案101的两端分别有一个用于实施所述测试的焊垫102。如果晶圆100中需要进行WAT测试的待测图案101有N个，则需要用于实施所述测试的焊垫102N+1个。
如图2所述，当开始实施WAT测试时，测试探针接触所述焊垫102的表面，为了保证所述探针的针头与所述焊垫102的表面有良好的接触，在二者之间会产生一过驱动压力（OverdriveForce）。在所述过驱动压力的作用下，所述探针的针头会破坏所述焊垫102的表面，从而产生粒径在10微米以上的缺陷颗粒，所述缺陷颗粒的典型形状为圆片状或者长棒状。所述测试结束之后，在对所述焊垫102进行表面处理的过程中，由于所述缺陷颗粒的粒径较大，实施所述表面处理所采用的气流（例如氮气）或者清洗液（例如去离子水）很难将所述缺陷颗粒完全带走，从而导致部分所述缺陷颗粒进入所述晶圆100中的芯片。如果所述缺陷颗粒落入所述芯片中的两个待测图案101之间，则会导致桥接现象的出现，即造成所述芯片的电路发生短路，进而造成芯片的失效，即导致随后进行的CP测试的良率的下降。
为了避免上述情况的发生，本发明提出一种用于WAT测试的衬垫。
下面结合图3来详细描述本发明所提出的用于WAT测试的衬垫：
如图3所述，在对晶圆100中的待测图案101实施WAT测试时，位于所述待测图案101两端的焊垫102由多个金属线图案和多个介电材料图案构成，其中，所述多个介电材料图案中的每一个图案位于用黑色标示的所述多个金属线图案中的邻近的两个图案之间，所述多个金属线图案可以由规则排列的图形构成，也可以由不规则排列的图形构成。在本实施例中，对于图案103和图案104而言，其中用黑色标示的所述多个金属线图案由不规则排列的图形构成，所述图形为闭合的矩形或者圆环；对于图案105和图案106而言，其中用黑色标示的所述多个金属线图案由规则排列的图形构成，所述图形呈点状分布或者呈纵横交叉的格栅状分布。在本实施例中，如图3所示，只例举了构成所述焊垫102的四种图案，本领域技术人员可以知晓的是，可以根据器件设计的需要采用其它图案构成所述焊垫102，这些变型均应落入本发明所要保护的范围之内。不论所述焊垫102由何种图案构成，所述图案中的所述多个金属线图案的宽度遵循器件的设计规则，所述宽度在0.1微米以下。所述多个金属线图案的材料包括铜、铝等金属材料。所述多个介电材料图案的材料包括等离子增强正硅酸乙酯（PETEOS）、含氮的碳化硅（NDC）、碳氧化硅（BD）、掺氟的硅酸盐玻璃（FSG）、掺磷的硅酸盐玻璃（PSG）、氮化硅（SiN）等。
在实施WAT测试时，所述多个介电材料图案可以对测试探针的针头接触所述焊垫102时产生的过驱动压力起到缓冲作用，即使产生了缺陷颗粒，所述缺陷颗粒的粒径也在0.1微米以下，所述测试结束之后进行的表面处理可以完全去除这些缺陷颗粒，由此，所述晶圆100中的芯片不会受到所述缺陷颗粒的影响，测试芯片电路性能的CP测试也可以正常进行。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种用于晶圆可接受度测试的焊垫，其特征在于，所述焊垫由多个金属线图案和多个介电材料图案构成，其中，所述多个介电材料图案中的每一个图案位于所述多个金属线图案中的两个邻近的图案之间；所述多个金属线图案的宽度在0.1微米以下；当所述测试进行时，构成所述多个介电材料图案的介电材料对测试探针的针头接触所述焊垫时产生的过驱动压力起到缓冲作用，使测试探针的针头接触所述焊垫时产生的缺陷颗粒的粒径在0.1微米以下。
2.根据权利要求1所述的焊垫，其特征在于，所述多个金属线图案由不规则排列的图形构成。
3.根据权利要求2所述的焊垫，其特征在于，所述图形为闭合的矩形或者圆环。
4.根据权利要求1所述的焊垫，其特征在于，所述多个金属线图案由规则排列的图形构成。
5.根据权利要求4所述的焊垫，其特征在于，所述图形呈点状分布。
6.根据权利要求4所述的焊垫，其特征在于，所述图形呈纵横交叉的格栅状分布。
7.根据权利要求1所述的焊垫，其特征在于，所述多个金属线图案的材料包括铜或铝。
8.根据权利要求1所述的焊垫，其特征在于，所述多个介电材料图案的材料包括等离子增强正硅酸乙酯、含氮的碳化硅、碳氧化硅、掺氟的硅酸盐玻璃、掺磷的硅酸盐玻璃或者氮化硅。
9.根据权利要求1所述的焊垫，其特征在于，所述焊垫位于所述晶圆中的任一待测图案的两端。
CN201210261931.8A 2012-07-26 2012-07-26 一种用于晶圆可接受度测试的焊垫 Active CN103579033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210261931.8A CN103579033B (zh) 2012-07-26 2012-07-26 一种用于晶圆可接受度测试的焊垫

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210261931.8A CN103579033B (zh) 2012-07-26 2012-07-26 一种用于晶圆可接受度测试的焊垫

Publications (2)

Publication Number Publication Date
CN103579033A CN103579033A (zh) 2014-02-12
CN103579033B true CN103579033B (zh) 2016-08-03

Family

ID=50050532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210261931.8A Active CN103579033B (zh) 2012-07-26 2012-07-26 一种用于晶圆可接受度测试的焊垫

Country Status (1)

Country Link
CN (1) CN103579033B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514089B (zh) * 2014-10-16 2019-01-11 中芯国际集成电路制造(上海)有限公司 半导体测试结构
TWI581392B (zh) * 2015-04-09 2017-05-01 上海兆芯集成電路有限公司 電子封裝組件
CN113053763A (zh) * 2019-12-26 2021-06-29 比亚迪半导体股份有限公司 半导体芯片及其制备方法和半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134039A (zh) * 1995-04-18 1996-10-23 联华电子股份有限公司 防止焊垫金属剥离的装置
TW434769B (en) * 1998-12-09 2001-05-16 United Microelectronics Corp Testing method of wafer and its test key structure
TW578289B (en) * 2001-12-03 2004-03-01 Samsung Electronics Co Ltd Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
US6875682B1 (en) * 2001-09-04 2005-04-05 Taiwan Semiconductor Manufacturing Company Mesh pad structure to eliminate IMD crack on pad
CN1635633A (zh) * 2003-12-29 2005-07-06 旺宏电子股份有限公司 半导体元件的结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134039A (zh) * 1995-04-18 1996-10-23 联华电子股份有限公司 防止焊垫金属剥离的装置
TW434769B (en) * 1998-12-09 2001-05-16 United Microelectronics Corp Testing method of wafer and its test key structure
US6875682B1 (en) * 2001-09-04 2005-04-05 Taiwan Semiconductor Manufacturing Company Mesh pad structure to eliminate IMD crack on pad
TW578289B (en) * 2001-12-03 2004-03-01 Samsung Electronics Co Ltd Semiconductor devices with bonding pads having intermetal dielectric layer of hybrid configuration and methods of fabricating the same
CN1635633A (zh) * 2003-12-29 2005-07-06 旺宏电子股份有限公司 半导体元件的结构

Also Published As

Publication number Publication date
CN103579033A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US7387950B1 (en) Method for forming a metal structure
US9741667B2 (en) Integrated circuit with die edge assurance structure
US7939348B2 (en) E-beam inspection structure for leakage analysis
Notermans et al. Pitfalls when correlating TLP, HBM and MM testing
US8822994B2 (en) Method of repairing probe pads
CN103579033B (zh) 一种用于晶圆可接受度测试的焊垫
CN107516655B (zh) 划片槽测试结构及测试方法
CN206584011U (zh) 一种检测金属线短路的测试结构
JP2007158346A (ja) プローブセンシング用パッド及びプローブ針接触位置検査方法
TW202008485A (zh) 晶圓級測試方法及其測試結構
CN102760728B (zh) 芯片测试结构以及测试方法
CN107978537A (zh) 测试结构及测试单元
US20130009656A1 (en) Test pad structure on wafer
Liebert Failure analysis from the backside of a die
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
CN109712963A (zh) Cpi测试结构及基于该结构的失效分析方法
WO2009097505A2 (en) Method of forming a probe pad layout/design, and related device
US20060125059A1 (en) Semiconductor wafer with protection structure against damage during a die separation process
CN109309019B (zh) 测试结构和测试方法
JP2006084191A (ja) 半導体装置及びその検査方法
TWI662678B (zh) 測試鍵結構
Jong et al. E-test Probe Mark Topology-induced Failure
KR100787745B1 (ko) 반도체 제조용 ｐｃｍ 테스트 패턴
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
Miller et al. Charge-Induced Damage on SOI Wafers—A Case Study

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant