TW571105B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW571105B
TW571105B TW091118178A TW91118178A TW571105B TW 571105 B TW571105 B TW 571105B TW 091118178 A TW091118178 A TW 091118178A TW 91118178 A TW91118178 A TW 91118178A TW 571105 B TW571105 B TW 571105B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
control
control signal
semiconductor device
Prior art date
Application number
TW091118178A
Other languages
English (en)
Inventor
Masaaki Mihara
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW571105B publication Critical patent/TW571105B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Description

571105
571105 五、發明說明(2) 調節電壓之單位,控制信號S1為〇 S2為2x (Va-Vb)/15,控制信號s )/1 ’》制信號 號SO 為8 X (VA-VB)/15。 x CVA-VB)/15,控制信
C:\2D-OODE\9MO\91118178.ptd 第5頁 選擇電路195由N通道之M0SFETQ1〜Q16、Q101〜Q108、 Q111〜Q114、Q121〜Q122,和具有互補輸出之緩衝器g〇i 〜G04構成,對於控制信號s〇〜S3,構建成以漢明 (Hamming)距離1之碼決定基準電壓。 控制信號和節點51之基準電壓之關係以表1表示。 在此處以1表示高位準之信號,〇表 下如未特別限定亦同。 *不低位丰之k戒’以 571105 五、發明說明(3) [表1 ] 控制信號 節點51之電壓 S3 S2 S1 so 1 1 1 0 0/15(Va-Vb) 1 1 0 0 1/15(Va-Vb) 1 0 0 0 2/15(Va-Vb) 1 0 1 0 3/15(Va-Vb) 0 0 1 0 4/15(Va-Vb) 0 0 0 0 5/15(Va-Vb) 0 1 0 0 6/15(Va-Vb) 0 1 1 0 r7/15(VA-VB) 0 1 1 1 8/15(Va-Vb) 0 1 0 1 9/15(Va-Vb) 0 0 0 1 10/15(Va-Vb) 0 0 1 1 11/15(Va.Vb) 1 0 1 1 12/15(Va-Vb) 1 0 0 1 13/15(Va.Vb) 1 1 1 0 1 14/15(Va-Vb) 1 1 1 1 15/15(Va-Vb)
C:\2D-CODE\9MO\91118178.ptd 第6頁 五、發明說明(4) 鄰接之碼間 漢明 另外,控制信號SO〜S3之組的碼如 距離成為1。 ”、、’在 因此,例如利用第1次之半導 之基準雷厭十々々网 U 衣置之測定,確令 =基準電壓之乾圍,利用熔線之切斷 S灸大敎 制k號S3、SO之後,再声沾4丨丨m , 、疋上位位元> -定筋鬥夕: 度的利用半導體裝置之測定之控 壓?乾圍之下位位元之控制信號S2、_來決定:準, 俨,在^用第1次之測定決定控制信號以為0 一 H為!之情況日寺’利用再度之測定,可以 ’检制 w、so設定6/15(Va-Vb)至9/15(Va_Vb)間之電壓。制信號 [發明所欲解決之問題] 習知例顯示4位it之控制信號,但是近年微 壓之需要性變高。 〜θ M 6周整電 因此,由於多個微調輪出會有多位元化之傾向, 調整個數會有增加之傾向。 ^線之 因此,在切斷多個熔線之情況時,變成為需要較夕 間。 夕之時 另外,由於控制信號線之根數之位元數之增加, 路面積會有增加之傾向。 、泉電 $發明用來解決上述之問題,纟目的是用來縮短熔線之 切斷時間和縮小熔線電路面積。 [解決問題之手段] —依照第1發明時,具備有:控制電路,連接到用以輸出預 定之電壓之配線,用來輸出與預定電壓對應之第丨控制信 m C:\2D-CODE\9MO\91118178.ptd 第7頁 1571105 五、發明說明(5) ---- — 作、卢矛:二:線之有無切斷用來設定信號之第2控制 ίί出路,連接在預定之第1和第2電位間,用 水%出該電位間之雷厭· < 分壓產生電路之輪出你i口選擇電路,利用控制信號選擇 依照第2發明時,選擇雷\基準電壓的進行輸出。 為漢明距離1。 擇電路被構建成使控制信號之碼成 #擇電路被構建成使控制信號之碼成 依照第3發明時 為2進制碼。 依照第4發明時,控制雪枚 以以微小之電壓調節之制下電路之控制信號之構成包含有可 元部之電壓調節之上朽^位位7^部,和可以以大於下位位 號。 兀部,下位位元部是第2控制信 依照第5發明時’控制電路之 以以微小之電壓調節 /工制指唬之構成包含有可 部之電壓調節之上位位元部立;:,和可以大於下位位元 號。 任何一個位元是第2控制信 依照第6發明時,更具備有 切斷用來變化互補之第 ^電路,依照熔線之 依照第7發明時,分壓輪出信號。 有'、‘、 有電阻值互異之具有_ 路在第1和第2電墨間包含 串聯連接,以各個雷,日—、圭〈電阻值之電阻 依照第δ發明時,在八、接部作為輪出。 μ “且 間,具有電阻。 刀I生電路和第1或第2電位間之 C:\2D^mDE\91^〇\91U8178.ptd $ 8頁 1571105 五、發明說明(6) 依照第9發明時,更具備 ,入到振盈電路,用來調整^電路,將基準 [發明之實施形態] |頌丰 形態1 圖1是實施形態1之基準電壓產生電路。 另外’為著易於說明,以下 成控制信號。 κ例疋以4個位元構 元件編號193是控制電路,可以進 設定用來輸出控制信號,94是 電位vAwB間之被分星之多個電壓中,依在=1準 I 之電壓,作為基準電壓^的進行 其次,以控制電路丨93之構造來看時,其構成包含 同控制信號S 3、S 2之連接在g N D们/ ^ 6〈埂接在GWD或Vcc電源線之部份,和如 同控制信號si、so之連接在熔線電路294、295之部份。 亦即,控制信號S3、S2可以成為被電源線固定之信號, 控制信號SI、S2可以依照熔線是否被切斷用來設定^ ^。 其次,以圖2表示圖1之熔線電路294之具體之電路。另 外,熔線電路295亦同。 在圖2中,PM1、PM2是P型M0S電晶體,NM1是N型M0S電晶 體’在節點N 5 1和節點N5 2之間具有熔線,另外具有N0R閘 N0R1 、N0R2 ,矛口反才目器 INV1 。 另外,熔線通常是由含有多晶矽之膜或鋁等之金屬膜所 形成之配線,可以以雷射切割器等切斷,經由切斷可以使
C:\2D-00DE\91-10\91118178.ptd 第9頁 571105 五、發明說明(7) 節點N 5 1和N 5 2成為電的非導通。 信號E是用以控制熔線電路2 94之活性化之活 輪出信號F1和F2是依照活性化信號E和炫線之有益切斷^ 炫二:Γ94之輸出錢,當熔線電路294被活性化 蚪,F 1和F 2成為互補之信號。 表2用來表示炫線電路294之活性化信號£和 Fl、F2之關係。 當活性化信號E為〇時,輸出信號F F 2均為〇。 當活性化信號E為1,炫線被切斷時,輪出信號n為〇, 輪出信號F2為1。 另外,畜活性化信號E為1,熔線未被切斷時,輸出信號 F1為1,輸出信號F2為〇。 " 依照此種方式,熔線電路294可以依照熔線有盔切斷用 來變化輸出信號。 在圖1中,熔線電路294、29 5均是活性化信號Eai,使 用各個之輸出信號F 1作為控制信號s 〇、s 1。 [表2 ] Ε=0 E=1 熔線切斷 熔線非切斷 F1 0 1 F2 0 1 0 其次,以分壓電路94之構造來看時,其構成包含有:分 壓產生電路194,以2個之基準電位Va、Vb作為輸入,使2ίΜ
第10 I C:\2D-C0DE\9M0\91118178.ptd 1571105 五、發明說明(8) 個之電阻β j ( j =】〜】5 )串聯連接在該2個之基準電位之間, 用來輸出在各個節點N](N=1〜15)被分壓之電壓;和選擇 ίς1]〜9二被輸人有分壓產生電路1 94之輸出電塵和控制信 〜 ’依照控制信號用來選擇被分壓之電壓,將盆於 出到節點5〗作為基準電壓。 ,、輸 另外,此處之選擇電路195,對控制信號s〇〜S3成為漢 明距離1之碼的構造,圖3表示具體之電路厨。 、 由N通道MOS電晶體Q1〜Q16⑽、Qm〜 Q1 14 Q1 21〜Q122,和具有互補輸出之緩衝器G01〜G04構 ,,依照被輸入到節點71〜74之控制信號s〇〜s3,用來決 定N通道之MOSFET之ON或OFF,節點N0〜N15任何一 、 壓被傳達到節點51。 彳口之寬 之控制信⑽〜S3和成為基準電壓之節點51 控制信號SO以(VVb)/1 5為單位,控制信號S1以2 χ (v -vb)/15為單位,控制信號32以4>< π')。 控:信號S3以8x(Va-Vb)/15為單位,可以分別調節電壓, =制==〇到S3是以可調節電壓之單位較小之順序從下位 位兀到上位位元之控制信號。 明Ξι;:〜S3之組合之碼在鄰接之節點間,分別使漢 時例:制(…為基準電壓 與此相對的,在選擇從節之電壓低一階段之電壓之 第11頁 C:\2D-CODE\91-10\91118178.ptd 571105 五、發明說明(9) 節點N2之電壓2/15(VA-VB)時,可以從節點N3時之碼,使SO 從0變成1。 另外,在選擇從節點N 3之電壓高一階段之電壓,之節點N 4 之電壓4/15(VA-VB)時,可以從節點N3時之碼,使S2從0變 成1 〇
C:\2D-CODE\9MO\9]] 18] 78.ptd 第12頁 571105 五、發明說明(ίο) [表3 ] 漢明距離1 控制信號 基準電壓 節點 S3 S2 S1 so 節點51之電壓 NO 0 0 0 0 0/15(Va-Vb) N1 0 0 0 1 1/15(Va-Vb) N2 0 0 1 1 2/15(Va-Vb) N3 0 0 1 0 3/15(Va-Vb) N4 0 1 1 0 4/15(Va-Vb) N5 0 1 1 1 5/15(Va-Vb) N6 0 1 0 1 6/15(Va-Vb) N7 0 1 0 0 7/15(Va-Vb) N8 1 1 0 0 8/15(Va-Vb) N9 1 1 0 1 9/15(Va-Vb) N10 1 1 1 1 10/15(Va-Vb) Nil 1 1 1 0 11/15(Va-Vb) N12 1 0 1 0 12/15(Va-Vb) N13 1 0 1 1 13/15(Va-Vb) N14 1 0 0 1 14/15(Va-Vb) N15 1 0 0 0 15/15(Va-V〇i)
C:\2D-CODE\91-10\91118178.ptd 第13頁 1571105 五、發明說明(11) 依照此種方式,在鄰接之節點電壓之間,可以使控制信 號之任何一個變化。 在圓1之情況,因為控制信號53、S2分別連接到電源線 GND、Vcc,所以資料成為q、j。 另外,、因為控制信號S1、s〇分別連接到熔線電路、 2基94準電所利Μ表3可以以節點N4〜N7之電屢之範®,選擇 勺ί右ί ί Ϊ 2本員施形態中’因為控制電路之控制卢 包含有由熔線電路決中* ^、 让利1口现 來產生電源線等之」ί二:!伤,和預先連接到固定配線用 路可以減,,炫線=齡^之部份’所以所使用之炫線電 另外,從熔線電間可以縮短。 可以用來減小控制带仗一部份變換成為預定之固定配線, 另外,經由減少C之面積。 狹。但是’當分折實際制:用來使基準電壓之選擇幅度變 定範圍進行微調節,:衣k之不規則性來看時,可以以一 因此,在本實施 L可以以寬範圍進行調節重要。 離1 ’在一定之微調二中要使選擇電路之構造成為漢明距 的變更下位位元部 要未二乾圍,利用熔線可以連續 S3、S2成為固定配線:^ ^S1、SO,使上位位元部之 另外,在開發初t 習知例之全體範圍可以微之階段,办可以使用如 可以使用在一定範圍可以忾ς之熔線電路之方法,但是亦 技術穩定之時期, 放5周整之方法,在半導體之制、生
C:\2D-CODE\91-10\91118178.ptd 因為可以抑制基準電壓之不規則性衣戶 1 1571105 1 ·發明說明(12) 以如同本實施形態之方式,使用熔線電路和預先以半導體 之製造步驟決定之固定配線。 另外,亦可以在開發初期使用較多之熔線電路,當製造 技術穩定時,使熔線電路之比率減少。 電路亦可以為每-個控制信號設置,依照製 l技術之穩疋性’使用熔線電路 在此種情況,溶線電路之面私$便用固疋W 造技術之穩定性變更控制信發‘:減小’但是:二:肤製 段,減少切斷炼線之時間。之自由度,在製造穩疋之階 另外,在圖1中是使用熔線電 π以使用輸出信號F2。 電路之輸出信號η,但是亦 亦即,在得知製造時分布最夕 似娩A、、H埋Μ山ν a r 夕之節點電壓之情況,最好 配線成遠擇輸出信號F1或F2,你^ + _ 斷熔線的實現。 使見時之控制信號可以不切 在此種情況,很多之晶片之烩 L # 口士 π、μ ^線不用切斷,當與上述者 比較牯,可以縮短熔線之切斷時間。 ^ ^ 依照此種方式,可以取出—脅 之輸出信號之電路,在切斷熔線J互補信號作為熔線電路 效。 、、1日可間之縮短方面非常有 另外,在習知例中所示之實你 51連接到緩衝電路92,但是在^ =使輸出基準電壓之節點 基準電壓之節點5 1不是連接到〜二施形態之圖1中,輸出 ,„ 疋之電路。 但是,只要是使用基準電壓 個。 電路’亦可以連接到任何
C:\2D-OODE\9MO\91118178.ptd 第15
571105 五、發明說明(13) t施形態2 圖4是貫施形態2之基準電壓產生電路。 與圖1之不同是選擇電路從195變成為196。 圖2之選擇電路195和圖5所示之選擇電路丨96之不同是使 N 通道M0SFETQ1 〜Q16、Q1〇i〜q108、Q111 〜q114、Q121 〜 0^22,和具有互補輸出之緩衝器G〇1〜G〇4之連接關係成為 圖1所示之選擇電路195,由表3可以 漢明距離成為1。 曰被構建成使 與此相對的,選擇電路196被 基準電壓之順皮u也on ~次口表4所不,隨著 干电n ;ι負序上升,s〇〜S4所示之2進 成為2進制碼。 數順序的上升, 在白知例中,因為利用二次之測定 所於使漢明距離成為丨之構造。j决疋控制信號, 9、Λ是’在以—次之測定決定控制信號之产、w碎 2進制碼,不會成為不適合。 之^况時,只要是 由例如,在圖4巾,控制信號S3、S2分別為〇 中二:以選擇節點N4〜N7之連續之一定=、】,在表4 Λ才工制4吕唬SO、S1決定基準電屙。
C:\2D-C0DE\9M0\91118178.ptd
571105 五、發明說明(14)[表4]
控制信號 基準電壓 節點 S3 S2 S1 so 節點51之電壓 N0 0 0 0 0 0/15(Va-Vb) N1 0 0 0 1 1/15(Va-Vb) N2 0 0 1 0 2/15(Va-Vb) N3 0 0 1 1 3/15(Va-Vb) N4 0 1 0 0 4/15(Va-Vb) N5 0 1 0 1 5/15(Va-Vb) N6 0 1 1 0 6/15(Va-Vb) N7 0 1 1 1 7/15(Va-Vb) N8 1 0 0 0 8/15(Va-Vb) N9 1 0 0 I 9/15(Va-Vb) N10 1 0 1 0 10/15(Va-Vb) Nil 1 0 1 1 11/15(Va-Vb) N12 1 1 0 0 12/15(Va-Vb) N13 1 1 0 1 13/15(Va-Vb) N14 1 1 1 0 14/15(Va-Vb) N15 1 1 1 1 15/15(Va-Vb)
C:\2D-CODE\91-10\91118178.ptd 第17頁 571105
五、發明說明(15) 依照此種方式, 情況時,只要是— 壓。 在使用有構成2 定之電壓範圍 $制码之選擇電路1 9 6之 可以設定適當之基準電 定電壓範圍之情況 之下位位元部,和 特別疋在晶片間之不規則性很小之— 位位 時’使熔線電路尉應到可調節微小電屙 使固定配線對應到可調節比;夕:厂一· 元部,此種情況非常有效。 大之電壓之上 另外一進制碼因為以良好之順序使碼料 之切斷之判斷變為容易為其優點。 馬雙化,所以熔線 實施形熊3 圖6是實施形態3之基準電壓產生電路 示之圖1之控制電 在圖6中其不同部份是使實施形態1所 路1 93成為3 93。 、在圖6中,利用半導體之製造步驟所使用之配線步驟之 遮次罩、’、預先決定配線之部份,控制信號S 1連接到GND配線 (貧料為0 ),控制信號S 2連接到v c c配線(資料為1 )。 另外,可依照熔線有無切斷進行調節之熔線電路所決定 之部份,控制信號SO、S3分別連接到熔線電路294、。 在此種情況,於依照表3切斷熔線之前,可以在節點N6 〜N9之電壓範圍選擇基準電壓。 π 在實施形態中,例如在以下之情況具有效果。 利用各個晶片之平均,在以表3之節點Ν7之電壓為中心 具有不規則性之情況時,於實施形態1之圖1中,如表3所 示’比節點Ν 7高一階段之電壓節點Ν 8之電壓,不能利用連
C:\2D^DE\9M〇\9ni8178.ptd 第18頁 1571105 五、發明說明(16) 接到熔線電路294、2 9 5之控制信號s〇、S1進行調節。 與此相對的,在本實施形態中,由表3可以明白即節點 N7之電虔之前後不變’控制信號52、S1預先由配缘決定, 因為構建成可以利用炫線電路294、295決定控制作號S3、 SO,所以以節點N7之電壓為中心即使有不規則性^情°況 時,亦可以因應。 特別是本實施形態在使用熔線電路限定控制信號數之情 況,不變更選擇電路,經由變更控制電路3 93内之配線之 連接,可以設定中心值前後之電壓為其優點。 依照此種方式,不一定只在控制信號之下位位元部使 熔線電路,而是可以依照目標之基準電壓,選擇其吁 電壓,使用適當組合上位和下位之位元之熔線電路之 效。 与有 貴施形態4 圖7是實施形態4之大於電源電壓之高電壓之高 電路。 〜檢蜊 元件編號100是從高電壓產生電路(圖中未顯示)輪 電壓VP之VP配線,在VP配線1 〇〇和電源線⑽!)之間,: 接分壓產生電路1 9 7和電阻值為r 6之電阻1 〇 2,從分承^連 電路1 9 7和電阻1 〇 2之連接節點之節點N丨〇丨,輸出檢二f生 壓。 、』電 分壓產生電路197串聯連接有電阻i〇la〜1〇lc,各 電阻值為R5a、R5b、R5c。此處之電阻值具有R5b;=2 ·:之 ’ R 5 c = 3 · R 5 a 之關係。 ^ a Π C:\2D-C0DE\91-10\91118178.ptd 第19頁 1571105 五 發明說明(17) 即JN1 01連接到比較器j 〇3之一 另外一方之於入 a 〈輪入,比較器1 0 3之 万之輸入,被施加有預定之電壓Vr5。 比較态1 0 3之輸出經由反相器〗〇 8, 被輸出,其作用是作為护剎古雷斤吝a為輪出化^/DE的 另外,、n裡兩作為技制问電壓產生電路之信號。 ^ ^ 电路1 9 8連接到分壓產生電路1 9 7,被护制雷 路11 2之控制信號s〇〜S2控制 控制電 路197之電阻流動,以節點Ν1 01作為輸出。 換言之,分壓產生電路丨97之各個電 路、强挪; 电丨丑泣而疋刀壓產生電 出杯 η认 路198依照控制信號,在•點MW取 出任何一個之輸出。 元件編號114〜11卜是1)通道肋3電晶體,各個閘極被來 自控制電路112之控制信號s〇〜S2控制。 例如,在控制信號S 〇為〇之情況時,在p通道電晶體丨1工& 有電流流動,在電阻1〇 la大致沒有電流流動。 因此,電阻1 0 1 a之兩端之電位成為大致相同。 相反的,在控制信號S〇為i之情況時,在p通道電晶體 1 1 1 a沒有電流流動,只在電阻丨〇丨a有電流流動。 因此’在電阻10 la之兩端會產生與電阻值R5a和電流之 積相當之電位差。 表5表示可利用控制信號調節之節點丨〇 〇和節點N丨〇丨間之 電阻值。所示者是以電阻值R5a作為單位,經由組合控制 k號S 0〜S 2可以在0〜7 X R 5 a之間進行變化。 其次控制電路1 1 2是例如在圖1所示之控制電路丨9 3中, 除去與控制信號S3有關之部份。
C:\2D-CODE\9MO\91118178.ptd 第2◦頁 571105 五、發明說明(18) 在該圖1當除去S3之情況時,因為S2 = Vcc、s〇 線電f94、295決定,所以在表5中,可以選擇S2 = 1之電 阻值為0〜3xR5a之任何一個。
另外,與忒電阻值對應之電流在分壓產生電路1 9 7、土 動,成為電壓的從節點丨〇 1輪出。 /;IL
[表5]
依知、上述方式構成之分壓 在被各個控制信號控制之 電路和選擇電路,使連接 各個電阻之電阻值成Λ X =為開關之13通道電晶體間之 只貝上在電阻值為R5a、2R5a之2個 時,可以利用2個之控制传味# —ρς电丨¥ %運接之丨月况 但是在電阻值為R5a a技2 x R5a,3 X R5a, 號沒有3個就不能設定同;;
第21頁 571105 五、發明說明(19) 依照此種方式,經由使各個電阻值具有一定之比率,在 上述之實例中,可以使控制信號之位元減少丨個。 另外,電阻值之比率不只限於整數倍,只要是一定之比 率,在1以下之值可以優良的進行微調節。 :外:使控制信號之一部份成為固定配線,$以更一步 的使炫線電路數減少,可使小㈣μ μ變大。 另外在此種μ况’使控制大電阻值之電阻之上位位元 之控制信號連接到固定配線,使下位位元之控制信號連接 到炫線電路’可以用來進行電壓之微調整。 另外在本實施形態中不是直接檢測以高電壓產生電路 產生之尚電壓Vp,而是取出分壓產生電路197和電阻1〇2之 分壓’以比較器1 03判定所希望之電s,利用信號/DE回饋 到高電壓產生電路。 亦即,分壓產生電路不是接受高電壓之全部,經由設置 電阻102,在分壓產生電路19?取出高電壓之一部份之 壓。 因此,要進行寬廣範圍之微調整時,不一定要設置多個 熔線電路等,玎以在一部份之電壓範圍内進行微調整 優點。 另外,在本實施形態中所示者是高於電源電壓之高電 之實例,但是高電壓之微調整通常會有困難,在本實施彤 態中,即使不是高電壓之低於電源電壓之電壓亦為有效。7 另外,在快閃記憶器等,亦可以使用多個高電壓,附加 權重之電阻構造,或取出一部份電壓之構造可以減小各個
C:\2D-C0DE\91-10\91118178.ptd 第22頁 571105 五、發明說明(20) 高電壓用之電路面積,和可以減少熔線數非常有效。 實施形態5 圖8是表示實施形態5之電壓控制振盈器。 電屡控制振蘯器被輸入有例如圖〗之基準電壓產生電路 之輸出之Vout,藉以輸出振盪信號Ring〇ut。 在圖8中’ PM3〜PM9是P型M0S電晶體,NM3〜劃是以 M0S電晶體。 ^ 利用RING1〜RING3之奇數段之反相器構成環式振盪器, 各段用來輸出其輸入信號之反相信號。 例如在RING1 ’輸入化號為Rlng〇ut,輸出信號為 R i ngou 11 〇 另外,由PM3和NM3構成之電路之動作 變高時,使PM7〜PM9之閘極電壓下^ hup 被輸入有基準電壓Vout £下卜,在黯〜_之閉極 利::種方式’其動作是依照基準電壓v〇ut分別調整各 IK;;流=準電㈣高之情況時電流變多,在變低之 邊二::基士^爾高日寺’振盪信號…叩以之振 = “Ϊίί電壓—變低時,振盪頻率變低。 之控制電路193等可以調節振盪頻率。 0斤不 之ί: ’ S施形f〜5中,所示者是控制信號為4位元 列,但疋位元數不論多少個均可以以同樣之方式構 第23頁 C:\2D-mDE\9M0\91118178.ptd 、發明說明(21) 另外’本發明之基準電壓產 SRAM :快閃記憶器等之記憶器。電路亦可以適用在DRAM、 ^但是,特別是在快閃記憶器中, 肉壓電壓,所以實施形g4所 為在動作上大多使用 用。 < 回電壓檢測電路非常有 [發明之效果] 依照第1發明時,因為具備有抑 f預定之電塵之配線,用來輸有出V;電二連接 “。虎’和可以依照熔線之有 2 “ i對應之弟1控 _ 控制信號,所以炫線之數目可以減定信號之第2 依照第2發明時,因為將選擇電 碼成為漢明距離丨,所以可以選擇2建成使控制信號之 依照第3發明時,因為將選擇電:=電壓。 碼成為2進制碼,所以在一定之 冓建成使控制信號之 壓。 @可以選擇連續之電 依照第4發明時,因為使下位位 所以利用溶線可以進行電壓之微調節。卩成為第2控制信號, 依照第5發明時,因為下位位元部 一 第1控制信號,上位位元部之任何一 何個之位元疋 號,所以上位位元即使在不同之電^之位元是第2控制信 選擇。 t靶圍亦可以利用熔線 依照第6發明時,因為具備有熔線 無切斷用來變化互補之第丨和第2輪出,m線之有— 之電壓值為中心之情況時,可以減小唬,所以在以疋 夕从該中心值切斷熔
C:\2D-OODE\91-10\91118l78.ptd 第24頁 571105
線0 依照第7發明時’因為使分壓產 間包含有電阻值互異之具有一定比:電路在第1和第2電壓 電阻串聯連接,以各個電阻之連接,之電阻值之電阻,使 減少電阻之數目和炫線之數目。。卩作為輸出,所以可以 依照第8發明時,因為在分壓 之間具有電阻,所以可以對分壓產生^路路和施第電位間 壓,可以很容易進行電壓之微調整。 ⑪口 乂少之電 依照第9發明時 來調整振盪頻率, 率〇 斤以可以利用較少之熔線控制振 ,用 頻 [元件編號之說明] 94 112 ^ 193 > 293 、 393 194 、 197 195 、 196 、 198 294 、 295 SO 、 SI 、 S2 、 S3 分壓電路 控制電路 么壓產生電路 選擇電路 熔線電路 控制信號
571105 圖式簡單說明 圖1是本發明之實施形態1之基準電壓產生電路。 圖2是本發明之實施形態1之熔線電路。 圖3是本發明之實施形態1之選擇電路。 圖4是本發明之實施形態2之基準電壓產生電路。 圖5是本發明之實施形態2之選擇電路。 圖6是本發明之實施形態3之基準電壓產生電路。 圖7是本發明之實施形態4之面電壓檢測電路。 圖8是本發明之實施形態5之電壓控制振盪電路。 圖9是習知之基準電壓產生電路。
C:\2D-CODE\91-10\91118178.ptd 第26頁

Claims (1)

  1. 六、申請專利範圍 1 · 一種半導 控制電路, 出與上述之預 照炫線之有無 分壓產生電 出上述電位間 選擇電路, 之輸出,作為 2 ·如申請專 路被構建成使 3 ·如申請專 路被構建成使 4 ·如申請專 之控制信號之 元部,和可以 元部,上述之 5.如申請專 控制電路之 節之下位位元 節之上位位元 體裝置 連接到 定電壓 切斷用 路,連 之電壓 利用上 基準電 利範圍 控制信 利範圍 控制信 利範圍 構成包 以大於 下位位 利範圍 控制信 部,和 部, ’其特徵是具備有: 用以輸出預定之電壓之配線,用來輸 對應之第1控制信號,和輸出可以依 來設定信號之第2控制信號; 接在預定之第1和第2電位間,用來輸 ;和 述之控制信號選擇上述分壓產生電路 壓的進行輸出。 第1項之半導體裝置,其中該選擇電 號之碼成為漢明(H a m m i n g )距離1。 第1項之半導體裝置,其中該選擇電 ?虎之碼成為2進制碼。 第1項之半導體裝置,其中控制電路 含有可以以微小之電壓調節之下位位 上述下位位元部之電壓調節之上位位 元部是第2控制信號。 第1項之半導體裝置,其中 號之構成包含有可以以微小之電壓調 可以以大於上述下位位元部之電壓調 上述之下位位元部之任何一個位元是第1控制信號,上 述之上位位元部之任何一個位元是第2控制信號。 6 ·如申請專利範圍第1項之半導體裝置,其中更具備有 k線電路’依照線之有無切斷用來變化互補之第1和弟2
    C:\2D-C0DE\91-10\9m8178.ptd 第27頁 571105 六、申請專利範圍 輸出信號。 7. 如申請專利範圍第1項之半導體裝置,其中該分壓產 生電路在第1和第2電壓間包含有電阻值互異之具有一定比 率之電阻值之電阻,使上述之電阻串聯連接,以各個電阻 之連接部作為輸出。 8. 如申請專利範圍第1項之半導體裝置,其中在分壓產 生電路和第1或第2電位間之間具有電阻。 9. 如申請專利範圍第1項之半導體裝置,其中更具備有 電壓控制振盪電路,將基準電壓輸入到振盪電路,用來調 整振盪頻率。 _
    C:\2D-C0DE\91-10\91118178.ptd 第28頁
TW091118178A 2001-09-14 2002-08-13 Semiconductor device TW571105B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001279528A JP2003086700A (ja) 2001-09-14 2001-09-14 半導体装置

Publications (1)

Publication Number Publication Date
TW571105B true TW571105B (en) 2004-01-11

Family

ID=19103703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091118178A TW571105B (en) 2001-09-14 2002-08-13 Semiconductor device

Country Status (4)

Country Link
US (1) US6774703B2 (zh)
JP (1) JP2003086700A (zh)
KR (1) KR100478373B1 (zh)
TW (1) TW571105B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004357169A (ja) * 2003-05-30 2004-12-16 Toshiba Corp 可変抵抗回路
JP3843974B2 (ja) 2003-09-29 2006-11-08 セイコーエプソン株式会社 表示駆動回路
EP1709518A1 (en) * 2004-01-21 2006-10-11 Koninklijke Philips Electronics N.V. Voltage regulator circuit arrangement
JP4646604B2 (ja) * 2004-11-11 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4990028B2 (ja) * 2007-05-23 2012-08-01 ラピスセミコンダクタ株式会社 半導体集積回路装置
KR100902084B1 (ko) * 2007-06-15 2009-06-10 (주)태진기술 전압 레귤레이터 및 그 제조 방법
JP4852004B2 (ja) * 2007-07-26 2012-01-11 セイコーインスツル株式会社 トリミング方法
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
JP6375618B2 (ja) * 2013-12-09 2018-08-22 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
JP6237183B2 (ja) * 2013-12-09 2017-11-29 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116326A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Conversion circuit
JPS592216B2 (ja) * 1980-11-28 1984-01-17 ヤマハ株式会社 Fmステレオ復調回路
JPS5920302B2 (ja) * 1980-12-01 1984-05-12 ヤマハ株式会社 パイロツト信号打消回路
JPS6034050A (ja) * 1983-08-04 1985-02-21 Fujitsu Ltd 基準電圧発生用集積回路
US5168177A (en) * 1985-12-06 1992-12-01 Advanced Micro Devices, Inc. Programmable logic device with observability and preloadability for buried state registers
JPS62265809A (ja) * 1986-05-13 1987-11-18 Nec Corp 基準電圧発生回路
JPH01117427A (ja) * 1987-10-29 1989-05-10 Nec Corp 基準電圧設定回路
JPH0744255B2 (ja) * 1988-03-14 1995-05-15 日本電気株式会社 基準電圧設定回路
US5204559A (en) * 1991-01-23 1993-04-20 Vitesse Semiconductor Corporation Method and apparatus for controlling clock skew
JPH04340813A (ja) * 1991-05-16 1992-11-27 Mitsubishi Electric Corp 基準電圧選択回路
US5712568A (en) * 1995-09-05 1998-01-27 Ford Motor Company Battery voltage measurement system
US5825781A (en) * 1995-12-20 1998-10-20 Hubbell, Inc. Pulse amplitude modulated tone generator
DE69604647T2 (de) * 1996-05-02 2000-01-27 St Microelectronics Srl Spannungsgesteuerter Oszillator und Phasenregelschaltung mit diesem Oszillator
JP3107014B2 (ja) * 1997-09-29 2000-11-06 日本電気株式会社 モード選択回路
JP3621249B2 (ja) * 1998-02-27 2005-02-16 富士通株式会社 電圧選択回路、lcd駆動回路及びd/a変換器
JP2000019200A (ja) 1998-07-01 2000-01-21 Mitsubishi Electric Corp 電位検出回路
JP2002141803A (ja) * 2000-10-31 2002-05-17 Fujitsu Ltd D/a変換装置

Also Published As

Publication number Publication date
US20030112057A1 (en) 2003-06-19
JP2003086700A (ja) 2003-03-20
KR20030023476A (ko) 2003-03-19
US6774703B2 (en) 2004-08-10
KR100478373B1 (ko) 2005-03-24

Similar Documents

Publication Publication Date Title
US6147520A (en) Integrated circuit having controlled impedance
JP4499696B2 (ja) 基準電流生成装置
US9285822B2 (en) Small-circuit-scale reference voltage generating circuit
JP4937865B2 (ja) 定電圧回路
TW571105B (en) Semiconductor device
JPS62219813A (ja) デジタル信号用mosfet集積遅延回路
JP3575453B2 (ja) 基準電圧発生回路
JP2010218543A (ja) ボルテージレギュレータ
US20040207380A1 (en) Reference voltage generating circuit capable of controlling temperature dependency of reference voltage
JP2008015925A (ja) 基準電圧発生回路
EP1505467A2 (en) Voltage reference generator providing an output voltage lower than the bandgap voltage
US9654086B1 (en) Operational amplifier with current-controlled up or down hysteresis
WO2004077673A1 (ja) 半導体集積回路
US6885237B2 (en) Internal step-down power supply circuit
US20060181324A1 (en) Programmable delay element
EP1227587A1 (en) Apparatus and method for obtaining stable delays for clock signals
US6411159B1 (en) Circuit for controlling current levels in differential logic circuitry
US7218169B2 (en) Reference compensation circuit
JPH0334566A (ja) Cmos―ecl出力バッハァ回路
JP2006344793A (ja) トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法
JP2006340096A (ja) 電圧電流変換回路
TWI252631B (en) High-speed receiver for high I/O voltage and low core voltage
JP6309154B2 (ja) 半導体デバイス駆動回路
JP2008072234A (ja) ドライバ回路
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees