TW563294B - Amplification circuit - Google Patents

Description

563294 A7 _B7 五、發明説明（1) Γ枝術領域1 (請先閱讀背面之注意事項再填寫本頁) 本發明係相關於放大電路，特別是關於就構成CMOS 之NMOS電晶體和PMOS電晶體而言以除去起因於每個製 造程序產生之元件特性之誤差之DC偏移而能適用於類比信 號處理所形成之CMOS反相換流器電路。

Γ背景技術：L 近年，因應伴隨著數位信號處理技術之進步之機器製 造之增大，於設在數位機器內部之半導體裝置CMOS積體 電路被大量地使用著。但是，就高頻信號、影像信號和聲 音信號等以類比信號處理有時較爲容易，又，爲了實現A / D轉換電路、D/A轉換電路和時間振動電路等，類比信 號處理變得有必要。 做爲類比信號處理電路雙極電晶體有良好之適用性。 經濟部智慧財產局員工消費合作社印製 就CMOS而言，除了樣本保持電路等之一部份之類比信號 處理電路外做爲類比信號處理電路之適用性漸低。然而， CMOS反相換流器電路不僅是非常簡單之構造，且有著輸入 動態範圍大，可得高效率以及電流供給能力大之優點，以 利用CMOS反相換流器電路做爲類比信號處理電路實現整 體的電路規模之縮小和性能的提升被期待著。 第13A圖乃至第13B圖係顯示做爲類比信號處理電路 之CMOS反相換流器電路之構造之一例之圖。在此，第13A 圖顯示CMOS反相換流器電路本體，就第13B圖而言，係 顯示爲了容易說明CMOS反相換流器電路之動作特性，賦 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 563294 A7 B7 五、發明説明（2) (請先閲讀背面之注意事項再填寫本頁) 予給與實施類比電路信號處理時之理想的動作點之假想的 電壓源等之電路構造。在第13A圖乃至第13B圖，201係電 壓源，202係PMOS電晶體，203係NMOS電晶體，204係 接地部，205係輸入端子，206係輸出端子，207係由M〇S 電晶體之汲極電阻設定之負荷電阻，208係以偏壓所假想設 定之電壓源。再者，電壓源201之電壓値設爲Vdd，電壓源 208之電壓値爲Vdd/2，負荷電阻207之電阻値爲Rd， PMOS電晶體202之汲極電流爲Ip，NMOS電晶體203之汲 極電流爲In,通過負荷電阻207之電流爲Id,輸入端子205 之輸入電壓之電壓値爲Vg，輸出端子206之輸出電壓之電 壓値爲Vo。 經濟部智慧財產局員工消費合作社印製 以下，針對顯示在第13A圖至第13B圖之CMOS反相 換流器電路之動作特性說明。在CMOS反相換流器電路做 爲類比信號處理電路使用之場合，爲了使輸出入之動態範 圍儘可能大，在輸入電壓爲Vg=Vdd/2時，輸出電壓偏壓 設定爲Vo = Vdd/2。如此偏壓設定時之PMOS電晶體202 之汲極電流Ip和NMOS電晶體203之汲極電流In個別由式 (1)和式（2)表不。

Ip^-^lVdd - Vg - Vtp)2 =-^(Vg-Vtp)2 (1) ln=-^(Vg - Vtn)2 (2) 此處，Mp係PMOS電晶體202之汲極電流係數，Vtp 係PMOS電晶體202之臨界値電壓，Μη係NMOS電晶體 本紙張尺度適用中國國家懞準（CNS ) A4規格（210X297公釐） -5- 563294 A7 B7 五、發明説明（3) 203之汲極電流係數，Vtn係NMOS電晶體203之臨界値電 壓。 如第13B圖所示，輸出電壓Vo係由藉由MOS電晶體 之汲極電阻所規定之負荷電阻207之電阻値Rd和通過該負 荷電阻之電流Id決定，從式（3 )可得。又，爲了實現適當 偏流設定，以Vo= Vg= Vdd/2之條件由式（4)可得。

Vo= + (Ip - ln)Rd= 十 Id Rd (請先閱讀背面之注意事項再填寫本頁) (3) 2 2

Id 二 Ip - In

Mp (Vg - Vtp)2 - ^ (Vg - Vtn)2=0 (4) 2 2 如式C 4 )所示，就PM〇S電晶體202和NMOS電晶體 203而言，在汲極電流係數Mp、Μη，臨界値電壓Mtp、Vtn 等之參數一致之場合形成Vo= Vg。以使根據PMOS電晶體 202和NMOS電晶體203之元件特性之參數相等可實現預期 之偏流設定。 經濟部智慧財產局員工消費合作社印製 但是，根據PMOS電晶體202和NMOS電晶體203之元 件特性之參數起因於產生在通常各個製造程序之微妙的製 造環境之差異會有大誤差（以下，將產生在每個如此製造 程序之MOS電晶體之元件特性之誤差稱爲製造誤差）。因 而，不形成Vo =Vg，基於元件特性之誤差，在形成Ip > In 之場合形成Vo>Vg，在形成Ip<In之場合形成Vo<Vg。 因而，爲了偏流設定，即使將輸入電壓定爲VgrVdd/〕， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -6 - 563294 A7 _B7____ 五、發明説明（4) 輸出電壓Vo會從Vdd/ 2偏離產生所謂之DC偏移。 因此，因爲因應製造誤差DC偏移產生，就輸出而言不 能取得充分之動態範圍。就此做爲高效率放大器或緩衝放 大器等之類比信號電路使用是不適合的。 【發明之揭示】 本發明之目的係用來解決上述課題，除去起因於製造 誤差之D C偏移得到從可適用於類比丨§ 5虎處理之C Μ ◦ S反相 換流器電路形成之放大電路。 依據本發明之放大電路，在從第1 PMOS電晶體和第1 NMOS等形成之CMOS反相換流器電路，具備爲了削減DC 偏移升高第1之NMOS電晶體之源極電壓之第1電壓移動 手段和爲了削減DC偏移降低第1之PMOS電晶體之源極電 壓之第2電壓移動手段之兩方或任何一方。 採取上述的構造，削減DC偏移可增大輸出電壓之動態 範圍，可達到能將CMOS反相換流器電路做爲信號處理電 路使用之效果。又，若以共同具備上述第1電壓移動手段 和上述第2電壓移動手段而構成，PMOS電晶體和NMOS電 晶體間之臨界値電壓的大小關係和汲極電流係數之大小關 係無關，達到可削減DC偏移增大輸出電壓之動態範圍之效 果。 依據本發明之放大電路具備在電壓移動手段，裝置在 第1 NMOS電晶體和接地部之間或第1 PMOS電晶體和電壓 源之間之第2 MOS電晶體與施加爲了對該第2 MOS電晶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210〆297公釐） (1 il^i ϋϋι I -ί _ mi β ma— HI (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產^員工消費合作社印製 >3294 ^ 五、發明説明（5) 之閘極削減DC偏移所調整之電壓之DC偏移檢出手段。 (請先閱讀背面之注意事項再填寫本頁) 採取如上述之構造，可按照所檢出之DC偏移量將第1 NMOS電晶體之源極電壓提升至適當電壓階或按照所檢出之 DC偏移量將第1 PMOS電晶體之源極電壓降低至適當電壓 階，因爲可大致除去DC偏移，可達到對CMOS反相換流器 電路提升做爲類比信號處理電路之性能之效果。 依據本發明之放大電路在DC偏移檢出手段，具備與第 1 PMOS電晶體被同一形成之第3 PMOS電晶體、與第1 NMOS電晶體被同一形成之第3NM0S電晶體、偏流用電 壓源、與裝置在第3 NMOS電晶體焊接地部之間或第3 PMOS電晶體與電壓源之間之第2之MOS電晶體被同一形 成之第4 NMOS電晶體、在從第3 PMOS電晶體和第3 NMOS電晶體形成之CMOS之輸入部連接反轉輸入部且在該 CMOS之輸出部連接非反轉輸入部將輸出電壓施加在第2 M〇S電晶體之閘極和第4 MOS電晶體之閘極之演算放大器 〇 經濟部智慧財產局員工消費合作社印製 採取如上述之構造，可達到藉由簡單的電路構造可實 現DC偏移檢出手段，以及可縮小使用該DC偏移檢出手段 之類比信號處理電路等之電路規模之效果。 依據本發明之放大電路係在演算放大器，具有以構成 差動對互相連接而連接於汲極而連接非反轉輸入部於閘極 之第5 NMOS電晶體和連接反轉輸入部於閘極之第6 NMOS 電晶體、以構成電流反射器互相連接於閘極之第5 PMOS電 晶體和第6 PMOS電晶體、連接汲極於第5 NMOS電晶體之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 563294 A7 B7 五、發明説明（6) (請先閱讀背面之注意事項再填寫本頁) 源極之第7 NMOS電晶體、連接汲極於第6 NMOS電晶體之 源極之第8 NMOS電晶體、連接汲極於第5 PMOS電晶體之 汲極之第9 NMOS以及連接汲極於第6 PMOS電晶體之汲極 之第10 NMOS電晶體所構成，第7 NMOS電晶體之閘極、 第10 NMOS電晶體之閘極和第6 NMOS電晶體之源極被互 相連接，第8 NMOS電晶體之閘極、第9 NMOS電晶體之閘 極和第5 NMOS電晶體之源極被連接，第5 PMOS電晶體之 汲極和第9 NMOS電晶體之汲極之連接部位或第6 PMOS電 晶體之汲極和第10 NMOS電晶體之汲極之連接部之任何一 連接於輸出部。 採取如上述之構造，因爲從第5 NMOS電晶體以'及第6 NMOS電晶體形成之差動對和從第7之NMOS電晶體以及第 8之NMOS電晶體形成之負性電導電路而得構成具有高互相 電導之放大部，可得不增大MOS電晶體之大小且不增大偏 流電流之高功效之演算放大器，而且達到可縮小使用該演 算放大器之類比信號處理電路等之電路規模之效果。 經濟部智慧財產局員工消費合作社印製 依據本發明之放大電路，係在演算放大器，具有以構 成差動對互相連接於汲極而連接非反轉輸入部於閘極之第5 PMOS電晶體和連接反轉輸入部於閘極之第6 NMOS之第6 PMOS電晶體、以構成電流反射器互相連接閘極之第5 NMOS電晶體以及第6 NMOS電晶體、連接汲極於第5之 PMOS電晶體之源極之第7 PMOS電晶體、連接汲極於第6 PMOS電晶體之源極之第8 PMOS電晶體、連接汲極於第5 NMOS電晶體之汲極之第9 PMOS電晶體、連接汲極於第6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 563294 A7 B7 五、發明説明（7) (請先聞讀背面之注意事項再填寫本頁) NMOS電晶體之汲極之第10 PMOS電晶體所構成，第7 PMOS電晶體之閘極、第10 PMOS電晶體之閘極和第6 PMOS電晶體之源極被連接，第8 PMOS電晶體之閘極、第 9 PMOS電晶體之閘極和第5 PMOS電晶體之源極被連接， 第5 NMOS電晶體之汲極和第9 PMOS電晶體之汲極之連接 部位或第6 NMOS電晶體之汲極和第10 PMOS電晶體之汲 極之連接部位之任何之一被連接於輸出部。 採取如上述之構造，因爲從第5 PMOS電晶體以及第6 之PMOS電晶體形成之差動對和從第7 PMOS電晶體以及第 8 PMOS電晶體形成之負性電導電路而得構成具有高互相電 導之放大部，可得不增大MOS電晶體之大小且不增大偏流 電流之高功效之演算放大器，而且達到可縮小使用該演算 放大器之類比信號處理電路等之電路規模之效果。 經濟部智慧財產局員工消費合作社印製 依據本發明之放大電路係具備從直列連接之第1 PMOS 電晶體和第1 NMOS電晶體形成之CMOS反相換流器、可變 地控制第1 PMOS電晶體和第1 NMOS電晶體之任何一方之 M〇S電晶體之源極電位之電壓控制手段以及爲了除去DC偏 移使對方之MOS電晶體之源極電位變化之電壓移動手段。 採取如上述之構造，藉由在使一方之M0S電晶體之源 極電位適當變化之後爲了除去DC偏移使電壓移動手段動作 ，結果上可控制做爲從第1 PMOS電晶體和第1 NMOS電晶 體形成之CMOS所提供之放大電路之增益，所以可達到除 去DC偏移且同時可得到可以控制增益之效果。 依照本發明之放大電路，就電壓控制手段而言，具有 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 563294 A7 _B7_ 五、發明説明（8) (請先閲讀背面之注意事項再填寫本頁) 連接於一方之MOS電晶體之源極之電壓控制用之MOS電晶 體以及連接於電壓控制用之MOS電晶體之閘極之可變電壓 源所構成。 採取如上述之構造，達到可使一方之MOS電晶體之源 極電位以簡單之構造變化可簡化電路構造之效果。 依照本發明之放大電路，就電壓移動手段，具有連接 於他方之MOS電晶體之源極之電壓移動用之MOS電晶體以 及檢出DC偏移對電壓移動用之MOS電晶體之閘極爲了除 去DC偏移施加被調整電壓之DC偏移檢出手段所構成。 以如上述之構造，按照被檢出之DC偏移量，因爲可使 他方之MOS電晶體之源極電位變化至適當之之電位階，所 以可達到能確實除去DC偏移而能得到高精度之放大電路之 效果。 經濟部智慧財產局員工消費合作社印製 依照本發明之放大電路，就DC偏移檢出手段而言具有 就上述之每個第1 PMOS電晶體、第1 NMOS電晶體、電壓 控制用之MOS電晶體以及電壓移動用之MOS電晶體而言以 相同順序連接同一被形成之MOS電晶體所得之對照用電路 和在對照用電路內從對應第1之PMOS之PMOS電晶體以及 對應第1之NMOS電晶體之NMOS電晶體形成之CMOS反 相換流器之輸入部和輸出部各自連接反轉輸入部和非反轉 輸入部且輸出部各自連接於電壓移動用之2個MOS電晶體 之閘極之演算放大器所構成，在對照用電路側之電壓控制 用之MOS電晶體之閘極亦連接上述可變電壓源。 以如上述之構造，達到以簡單構造可實現以高精度檢 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 563294 A7 B7 五、發明説明（9) 出DC偏移之DC偏移檢出手段，可簡化電路構造之效果。 依照本發明之放大電路具備與裝置在信號輸出部和電 壓源間之汲極和閘極短路之第1之複合用MOS電晶體以及 與裝置在信號輸出部和接地部間之汲極和閘極短路之第2 之負荷用MOS電晶體。 以如上述之構造，因爲使用MOS電晶體可賦予爲取出 電壓輸出之負荷，所以達到積體化變得可能而可縮小電路 規模之效果。 【圖面之簡單說明】 第1圖係顯示依據本發明之DC偏移檢出電路之動作原 理之目的之電路圖； 第2圖係顯示包含於根據本發明之實施形態1之放大 電路之DC偏移檢出電路之電路圖； 第3圖係顯示根據本發明之實施形態1之放大電路之 構造之電路圖； 第4圖係顯示在根據本發明之實施形態1之放大電路 所使用之演算放大器之構造之一例之電路圖； 第5圖係顯示在根據本發明之實施形態1之放大電路 所使用之演算放大器之構造之其它例之電路圖； 第6圖係顯示根據本發明之實施形態2之放大電路之 構造之電路圖； 第7圖係顯示在根據本發明之實施形態2之放大電路 所使用之演算放大器之構造之一例之電路圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 -12- 563294 A7 B7 五、發明説明（1() 第8圖係顯示在根據本發明之實施形態2之放大電路 所使用之演算放大器之構造之其它例之電路圖； (請先閲讀背面之注意事項再填寫本頁) 第9圖係顯示根據本發明之實施形態3之放大電路之 構造之電路圖； 第10圖係顯示根據本發明之實施形態4之放大電路之 構造之電路圖； 第11圖係顯示根據本發明之實施形態5之放大電路之 構造之電路圖； 第1 2圖係顯示根據本發明之實施形態6之放大電路之 構造之電路圖；以及 第13A至13B圖係顯示做爲類比信號處理電路之 CMOS反相換流器電路之構造之一例之圖。 【圖號說明】 1 電壓源 2 第3PMOS電晶體 3 第3NMOS電晶體 經濟部智慧財產局員工消費合作社印製 4 接地部 5 電壓源 6 輸入端子 7 輸出端子 8 第4NMOS電晶體 9 第1演算放大器 10 偏壓用電壓源 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 563294 A7 B7 五、發明説明（11) 經濟部智慧財產局員工消費合作社印製 11 第1PMOS電晶體 12 第1NMOS電晶體 13 第2NMOS電晶體 14 信號輸入部 15 信號輸出部 21 電壓源 22 PMOS電晶體 23 PMOS電晶體 24 PMOS電晶體 25 PMOS電晶體 26 NM0S電晶體 27 NMOS電晶體 28 NM0S電晶體 29 NMOS電晶體 30 NMOS電晶體 31 電壓源 32 接地部 33 反轉輸入部 34 非反轉輸入部 35 輸出部 41 電壓源 42 第5PM0S電晶體 43 第6PM0S電晶體 44 第5NM0S電晶體 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - 563294 A7 B7 五、發明説明（12) 45 第6NM0S電晶體 46 第9NM0S電晶體 (請先閲讀背面之注意事項再填寫本頁) 47 第7NM0S電晶體 48 第8NM0S電晶體 49 第10NMOS電晶體 50 接地部 51 非反轉輸入部 5 2 反轉輸入部 53 輸出部 61 第2PMOS電晶體 62 第4PMOS電晶體 63 第2演算放大器 71 電壓源 72 PMOS電晶體 73 電壓源 74 PMOS電晶體 75 PMOS電晶體 76 PMOS電晶體 經濟部智慧財產局員工消費合作社印製 77 PMOS電晶體 78 NM0S電晶體 79 NM0S電晶體 80 NMOS電晶體 81 NMOS電晶體 82 接地部 83 反轉輸入部 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 563294 A7 B7 五、發明説明（13) 84 非反轉輸入部 8 5 輸出部 (請先閱讀背面之注意事項再填寫本頁) 91 電壓源 92 第9PM0S電晶體 93 第7PM0S電晶體 94 第8PM0S電晶體 95 第10PMOS電晶體 96 第5PM0S電晶體 97 第6PM0S電晶體 98 第5NM0S電晶體 99 第6NM0S電晶體 100 接地部 101 非反轉輸入部 102 反轉輸入部 103 輸出部 111 第2PMOS電晶體 112 第4PMOS電晶體 經濟部智慧財產局員工消費合作社印製 113 可變電壓源 114 NMOS電晶體 121 第2NMOS電晶體 122 第4NMOS電晶體 123 可變電壓源 131 第1負荷用MOS電晶體 132 第2負荷用MOS電晶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -16- 563294 A7 B7 五、發明説明（14) 201 電壓源 202 PMOS電晶體 203 NMOS電晶體 204 接地部 205 輸入端子 206 輸出端子 207 負荷電阻 208 電壓源 (請先閲讀背面之注意事項再填寫本頁) 【發明之最佳實施形態】 以下，參照附加圖式針對依據本發明之實施形態加以 說明。再者，爲了明白揭示構成記載於本發明之實施形態 之實施例之各元件和構成記載於申請專利範圍之發明之各 元件或各手段之對應關係，在根據本發明之實施形態之以 下說明中，將記載於對應實施例之各元件之申請專利範圍 之發明之各元件或各手段接續於個別實施例之各元件藉由 適當之書寫顯示。 經濟部智慧財產局員工消費合作社印製 實施形態1. 第1圖係顯示根據本發明之DC偏移檢出電路之動作原 理之目的之圖。在第1圖，1係電壓源，2係PMOS電晶體 (第3 PMOS電晶體），3係NMOS電晶體（第3 NMOS電 晶體），4係接地部，5係爲削檢裝置在NMOS電晶體3之 源極和接地部間之DC偏移提升NMOS電晶體3之源極電壓 ，6係輸入端子，7係輸出端子。再者，PMOS電晶體2之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 563294 A7 __B7___ 五、發明説明（θ (請先閲讀背面之注意事項再填寫本頁) 後閘極連接於源極，NMOS電晶體3之後閘極連接於接地部 4。再者，電壓源1之電壓値設爲Vdd，PMOS電晶體之汲 極電流爲Ip，NMOS電晶體之汲極電流爲In，流往輸出端 子7之電流爲Id，電壓源5之電壓値（以下，稱爲移動電 壓）爲Vs,輸入電壓爲Vg，輸出電壓爲Vo。 其次，針對顯示在第1圖之CMOS反相換流器電路之 動作特性說明◊此處也爲了實現適當之偏流設定，以Vg = Vdd/2實施依據DC偏移之估量。上數條件下之PMOS電 晶體2之汲極電流Ip和NMOS電晶體3之汲極電流In個別 由式（5 )和式（6)可得。 lp= ^~(Vdd -Vg - Vtp)2 : =~γ (Vg - Vtp)2 (5) ln= Μη Vs - Vtn)2 2 (Vg - (6) 因而，做爲PMOS電晶體2之汲極電流Ip和NMOS電 晶體3之汲極電流In之差而得之Id可由式（7 )得到。 經濟部智慧財產局員工消費合作杜印製

Id = Ip - In = ^ (Vg - Vtp)2 ^ (Vg - Vs - Vtn)2 (7) 由式（7 )可知，以適度調整移動電壓Vs之電壓値， 可使Id = 0。此時，輸出電壓Vo相符於輸入電壓Vg。此處 ，可使ld=0之移動電壓Vs之電壓値可從以下之式（8)算 出。

Vs = Vg - Vtn ~ (Vg-Vtp) ⑼ λ| Μη 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -18- 563294 A7 B7 五、發明説明（1自 例如，在PMOS電晶體2之汲極電流係數Mp和NMOS 電晶體3之汲極電流係數Μη相等之場合，形成Vs = Vtp -Vtn設定移動電壓之電壓値。又，因爲藉由單一電源動作之 時形成Vs - 0，所以只對Vtp g Vtn之場合可除去依據輸出 電壓之DC偏移。再者，對VtpCVtn之場合，藉由在PMOS 電晶體2之源極和電壓源1之間裝置電壓移動用電壓源， 可同樣除去D C偏移。 又，在PMOS電晶體2之臨界値電壓Vtp和NMOS電晶 體3之臨界値電壓Vtn相等之場合，以Vtp= Vt，基 於下式（9)可求得移動電壓Vs之電壓値。

(請先閱讀背面之注意事項再填寫本頁)

Mp ^ ij(vg-vt) ⑼ 經濟部智慧財產局員工消費合作社印製 又，在藉由單一電源動作之時Vs-o，因爲Vg— Vt>0 ，所以只對M p S Μ η之場合可除去依據輸出電壓之d C偏移 。再者，對Mp > Μη之場合，藉由在PMOS電晶體2之源極 和電壓源1之間裝置電壓移動用電壓源，可同樣除去DC偏 移。 其次，爲了除去其因於製造誤差之DC偏移，針對自動 可調整之DC偏移檢出電路（DC偏移檢出手段）說明移動 電壓。第2圖係顯示依據本發明之實施形態i之DC偏移檢 出電路之電路圖。在第2圖，與第1圖同一符號係顯示同 一或相當部分，所以省略該說明。8係裝置在NMOS電晶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 563294 A7 B7 五、發明説明（1》 (請先閲讀背面之注意事項再填寫本頁) 3之源極與接地部4間之NMOS電晶體（第4 NMOS電晶體 )，9係非反轉輸入部連接於輸出端子7，反轉輸入部連 接於輸入端子6，輸出部連接於NMOS電晶體8之閘極之演 算放大部（第1演算放大部）。此處，NMOS電晶體8之後 閘極連接於接地部4。 其次，針對顯示在第2圖之DC偏移檢出電路之動作特 性說明。 PMOS電晶體2之汲極電流Ip由式（10)可得，NMOS 電晶體3之汲極電流In由式（11)可得，NMOS電晶體8 之汲極電流In由式（12 )可得。此處爲了使說明簡單，將 NMOS電晶體3和NMOS電晶體8同一形成，對汲極電流係 數Μη和臨界値電壓Vtn等之元件特性視爲互等實施分析。 再者，在依據本發明之DC偏移檢出電路，NMOS電晶體3 和NMOS電晶體8係同一形成並非必要條件。因而，即使 這些電晶體以不同方式形成，以下面之數値分析自然可得 與特定電路特性同等之電路特性。 經濟部智慧財產局員工消費合作社印製 lp= ^ (Vdd - Vg - Vtp)2 = (Vg - Vtp)2 (10) ln=今(Vg - Vs-Vtn)2 (11) ln= , 2(Vn - Vtn) Vs -Vs2 ] (12) 、 j 此處，Vn係NMOS電晶體8之閘極電壓。以藉由演算 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 563294 A7 ____B7_五、發明説明（_ 放大器9施加閘極電壓Vn，在非飽和區域動作之NMOS電 晶體8之汲極電流和在飽和區域動作之NMOS電晶體3之 汲極電流形成相等，從式（11 )和式（1 2 )，爲了使預期 之移動電壓Vs產生之閘極電壓Vn如式（13)所示可得。 Ιπ= 一*— (Vq - Vs - Vtn)^ Μη 2(Vn - Vtn) Vs -Vs" (Vg - Vs - Vtn)2 -Vtn) Vs -Vs" 1 Γ 。 。Ί (Vg - Vtn)2 Vn = Vtn + Ί Vs2 + (Vg - Vs - Vtn)2 [ ~ Vs - Vg - 2Vtn+ 2Vs 2Vs (13) 移動電壓Vn因爲做爲除去依據CMOS反向換流器之 DC偏移爲目的之電壓値基於式（8)而設定，所以藉由將 式（8)代入式（13)，爲了除去起因於製造誤差產生之 DC偏移適合提供給NMOS電晶體8之閘極之閘極電壓Vn 由式（14 )可得。

Vn

Mp Μη

Vg+ /^j~Vtp-Vtn-Vg+2Vtn^2( (Vg - Vtn)2

Vtp - Vtn (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 /. Vn = Vtn + /Mp v Mn

vtp-a/—vg (Vg - Vtn) 2 & VMn

Vg - Vtp Vg - Vtn (14) 如上所示，按照依照PMOS電晶體2、NMOS電晶體3 和NM0S電晶體8之汲極電流係數汲極電流係數Mp、汲極 電流係數Μ η、鄰接値電壓V t ρ和臨界質電壓等之兀件特性 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 563294 A7 _____B7_五、發明説明（19) 之誤差，必要施加之閘極電壓Vn之電壓値基於式（14 ) 一 味被決定。 例如，PMOS電晶體2之汲極電流係數Mp和NMOS電 晶體3、8之汲極電壓相等，在PMOS電晶體2之臨界値電 壓Vtp和NMOS電晶體3、8之臨界値電壓Vtn產生誤差之 場合，從式（1 5 )可求得閘極電壓Vn。

Vn = \/tp+VtrvVg+ (Vg-Vtn)2 2(Vtp-Vtn) (15) 又，PMOS電晶體2之臨界値電壓Vtp和NMOS電晶體 3、8之臨界値電壓相等而形成Vtp^Vtn^Vt，在P Μ〇S電 晶體2之汲極電流係數Mp和NMOS電晶體3、8之汲極電 流係數Μη產生誤差之場合，從式（1 6 )求得閘極電壓Vn ! (請先閲讀背面之注意事項再填寫本頁) •|^衣· 訂

Vn 二 Vt十

Mp 2 'Mp "Μη (Vg-Vt: (16) L0, 經濟部智慧財產局員工消費合作社印製 此處，針對顯示在第2圖之DC偏移檢出電路之動作說 明。輸出電壓V〇較輸入電壓Vg爲大時，放大輸出電壓v〇 和輸入電壓Vg之差動電壓之電壓施加於NMOS電晶體8之 閘極。NMOS電晶體8之閘極電壓變大時該NMOS電晶體之 汲極電阻變小輸出電壓Vo降低。因而，從演算放大器9輸 出之電壓Vn收斂於使輸出電壓Vo和輸入電壓Vg相等之電 壓値。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 563294 A7 B7 五、發明説明（20) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 其次，針對依據利用顯示在第2圖之DC偏移檢出電路 之本發明之實施形態1之放大電路說明。第3圖係顯示依 據本發明之實施形態1之放大電路之構造之電路圖。在第3 圖，與第2圖同一之符號係顯不同一或相當部分其說明省 略。10係施加爲了可實施類比信號處理所設定之偏壓電壓 之電壓源（偏壓用電壓源），11係與PMOS電晶體2同一 形成之PMOS電晶體（第1 PMOS電晶體），12係與NMOS 電晶體3同一形成之NMOS電晶體（第1 NMOS電晶體）， 13係與NMOS電晶體8同一形成之NMOS電晶體（第2 NMOS電晶體），14係輸入癲子（信號輸入部），15係輸 出端子（信號輸出部）。此處，輸入端子14之輸入電壓設 爲Vin，輸出端子15之輸出電壓設爲V〇u。又，PMOS電 晶體11之後閘門連接於源極，NMOS電晶體12之後閘門連 接於接地部4，NMOS電晶體1 3之後閘門連接於接地部4。 再者，對偏壓用電源10可使用電阻分割例如電壓源1之電 源電壓等之種種方法實現。又，因爲上述放大電路係以形 成於同一晶片經由通一製造程序，對PMOS電晶體2和 PMOS電晶體11，NMOS電晶體3和NMOS電晶體12， NMOS電晶體8和NMOS電晶體13，個別汲極電流係數和 臨界値電壓等之元件特性可視爲互等。亦即，從PMOS電 晶體2、NMOS電晶體3和NMOS電晶體8形成之電路做爲 與從PMOS電晶體11 ' NMOS電晶體12和NMOS電晶體13 形成之電路同一所形成之對照用電路可得。又，從PM〇S 電晶體2、NMOS電晶體3、NMOS電晶體8、演算放大器9 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇〆297公釐） -23- 563294 A7 _B7 五、發明説明（21) 和偏壓用電壓源10等形成之DC偏移檢出電路（第1 DC偏 移檢出手段）和NMOS電晶體13，爲了削減DC偏移，構 成提升NMOS電晶體12之源極電壓之第1電壓移動手段。 其次，針對顯示於第3圖之放大電路之動作說明。如 敘述於依據顯示在第2圖之DC偏移檢出電路之動作， PMOS電晶體2之汲極和NMOS電晶體3之汲極之連接部位 之電壓Vo等於由電壓源1〇供給於偏壓設定用之偏壓電壓 Vg。又，如上述，對於PMOS電晶體2和PMOS電晶體11 ，NMOS電晶體3和NMOS電晶體12，以及NMOS電晶體8 和NMOS電晶體13，因爲個別之元件特性係視爲同一，所 以以施加演算放大器9之輸出電壓於NMOS電晶體13之閘 極，對輸入電壓Vin於Vin= Vg之時對輸出電壓Vout可使 Vout=Vg，而可除去DC偏移。亦即，藉由DC偏移檢出，電 路，對產生具備該DC偏移檢出電路之放大電路之晶片檢出 固有發現之DC偏移量，以施加指標此DC偏移量之電壓Vn 於電壓移動用之NMOS電晶體13之閘極，而可除去從 PMOS電晶體11和NMOS電晶體12等形成之CMOS反相換 流器之DC偏移。 其次，針對顯示在第2圖和第3圖之演算放大器之構 造說明。第4圖係顯示演算放大器之構造之一例之電路圖 。在第4圖，21係電壓源，22、23、24和25係PMOS電晶 體，26、27、28、29和30係NMOS電晶體，31係電壓源， 32係接地部，33係反轉輸入部，34係非反轉輸入部以及35 係輸出部。 本紙張尺度適中國國家懔準（CNS ) A4規格（210X297公釐） 一 -24- (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局8工消費合作社印製 563294 A7 ____B7_ 五、發明説明（22) (請先閲讀背面之注意事項再填寫本頁) PMOS電晶體22、23、24和25之源極係連接於電壓源 21，PMOS電晶體22之閘極和PMOS電晶體23之閘極係互 相連接且連接於PMOS電晶體23之汲極。PMOS電晶體24 之閘極和PMOS電晶體25之閘極互相連接且連接於PMOS 電晶體24之汲極。對NMOS電晶體26，汲極連接於PMOS 電晶體23之汲極，閘極連接於反轉輸入部33。對NMOS電 晶體27，汲極連接於PMOS電晶體24之汲極，閘極連接於 非反轉輸入部34。NMOS電晶體26之源極和NMOS電晶體 27之源極互相連接且連接於NMOS電晶體30之汲極。 經濟部智慧財產局員工消費合作社印製 NMOS電晶體28之汲極連接於PMOS電晶體22之汲極， NMOS電晶體29之汲極連接於PMOS電晶體25之汲極。 NMOS電晶體28之閘極和NMOS電晶體29之閘極互相連接 且連接於NMOS電晶體28之汲極。NMOS電晶體30之閘極 連接於電壓源31。NMOS電晶體28、29和30之源極連接於 接地部32。因而，PMOS電晶體25之汲極和NMOS電晶體 29之汲極之連接部位連接於輸出部35。再者，NMOS電晶 體22、23、24和25之後閘極連接於電壓源21，NMOS電晶 體26、27之後閘極連接於個別之源極，NMOS電晶體28、 29、30之後閘極連接於接地部32。 在上述之演算放大器，藉由PMOS電晶體22和PMOS 電晶體23，PMOS電晶體24和PMOS電晶體25，NMOS電 晶體28和NMOS電晶體29，構成個別電流反射。又，藉由 NMOS電晶體30和電壓源31，構成定電流源。 其次，針對顯示在第4圖之演算放大器之動作說明。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -25- 563294 A7 B7 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁) 因爲演算放大器之反轉輸入部33連接於構成DC偏移檢出 電路之CMOS之輸入部且連接於構成DC偏移檢出電路之 CMOS之輸出部，所以施加於反轉輸入部33之電壓設爲 Vg，施加於非反轉輸入部之電壓爲v〇，按照閘極電壓Vg 通過NMOS電晶體26之汲極電樓爲Ig，亦即按照閘極電壓 Vo通過NMOS電晶體27之汲極電流爲1〇。 NMOS電晶體26之汲極電流亦即PMOS電晶體23之汲 極電流係藉由從PMOS電晶體22、23形成之電流反射折回 而與PMOS電晶體22之汲極電流形成相等。NMOS電晶體 22之汲極電流亦即NMOS電晶體28之汲極電流係藉由從 NMOS電晶體28、29形成之電流反射折回而與NMOS電晶 體29之汲極電流形成相等。藉此，NMOS電晶體29之汲極 電流成爲Ig。又，NMOS電晶體27之汲極電流亦即PMOS 電晶體24之汲極電流係藉由從PMOS電晶體24、25形成之 電流反射折回而與PMOS電晶體25之汲極電流形成相等。 藉此，PMOS電晶體25之汲極電流成爲1〇。因而，通過輸 出部35之電流形成1〇 - Ig。 經濟部智慧財產局員工消費合作社印製 在此，對引入NMOS電晶體29之汲極電流Ig從PMOS 電晶體25流入之汲極電流Ιο變得較大時輸出電壓Vn升高 ，相反地對從PMOS電晶體25流入之汲極電流Ιο引入 NMOS電晶體29之汲極電流Ig變得較大時輸出電壓Vn降 低。因而，顯示在第4圖之演算放大器輸出放大DC偏移檢 出電路之輸出電壓Vo和輸入電壓Vg之差動電壓之電壓Vn 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -26- 563294 A7 B7 五、發明説明（24) (請先閱讀背面之注意事項再填寫本頁) 其次，就顯示在第2圖和第3圖之演算放大器之變形 例說明。第5圖係顯示演算放大器之構造之其它例之圖。 在第5圖，41係電壓源，42係PMOS電晶體（第5 PMOS 電晶體），43係PMOS電晶體（第6 PM〇S電晶體），44 係NMOS電晶體（第5 PMOS電晶體），45係NMOS電晶 體（第6 NMOS電晶體），46係NMOS電晶體（第9 NMOS 電晶體），47係NMOS電晶體（第7 NMOS電晶體），48 係NMOS電晶體（第8 NMOS電晶體），49係NMOS電晶 體（第10 NMOS電晶體），50係接地部，51係非反轉輸入 部，52係反轉輸入部，53係輸出部。 經濟部智慧財產局員工消費合作社印製 PMOS電晶體42、43之源極連接於電壓源41。PMOS 電晶體42之閘極和PMOS電晶體43之閘極互相連接且連接 於PMOS電晶體42之汲極。NMOS電晶體44之汲極和 NMOS電晶體45之汲極互相連接，NMOS電晶體44之閘極 連接於非反轉輸入部51，NMOS電晶體45之閘極連接於反 轉輸入部52。PMOS電晶體42之汲極和NMOS電晶體46之 汲極連接，PMOS電晶體43之汲極和NMOS電晶體49之汲 極連接。NMOS電晶體44之源極和NMOS電晶體47之汲極 和NMOS電晶體46之閘極和NMOS電晶體48之閘極互相 連接。NMOS電晶體45之源極和NMOS電晶體48之汲極和 NMOS電晶體47之閘極和NMOS電晶體49之閘極互相連接 。NMOS電晶體46、47、48、49之源極連接於接地部50。 而且，PMOS電晶體43之汲極和NMOS電晶體49之汲極之 連接部位連接於輸出部53。再者，PMOS電晶體42 ' 43之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） -27- 563294 A7 B7 五、發明説明（25) (請先閱讀背面之注意事項再填寫本頁) 後閘極連接於電壓源41，NMOS電晶體44、45後閘極連接 於各自之源極，NMOS電晶體46、47、48、49之後閘極連 接於接地部50。 在上述之演算放大器，構成具有從NMOS電晶體44和 NMOS電晶體45形成之差動對和從NMOS電晶體47與 NMOS電晶體48形成之負性電導電路而形成之高互相電導 之放大器。又，藉由PMOS電晶體42和PMOS電晶體43， NMOS電晶體46和NMOS電晶體48，NMOS電晶體47和 NMOS電晶體49構成各自之電流反射。 其次，就顯示於第5圖之演算放大器之動作說明。在 此演算放大器，因爲演算放大器之反轉輸入部52亦係連接 於構成DC偏移檢出電路之CMOS之輸入部且非反轉輸入部 連接於構成DC偏移檢出電路之CMOS之輸出部，所以施力口 於反轉輸入部52之電壓設爲Vg，施加於非反轉輸入部5 1 之電壓爲Vo，按照閘極電壓Vg通過NMOS電晶體45之汲 極電流爲Ig以及按照閘極電壓Vo通過NMOS電晶體之汲 極電流爲1〇。 經濟部智慧財產局員工消費合作社印製 NMOS電晶體44之汲極電流亦即NMOS電晶體47之汲 極電流藉由從NMOS電晶體47、49形成之電流反射折回而 與NMOS電晶體49之汲極電流形成相等，藉此，NMOS電 晶體45之汲極電流亦即NMOS電晶體48之汲極電流藉由 從NMOS電晶體46、48形成之電流反射折回而與NMOS電 晶體46之汲極電流形成相等。NMOS電晶體46之汲極電流 亦即PMOS電晶體42之汲極電流藉由從PMOS電晶體42、 本紙張尺度適用中國國家榡準（CNS ) A4規格（210乂297公釐） -28- 563294 A7 B7 五、發明説明（26) (請先閱讀背面之注意事項再填寫本頁) 43形成之電流反射哲會而與PMOS電晶體43之汲極電流相 等。藉此，PMOS電晶體43之汲極電流爲Ig。而且，通過 輸出部53之電流爲Ig - 1〇。此處，對從PMOS電晶體43流 入之汲極電流引入NMOS電晶體49之楞極電流1〇變得較小 時輸出電壓Vn升高，相反地，對從PMOS電晶體43流入 之汲極電流Ig引入NMOS電晶體49之汲極電流1〇變得較 大時輸出電壓Vn降低。又，藉由NMOS電晶體47之閘極 連接於NMOS電晶體45之源極和NMOS電晶體48之汲極 之連接部位且NMOS電晶體48之閘極連結於NMOS電晶體 44之源極和NMOS電晶體47之汲極之連接部位，電壓Vo 較電壓Vg變大時電流Ig之電流量變大且電流1〇之電流量 變得相當小，電壓Vg較電壓Vo變大時電流1〇的電流量變 大且電流Ig之電流量變得相當小。因而，此演算放大器以 具備如上述之負性電導特性，輸出放大DC偏移檢出電路之 輸出電壓Vo和輸入電壓Vg之差動電壓之電壓Vn。 經濟部智慧財產局員工消費合作社印製 此處，就顯示在第4圖之演算放大器和顯示在第5圖 之演算器之差異說明。在顯示於第4圖之演算放大器，通 常，開環增益基於構成差動對之NMOS電晶體26、27之電 晶體大小和通過定電流源之偏流電流而定。因而，爲了除 去DC偏移使開環增益變大時必要使開環增益變大且必要使 偏流電流增加，有電路規模變大時消費電流增加之缺點。 對此，於顯示在第5圖之演算放大器，由從NMOS電 晶體44和NMOS電晶體45形成之差動對以及從NMOS電 晶體47和NMOS電晶體48形成之負性電導電路，構成具 本紙張尺度適用中國國家標準（CNS ) A4規格（210〆297公釐） -29- 563294 A7 B7 五、發明説明（27) 有高互相電導之放大部。藉此，不加大MOS電晶體的大小 且不使偏流電流增加，可得高放大之放大演算器。 (請先閲讀背面之注意事項再填寫本頁) 若藉由上述之本實施形態1，在CMOS之反向換流器電 路，爲了削減DC偏移以具備升高NMOS電晶體12之源極 電壓之電壓移動手段而構成，所以削減DC偏移可加大輸出 電壓之動態範圍，達到將該CMOS反相換流器電路做爲類 比信號處理電路可使用之效果。又，因爲在從PMOS電晶 體11和NMOS電晶體12形成之CMOS之輸出部沒有必要 附加補正用電路，達到可抑制由寄生容量之頻率特性之劣 化，雜訊性能之劣化和消費電流之增大之效果。 又，電壓移動手段具有NMOS電晶體13和以檢出DC 偏移在該NMOS電晶體13之閘極削減DC偏移而施加被調 整之電壓之DC偏移檢出手段而構成，所以按照檢出之DC 偏移可升高NMOS電晶體12之源極電壓至適當程度，因爲 可除去DC偏移，所以可達到對CMOS反相換流器電路可提 升做爲類比信號處理電路之性能之效果。 經濟部智慧財產局員工消費合作社印製 又，DC偏移檢出電路由與PMOS電晶體11同一形成之 PMOS電晶體2、與NMOS電晶體12同一形成之NMOS電晶 體3、與NMOS電晶體13同形成之NMOS電晶體8、以及 放大與從偏壓電壓和PMOS電晶體2以及NMOS電晶體3 等形成之CMOS之輸出電壓之差動電壓之演算放大器9等 而構成，所以達到可實現藉由簡單構造實現DC偏移檢出電 路且可縮小該DC偏移檢出電路之放大電路之電路規模之效 果。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） -30- 563294 A7 __B7 五、發明説明（28) (請先閲讀背面之注意事項再填寫本頁) 更且，演算放大器9具有構成差動對之NMOS電晶體 44、45、個別連接於NMOS電晶體44、45之NMOS電晶體 47、48、構成電流反射之PMOS電晶體42、43和個別連接 於PMOS電晶體42、43之NM〇S電晶體46、49而構成，且 連接NMOS電晶體46之閘極和NMOS電晶體48之閘極和 NMOS電晶體44之源極，連接NMOS電晶體47之閘極和 NMOS電晶體49之閘極和NMOS電晶體45之源極，所以因 爲由從NMOS電晶體44、45形成差動對和從NMOS電晶體 47、48形成之負性電導電路構成具有高互相電導之放大部 ，所以不增大構成演算放大器之MOS電晶體之大小，以及 可得不增大偏流電流之高放大之演算放大器，並且達到可 縮小使用該演算放大器之DC偏移檢出電路和使用該DC偏 移檢出電路之放大電路之電路規模之效果。 實施形態2 經濟部智慧財產局員工消費合作杜印製 第2圖係顯示依據本發明之實施形態2之放大電路之 構造之電路圖。如上所示，在藉由單一電源動作之際，如 第3圖所示之放大電路在Vtp- Vtn之場合和Μρ$ Μη之場 合可除去DC偏移。對此，依據顯示在第6圖之本發明之實 施形態2之放大電路在Vtp < Vtn之場合和Μρ > Μη之場合 ，在可除去DC偏移之點具有與依據實施形態1之放大電路 之差異。在第6圖，與第3圖同一之符號係表示同一或相 當部分，故省略其說明。61係爲了降低PMOS電晶體11之 源極電壓除去DC偏移裝置在PMOS電晶體11之源極和電 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X 297公釐） 563294 A7 ______ B7 五、發明説明（29) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 壓源1之間之PMOS電晶體（第2 PMOS電晶體），62係裝 置在與PMOS電晶體61同一形成之PMOS電晶體2之源極 和電壓源1之間之PMOS電晶體（第4 PMOS電晶體），63 係連接PMOS電晶體2之閘極和NMOS電晶體3之閘極於 反轉輸入部，連接PMOS電晶體2之汲極和NMOS電晶體3 之汲極於非反轉輸入部，連接PMOS電晶體61之閘極和 PMOS電晶體62之閘極於輸出部之演算放大器（第2演算 放大器）。又，PMOS電晶體61之後閘極連接於電壓源1， PMOS電晶體62之後閘極連接於電壓源1。再者，因爲上述 放大電路係以形成於同一晶片經由同一之製造程序，所以 對PMOS電晶體2和PMOS電晶體11，NMOS電晶體3和 NM〇S電晶體12，PM〇S電晶體62和PMOS電晶體61，可 視爲各自之汲極電流係數和臨界値電壓等之元件特性係互 等。又，由從PMOS電晶體2、NMOS電晶體3、PMOS電晶 體62、演算放大器63和偏壓用電壓源10等形成之DC偏移 檢出電路（第2DC偏移檢出手段）和PMOS電晶體61，爲 了削減DC偏移，構成降低PMOS電晶體11之源極電壓之 第2電壓移動手段。 其次，就顯示在第6圖之放大電路之動作說明。顯示 在第6圖之放大電路之動作基本上係與顯示在第3圖之放 大電路同樣。亦即，從PMOS電晶體2和NMOS電晶體3 等形成之CMOS之輸出電壓Vo藉由偏壓電壓Vg變大時， 放大輸出電壓Vo和偏壓電壓Vg之差動電壓之電壓施加於 PMOS電晶體62之閘極。PMOS電晶體62之閘極變大時該 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -32- 563294 A7 _B7 五、發明説明（30) (請先閱讀背面之注意事項再填寫本百ς ) PMOS電晶體之汲極電阻變大而輸出電壓Vo降低。因而， 從演算放大器63輸出之電壓Vp收斂於使輸出電壓Vo和偏 壓電壓Vg相等之電壓。 對PM0S電晶體2和PM0S電晶體11，NM0S電晶體3 和NM0S電晶體12，以及PM0S電晶體62和PM0S電晶體 61，因爲各自同一形成，可視爲元件特性係同一，所以以 施加演算放大器63之輸出電壓Vp於PM0S電晶體61之閘 極，對輸入電壓Vin於Vin=Vg時對輸出電壓Vout可設爲 Vout二Vg，除去DC偏移變得可能。亦即，對藉由DC偏移 檢出電路產生具備該DC偏移檢出電路之放大電路之晶片檢 出固有發現之DC偏移量，以施加指標此DC偏移量之電壓 Vp於電壓移動用之PM0S電晶體61之閘極，可除去從 PM0S電晶體11和NM0S電晶體12等形成之CMOS反相換 流器電路之DC偏移。 其次，就顯示於第6圖之演算放大器說明。第7圖係 顯示演算放大器之構造之一例之電路圖。在第7圖，71係 電壓源，72係PM0S電晶體，73係電壓源，74、75、76、 經濟部智慧財產局員工消費合作杜印製 77 係 PM0S 電晶體，78、79、80、81 係 NM0S 電晶體，82 係接地部，83係反轉輸入部，84係非反轉輸入部，85係輸 出部。 PM0S電晶體72、74、75之源極連接於電壓源71。 PM0S電晶體72之閘極連接於電壓源73之負極端。PM〇S 電晶體74之閘極和PM0S電晶體75之閘極互相連接且連接 於PM0S電晶體74之汲極。PM0S電晶體76之源極和 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -33- 563294 A7 B7 五、發明説明（31) PMOS電晶體77之源極互相連接且連接於PMOS電晶體72 之汲極。PMOS電晶體76之閘極連接於反轉輸入部83， PMOS電晶體77之閘極連接於非反轉輸入部84。PMOS電 晶體74之汲極連接於NMOS電晶體78之汲極，PMOS電晶 體76之汲極連接於NMOS電晶體79之汲極，PMOS電晶體 77之汲極連接於NMOS電晶體80之汲極，PMOS電晶體75 之汲極連接於NMOS電晶體81之汲極。NMOS電晶體78之 閘極和NMOS電晶體79之閘極互相連接且連接於NMOS電 晶體79之汲極。NMOS電晶體80之閘極和NMOS電晶體 81之閘極互相連接且連接於NMOS電晶體80之汲極。 NMOS電晶體78之源極、NMOS電晶體79之源極、NMOS 電晶體80之源極和NMOS電晶體81之源極連接於接地部 82。而且，PMOS電晶體75之汲極和NMOS電晶體81之連 接部位連接於輸出部85。再者，PMOS電晶體72、74、75 之後閘極連接於電壓源71，PMOS電晶體76、77之後閘極 連接於各自之源極，NMOS電晶體78、79、80、81連接於 接地部82。 在如上述之演算放大器，藉由PMOS電晶體74和 PMOS電晶體75，NMOS電晶體78和NMOS電晶體79， NMOS電晶體80和NMOS電晶體81，構成各自之電流反射 。又，藉由PMOS電晶體72和電壓源73構成定電流源。再 者，對顯示在第7圖之演算放大器與顯示在第4圖之演算 放大器比較，只是NMOS和PMOS互相替換而以，基本上 動作是相同的，所以對有關動作之說明在此省略。 本纸張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) 衣. 訂 經濟部智慧財產局員工消費合作社印製 -34- 563294 A7 ___ _B7_ 五、發明説明（32) 其次，就顯示在第6圖之演算放大器之變形例說明。 (請先閲讀背面之注意事項再填寫本頁) 第8圖係顯示演算放大器之構造之其它例之圖。在第8圖 ，91係電壓源，92係PMOS電晶體（第9 PMOS電晶體） ，93係pm〇S電晶體（第7 PMOS電晶體），94係PMOS 電晶體（第8 PMOS電晶體），95係PMOS電晶體（第10 PMOS電晶體），96係PMOS電晶體（第5 PMOS電晶體） ，97係PMOS電晶體（第6 PMOS電晶體），98係NMOS 電晶體（第5 NM0S電晶體），99係NM0S電晶體（第6 NMOS電晶體），100係接地部，101係非反轉輸入部，102 係反轉輸入部，103係輸出部。 經濟部智慧財產局員工消費合作社印製 PMOS電晶體92之源極、PMOS電晶體93之源極、 PMOS電晶體94之源極和PMOS電晶體95之源極連接於電 壓源91。PMOS電晶體92之汲極連接於NMOS電晶體98之 汲極，PMOS電晶體95之汲極連接於NMOS電晶體99之汲 極。PMOS電晶體93之汲極連接於PMOS電晶體96之源極 ，PMOS電晶體94之汲極連接於PMOS電晶體97之源極。 PMOS電晶體93之汲極和PMOS電晶體96之源極和PMOS 電晶體92之閘極和PMOS電晶體94之閘極互相連接。 PMOS電晶體94之汲極和PMOS電晶體97之源極和PMOS 電晶體93之源極和PMOS電晶體95之閘極互相連接。 PMOS電晶體96之閘極連接於非反轉輸入部101，PMOS電 晶體97之閘極連接於反轉輸入部102。PMOS電晶體96之 汲極和PMOS電晶體97之汲極互相連接且連接於接地部 100。NMOS電晶體98之閘極和NMOS電晶體99之閘極互 本紙張尺度適用> 國國家標準(CNS ) A4規格（210父297公釐1 -35- 563294 A7 _ B7_ 五、發明説明（33) (請先閲讀背面之注意事項再填寫本頁) 相連接且連接於NMOS電晶體98之汲極。NMOS電晶體98 之源極和NMOS電晶體99之源極連接於接地部100。且， PMOS電晶體95之汲極和NMOS電晶體99之汲極之連接部 位連接於輸出部103。 在如上述之演算放大器，由從PMOS電晶體96和 PMOS電晶體97形成之差動對以及從PMOS電晶體93和 PMOS電晶體94形成之負性電導電路構成具有高互相電導 之放大器。又，藉由PMOS電晶體92和PMOS電晶體94， PMOS電晶體93和PMOS電晶體95，NMOS電晶體98和 NMOS電晶體99，構成各自之電流反射。再者，對顯示在 第8圖之演算放大器，與顯示在第5圖之演算放大器比較 ，只是NMOS和PMOS互相替換，基本的動作係相同，對 有關動作之說明在此省略。 經濟部智慧財產笱員工消費合作社印製 此處，就顯示在第7圖之演算放大器和顯示在第8圖 之演算放大器之差異說明。在顯示於第7圖之演算放大器 ，通常，開環增益基於構成差動對之PMOS電晶體76、77 之電晶體大小和通過定電流源之偏流電流而決定。而且， 爲了 DC偏移增大開環增益時，產生增大MOS電晶體之大 小之必要和使偏流電流增加之必要，有電路規模變大且消 費電流增加之缺點。 對此，在顯示於第8圖之演算放大器，由從PMOS電 晶體96和PMOS電晶體97形成之差動對以及從PMOS電晶 體93和PMOS電晶體94形成之負性電導電路，構成具有高 互相電導之放大部。藉此，不增大M0S電晶體之大小和不 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） -36- 563294 A7 __B7 _ _ 五、發明説明（34) 使偏流電流增加，而可得高放大之演算放大器。 若依照上述之實施形態2，在VtpSVtn之場合和MpS Μη之場合與依據具有削減DC偏移之機能之實施形態1比 較，在Vtp< Vtn之場合和Μρ> Μη之場合對DC偏移之削 減等可達到與實施形態1同樣之效果。 實施形態3 依據本發明之實施形態3之放大電路對提升形成如第3 圖所示之CMOS反相換流器電路之NMOS電晶體之源極電 壓之第1電壓移動手段和降低形成如第6圖所示之CMOS 反相換流器電路之PMOS電晶體之源極電壓之第2電壓移 動手段，藉由設置共通部分，以經由簡略之構造合倂2個 電壓移動手段而實現之點，具有與實施形態1和實施形態2 之差異。第9圖係顯示依據本發明之實施形態3之放大電 路之構造之電路圖。在第9圖，與第3圖和第6圖之同一 符號係顯示同一或相當部分，其說明省略。 其次，就顯示在第9圖之放大電路之動作說明。在Vtp -Vtn之場合和MpS Μη之場合，作動演算放大器9從演算 放大器9往NMOS電晶體8所輸出之電壓Vn收斂使從 PMOS電晶體2和NMOS電晶體3形成之CMOS之輸出電壓 Vo等於偏壓電壓Vg之電壓。又，在Vtp < Vtn之場合和Mp > Μη之場合，作動演算放大器63從演算放大器63往 PMOS電晶體62所輸出之電壓Vp收斂使從PMOS電晶體2 和NMOS電晶體3形成之CMOS之輸出電壓Vo等於偏壓電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -37- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 563294 A7 _____B7_ 五、發明説明（35) 壓Vg之電壓。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 對PMOS電晶體62和PMOS電晶體61，PMOS電晶體2 和PM〇S電晶體11，NMOS電晶體3和NMOS電晶體12， NMOS電晶體8和NMOS電晶體13，各自同一形成元件特 性可視爲同一，所以將演算放大器9之輸出電壓Vn輸入於 NMOS電晶體13時，且以將演算放大器63之輸出電壓Vp 輸入於PMOS電晶體61，對輸入電壓Vin在Vin= Vg時對 輸出電壓Vout可射程V〇ut二Vg,而可除去DC偏移。亦即 ，藉由具有PMOS電晶體2、NMOS電晶體3、8、演算放大 器9和偏壓設定用電壓源1 〇等所構成之第1 DC偏移手段 或具有PMOS電晶體2、62、NMOS電晶體3、演算放大器 63和偏壓設定用電壓源10等所構成之第2 DC偏移檢出手 段，對產生如第9圖所示之放大電路之晶片檢出固有發現 之DC偏移量，以施加指標被檢出之DC偏移量之電壓Vn 於電壓移動用之NMOS電晶體1 3之閘極，或施加指標被檢 出之DC偏移量之電壓Vp於電壓移動用之PMOS電晶體61 之閘極，可除去從PMOS電晶體11和NMOS電晶體12等形 成之CMOS反相換流器電路之DC偏移。 如以上所述，若依據本實施形態3可達到與實施形態1 和實施形態2同樣之效果，且對CMOS反相換流器電路， 共同具備爲了削減DC偏移提升NMOS電晶體12之源極電 壓之第1電壓移動手段和爲了削減DC偏移降低PMOS電晶 體11之源極電壓之第2電壓移動手段而構成，所以無關於 臨界値電壓Vtp和Vtn間之大小關係和汲極電流係數Mp和 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -38- 563294 A7 B7 五、發明説明（36) (請先閲讀背面之注意事項再填寫本頁) Μη間之大小關係，削減DC偏移可增大輸出電壓之動態範 圍，達到將從該CMOS反相換流器電路形成之放大電路可 做爲類比信號處理電路使用之效果。 實施形態4 依據本發明之實施形態4之放大電路以具備DC偏移除 去機能加上增益可變機能之點，具有與依據實施形態1至 實施形態3之放大電路之差異。第10圖係顯示依據本發明 之實施形態4之放大電路之構造之電路圖。在第10圖，與 第3圖同一之符號係表示同一或相當部分所以其說明省略 。111係裝置在PM0S電晶體11之源極和電壓源1之間之 PM0S電晶體（第2 PM0S電晶體），112係與PM0S電晶 體111同一形成裝置在PM0S電晶體2之源極和電壓源1之 間之PM0S電晶體（第4 PM0S電晶體），113係連接於 PM0S電晶體111之閘極和PM0S電晶體之閘極之可變電壓 源，114係具有防止產生在電源啓動時等之鎖住（Latch up )現象之功能之NM0S電晶體。 經濟部智慧財產局員工消費合作社印製 如上所述，因爲顯示在第1 0圖之放大電路以形成在同 一晶片內經由同一製造程序，所以對PM0S電晶體111和 PM0S電晶體11 2汲極電流係數和臨界値電壓等之元件特性 亦可視爲相等。 此處，從PM0S電晶體111和電壓源113等，構成可變 地控制PMOS電晶體11之源極電位之電壓控制手段。又， 從PM0S電晶體112、PM0S電晶體2、NM0S電晶體3和 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -39- 563294 A7 B7 五、發明説明（37) (請先閲讀背面之注意事項再填寫本頁) NMOS電晶體8形成之電路做爲與從PMOS電晶體111、 PMOS電晶體11、NMOS電晶體12和NMOS電晶體13形成 之電路同一形成之對照電路而被提供。 又，從PMOS電晶體112、PMOS電晶體2、NMOS電晶 體3、NMOS電晶體8、演算放大器9和偏壓用電壓源10等 ，構成在藉由電壓控制手段使PMOS電晶體11之源極電位 變化之狀態檢出在從PMOS電晶體11和NMOS電晶體12形 成之CMOS反相換流器電路產生之DC偏移且對NMOS電晶 體1 3之閘極爲了除去DC偏移施加被調整之電壓之DC偏 移檢出手段。更且，構成從該DC偏移檢出手段和NMOS電 晶體電晶體13，爲了除去DC偏移提升NMOS電晶體12之 源極電壓之電壓移動手段。 經濟部智慧財產局員工消費合作社印製 其次，就顯示在第10圖之放大電路之動作說明。此處 ，電源電壓設爲Vdd，藉由可變電壓源11 3所賦予之控制電 壓爲Vc，PMOS電晶體11和PMOS電晶體2之源極電位爲 Vsp，藉由偏壓用電壓源10所賦予之偏壓電壓爲Vg，演算 放大器9之輸出電壓爲Vn。如已於上所述，從PMOS電晶 體112、PMOS電晶體2、NMOS電晶體3和NMOS電晶體8 形成之電路係做爲與從PMOS電晶體111、PMOS電晶體11 、NMOS電晶體12和NMOS電晶體13形成之電路同一形成 之對照電路被提供，在PMOS電晶體111和PMOS電晶體 112之閘極施加相同控制電壓Vc，因爲在NMOS電晶體13 和NMOS電晶體8之閘極爲了除去DC偏移施加相同電壓 Vn，對偏壓電壓Vg，對應關係之M0S電晶體行使相同動作 本紙張尺度適用中國國家標準（CNS ) A4規格（2I0X297公釐） -40- 563294 A7 __B7 五、發明説明（38) 。又，在依據電路動作之以下說明，爲了容易理解，PMOS 電晶體111和PMOS電晶體11之元件特性，以及NMOS電 晶體12和NMOS電晶體13之元件特性當作各自之互等實 施數値分析。再者，在依據本發明之放大電路，將PMOS 電晶體111和PMOS電晶體11，以及NMOS電晶體12和 NMOS電晶體13各自同一形成並非必要條件。而且，將這 些電晶體以不同方式形成，不用說亦可得以以下數値分析 與特定之電路特性同等之電路特性。 基於PMOS電晶體111之非飽和區域之汲極電流和 PMOS電晶體11之飽和區域之汲極電流相等可得式（17) ，以整理式（17)可得式（18)。因而，以對Vsp解開式 U8)，Vsp如式（19)所示被提供。如式（19)所示，以 使可變電壓源113之電壓Vc適當變化，可控制PMOS電晶 體11和PMOS電晶體2之源極電位Vsp。 2(Vdd-Vc-Vtp)(Vdd-Vsp)-(Vdd-Vsp)2=(Vsp-Vdd+Vdd-Vg-Vtp)2 (17) 2(Vdd-Vsp) -2(2Vdd-Vg-Vc-2Vtp)(Vdd-Vsp)+(Vdd-Vg-Vtp)2=〇 (18)

Vsp= ^^+VtP-^^(2Vdd-Vg-Vc-2Vtp)2-2(Vdd-Vg-Vtp)2 =^y^+Vtp-y^Vc2-2(2Vdd-Vg-2Vtp)Vc+(2Vdd-Vg-2Vtp)2-2(Vdd-Vg-Vtp)2 =^^WtP-YVVc2-(2Vdd-Vg-2Vtp)Vc+2(Vdd-Vtp)2-Vg2 (19) 又，藉由DC偏移檢出手段藉由施加電壓Vn於NMOS 電晶體13之閘極，可除去從PMOS電晶體111、PMOS電晶 體11、NMOS電晶體12和NMOS電晶體13等形成之CMOS 反相換流器電路有關之DC偏移，CMOS反相換流器電路之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局a(工消費合作社印製 -41 - 563294 A 7 B7 五、發明説明（39) (請先閱讀背面之注意事項再填寫本頁) 輸出電流1〇如式（20 )所示可求得。又，CMOS反相換流 器電路之增益Ga如式（21)被提供。由式（21)可知，以 使控制電壓Vc適當變化，可控制CMOS反相換流器電路之 增益Ga。 lo:-Mp(1+|^)(VspA/gA/tp)Vin (20) :Mp卜儒 j|y^9 .1,/Vc2 -(2Vdd-Vg-2Vtp)Vc+2(Vdd-Vtp)2.Vg2 J R〇 (21) 此處，Ro係接於輸出端子15之負荷電阻之電阻値。再 者，對NMOS電晶體114，因爲在穩定動作時汲極-源極間 電壓變成零行使OFF動作，所以在與DC偏移有關之補正 動作不會給予任何影響。 經濟部智慧財產局員工消費合作社印製 如以上所述，若依據本實施形態4，具備可變地控制 PM0S電晶體11之源極電位之電壓控制手段和爲了除去DC 偏移提升NMOS電晶體12之源極電位之電壓移動手段而構 成，所以使PM0S電晶體11之源極電位適當變化之後爲了 除去DC偏移藉由使電壓移動手段動作，因爲結果上可控制 CMOS反相換流器電路之增益，得到除去DC偏移且得到增 益可控制之放大電路之效果。又，因爲在從PM0S電晶體 11和NMOS電晶體12形成之CMOS反相換流器電路的輸出 部沒必要附加補正用電路，達到可控制由寄生容量之頻率 特性之劣化、雜訊性能之劣化和消費電流之增大之效果。 又，電壓控制手段具有裝置在PM0S電晶體11之源極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -42- 563294 A7 ____ B7_ 五、發明説明（4〇) (請先閱讀背面之注意事項再填寫本頁) 和電壓源1之間之PMOS電晶體111和接於PMOS電晶體 Π 1之閘極之可變電壓源1 π所構成，所以可以簡單構造使 PMOS電晶體11之源極電位變化，達到可簡略化電路構造 之效果。 又，電壓移動手段具有裝置在NMOS電晶體12之源極 和接地部4之間之NMOS電晶體13和爲了檢出DC偏移對 NMOS電晶體13之閘極除去DC偏移施加被調整電壓之DC 偏移檢出手段所構成，所以按照被檢出之DC偏移量可提升 NMOS電晶體12之源極電位至適當之位階，故達到可確實 除去DC偏移而可得到高精度放大電路之效果。 經濟部智慧財產局員工消費合作社印製 更且，DC偏移檢出手段具有與閘極連接可變電壓源 113之PM〇S電晶體111同一形成之PMOS電晶體112、與 連接於PMOS電晶體112之PMOS電晶體11同一形成之 PMOS電晶體2、與連接於PMOS電晶體2之NMOS電晶體 12同一形成之NMOS電晶體3、與連接於NMOS電晶體3 之NMOS電晶體13同一形成之NMOS電晶體8、在PMOS 電晶體2之閘極和NMOS電晶體3之閘極施加直流偏壓電 壓之電壓源10、在從PMOS電晶體2和NMOS電晶體3形 成之CMOS之輸入部和輸出部連接各自之反轉輸入部和非 反轉輸入部且輸出部連接於NMOS電晶體1 3之閘極和 NMOS電晶體8之閘極之演算放大器9所構成，所以可以簡 單構造實現以高精度檢出DC偏移之DC偏移檢出手段，達 到可簡略化電路構造之效果。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -43- 563294 A7 B7 五、發明説明（41) 實施形態5 (請先閱讀背面之注意事項再填寫本頁) ί衣ί廉本發明之實施形態5之放大電路與實施形態4同 樣，具有具備DC偏移除去機能加上增益可變機能之特徵。 胃11 Η係顯示依據本發明之實施形態5之放大電路之構造 之電路圖。在第丨丨圖，與第6圖和第1〇圖同一之符號係 表示同一或相當部分省略其說明。121係裝置在NMOS電晶 體12之源極和接地部4之間之NMOS電晶體（第2 NM〇S 電晶體），122係與NMOS電晶體121同一形成且裝置在 NMOS電晶體3之源極和接地部4之間之NMOS電晶體（第 4 NMOS電晶體），123係連接於NMOS電晶體121之閘極 和NMOS電晶體丨22之閘極之可變電壓源。 因爲上述放大電路係以形成於同一晶片內經由同一製 造程序，所以對PM0S電晶體61和PM0S電晶體62， PM0S電晶體11和PM0S電晶體2，NMOS電晶體12和 NMOS電晶體3，NMOS電晶體121和NMOS電晶體122， 經濟部智慧財產局員工消費合作社印製 各自之汲極電流係數和臨界値電壓等之元件特性可視爲相 等。亦即，從PM0S電晶體62、PM0S電晶體2、NMOS電 晶體3和NMOS電晶體122形成之電路做爲與從PM0S電晶 體1、PM〇S電晶體11、NMOS電晶體12和NMOS電晶體 121形成之電路同一形成之對照用電路而被提供。 又，在顯示在第11圖之放大電路，從NMOS電晶體 121和可變電壓源123等，構成可變控制NMOS電晶體12 之源極電位之電壓控制手段。又，從PM0S電晶體62、 PM0S電晶體2、NMOS電晶體3、NMOS電晶體122、演算 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 44- 563294 A7 _B7_ 五、發明説明（42) (請先閲讀背面之注意事項再填寫本頁) 放大器63和偏壓用電壓源等，藉由電壓控制手段在使 NMOS電晶體12之源極電位變化之狀態檢出在從PMOS電 晶體11和PMOS電晶體12形成之CMOS反相換流器電路產 生之DC偏移，且構成對PMOS電晶體61之閘極爲了除去 DC偏移施加被調整電壓之DC偏移檢出手段。更且，從DC 偏移檢出手段和PMOS電晶體61，構成爲了除去DC偏移提 升PMOS電晶體11之源極電位之電壓移動手段。 經濟部智慧財產局員工消費合作社印製 其次，就顯示在第11圖之放大電路之動作說明。此處 ，電壓電源設爲Vdd，藉由可變電壓源123所賦予之控制電 壓爲Vc，NMOS電晶體12和NMOS電晶體3之源極電位爲 Vsn，藉由偏壓用電壓源10所賦予之偏壓電壓爲Vg，演算 放大器63之輸出電壓爲Vp。如在前所述，從PMOS電晶體 62、PMOS電晶體2、NMOS電晶體3和NMOS電晶體122 形成之電路做爲與從PMOS電晶體61、PMOS電晶體11、 NMOS電晶體12和NMOS電晶體121形成之電路同一形成 之對照用電路被提供，在NMOS電晶體121和NMOS電晶 體122之閘極施加相同控制電壓Vc，因爲在PMOS電晶體 61和PMOS電晶體62之閘極爲了除去DC偏移施加相同電 壓Vp，對偏壓電壓Vg，對應關係之M0S電晶體行使各自 之相同動作。又，在依據電路動作之以下說明，爲了容易 理解，PMOS電晶體61和PMOS電晶體11之元件特性，以 及NMOS電晶體12和NMOS電晶體121之元件特性以個別 互等實施數値分析。再者，在依據本發明之放大電路，將 PMOS電晶體61和PMOS電晶體11，以及NMOS電晶體12 I紙張尺度適用中國國家標準（CNS ) A4規格(21〇〆297公釐） -45-

Vg+Vc 2 經濟部智慧財產局員工消費合作社印製 〇^-Vout K/1 Ga—W=-Mn (Vg-Vsn-Vtn)Ro -Mn 1 + 563294 A7 _ _B7_____ 五、發明説明（43) 和NMOS電晶體121各自同一形成並非必要條件。因而， 將這些電晶體以不同方式形成，在以下之數値分析不用說 可得與特定電路特性同等之電路特性。 基於NMOS電晶體121之非飽和區域之汲極電流和 NMOS電晶體12之飽和區域之汲極電流相等可得式（22) ，以整理式（22)可得式（23)。因而，以對Vsn求解式 (23 )，Vs如式（24 )所示可得。從式（24 )可知，以使 可變電壓源123之電壓Vc適當變化，可控制NMOS電晶體 12和NMOS電晶體3之源極電位Vsn。 2(Vc-Vtn)Vsn-Vsn2=(Vg-VsivVtn)2 (22) 2Vsn-2(Vg+Vc-2Vtn)Vsn+(Vg-Vtn)2=〇 (23)

Vsn= —-Vtiv 士 VfVg+Vc-2Vtn)2-2(Vg-Vtn)2 :-Vti>士Vvc2+(2Vg_2Vtn)Vc+(Vg-2Vtn)2-2(Vg-Vtn^ .Vtn_yVVc2+(2Vg_2Vtn)Vc_Vg2+2Vtn2 (24) 又，對顯示在第11圖之放大電路，如式（25 )和式C 26 )所示亦可求得輸出電流1〇和增益Ga。從式（26 )可知 ，以使控制電壓Vc適當變化可控制CMOS反相換流器電路 之增益Ga。 lo=-Mn(1-fj(Vg-Vsn-Vtn)Vin (25) 卜iM) j|V^Vc ^ ^vc24.(2Vg-2Vtn)Vc.Vg2+2Vtn2 \r〇 (26) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) i Lrn n-i H^Mi · c. 訂 -46- 563294 A7 B7 五、發明説明（44) (請先閲讀背面之注意事項再填寫本頁) 如以上所示，若藉由本實施形態5，具備可變地控制 NMOS電晶體12之源極電位之電壓控制手段和爲了除去DC 偏移降低PMOS電晶體11之源極電位之電壓移動手段而構 成，所以藉由使NMOS電晶體12之源極電位適度變化後爲 了除去DC偏移使電壓移動手段動作，因爲結果上可控制 CMOS反相換流器電路之增益，所以達到可除去DC偏移且 得到可增益控制之放大電路之效果。又，因爲在從PMOS 電晶體11和PMOS電晶體12形成之CMOS反相換流器電路 之輸出部沒有必要附加補正用電路，所以達到可抑制來自 寄生容量之頻率特性之劣化、雜訊性能之劣化和消費電流 之增大之效果。 又，電壓控制手段，因爲具有裝置在NMOS電晶體12 之源極和接地部4之間之NMOS電晶體121和連接於NMOS 電晶體121之閘極之可變電壓源123而構成，所以藉由簡 單之構造可使NMOS電晶體12之源極變化，達到可簡略化 電路構造之效果。 經濟部智慧財產苟員工消費合作社印製 又，電壓移動手段，因爲具有裝置在PMOS電晶體11 之源極和電壓源1之間之PMOS電晶體61和爲了檢出DC 偏移對PMOS電晶體61之閘極除去DC偏移施加被調整之 電壓之DC偏移檢出手段而構成，所以因爲按照被檢出之 DC偏移量可提升PMOS電晶體11之源極電位至適當之電位 階，所以達到可確實除去DC偏移得到高精度放大電路之效 果。 更且，DC偏移檢出手段，因爲具有與PMOS電晶體61 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -47- 563294 A7 B7 五、發明説明（45) (請先閲讀背面之注意事項再填寫本頁) 同一形成之PMOS電晶體62、與連接於PMOS電晶體62同 一形成之PMOS電晶體2、與連接於PMOS電晶體2之 NMOS電晶體12同一形成之NMOS電晶體3、與連接於 NMOS電晶體3且閘極連接於可變電壓源12之NMOS電晶 體121同一形成之NMOS電晶體122、施加直流偏壓電壓於 PMOS電晶體2之閘極和NMOS電晶體3之閘極之電壓源10 和在從PMOS電晶體2與NMOS電晶體3形成之CMOS之輸 入部和輸出部連接各自之反轉輸入部和非反轉輸入部且輸 出部連接於PMOS電晶體61之閘極與PMOS電晶體62之閘 極之演算放大器63而構成，所以以簡單構造可實現以高精 度檢出DC偏移之DC偏移檢出手段，達到簡略化電路構造 之效果。 實施形態6 經濟部智慧財產局員工消費合作社印製 依據本發明之實施形態6之放大電路做爲負荷連接 M〇S電晶體於輸出端子之點係具有特徵。第12圖係顯示依 據本發明之實施形態6之放大電路之構造之電路圖。在第 1 2圖，與第11圖同一之符號係顯示同一或相當部分所以省 略齊說明。1 3 1係裝置在電壓源1與輸出端子1 5之間短路 汲極和閘極之NMOS電晶體（第1負荷用M0S電晶體）、 132係裝置在接地部4與輸出端子15之間短路汲極和閘極 之NMOS電晶體（第2之負荷用M0S電晶體）。再者，對 顯不在第11圖之D C偏移檢出手段等則省略。 其次，就顯示在第1 2圖之放大電路之動作說明。此處 本紙張尺度適用中國國家標準（CNS ) A4規格（21 〇 X 297公釐） -48 - 563294 A7 B7 五、發明説明（46) ，依據NMOS電晶體131、132之汲極電流係數設爲M11’， 互相電導爲GmW時，與來自NMOS電晶體131、132有關之 電阻値Rd係顯示如式（27 )而得。因而，基於式（25 )和 式（27 )，顯示在第1 2圖之放大電路之增益Gb顯示如式 (28)而得。由式（28)可知，基於NMOS電晶體12和 NMOS電晶體121之汲極電流係數Μη和NMOS電晶體131 和NMOS電晶體132之汲極電流係數MW之比可設定放大電 路之增益。亦即，以使NMOS電晶體12、121之頻道長或 頻道寬對NMOS電晶體131、132之頻道長或頻道寬之比變 化可適當設定增益Gb。 (請先閱讀背面之注意事項再填寫本頁)

Rd:

Gb:

GmrV 2Mn，(VgA/tn) lo*Rd (27)

Vin

Mn2ΜΠ7

1+J

Mp

Wg-Vsn-Vtn / Vg-Vtn (28) 經濟部智慧財產局員工消費合作社印製 如以上所述，若由此實施形態6，因爲短路裝置在輸出 端子1 5和電壓源1之間之汲極和閘極之NMOS電晶體1 3 1 和裝置在輸出端子1 5和接地部4之間之汲極和閘極之 NMOS電晶體132而構成，所以因爲使用MOS電晶體可賦 予取出電壓輸出爲目的之負荷，達到可積體化而可縮小電 路規模之效果。又，因爲基於MOS電晶體之頻道長或頻道 寬等之大小可設定放大電路之增益，所以與使用電阻取出 電壓輸出之場合比較可減低起因於製造誤差就增益產生之 誤差，達到可提高放大電路精度之效果。再者，做爲負荷 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -49- 563294 A7 B7 五、發明説明（4力 用電晶體使用PMOS電晶體亦可，可達到與NMOS電晶體 同樣之效果。 再者，藉由上述實施形態1至實施形態6鎖說明之放 大電路，不適用來限定本發明，僅做爲例子而揭示。本發 明之技術的範圍藉由請求專利範圍而決定，在請求專利範 圍所記載之發明之技術的範圍種種設計的變更係可能得。 例如，如第3圖、第6圖、第9圖、第10圖、第11圖和 第12圖所示，連接於DC偏移檢出電路之數目不限定於1 個，對DC偏移檢出電路可採連接複數CMOS反相換流器電 路般之構造。在如此之構造，以共同連接各CMOS反相換 流器電路之信號輸入部和信號輸出部，可得大驅動能例之 放大電路。又，在實施形態6，雖然顯示在第11圖之放大 電路之輸出端子1 5係作承接負荷用之M0S電晶體之構造， 不用說，亦可做爲連接負荷用之M0S電晶體於顯示在第3 圖、第6圖、第9圖和第10圖之放大電路之輸出端子15 之構造。 (請先閲讀背面之注意事項再填寫本頁) 衣. 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） -50-

Claims (1)

1. 563294 A8 B8 C8 D8 六、申請專利範圍 1 1. 一種放大電路，係具有第1 PMOS電晶體、連接汲極 於第1 PMOS電晶體之汲極之第1 NMOS電晶體、連接前述 第1 PMOS電晶體之閘極和前述第1 NMOS電晶體之閘極之 信號輸入部以及連接於前述第PMOS電晶體之閘極和前述 第1 NMOS電晶體之閘極之連接部位之信號輸出部所構成之 放大電路，其特徵爲：該放大電路具有爲了削減DC偏移提 升前述第1 NMOS電晶體之源極電壓之第1電壓移動手段 和爲了削減DC偏移提升前述第1 PMOS電晶體之源極電壓 之第2電壓移動手段之兩方或任何一方。 2. 如申請專利範圍第1項所述之放大電路，其中，第1 電壓移動手段係具有裝置在第1 NMOS電晶體之源極和接地 部之間之第2 NMOS電晶體和爲了檢出DC偏移對該第2 NMOS電晶體之閘極削減DC偏移施加被調整電壓之第1 DC 偏移檢出手段所構成。 3. 如申請專利範圍第1項所述之放大電路，其中，第2 電壓移動手段係具有裝置在第1 PMOS電晶體之源極和電壓 源之間之第2 PMOS電晶體和爲了檢出DC偏移對該第2 PMOS電晶體之閘極削減DC偏移施加被調整電壓之第2 DC 偏移檢出手段所構成。 4. 如申請專利範圍第2項所述之放大電路，其中，第1 DC偏移檢出手段具有與第1 PMOS電晶體同一形成之第3 PMOS電晶體、與連接汲極於該第3 PMOS電晶體之汲極之 第1 NMOS電晶體同一形成之第3 NMOS電晶體、供給直流 偏壓電壓於前述第3 PMOS電晶體之閘極和前述第3 NMOS (請先聞讀背面之注意事項再填寫本頁) ·裝· 、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -51 - 563294 A8 B8 C8 D8 々、申請專利範圍 2 (請先閱讀背面之注意事項再填寫本頁) 電晶體之閘極之偏壓用電壓源、與連接閘極於前述第3 NMOS電晶體之源極之第2 NMOS電晶體同一形成之第4 NMOS電晶體、非反轉輸入部連接於前述第3 PMOS電晶體 之汲極和前述第3 NMOS電晶體之汲極之連接部位，反轉輸 入部連接於前述第3 PMOS電晶體之閘極和前述第3 NMOS 電晶體之閘極之連接部位，輸出部連接於前述第2 NMOS電 晶體之閘極和前述第4 NMOS電晶體之閘極之第1演算放大 部所構成。 經濟部智慧財產局員工消費合作社印製 5. 如申請專利範圍第3項所述之放大電路，其中，第2 DC偏移檢出手段具有與第1 PMOS電晶體同一形成之第3 PMOS電晶體、與連接汲極於該第3 PMOS電晶體之汲極之 第1 NMOS電晶體同一形成之第3 NMOS電晶體、供給直流 偏壓電壓於前述第3 PMOS電晶體之閘極和前述第3 NMOS 電晶體之閘極之偏壓用電壓源、與連接閘極於前述第3 PMOS電晶體之源極之第2 PMOS電晶體同一形成之第4 PMOS電晶體、非反轉輸入部連接於前述第3 PMOS電晶體 之汲極和前述第3 NMOS電晶體之汲極之連接部位，反轉輸 入部連接於前述第3 PMOS電晶體之閘極和前述第3 NMOS 電晶體之閘極之連接部位，輸出部連接於前述第2 PMOS電 晶體之閘極和前述第4 PMOS電晶體之閘極之第2演算放大 部所構成。 6. 如申請專利範圍第4項所述之放大電路，其中，第1 演算放大器具有爲了構成差動對互相連接汲極而連接非反 轉輸入部於閘極之第5 NMOS電晶體和連接反轉輸入部於閘 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -52- 563294 A8 B8 C8 D8 ^、申請專利範圍 3 (請先閱讀背面之注意事項再填寫本頁) 極之第6 NMOS電晶體、爲了構成電流反射互相連接閘極之 第5 PMOS電晶體和第6 PMOS電晶體、連接閘極於前述第 5 NMOS電晶體之源極之第7 NMOS電晶體、連接閘極於前 述第6 NMOS電晶體之第8 NMOS電晶體、連接閘極於前述 第5 PMOS電晶體之閘極之第9 NMOS電晶體以及連接閘極 於前述第6 PMOS電晶體之閘極之第10 NMOS電晶體所構 成； 前述第7 NMOS電晶體之閘極和前述第10 NMOS電晶 體之閘極和前述第6 NMOS電晶體之源極連接，前述第8 NM〇S電晶體之閘極和前述第9 NMOS電晶體之閘極和前述 第5 NMOS電晶體之源極連接，前述第5 PMOS電晶體之汲 極和前述第9 NMOS電晶體之汲極之連接部位或前述第6 PMOS電晶體之汲極和前述第10 NMOS電晶體之汲極之連 接部位之任何之一連接於輸出部。 經濟部智慧財產局員工消費合作社印製 7.如申請專利範圍第5項所述之放大電路，其中，第2 演算放大器具有爲了構成差動對互相連接汲極而連接非反 轉輸入部於閘極之第5 PMOS電晶體和連接反轉輸入部於閘 極之第6 PMOS電晶體、爲了構成電流反射互相連接閘極之 第5 NMOS電晶體和第6 NMOS電晶體、連接閘極於前述第 5 PMOS電晶體之源極之第7 PMOS電晶體、連接閘極於前 述第6 PMOS電晶體之第8 PMOS電晶體、連接閘極於前述 第5 NMOS電晶體之閘極之第9 PMOS電晶體以及連接閘極 於前述第6 NMOS電晶體之閘極之第10 PMOS電晶體所構 成； -53- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 563294 A8 B8 C8 D8 六、申請專利範圍 6 M〇S電晶體。 13·—種放大電路，係具有第1 PMOS電晶體、連接汲 極於該第1 PMOS電晶體之汲極之第1NM0S電晶體、連接 於前述第1 PMOS電晶體之閘極和前述第1 NMOS電晶體之 閘極之信號輸入部以及連接於前述第1 PMOS電晶體之汲極 和前述第1 NMOS電晶體之汲極之連接部位之信號輸出部所 構成，其特徵爲：該放大電路係具備： 可變地控制涮第1 NMOS電晶體之源極電位之電壓控制 手段；以及 爲了除去DC偏移降低前述第1 PMOS電晶體之源極電 位之電壓移動手段。 14. 如申請專利範圍第13項所述之放大電路，其中，電 壓控制手段具有裝置在抵1 NMOS電晶體之源極和接地部之 間之第2 NMOS電晶體以及連接於該第2 NMOS電晶體之閘 極之可變電壓源所構成。 15. 如申請專利範圍第13項所述之放大電路，其中，電 壓移動手段具有裝置在第1 PMOS電晶體之源極和電壓源之 間之第2 PMOS電晶體以及爲了檢出DC偏移對該第2 PMOS電晶體之閘極除去DC偏移施加被調整之電壓之DC 偏移檢出手段所構成。 16. 如申請專利範圍第15項所述之放大電路，其中，電 壓控制手段具有裝置在第1 NMOS電晶體之源極和電壓源之 間之第2 NMOS電晶體和連接該第2 NMOS電晶體之閘極之 可變電壓源所構成； 1 紙張尺度適用中國國家標準（CNS ) A4規格（210X297公着1 (請先閲讀背面之注意事項再填寫本頁) 裝· 、1T 經濟部智慧財產局員工消費合作社印製 563294 A8 B8 C8 D8 ^、申請專利乾圍 7 DC偏移檢出手段具有與前述第1 PM〇S電晶體同一形 成之第3 PMOS電晶體、連接閘極於該第3 PMOS電晶體之 汲極與第1 NMOS電晶體同一形成之第3 NMOS電晶體、供 給直流偏壓電壓於前述第3 PMOS電晶體之閘極和前述3 NMOS電晶體之閘極之偏壓用電壓源、與裝置在前述第3 NMOS電晶體之源極和電壓源之間且閘極連接於前述可變電 壓源之前數第2 NMOS電晶體同一形成之第4 NMOS電晶體 、裝置在前述第3 PMOS電晶體之源極和接地部之間與第2 PM〇S電晶體同一形成之第4 PMOS電晶體以及非反轉輸入 部連接於前述第3 PMOS電晶體之汲極和前述第3 NMOS電 晶體之汲極之連接部位，反轉輸入部連接於前述第3 PMOS 電晶體之閘極和前述第3 NMOS電晶體之閘極之連接部位， 輸出部連接於前述第2 PMOS電晶體之閘極和前述第4 PMOS電晶體之閘極之演算放大部所構成。 17·如申請專利範圍第13項所述之放大電路，其中，該 放大電路係具備短路裝置在信號輸出部和電壓源之間之汲 極和閘極之第1負荷用MOS電晶體以及具備短路裝置在前 述信號輸出部和電壓源之間之汲極和閘極之第2負荷用 M〇S電晶體。 本紙張尺度適用中國國家標準（CNS ) Μ規格（21〇χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製