CN101262222B - Ab类缓冲电路 - Google Patents

Abstract

一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，P1源极连接至第一节点，栅极和漏极连接至Ib输入端，Ib输出端连接至第二节点；P2源极连接至所述第一节点，栅极与P1栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，源极连接至所述第二节点；AB类输出级及负反馈网络电路输入端连接至N2漏级，输出端连接至输出电压信号Vout，所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极。该缓冲电路具有低输出阻抗特性及很好的电压跟踪特性。

Description

AB类缓冲电路

技术领域

本发明涉及缓冲电路，特别是涉及AB类缓冲电路。

背景技术

应用于集成接收机基带电路中的频道滤波器要求具有很高的线性度。单位增益缓冲器可以用来实现这种高线性度的滤波器。该单位增益缓冲器要求具有很好的电压跟踪性能，低输出阻抗和高带宽。一种CMOS AB类缓冲器负反馈电路能实现具有上述特性的单位增益缓冲器。其基础电路如图1所示。由于使用负反馈网络，可以实现低输出阻抗。给NMOS管N2提供一个固定的偏置电流Ib可以实现电压跟踪性能。其原理为：假设NMOS管N2工作在饱和区，忽略沟道调制效应，根据MOS器件在饱和区的电压电流方程：(K为MOS管的特性参数，V_t为MOS管的阈值电压)有：

$\mathrm{Ib}=K\frac{W}{L}{(\mathrm{Vin}-\mathrm{Vout}-V_t)}^2---\left(1\right)$

整理(1)式得到：

$\mathrm{Vout}=\mathrm{Vin}-\mathrm{Vt}-\sqrt{\frac{\mathrm{Ib}*L}{K*W}}---\left(2\right)$

从(2)式可以看出该电路存在一个缺点，输入电压与输出电压存在一个直流电压差，这个差值随着工艺和温度而改变。而且由于衬底效应，NMOS管的V_t不是一个常数值。所以该电路的电压跟踪特性不好，用该电路来实现的滤波器的线性度会受到影响。

发明内容

本发明所要解决的技术问题是提出一种AB类缓冲电路，该缓冲电路不仅具有低输出阻抗特性而且具有很好的电压跟踪特性。

为解决上述技术问题，本发明提出了一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，其中，P1源极连接至一第一节点，P1栅极和P1漏极连接至电流源Ib输入端，电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，P2栅极与P1栅极相连，P2漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，N2源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，N1源极连接至所述第二节点；所述AB类输出级及负反馈网络的输入端连接至N2漏级，所述AB类输出级及负反馈网络的输出端连接至输出电压信号Vout，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，P2C栅极连接至P2栅极，P2C漏极连接至N2C漏极，N2C栅极与N2C漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极；所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极为所述AB类输出级及负反馈网络的输入端，P3的漏极为所述AB类输出级及负反馈网络的输出端；N3的栅极连接到N2的漏极，N3的漏极连接到所述第一节点，N3的源极连接到N4的漏极，N4的源极接所述第二节点，N4的栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，P3的源极连接到所述第一节点，P3的漏极连接到N5的漏极，N5的栅极连接到N4的漏极，N5的源极接所述第二节点。

进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD，所述第二节点为地VSS。

进一步地，上述电路还可具有以下特点，PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

为解决上述技术问题，本发明还提出了一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源和AB类输出级及负反馈网络，其中，P1漏极连接至P2源极，P1栅极连接到偏置电压信号Vc，P1源极与电流源Ib输入端及第一节点相连，电流源Ib输出端连接至N1漏极和N1栅极；P2栅极与输入信号电压Vi相连，P2漏极连接至N2漏极；N2栅极连接至N1栅极，N2源极接第二节点；所述AB类输出级及负反馈网络的输入端与N2漏极相连，所述AB类输出级及负反馈网络的输出端连接至输出电压信号Vout，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极与P2源极相连，P2C栅极与P2C漏极连接至N2C漏极及输出电压信号Vout；N2C栅极与N2栅极相连，N2C源极接所述第二节点；

所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD，所述第二节点为地VSS。

进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极为所述AB类输出级及负反馈网络的输入端，P3的漏极为所述AB类输出级及负反馈网络的输出端，N3的栅极连接到N2的漏极，N3的漏极连接到所述第一节点，N3的源极连接到N4的漏极；N4的源极接所述第二节点，N4的栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，P3的源极连接到所述第一节点，P3的漏极连接到N5的漏极；N5的栅极连接到N4的漏极，N5的源极接所述第二节点。

进一步地，上述电路还可具有以下特点，PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

本发明提出的AB类缓冲电路通过在CMOS AB类缓冲电路负反馈基础电路上增加一个有恒定偏置电流的二极管接法的MOS管来消除衬底效应和直流电压差，获得了很好的电压跟踪特性，而且由于使用负反馈网络，具有低输出阻抗特性。

附图说明

图1是现有技术中的AB类缓冲电路结构图。

图2是本发明第一实施例的AB类缓冲电路结构图。

图3是本发明第二实施例的AB类缓冲电路结构图。

图4是本发明AB类缓冲电路的一应用实例的结构图。

图5是图4所示AB类缓冲电路应用实例的输入输出电压仿真波形。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

第一实施例

如图2所示，本实施例中AB类缓冲电路包括3个PMOS管，3个NMOS管，一个电流源和一个AB类输出级及负反馈网络。其中，PMOS管P1的源极与电源VDD相连，其栅极和漏极连接到电流源Ib的输入端，电流源Ib的输出端与地VSS相连；PMOS管P2的源极与电源VDD相连，栅极与P1的栅极相连，漏极与NMOS管N2的漏极相连；PMOS管P2C的源极与电源VDD相连，栅极连接到P1的栅极，漏极连接到NMOS管N2C的漏极；NMOS管N2的栅极连接到输入电压信号Vin，源极与NMOS管N1的漏极相连；NMOS管N2C的栅极与漏极相连且连接至输出电压信号Vout，N2C的源极连接到N1的漏极；NMOS管N1的栅极连接到偏置电压信号Vc，源极与地VSS相连；AB类输出级及负反馈网络的输入端与NMOS管N2的漏极相连，输出端与NMOS管N2C的栅极相连，且连接至输出电压信号Vout。

第二实施例

与图2对应的采用P型输入级的缓冲电路如图3所示，本实施例中AB类缓冲电路包括3个PMOS管，3个NMOS管，一个电流源和一个AB类输出级及负反馈网络。其中，PMOS管P1的漏极连接到PMOS管P2和P2C的源极，其栅极连接到偏置电压信号Vc，其源极连接到电源VDD及电流源Ib的输入端，电流源Ib的输出端连接到NMOS管N1的漏极和栅极，N1的源极接地VSS；PMOS管P2的栅极连接到输入电压信号Vin，漏极连接到NMOS管N2的漏极；PMOS管P2C的栅极与漏极连接到NMOS管N2C的漏极，N2C的源极接地VSS；NMOS管N2的栅极连接到NMOS管N1和N2C的栅极，其源极接地VSS；AB类输出级及负反馈网络的输入端连接到NMOS管N2的漏极，输出端连接到PMOS管P2C的栅极，且连接至输出电压信号Vout。

下面用本发明的一应用实例进一步加以说明。

如图4所示，本应用实例中AB类输出级及负反馈网络由PMOS管P3和NMOS管N3，N4，N5组成，其中，N3的栅极为AB类输出级及负反馈网络电路的输入端，P3的漏极为AB类输出级及负反馈网络电路的输出端；NMOS管N3的栅极连接到NMOS管N2的漏极，N3的漏极连接到电源VDD，其源极连接到NMOS管N4的漏极，N4的源极接地VSS，其栅极与偏置电压信号Vc1相连；PMOS管P3的栅极连接到N3的栅极，源极连接到电源VDD，漏极连接到NMOS管N5的漏极，且连接至输出电压信号Vout；NMOS管N5的栅极连接到N4的漏极，源极接地VSS。该AB类缓冲电路其它部分的结构同第一实施例。

该AB类输出级及负反馈网络也适用于图3所示电路。

该应用实例中，电流源Ib和PMOS管P1，P2，P2C为NMOS管N2和N2C提供电流大小为ib的偏置电流；NMOS管N1的偏置电流大小为2*ib；PMOS管P3和NMOS管N3，N4，N5组成AB类输出级及负反馈网络；PMOS管P2和P2C具有相同的尺寸；NMOS管N2和N2C具有相同的尺寸和偏置电流所以二者具有相同的栅极-源极电压，即

V_{gs_N2}＝V_{gs_N2C}

所以有：

Vin＝V_{gs_N2}+V_{ds_N3}＝Vout＝V_{gs_N2C}+V_{ds_N3}

即Vin＝Vout，输入输出电压之间没有直流电压差。该结果也适用于图2，图3所示的电路。

考虑到PMOS管P1，P2和P2C之间的失配以及NMOS管N2和N2C之间的失配会使得N2和N2C二者的栅极-源极电压不完全相等从而使得输入输出电压之间存在一个很小的直流电压偏差。但是通过一定的版图技巧就可以将这个直流电压偏差减小到最小值。例如，使PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

图5是图4所示AB类缓冲电路的输入输出电压仿真波形。从图中可以看出输入输出电压之间只有几个毫伏的偏差。可以看出本发明所述电路具有很好的电压跟踪特性。

当然，本发明还可有其他多种应用实例，例如在所述AB类缓冲电路中采用不同结构的AB类输出级及负反馈网络，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，其中，P1源极连接至一第一节点，P1栅极和P1漏极连接至电流源Ib输入端，电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，P2栅极与P1栅极相连，P2漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，N2源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，N1源极连接至所述第二节点；所述AB类输出级及负反馈网络的输入端连接至N2漏级，所述AB类输出级及负反馈网络的输出端连接至输出电压信号Vout，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，P2C栅极连接至P2栅极，P2C漏极连接至N2C漏极，N2C栅极与N2C漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极；

所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

2.如权利要求1所述的AB类缓冲电路，其特征在于：

所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极为所述AB类输出级及负反馈网络的输入端，P3的漏极为所述AB类输出级及负反馈网络的输出端；N3的栅极连接到N2的漏极，N3的漏极连接到所述第一节点，N3的源极连接到N4的漏极，N4的源极接所述第二节点，N4的栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，P3的源极连接到所述第一节点，P3的漏极连接到N5的漏极，N5的栅极连接到N4的漏极，N5的源极接所述第二节点。

3.如权利要求1或2所述的AB类缓冲电路，其特征在于：

所述第一节点为电源VDD，所述第二节点为地VSS。

4.如权利要求1所述的AB类缓冲电路，其特征在于：

PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

5.一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源和AB类输出级及负反馈网络，其中，P1漏极连接至P2源极，P1栅极连接到偏置电压信号Vc，P1源极与电流源Ib输入端及第一节点相连，电流源Ib输出端连接至N1漏极和N1栅极；P2栅极与输入信号电压Vi相连，P2漏极连接至N2漏极；N2栅极连接至N1栅极，N2源极接第二节点；所述AB类输出级及负反馈网络的输入端与N2漏极相连，所述AB类输出级及负反馈网络的输出端连接至输出电压信号Vout，其特征在于：

所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极与P2源极相连，P2C栅极与P2C漏极连接至N2C漏极及输出电压信号Vout；N2C栅极与N2栅极相连，N2C源极接所述第二节点；

所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相同的尺寸。

6.如权利要求5所述的AB类缓冲电路，其特征在于：

所述第一节点为电源VDD，所述第二节点为地VSS。

7.如权利要求5所述的AB类缓冲电路，其特征在于：

所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3，N4，N5，其中，N3的栅极为所述AB类输出级及负反馈网络的输入端，P3的漏极为所述AB类输出级及负反馈网络的输出端；N3的栅极连接到N2的漏极，N3的漏极连接到所述第一节点，N3的源极连接到N4的漏极；N4的源极接所述第二节点，N4的栅极与偏置电压信号Vc1相连；P3的栅极连接到N3的栅极，P3的源极连接到所述第一节点，P3的漏极连接到N5的漏极；N5的栅极连接到N4的漏极，N5的源极接所述第二节点。

8.如权利要求5所述的AB类缓冲电路，其特征在于：

PMOS管P1，P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。

Images