CN1808903A - Ab类运算缓冲器 - Google Patents

Abstract

本发明为一种AB类运算缓冲器包括一输出级，一电压供应电路供应一第一电压及一第二电压驱动该输出级，一第一电流源供应一第一电流，一第二电流源供应一第二电流，一第一电流镜电路具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，以及一第二电流镜电路具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及该第一参考分支之间。

Description

AB类运算缓冲器

技术领域

本发明有关一种运算缓冲器，特别是关于一种兼顾稳定度及省电且能简化偏压电路的AB类运算缓冲器。

背景技术

应用在薄膜晶体管液晶显示器的源极驱动器中的运算缓冲器(OP buffer)必须符合下列要求：

(1)大的回旋率(slew rate)，亦即其驱动能力可将面板的电阻电容电路负载(RC load)在规定时间内充到预定的电压。

(2)低的静态电流(quiescent current)，在能推得动面板的电阻电容电路负载的前提下，尽可能节省耗电。

(3)低的飘移电压(offset voltage)，使推到面板上的电压更准确，达成良好的显示效果。

(4)极佳的稳定度(stability)，由于运算缓冲器都是负反馈的架构，在达成前几项规格的同时，一定得兼顾整体的稳定度。

然而，在传统的AB类(class AB)运算缓冲器100中，如图1所示，为了降低差动输入对102所产生的飘移(offset)，因而必须增加了串叠(cascode)晶体管M5及M6，以提高第一级电路101的直流增益，故需要较大的米勒补偿电容(Miller capacitance)104来提高运算缓冲器100的稳定度，也由于串叠晶体管M5及M6的存在，使得电流由节点106镜射到节点outp的路径加长，造成镜射的不匹配，稳定度也因此受到影响。再者，在运算缓冲器100中，虽然节点110与节点outn可以被偏压在相同的电位，但如此一来将使得输出级103的静态电流和第一级电路101的电流具有一比例关系，造成稳定度和耗电两者无法兼得，导致设计自由度降低。另外电流由节点106及108进入后所看到的寄生电容太多，导致其相位有不小的平移，进而对稳定度造成影响。此外运算缓冲器100需要三个偏压电压V1、V2及V3，所以偏压电路(图中未示)也较为复杂。

因此，一种更佳的AB类运算缓冲器，乃为所冀。

发明内容

本发明的目的之一，在于提出一种AB类运算缓冲器的新架构。

本发明的目的之一，在于提出一种具有更好稳定度的AB类运算缓冲器。

本发明的目的之一，在于提出一种能兼顾稳定度及省电的AB类运算缓冲器。

本发明的目的之一，在于提出一种简化偏压电路的AB类运算缓冲器。

根据本发明，一种AB类运算缓冲器包括一输出级，一电压供应电路供应一第一电压及一第二电压驱动该输出级，一第一电流源供应一第一电流，一第二电流源供应一第二电流，供调整该第一电压，一第一电流镜电路具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，镜射该第一电流以调整该第二电压，以及一第二电流镜电路具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及该第一参考分支之间。其中，电压供应电路包含一PMOS晶体管并联一NMOS晶体管，其分别受控于一第一电压及一第二电压。

由于本发明的AB类运算缓冲器不需要串叠晶体管，故可得到更佳的稳定度，也因此减少一偏压电压的使用，让偏压电路变得较为简单。再者当该第一及第二偏压有误差时，并不影响第一电流及第二电流，因而避免该输出电流随之变动，故能兼顾稳定度及省电。

附图说明

图1为传统的AB类运算缓冲器；

图2为本发明的NMOS输入AB类运算缓冲器；

图3为本发明的NMOS输入AB类运算缓冲器的另一实施例；

图4为本发明的PMOS输入AB类运算缓冲器；以及

图5为本发明的轨对轨AB类运算缓冲器。

符号说明

100    AB类运算缓冲器      101    第一级电路

102    差动输入对          103    输出级

104    电容                106    节点

108    节点                110    节点

200    AB类运算缓冲器      201    驱动电路

202    电流源              204    电流源

206    节点                208    节点

210    节点                211    节点

300    AB类运算缓冲器      400    AB类运算缓冲器

500    AB类运算缓冲器

具体实施方式

图2为本发明的AB类运算缓冲器200，其中由NMOS晶体管T1及T2所组成的差动输入对分别根据输入电压Vneg及Vpos导通电流Id1及Id2，驱动电路201根据电流Id1及Id2驱动输出级212产生输出电压Vout及输出电流Iout。在驱动电路201中，电流源202及204所供应的电流I1及I2分别被汲取电流Id1及Id2后得到电流I3及I4，晶体管T7及T8组成一电压供应电路供应电压Vabp及Vabn至节点208及210以驱动输出级212，由晶体管T3及T4所组成的电流镜电路镜使电流I3等于电流I4，再透过由晶体管T5及T6组成的电流镜电路的镜射，可使节点206的电位Vabpis追纵节点208的电位Vabp，由于运算缓冲器200不需使用串叠架构来提高直流增益，故不用加大电容Cm来降低差动输入对所造成的飘移，而且电流源202和204所看到的仅仅有漏极的电容，不像传统有看到其它栅极到源极的电容，因此其相位平移比较小，具有更佳稳定度。再者，在晶体管T10的栅极与电源电压Vee之间仅有一个晶体管T4，不像传统运算缓冲器100一样包含两个晶体管M4及M6，因此晶体管T10的栅/源极电压Vgs将被偏压在非常接近临界电压Vth的准位，如此节点210及211的操作点均很接近Vgs，所以晶体管T3及T4所造成的飘移将被缩到很小。在运算缓冲器200中，当偏压电压Vnfeed和Vpfeed有误差时，并不影响到前两个分支的电流，因而避免输出电流Iout随之变动，故能兼顾稳定度及省电。从节点206镜射到节点208的路径比传统经过更少的晶体管，所以因镜射所造成不匹配比传统来得小，整体的稳定度也较好。而且运算缓冲器200仅需要两个偏压电压Vnfeed和Vpfeed，所以偏压电路(图中未示)较为简单。

图3为本发明AB类运算缓冲器300的另一实施例，其中同样包括由晶体管T1及T2所组成的差动输入对、驱动电路201及输出级212，在此实施例中，为了预防电源电压Vcc及Vee不正常下降导致负反馈路径失效，使输出电压Vout被锁住，故增加由晶体管T11及T12组成的电流镜电路将通过晶体管T2的电流Id2镜射至节点206，以及增加由晶体管T13及T14所组成的电流镜电路将通过晶体管T1的电流Id1镜射至节点208，另外，由于节点208上电压Vabp的摆幅(swing)将影响最大的输出电流和过超(over shoot)，为了限制电压Vabp的摆幅而得到较好特性，在电源电压Vcc及节点208之间增加由晶体管T15及T16所组成的钳制二极管(clamping diode)。

上述的运算缓冲器200及300均为NMOS输入运算缓冲器，即差动输入对由NMOS晶体管组成，此种运算缓冲器在薄膜晶体管源极驱动器中专门用来推正极性(postive)的电压，但对于负极性(negative)的电压则须用PMOS输入运算缓冲器400，如图4所示。在传统的作法中，若要将图3中的NMOS输入运算缓中器300转换为PMOS输入运算缓冲器400，除了要将差动输入对中的NMOS晶体管T1及T2置换成PMOS晶体管T1’及T2’外，还要将晶体管T3及T4置换成PMOS晶体管，但如此一来整体直流增益增加而速度减慢，因此本发明PMOS输入运算缓冲器400将晶体管T3及T4维持为NMOS晶体管，仅将差动输入对中的NMOS晶体管T1及T2置换成PMOS晶体管T1’及T2’，以获得较佳的稳定度。

图5为本发明的轨对轨rail to rail)运算缓冲器500，其中由NMOS晶体管T1及T2组成的差动输入对及由PMOS晶体管T1’及T2’所组成的差动输入对共享同一驱动电路201来驱动输出级212，在驱动电路201中同样包括电流源202及204以及晶体管T3-T8。其中通过晶体管T1的电流经晶体管T13及T14所组成的电流镜电路镜射至驱动电路201，通过晶体管T2的电流经晶体管T11及T12所组成的电流镜电路镜射至驱动电路201，通过晶体管T1’的电流经晶体管T13’及T14’所组成的电流镜电路镜射至驱动电路201，通过晶体管T2’的电流经晶体管T11’及T12’所组成的电流镜电路镜射至驱动电路201。此外，晶体管T15、T16、T21、T22及T23组成一参考电压产生电路，供应接近1/2Vcc的参考电压Vref与输入准位作比较。

轨对轨运算缓冲器500为图3的NMOS输入运算缓冲器300及图4的PMOS输入运算缓冲器400的结合，其除了兼具NMOS及PMOS输入运算缓冲器300及400的优点外，由于输入准位将和一接近1/2Vcc的参考值作比较，故能够进一步省电，也比较没有线性度(linearity)的问题。

在传统的轨对轨运算缓冲器中，由于NMOS晶体管所组成的差动输入对与PMOS晶体管所组成的差动输入对所使用的驱动电路不同，因此必须使用两个驱动电路，但是在本发明中，NMOS晶体管所组成的差动输入对与PMOS晶体管所组成的差动输入对使用相同的驱动电路，因此本发明的轨对轨运算缓冲器500中，比传统的轨对轨运算缓冲器少使用一驱动电路，故电路更为简单也较节省成本。

Claims (11)

1、一种AB类运算缓冲器，其特征在于，包括：

一输出级；

一电压供应电路，供应一第一电压及一第二电压驱动该输出级；

一第一电流源，供应一第一电流；

一第二电流源，供应一第二电流，供调整该第一电压；

一第一电流镜电路，具有一第一参考分支耦接该第一电流，以及一第一镜射分支经该电压供应电路连接该第二电流，镜射该第一电流以调整该第二电压；以及

一第二电流镜电路，具有一第二参考分支耦接在该第二电流及该第一镜射分支之间，以及一第二镜射分支耦接在该第一电流及该第一参考分支之间。

2、如权利要求1所述的运算缓冲器，其特征在于，更包括一差动输入对根据一第一输入电压及一第二输入电压导通一第三电流及一第四电流，调节该第一及第二电流。

3、如权利要求2所述的运算缓冲器，其特征在于，更包括：

一第三电流镜电路，镜射该第三电流至该第一电流；以及

一第四电流镜电路，镜射该第四电流至该第二电流。

4、如权利要求2所述的运算缓冲器，其特征在于，该差动输入对包括一对NMOS晶体管。

5、如权利要求2所述的运算缓冲器，其特征在于，该差动输入对包括一对PMOS晶体管。

6、如权利要求5所述的运算缓冲器，其特征在于，该第一电流镜电路系由两个NMOS晶体管组成。

7、如权利要求1所述的运算缓冲器，其特征在于，该输出级包括一第一晶体管连接在第一电源电压及输出端之间，受控该第一电压，以及一第二晶体管连接在该输出端及第二电源电压之间，受控该第二电压。

8、如权利要求7所述的运算缓冲器，其特征在于，更包括一钳制二极管连接在该第一电源电压及该第一晶体管的栅极之间。

9、如权利要求1所述的运算缓冲器，其特征在于，更包括

一第一差动输入对，具有一对NMOS晶体管根据一第一输入电压及一第二输入电压分别导通一第三电流及一第四电流；以及

一第二差动输入对，具有一对PMOS晶体管根据一第三输入电压及一第四输入电压分别导通一第五电流及一第六电流；

其中，根据该第三及第五电流调节该第一电流，根据该第四及第六电流调节该第二电流。

10、如权利要求9所述的运算缓冲器，其特征在于，更包括：

一第三电流镜电路，镜射该第三电流至该第一电流；

一第四电流镜电路，镜射该第四电流至该第二电流；

一第五电流镜电路，镜射该第五电流至该第一电流；以及

一第六电流镜电路，镜射该第六电流至该第二电流。

11、如权利要求9所述的运算缓冲器，其特征在于，更包括一电压产生器供应一参考电压至该第三电流、第四电流、第五电流及第六电流。

Images