KR960039601A - 완전 차동 폴디드 캐스코드 씨모오스(comos) 오피 앰프(op amp) 회로에 결합되는 적응 바이러스 회로, 완전 차동 씨모오스 오피 앰프 회로에 결합되는 공통모드 궤환회로 및 이들을 결합한 고속 저전압 저전력 완전 차동 폴디드 캐스코드 씨모오스 오피 앰프 회로 - Google Patents

Abstract

본 발명의 새로운 적응 바이어스 회로 및 공통 모드 궤한 회로를 이용한 차동 폴디드 캐스코드 CMOS OP AMP 장치는 종래의 폴디드 캐스코드 CMOS OP AMP 회로에 부착가능한 적응 바이어스 회로를 제안하여 직류 전력 소모 및 직류 전압 이득을 크게 유지하면서도 슬루속도를 크게 증가시켜 OP AMP 장치의 고속 동작을 실현할 수 있고, 공통 모드 궤한 회로의 입력 전압의 범위를 크게 함으로써 전체 OP AMP 장치의 선형 출력 전압 범위를 극대화할 수 있으며, 또한 문턱 전압이 큰 디지털 CMOS 공정을 이용하여 4V 이하의 단일 공급 전압에서도 직류 전압 이득이 매우 크고 빠른 안정 시간을 갖도록 함으로써 저전압용 디지털 회로와 함께 동일 집적회로 칩상에 아나로그 신호 처리용 CMOS OP AMP 회로를 추가할 수 있도록 한 것이다.

Description

완전 차동 폴디드 캐스코드 씨모오스(CMOS) 오피앰프(OP AMP) 회로에 결합되는 적응 바이어스 회로. 완전 차동 씨모오스 오피앰프 회로에 결합되는 공통모드 궤한 회로 및 이들을 결합한 고속 저전압 저전력 완전 차동 폴디드 캐스코드 씨모오스 오피앰프 회로.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제7도는 본 발명에 따른 적응 바이어스 회로 및 공통 모드 궤환 회로를 채용하는 본 발명의 전체 OP AMP장치에 대한 개략적인 블록 구성도.

Claims (8)

1. 입력 전압 단자, 출력 전압 단자, 복수의 직류 전압 바이어스 단자, 공급 전압 단자 및 이들 각 단자를 통해 상호 연결되는 복수의 MOS 트랜지스터로 구성된 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로에 있어서; 복수개의 MOS 트랜지스터로 구성된 완전 차동 폴디드 캐스코드 CMOS OP AMP 와 복수개의 MOS 트랜지스터로 구성되고 상기 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로의 직류 전압 이득을 저하시키지 않으면서 그의 슬루 현상시의 과도(transient) 출력 전류의 크기를 크게 증가시키기 위하여 결합된 적응 바이어스 회로와 전체 CMOS OP AMP 장치의 출력 전압 변동 범위를 최대로 하기 위하여 입력 전압 범위를 최대로 한 공통 모드 궤한 회로로 구성된 완전 차동 폴디드 CMOS OP AMP 장치를 포함하고, 상기 적응 바이어스회로는, 입력 전압 단자, 공급 전압 단자와 직류 전압 바이어스 단자, 복수의 전류 출력 단자 및 이들 단자를 통해 상호 연결되는 복수의 MOS 트랜지스터로 구성되고, 상기 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로와 입력 단자는 공유하되 독립적으로 동작하는 입력단 회로를 가지며 출력단에서는 상기 적응 바이어스 회로의 출력 전류가 흐르는 복수의 n 채널 및 p 채널 MOS 트랜지스터의 드레인 단자들을 상기 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로의 전류 원으로 작용하는 소오스가 공급 전압에 연결된 복수의 n 채널 및 p 채널 MOS 트랜지스터의 드레인 단자들에 연결 함으로써 상기 폴디드 캐스코드 CMOS OP AMP의 복수의 전류 원 트랜지스터들의 전류에 상기 적응 바이어스 회로의출력 전류를 합해주는 구조로 결합되며, 상기 공통 모드 궤한 회로는, 완전 차동 CMOS OP AMP의 두개의 출력 전압 단자들과 각각 연결된 두 개의 입력 전압 단자. 완전 차동 CMOS OP AMP의 공통 모드 궤한 전압 단자에 연결된 출력 전압 단자, 복수의 직류 바이어스 전압 단자, 상기 완전 차동 CMOS OP AMP와 공유 하는 공급 전압 단자 및 이들 각 단자를 통해 상호 연결되는 복수의 MOS 트랜지스터로 구성되고 상기 두개의 입력 전압과 상기 하나의 직류 바이어스 전압 값에 의거하여 동작되는 일군의 MOS 트랜지스터로 된 nMOS 입력단 차동 증폭기와 상기 두 공급 전압 단자 사이에 연결되며 상기 입력 전압과 상기 다른 하나의 직류 바이어스 전압값에 의거하여 동작되는 타군의 MOS 트랜지스터로 된 pMOS 입력단 차동 증폭기 및 상기 nMOS 증폭기와 pMOS 증폭기 전류 출력을 결합하기 위하여 상기 pMOS 입력단 차동 증폭기의 전류 출력이 가해지는 nMOS 다이오드 구조 트랜지스터의 게이트 및 드레인 단자와 게이트가 연결되는 제1구동 nMOS 트랜지스터의 드레인과 상기 nMOS 입력단 차동 증폭기의 전류 출력이 가해지는 pMOS 다이오드 구조 트랜지스터의 게이트 및 드레인 단자와 게이트가 연결되는 제2구동 pMOS 트랜지스터의 드레인을 연결하는 CMOS 푸쉬풀(push-pull) 증폭기로 이루어지고, 상기 완전 차동 폴디드 캐스코드 CMOS OP AMP 장치에 상기 적응 바이어스 회로를 결합한 것을 특징으로 하는 완전 차동 폴디드 캐스코드 CMOS OP AMP 장치
2. 제1항에 있어서 , 완전 차동 CMOS OP AMP 장치에 부착되는 공통 모드 궤한 회로.
3. 제1항에 있어서, 상기 적응 바이어스 회로가 종래의 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로와는 입력 전압 단자, 공급 전압 단자 및 복수의 전류 출력 단자로만 연결되어 있는 것을 특징으로 하는 OP AMP 장치.
4. 제1항에 있어서, 상기 적응 바이어스 회로의 복수의 출력 단자가 완전 차동 폴디드 캐스코드 CMOS OP AMP 회로의 공급 전압 단자에 소오스가 연결되어 있는 전류원 트랜지스터의 드레인에 연결되어 있는 것을 특징으로 하는 OP AMP 장치.
5. 제2항에 있어서, 상기 공통 모드 궤한 회로는 자체의 선형 입력 동작 범위를 최대로 함으로써 완전 차동 CMOS OP AMP의 출력 전압 범위를 최대로 한 특징으로 하는 OP AMP 장치.
6. 제1항에 있어서, 상기 공통 모드 궤한 회로는 입력 전압 범위를 최대로 하기 위해 nMOS 입력단 차동 증폭기와 pMOS 입력단 차동 증폭기를 병렬 형태로 결합한 것을 특징으로 하는 OP AMP 장치.
7. 제1항에 있어서, 상기 공통 모드 궤한 회로는 상기 nMOS 입력단 차동 증폭기와 pMOS 입력단 차동 증폭기의 결합시 상기 pMOS 입력단 차동 증폭기의 전류 출력이 가해지는 nMOS 다이오드 구조 트랜지스터의 게이트 및 드레인 단자와 게이트가 연결되는 제1구동 nMOS 트랜지스터의 드레인과 상기 nMOS 입력단 차동 증폭기의 전류 출력이 가해지는pMOS 다이오드 구조 트랜지스터의 게이트 및 드레인 단자와 게이트가 연결되는 제2구동 pMOS 트랜지스터의 드레인을 연결하는 CMOS 푸쉬풀(push-pull) 증폭기로 이루어진 것을 특징으로 하는 OP AMP 장치.
8. 제1항에 있어서, 종래의 완전 차동 폴디드 캐스코드 CMOS OP AMP에 상기 적응 바이어스 회로와 상기 공통 모드 궤한 회로를 결합하여 4V 이하의 저전압 회로에서 출력 전압의 변동 가능한 범위를 최대로 하고 저전력으로 고속 동작이 가능하게 한 OP AMP 장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.