TW561560B - Substrate processing apparatus and substrate processing method, substrate planarization method - Google Patents

Substrate processing apparatus and substrate processing method, substrate planarization method Download PDF

Info

Publication number
TW561560B
TW561560B TW091114820A TW91114820A TW561560B TW 561560 B TW561560 B TW 561560B TW 091114820 A TW091114820 A TW 091114820A TW 91114820 A TW91114820 A TW 91114820A TW 561560 B TW561560 B TW 561560B
Authority
TW
Taiwan
Prior art keywords
substrate
hydrogen
catalyst
mentioned
substrate processing
Prior art date
Application number
TW091114820A
Other languages
English (en)
Inventor
Tadahiro Ohmi
Shigetoshi Sugawa
Masaki Hirayama
Tetsuya Goto
Original Assignee
Tadahiro Ohmi
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tadahiro Ohmi, Tokyo Electron Ltd filed Critical Tadahiro Ohmi
Application granted granted Critical
Publication of TW561560B publication Critical patent/TW561560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Catalysts (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

561560 A7 B7 五、發明説明（ 發明之技術領娀 本發明一般係與半導體裝置之製造有關，特別與用以對 半導體基板實施之氫終端處理及氫終端處理裝置有關。 發明之背景拮術 半導體裝置之製造過程中，對於以各種半導體裝置所形 成之Si(矽）基板及玻璃基板，係在最終階段時，在氫氣氣氛 中，以約400 C之溫度施以熱處理，即施有所謂之“氫燒= 處理”。籍由實施該氫燒結處理，存在於Si基板與氡化膜間 之界面區域之懸洋鍵（danglmg bond)及複晶矽（p〇ly slHc〇n) 膜或非晶矽膜中之懸浮鍵將會受到終端（ter如⑽i)，使得該 懸浮鍵捕捉電荷，進而抑制了半導體裝置之特性變化。 以往在相關氫燒結處理的實施上，如上述說明一般，係 藉由在氫氣氣氛中之熱處理，以將氫分子供應至上述以美 板與氧化膜間之界面來進行。另…，對於稱為次〇二 微米元件之閘長度在0.1 _以了《超微細化半導體裝置， 為了取代以往之熱氧化膜，目前正嘗試將藉由電滎直接氤 化f :電聚直接氮氧化法、_CVD法所形成之.氮化m 或I氣化胺，應用於包含閘絕緣犋等之各種部份。唯，使 用上述氣化膜或氮氧化膜之超微細化半導體元件中，氫分 子難以通過高密度氮化膜或氮氧化膜，因此預料將無心 效地施以以往之氫燒結處理。 此外’對於薄膜電晶體（丁F丁）等以形成於玻璃基板上之非 晶石夕膜或複晶石夕膜做為活性區域之半導體裝置’目前也正 嘗試以藉由電裝直接氣化法、電聚直接氣氧化法、或電裝 裝 訂 線 -5
JO1D0U
此情況中=:::馭或氮氧化膜來做為閉絕緣膜，唯在 一 藉由氫燒处' θ〗之，丨面内之懸鍵，將難以 、k、、、。處理來加以終端。 此外’以往對於f曰圓穿 樂i;土户 、曰曰、、之半導體基板，在半導體裝置之 衣A工序開始時丰 ^ 恭路於溫度為12001之^氣體中 作用二面凹凸平坦化。亦即，藉由H2氣體對基板表面之 α，形成slH4氣體’結果使得基板表面之凸部平坦化。 隹…1200 c之溫度係屬高溫’如欲對基板整面平均地施以 上迭平坦化處理時，姓 ^ 将別*基板為大口徑基板時，將顯得 =當困難。實際上’相關之平坦化處理過程中，所需溫度 刀布义』保持在12QQ±lt之精確度。有鑑於最近傾向採用 L基板，因此相關之平坦化處理溫度最好能夠降低至 例如800 C左右。以往之利用心分子之基板處理工序中，如 以上述低溫來進行處理時，將難以平坦化。 登^之揭示 ,鑑於此，本發明之概括性課題在於提供一種新型且有 政之基板處理裝置及半導體裝置之製造方法，以解決上述 课題。 本猞明之更具體之課題在於提供包括：一種基板處理裝 置’其係利用氫自由基來對半導體基板表面之懸鍵施以終 端：及一種半導體裝置之製造方法，其係包含利用上述氫 自由基之懸鍵終端工序。 本發明之其他課題在於 561560
發明説明 提供一種基板處理裝置，其係包含： 處理空間，其内設置有用以固定被處理基板之固定台； 氫嘀媒構件，其係在前述處理空間中與上述被處理基板 相對而設，能以氫自由基H*來分解氫分子； 及氣體供應口，其係在上述處理空間中，相對於上述氫 角司媒構件，設置在與上述被處理基板相對之一側，用以導 入至少含有氮氣之處理氣體， 上述氫氣觸媒構件與上述固定台上之被處理基板間之間 隔’係設定成上述氫自由基H*能夠達到之距離以内q 本發明之另外其他課題在於 提供一種基板處理方法，其係包含： 將氫氣做為處理氣體而導入處理室内之工序； 藉由氫觸媒使上述氫氣活性化，以產生氫自由基Η *之工 序； 將上述氫自由基Η*導流至被處理基板之工序； 及It由上述氫自由基Η *，對上述被處理基板施以處理之 工序。 本發明之其他課題在於 k供一種基板平坦化方法，其特徵為包含： 將氫氣導入處理室内之工序； 藉由氫觸媒使上述氫氣活性化，以產生氫自由基Η *之工 序； 將上述氫自由基Η*導流至被處理基板之工序； 及鈕由上述氫自由基Η *，對上述被處理基板施以平坦化 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） 561560 A7 _____B7 五、發明説明（4 ) 之工序，尚且 上述平坦化工序係在約800°C以下之溫度實施。 圖式之簡要說明 圖1為本發明之第一實施例之基板處理裝置之構造圖。 圖2A及2B為圖1之基板處理裝置所使用之觸媒過遽器之構 造圖。 圖3為藉由水份產生情形，所求出之有關圖1之基板處理 裝置中之氫自由基之產生效率與觸媒溫度間關係之圖。 圖4為圖1之基板處理裝置中觸媒過濾器正下方之區域内 之氫自由基濃度之通量（flux)圖。 圖5為圖1之基板處理裝置中產生基板處理所需之氫自由 基量上必要之構造參數與處理氣體中之氫濃度及處理時間 間之關係圖。 圖ό為用於觸媒反應前之狀態中的觸媒金屬膜中之原子分 布之圖。 圖7為用於觸媒反應後之狀態中的觸媒金屬膜中之原子分 布之圖。 圖8為用於觸媒反應後之狀態中的觸媒金屬膜中之原子分 布之另一圖。 圖9為用於觸媒反應後之狀態中的觸媒金屬膜中之原子分 布之其他另一圖。 圖1 0Α及1 0Β為本發明之第二實施例之觸媒構件之構造圖。 圖1 1為本發明之第二實施例之一變通例中之觸媒構件之 構造圖。 本紙浪尺度適用中國g家標準(CNS) A4規格(2l〇x 297公爱) 561560 A7 B7 五、發明説明（5 ) 圖12為本發明之第三實施例之基板處理裝置之構造圖。 圖η為本發明之第五實施例之基板處理裝置之構造圖。 圖μ為藉由圖2之基板處理裝置施以處理後之玻璃基板表 面之圖。 發明之最佳f施形熊 [原理] 本發明中’對氮化膜及氮氧化膜等絕緣膜被覆之§1基板或 玻璃基板之絕緣膜中產生之㈣，及特別對於絕緣膜/基板 界面、複晶石夕膜、#晶石夕膜中產生之懸鍵，將藉由氮自由 基(原子狀氫）來進行終端處理。在此，氫自由基能夠通 過氮化膜及氮氧化膜。 雖然氫自由基H*能夠輕易地藉由例如在He電漿中產生氫 分卞之電裝激勵來形成，唯基於以電漿中之^之衝突戴面 面積較小，使得電子溫度非常地高，為此不僅&基板，包 括用以實施氫終端處理之基板處理裝置中之處理容器側壁 面上也會觉到濺鑛，導致受損之問題。 為了避免上述問題，本發明之氫自由基H*係藉由利用金 屬之觸媒效果之反應 H:-> H*-f Η* 來產生。在此過程中，由於產生之氩自由基Η*之壽命較短 ，係將用以產生上述反應之觸媒設置在被處理基板之附近 ，即設置於產生之氫自由基Η*之複合壽命以内之距離。該 觸媒係採用電子親和力大且能夠藉由上述觸媒作用而將氮 刀卞刀角千成自i基之金屬。另一方面’帛以做為觸媒之金 -9- ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) "' --- 561560 A7 ____—_ B7 五、發明説明（6 ) 屬應以不f形成氧化膜者為佳，因此該金屬以Ni、Pt、Pd 、Ir、及Au等為佳。此外，為了使上述氫自由基η*之達到 距離ί曰加以提阿基板處理裝置之設計自由纟，以在供應至 上述處理合為之氫氣中混入非活性氣體為佳。上述般藉由 對氫氣進行稀釋，可使上述形成之氫自由基Η*間藉由複合 而復原成氫分子的機率減少。 此外，藉由將上述般形成之氫自由基用於Si基板等之半導 肢基板表面的平坦化處理，可使基板平坦化處理之溫度由 以往約1200 C之溫度，下降至8〇(rc以下之溫度。 在由具有上述觸媒作用之觸媒金屬原子形成之金屬觸媒 層與用設置上述金屬觸媒層之載體間，藉由設置由丁ιΝ、 TaN及WN等之氮化物形成之擴散障層，即使上述觸媒反 應係在不僅包含氫也包含氧之氣氛中實施’也能夠抑制上 述觸媒金屬原子由上述金屬觸媒層至上述載體之擴散，且 也能夠抑制金屬原子由上述載體至上述金屬觸媒層中之擴 政進而κ現穩定之觸媒反應。另一方面，上述觸媒反應 ίΐ ;在不含氣之氫氣氛中實施時，則可省略上述般之擴散障 [第一貫施例] 圖1為本發明之第一實施例之實施氫燒結處理用之基板處 理裝置10之構造。 蒼圖1 ’基板處理裝置1 〇在棑氣埠丨丨Α上設有以泵丨丨ρ進 行排氣之處理容器1 1，上述處理容器丨丨中設有固定台12， 用以固定被處理基板丨3。上述棑氣埠丨j A及固定台丨2係設置 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 561560 A7 B7 五、發明説明（ 於上述處理容器11之底部。此外，在上述處理容器11上部 ’形成有透明光學窗nw，且緊鄰上述光學窗uw旁，設有 燈管加熱裝置丨4。此外’上述固定台12中設有被處理基板 加熱裝置1 2A。
裝 此外，上述處理容器丨丨中，在其側壁面上部設有氣體導 入口 Π B ’该氣體導入口丨丨β係經由氣管η l而與設置於外 部之氣體源連接，且用以將上述氣管11L供應之氫氣，連同 Αι等之運载氣體一起，做為處理氣體而導入上述處理容器 11中，而上述藉由氣體導入口 11β導入之處理氣體，在充填 方、著上述惻壁面内圍形成之氣體通路HQ中後’將通過在 上〜處理合态1 1内劃分出上述氣體通路1 1 G之内側隔壁1 1 g 中形成之開口部l〗b，同樣地釋放至上述處理容器11内。上 述開口部11b也同樣地形成在上述内側隔壁llg上，而上述 内側隔壁1丨g係具有噴氣板（shower plate)之功能。
經由上述噴氣板llg釋放出來之處理氣體，將充填於上述 處理容器I I中之與上述光學窗1 1W相鄰之空間丨丨F，且藉由 驅動上述排氣泵ΠΡ，將經由劃分出上述空間11[：下端之氫 觸媒過濾器15，而流至上述被處理基板13之表面。在此過 程中，猎由將上述棑氣埠1丨A上之壓力設定成低於大氣壓， 可在上述被處理基板丨3表面形成均勾之氣流。上述氫觸媒 過濾器1 5上，設置有溫度控制裝置丨5 η。 在此’藉由驅動上述燈管加熱裝置丨4及上述溫度控制手 段1 3 Η以將上述過濾器1 5之溫度設定成所需之值，由上沭介 間MF在上述過濾器15中流至上述基板丨2表面之處理氣體内 -11 -
561560 A7 B7 五、發明説明（8 ) ’將藉由Pt觸媒而產生能以H2— H* + H*表示之氫氣成份之 分解反應’進而產生原子狀氫或氫自由基Η *。上述被處理 基板13之溫度，藉由上述固定台12中之加熱器丨2α，可設定 成例如400°C。 如上述般形成之氫自由基H *，將通過形成於上述被處理 基板13表面之絕緣膜，而對形成於基板/絕緣膜界面或絕緣 膜内部之懸鍵進行終端。即使上述絕緣膜為酸化膜或氤化 膜或氧氮化膜，氫自由基H*均可自由通過。 在圖1之構造中，將上述排氣泵n A導通至上述排氣埠n p 之導管lip，係經由閥11Q連接，而通過上述基板13表面之 處理氣體係經由上述棑氣口 11A至上述導管Πρ，藉由閥i ιρ 而排放至外部。此外在圖丨之構造中，上述處理容器丨丨之側 壁上形成有冷卻水通路llc。此外，上述過濾器鬥上設有上 遠u兄明之溫度控制裝置1 5 Η。一例中之上述溫度控制裝置 Ι5Η’係構成了熱交換媒體之通路，以使上述過濾器15維持 在指定溫度。 圖2Α為上述過濾器15之構造。 ,參照圖2Α，過遽器丨5係由網格狀之框構件15八及藉由上述 ，構件丨5Α來固定之多孔質過濾材15β所構成，且上述加熱 。口 1 5 Η係形成於上述框構件15 a之上。 〜上述多孔質過濾材15B係由不鏽鋼鐵絲燒結而成之燒結體 斤構成’ 1上述不鏽鋼鐵絲之表，介以丁Μ擴散防止層 ’堆疊有Pt膜。 圖π為顯示有上述多孔f過渡材15β構造之掃描型電子顯
561560
微鏡照片。 參照圖2B，上述多孔質過濾材15β係由複數條不錄鋼鐵絲 集合而成，鐵絲與鐵絲間形成有可供由氩氣及非活性氣體 形成之處理氣體通過之空間。 圖3所示之内容，係在圖丨之基板處理裝置中，藉由由上 述氣體導入口 11B導入含有^氣及氫氣之混合氣冑，且藉由 在上述排氣導管Up中計測排氣中之水份，以對上述觸媒過 ❹13中之氫自由基H*之產生效率進行調查之結果。上述 過濾器I3中之氫自由基H*之產生效率較小時，在上述導管 1 1 P中觀測到之水量也會減少，此外相反地當上述過濾器1 $ 中〜氫自由基H ‘之產生效率較高時，在上述導管1 1 P中覲測 到之水量也會增加。因此，上述導管Up中觀測得到之水量 ’可視為上述氫自由基H*之產生效率。在圖3之實驗中，上 述Si基板13並未導入處理室〗1内。 芩！k圖、,％，縱軸為反應丨/2〇2—之反應率，此外 k軸為上述過濾益1 5之溫度。圖3之實驗中，氧氣係以丨〇〇〇 seem之流量導入，而氫氣之流量則在5〇 sccm至丨〇〇〇 sccm的 範圍内變化。 麥圖^ ’可知即使氫氣流量大幅地變化，在上述過濾器 I 5之溫度在室溫至1 〇〇 止之範圍内，反應率均共通地急遽 上升，且在lOOt：時可得90%，200 °C時可得到98至100%之 反應率。 . 依圖3所示之結果，可知藉由使用上述pt過濾器1 5，當過 濾器溫度在1 00 °C以上且最好在2001以上時，能夠有效率 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂 線 561560
地產生氫自由基Η*。 隹上述I產生之氫自由基Η*，在相互衝撞的過程中會 恢復成原來之f(裹Η + A孔Η〗因此’當上述過濾器1 5與被處理基 板Π間之距離Η(圖2Α)太長時’產生之氫自由基Η*會在半徐 Μ ’無㈣到上述基板13之表面。上述氫自由基Η*可達 到之距離Η，也依存於上述過渡㈣與基板13間之空間内的 氫自由基Η*濃度，當氫自由基濃度高時，上述距離Η也會 :少/基於上述原*’上述氫自由基Η*濃度在由上述過濾 窃丨〇至基板丨3之方向上，係依上述過濾器丨$正下方測得之 至上述處理室η中之氫氣’預料以〜.等非活性氣體進行某 種程度之稀釋為佳。 距離’呈指數函數性地衰減。因此’由上述導人口 ηβ導入 所示之内S，係當由上述導入口叩將藉由ΑΓ稀釋之 氫氣做為處理氣體而供應至處理室丨丨中時，上述過濾器Η 正下方至上述基板13表面方向上之氫自由基濃度之分布。 唯在圖4之實驗中’上述處理氣體中之氫氣濃度係分別設定 成0广％、0.1%及1%。圖4中，縱軸係代表I备由每單位時間 暨單Τ面積之氫自由基Η*之通量來表示之氫自由基濃度， 此外橫轴為上述過濾、器15下面至基板13方向上測得之距離。 參照圖4’當處理氣體中之氫氣濃度為1%時，對應於高氫 氣濃度’ ±述過濾器15正下方之氫自由基濃度會達到自由 基通置達lx 1016cm〜秒-1以上之極高濃度，唯藉由高氫自由 基）農度導致之高複合機率，在此情況中之氫自由基之壽 命極短’ it而使氫自由基濃度會隨距離之增長而急速減： -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561560 A7 _____Β7 五、發明説明（11 ~~ --- 。相對於此，當供應之處理氣體所含之氫氣濃度為時 ，所形成之氫自由基H*之壽命相當長，即使在上述過遽器 15正下方30 mm的位置上，也可得到]χ 1〇13cm_2秒，1之:: 基通量。另一方面，上述過濾器15正下方之自由基通量， 則會低於lx ΙΟ1、·2秒-1以上之極高濃度。此外，當處理氣 體所含之氫氣濃度為〇.丨〇%時，則可得到介於上述二 間之自由基通量。 3 圖）之内容，係在以高於Sl結晶表面上之Sl原子之面密度 (2 7x l〇l5cm-2)之量，對圖基板13之單位面積供應氫 自由基H*的情況下，對於過濾器與基板間最大容許距離H 及氫;辰度間之關係，以各種處理時間求得之結果q 參照圖5，可知當處理氣體中之氫濃度高於〇1%時，不受 處理時間之影響，均有必要使上述觸媒過濾器1 5對被處理 基板13，近接至5 mm以下之距離，唯當處理氣體所含之氫 濃度在0.0 1 %以下時，藉由延長處理時間，即使上述觸媒過 濾态丨〕與被處理基板1 3間之距離Η較大，仍可供應能夠對s丨 原子之懸鍵施以終端處理之足量氩自由基Η*。例如，藉由 將氫澴度設定成約0.002% ’當可容許為期80秒之處理時間 時’可知上述S i基板1 3表面與上述觸媒過濾器丨5間之間隔 可擴大至60 mm。 如上述般，在圖1之基板處理裝置丨〇，藉由將以Ar等非活 性氣體褅釋之處理氣體供應至上述氣體導入口丨1 B，並將上 述觸媒過濾器1 5保持在1 〇〇°C以上且以200 :C以上為佳之溫 度’再藉由依上述處理氣體所含之氫濃度而將上述過濾器 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561560 A7 ___ B7_ 五、發明説明（12 ) I5與上述被處理基板Π間之距離Η設定成60 mm以下之最佳 值’將可對上述被處理基板13上之Si/Si〇2界面上之懸鍵進 行有效之終端處理。上述基板處理過程中，由於可將上述 被處理基板1 3之溫度設定在400°C以下的情況下來實施，結 果避免了上述被處理基板1 3上形成之超微細化半導體裝置 之特性發生變化之問題。另一方面，當上述觸媒過濾器15 之溫度超過550°C時，由於可能有導致氫氣爆炸之危險，因 此上述觸媒過濾器之溫度最好控制在550°C以下。 圖1之基板處理裝置10中，由於上述氫自由基H*並非藉由 電裝處理來形成’因此即使產生氫自由基Η *，也不會發生 因為上逃S i基板1 3上之超微細化半導體裝置或處理容器1 1 遭到離子照射而受損之問題。 在上述說明中，雖然上述觸媒過濾器丨5中係藉由pt之觸媒 作用之氫分子分解反應來產生氫自由基H*，唯上述觸媒並 不以Pt為限，可採用電子親和力大，能夠有效使氫分子（H，) 刀解成自由基H*，及不易形成氧化物，即具有較大之氡化 物產生焓之金屬原子。符合上述條件之金屬包含pt、n 1、
Pd、、Au及上述金屬之合金。此外，也可使用上述金屬 或合金之化合物。 此外，上述說明係以S1基板做為上述被處理基板丨3的情、兄 來加以敘述，唯在圖丨之裝置中，上述被處理基板I 3 破㈤基板，例如具有TFT之玻璃基板。 圖6為圖2 A及2B所示之多孔質過濾器15中，在不鏽鋼鐵絲 表面上省略上述TiN擴散防止膜而直接形成pt膜的情（兄下 -16 -
561560
五、發明説明（13 以光電子分光法（ESCAR)對做為觸媒之pt膜在使用前之深度 二之原子分布進行調查之結果。目中，縱轴為各原子 以’、十百分率表不之濃度，橫軸為ESCAR分析過程中之藉 由A1賤鍍實施之I虫刻時間。 參照圖6，在使用前之狀態中，了倚限於膜表面有部份 :到乳原子侵入以外，膜僅含有Pt原子，不存在有其他原 子。 相對於此’該多孔質過濟哭 一、 )以485 C之溫度，在供應有 流f為2_咖之Η2氣體及流量為】2〇〇咖之〇滅體之混 合有IL氣與氧氣之氣氛中，使用⑹小時後，圖⑴所示的 為上述Pt膜中之原子分布。唯，圖7為對上述多孔質過遽器 ^之外側f色成金色之部份進行分析之結果，圖8為對過 七…中央之銀色部份進行分析之結果，圖9為對過渡器内側 之，文色為金色之部份進行分析之結果。 /圖7至9所有之分析結果中，均顯示在使用後之pt· 表面上形成有高度之氧原子增稠現象，此外Fe、Cr、及川 之濃度也增加，亦即上述以膜表面上形成有以、Cr、及⑷ 等之氧化物。上述原子原本並不包含於pt膜内，因此可能 為來自於具有_之不銹鋼鐵絲。此外，基於Pt之濃度在上 述Ptte表面上明顯地減少，因此可能係pt隨著氧原子之侵入 而擴散至不鏽鋼鐵絲中。 本貫fc例中’係藉由使上述說明之T1N擴散防止膜介於不 錄鋼鐵絲與P⑽間，以抑制上述般之金屬原子擴散及Pt膜腐 -17 - 本紙張尺度適用中國國家標準(CNS) Αϋ(210χ 297公ϋ- 561560 A7 ______B7_ 五、發明説明（14 ) " '--- 另一方面’上述多孔質過濾器15在不含氧氣之麵氯氣 氣氛下使用時，並未觀測到上述般之金屬原子擴散，即使 在使用後仍可維持如圖6之原子分布。亦即，在上述多孔質 過渡器15中，具有在不鏽鋼鐵絲上直接形成pt膜之構造者 ’在100%氫氣氣氛中’可做為有效之氫觸媒過濾器之用。 當然’具有ΤΊΝ擴散障層構造之多孔質過濾器，在不含氧氣 之丨00%氫氣氣氛令’也可做為氫觸媒過濾器來使用。 上述般之擴散障層’可使用T1N等其他各種氮化物，例如 可使用TaN及WN。 [苐二貫施例] 圖丨0A及10B為圖丨之上述基板處理裝置1〇中之觸媒過濾器 1 ：>以本發明之第二實施例之觸媒構件25來取代時之構造。 唯，圖10A及10B中，係採用與前述部份相同之參照符號， 並省略相同部份之說明。 +照圖I 0 A，上述觸媒構件25具有由金屬等形成之盤狀支 撐構件15A!，上述支撐構件15、中形成有複數個穿孔ι5β|。 如圖10Β所示之詳細内容，上述穿孔158|之内壁面，鍍有 pt等形成之觸媒膜15b ’尚且上述穿孔15匕中，插入有插塞 1 5C。上述插基丨5C係如圖1 0β所示一般，該側壁面上有部 份切除，結果上述插塞15C與上述穿孔15βι間形成有氣體流 路丨5D。此外，上述插塞15C之側壁面中，劃分出上述流路 I5D之部份，也鍍有由Pt等形成之觸媒膜丨5(：。 如圖10A所示，上述插塞15C之下端部，即與上述固定台 丨2上之Si基板13相對側之端部上設有使口徑擴大之擴散部 -18 -
561560 A7 B7 五、發明説明（15 ) ’且對應於此，上述穿孔15B!中之氣體通路之下端部係形 成有錐形部，用以插入上述擴散部。 上述構造之觸媒構件2 5中，由圖1之噴氣開口部1 I b導入 之氫氣’係經由朝向上述基板1 3表面之上述穿孔j 5 B [中之 氣體通路1 5D來供應，且在此過程中藉由上述？（膜ι5ΐ3及！ 5c 之觸媒作用，分解成氫自由基Η*。如上述般形成之氫自由 基Η *將會達到上述被處理基板I 3之表面，對上述基板丨3表 面之SiC^/Si界面中之懸鍵進行終端。 在本實施例中，上述處理氣體也以將氫氣稀釋於非活性 氣體後進行供應者為佳，此外上述觸媒構件25與被處理基 板丨J間之間隔設定為60 mm以下為佳。 上述觸媒膜15b及15c方面，可以使用先前說明之pt、Ni、
Pci、lr、Au及上述金屬之合金，也可使用上述金屬或其合 金之化合物。 圖丨1為圖丨0A及11B之觸媒構件25之—變通例之觸媒構件 J 5之構造。 參照圖II ’上述觸媒構件35具有如圖丨〇八及1〇8所示般由 觸媒構件35A至35C堆疊而成之構造，且當氫氣在依序通過 上述觸媒構件35A至35C後，將達到上述被處理基板门々表 面。各上述觸媒構件3从至35(：上形成有複數個與先前：明 相同之穿孔，且當氫氣通過上述穿孔之流路時’將藉由上 述觸媒膜而分解成氫自由基Η *。 [第二貫施例] 5] 1 2為本發明之第3賞施例之基板處理裝置^ 〇之構生 -19-
561560 A7 B7 五、發明説明（16 ) 參照圖12，上述基板處理裝置2〇中，連接有上述氣管nL 之氣體導入口 1】B係設置於上述處理容器u頂部，上述處理 容器11内部對應於上述氣體導入口 11B形成有噴氣頭21。在 此，經由上述氣管HL至上述氣體導入口 11β而導入上述處 理容器11中之處理氣體，係經由上述觸媒過濾器丨5而流至 上述被處理基板1 3之表面，藉由在上述觸媒過濾器丨5中形 成之氫自由基Η*，對基板丨3表面之懸鍵進行終端。 此外在本實施例中，圖1之裝置中用以加熱過濾器丨4之燈 s已、煙拆除。上述固定台1 2中設置有加熱器丨2 A ’用以加熱 基板1 3。 [第四實施例] 圖1或圖1 2之基板處理裝置方面，如先前說明之半導體裝 置可用於已形成半導體基板表面的懸鍵終端處理，此外也 可以更高溫度而用於半導體基板之平坦化處理。如先前之 說明’半導體基板之平坦化處理係在半導體裝置之製造工 序前實施，且以往係藉由丨2〇〇 t溫度之氫氣處理，以對基 板表面之凸部進行平坦化。在此過程中，由於需要進行土 1 °C精確度之溫度控制，因此導致大口徑基板之平坦化處理 費用非常地高。 相對於此’依本發明之第四實施例，利用圖丨或圖1 2之基 板處理裝置1 0或20，係將上述被處理基板丨3之溫度設定於 800 _C，且藉由上述氣管丨丨l將由氫氣與非活性運載氣體形 成之處理氣體導入上述處理容器II内。 上述般導入之處理氣體中之氫氣成份在通過上述觸媒過 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561560 五、發明説明（ A7 B7
濾器1 5的過程中，將 處理基板1 3之表面， 會轉換成氫自由基後’作用於上述被 使得基板表面之凸部會變成sm4氣體 之反應產物而釋放，使得表面平坦化。在此過程中，反應 物方面本實施例係使用氫自由基而非氫氣&，因此即使： 800 C左右之低溫，也能夠有效率進行上述平坦化反應 [第五實施例] 心 圖1 J為本發明之第五實施例之基板處理裝置糾之構；告。 參照圖13，基板處理裝置4〇具有延伸至大氣且藉由驅動 機制41A進行驅動之基板搬運路徑4丨，形成tf 丁等玻璃基板 42係依箭頭方向，以上述基板搬運路徑41，做為被處理基 板而運送。圖13之狀態中，上述玻璃基板42係置於由〜或 氮氣等非活性氣體氣流在大氣環境下劃分出之處理空間内 ’且上述處理空間内充填有上述非活性氣體。此外，上述 處理空間中’已排除了大氣成份。 上述處理空間中設置有處理頭料，該處理頭44係接收由 外部氣體源經由氣管43所供應之由氫氣及Ar氣所形成之處 理氣體，且上述處理氣體在上述處理頭44中，將會暫時停 诏於上端由石英窗44 A劃分及下端由氫觸媒過濾器割分 出來之處理氣體空間44B内。此外，上述處理頭44中，尚在 上述處理氣體空間44B外側形成一對棑氣口 44D。上述氫氣 觸媒過濾器44C，係具有圖2A、2B或圖10A、10B之任一種 構造，或具有圖Μ所說明之構造。 圖1 3之構造中，藉由以上述排氣口 44 D進行排氣，可在上 述處理頭44中，形成由上述處理氣體空間44Β至上述氫觸媒 -21 -
裝 訂
線 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 561560 A7 B7 五、發明説明（18 過濾器44C，再沿著被處理基板42表面，而流向上述排氣口 44D之處理氣體流動。上述處理氣體在通過上述氫觸媒過渡 态44C之過中，氫分子將分解成氫自由基，且形成之 氫自由基H*將依上述處王里氣體流動，而輸送至上述破場基 板42之表面，進而藉由上述排氣口 44D排出。 在此，藉由以設置於上述石英窗44A外側之燈管45來對上 述被處理基板42進行加熱，將可藉由氫自由基H*對上述玻 璃基板4 2之表面進行處理。 圖14為相關玻璃基板42之表面放大圖。 务知、圖丨4，上述玻璃基板42表面上，相對於订丁，係形成 有複晶矽或非晶矽形成之活性區域圖案42 A，且上述活性區 域圖案42A之表面上，被覆有由氮化膜或氧氮化膜形成之閘 絕緣膜42β。再者’上述活性區域圖案42a上，介由上述間 絕、纟豕膜42β，形成有閘電極42〔。 ，土此’㈣U之構造’藉由對上述玻璃基板42表面供應 11自由基Μ ’可對存在於上述活性區域圖案42Α中之縣鍵 ’或存在於上述活性區域圖案42Α與閘絕緣膜42Β間之界面 區域之懸鍵，進行有效之終端處理。 ^圖丨3之構造’ Η使上述玻璃^ 42沿著上述搬運路 =移動，上述處理頭4何«璃基板42表面進行掃描， 心果即使為大面積之玻璃基H能夠施 當然’也可將上述玻璃基板42加以 欠之處里 饰m， 疋下’错由使上述處 恥料上述處理空間一起移動的方式來進行處理。 再者，視需要也可使上述玻璃基板“旋轉。 -22· 五、發明説明（19 , 以上’對本發明較佳之實施例進 X /民丨β I L. T j 5兄明，唯本發明並 、.』义；上述特定之實施例，支一 铭円允. 甲％專利乾圍記載之要旨 粑圍内，仍可實施各種變更及變通。 1業上之^^ 二I:?1由利用觸媒過渡器而由氫氣產生氩自由基 之絕缘膜，Γ體基板表面形成有氮化膜或氧氮化膜等緻密 /巴.、.乃可對基板’絕緣膜界面中之懸鍵施以有效之終 ^在此過程中’本發明㈣由將觸媒過濾器設置於被處 理基板附近，尚日益士 ^ ^ 且杬由扣虱氟以非活性氣體稀釋後進行供 ^ 對氮自由基『之壽命進行最大之利用，進而使氣自 由㈣之相範圍最大化。本發明尚且能夠藉由氫自由基 代/J1ZL下進行半導體基板之平坦化處理。本發明中， 广由’、有觸媒作用之觸媒金屬原子形成之金屬觸媒層、
及形成有上述金屬觸媒層之載體間，藉由形成由T】N、TaN _ μ気化物形成之擴散障層，使得上述觸媒反應即使在 不僅。有氫氣且含有氧氣之氣氛下進行時，將可抑制上述 觸媒金屬原子由上述金屬觸媒層擴散至上述載體中，也能 β抑制上述載體内之金屬原子擴散至上述金屬觸媒層中， 進行得到穩定之觸媒反應。 -23- 本紙張尺歧财_ 準(_ Α4‘格(2iqx撕公董)~-

Claims (1)

  1. 六、申請專利範圍 1 · 一種基板處理裝置，其特徵為包含： 處理空間，其設有一用以固定被處理基板之固定台，· 氫觸媒構件，其係在前述處理空間中與上述被處°理基 板相對而S，能以氫自由基H*來分解氫分子；及 乳體供應口，其係在上述處理空間中，相對於上述氯 觸媒構件，設置在與上述被處理基板相對之一側，用以 導入至少含有氫氣之處理氣體，且 上述IL氣觸媒構件與上$固定台上之被處理基板間之 間隔，係設定成上述氫自由基H*能夠達到之距離以内。 2.如申請專利範圍第1項之基板處理裝置，其中上述處理空 間中’相對於上述被處理基板，在上述氫觸媒構件之對 面設有排氣口。 4. 如申請專利範圍第！項之基板處理裝置1中上述氣觸 構件’係用以設置由^卜…卜士及上述金屬 合金中選出之金屬或該金屬化合物所形成之觸媒。 如申請專利範圍第丨項之基板處理裝置，其中上述氫觸 構件包含：觸媒，其係由Nl、Pt、pd、h.、Μ及上述 屬之合金中選出之金屬或該金屬化合物所形成；及用 設置上述觸媒之載體，且上述觸媒係與上述載體相 而設置。 之 金 以 觸 如申請專利範圍第i項之基板處理裝置，其中上述氮觸 構件包含：觸媒’其係由Nl、Pi、pd、丨丨·、心及上述 屬之合金中選出之金屬或該金屬化合物所形成；及； 設置上述觸媒之載體’且上述觸媒係介由擴散障層而 媒 金 以 δ又 -24- Α8 Β8
    夏於上述載體。 6. 10. 如申請專利範圍篦 層係由氮化物形成。基板處理裝置’*中上述擴散障 如申請專利範圍箓 at. 員之基板處理裝置，其中上述氮化物 心N、丁心、及_中之任一種。 3項之基板處理裝置，纟中上述氯觸媒 件係由具有多孔質基材之過濾材所形成，且上述多孔 買基材表面被覆有上述觸媒。 如申請專利範圍第8項之基板處理裝置，丨中上述多孔質 土材ίτ'Φ至屬鐵絲之燒結體所形成，且上述金屬鐵絲表 面上鍍有上述觸媒。 如申請專利範圍第2項之基板處理裝置，#中上述氯觸媒 構件ίτ'由板狀構件及在上述板狀構件中形成之複數個穿 孔所形成，且至少在上述穿孔之内壁面上，有藉由上述 觸媒進行被覆。 女申#專利範圍第1 〇項之基板處理裝置，其中上述各穿 孔中插入有一構件，用以與上述内壁面間形成氣體流路 ，且上述構件之前端部形成有氣流擴散部。 2.如申請專利範圍第3項之基板處理裝置，其中上述氫觸媒 構件具有由複數之觸媒層堆疊而成之構造，而各觸媒層 係由板狀構件及在上述板狀構件中形成之複數個穿孔所 形成，且至少在上述穿孔之内壁面上，有藉由上述觸媒 進行被復。 如申請專利範圍第3項之基板處理裝置，其中上述氫觸媒 -25- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 561560
    構件具有溫度控制手段。 14·=中請專利範圍第1項之基板處理裝置，其中上述間隔係 5又疋在60 mm以下。 1 乂如申％專利範圍第1項之基板處理裝置，其中上述氫觸媒 構件在配置上’相對於與上述固定台上之被處理基板， 係實質上保持平行。 16·如申請專利範圍第1項之基板處理裝置，其中上述氫觸媒 大丨 係可全面覆蓋位於上述固定台上之被處理 基板。 1 7_如申請專利範圍第1項之基板處理裝置，其中尚設置有一 種矛夕動機制，用以使上述氫觸媒構件與上述固定台進行 相對移動。 18. "請專利範圍第17項之基板處理裝置，其中上述移動 機制係用以使上述固定台在與上述氫觸媒構件上相對平 行的方向上移動。 19. 如申請專利範圍第17或18項中任一項之基板處理裝置， )其中上述處理空間係由充填有非活性氣體之區域所劃分。 2〇.如申請專利範圍第1項之基板處理裝置，其中上述處理空 間係形成於以側壁劃分之處理容器内。 2 如巾請專利範圍第丨項之基板處理裝置，其中上述氣體供 應口係將上述氫氣藉由運載氣體進行稀釋的狀能 應至上述處理室内。 心 ，、 22.如申請專利範圍第丨項之基板處理裝置，其中上述處理室 尚具有光穿透窗，且上述處理室外侧之對應於上述光穿 -26- 本紙張尺度適用中si m家標準(CNS) A4規格(21Q x 297公嫠-) --- 561560 A8 B8 C8 申清專利範圍 ，透窗的位置上，設置燈管管熱源。 ^如申請專利範圍第1項之基板處理裝置，其中上述固定台 尚具有加熱裝置。 24. 一種基板處理方法，其特徵為包含： 私氫氣做為處理氣體而導入處理室内之工序； I皆由氫觸媒使上述氫氣活性化’以產生氫自由基H *之 工序； 將上述氫自由基導流至被處理基板之工序； 及藉由上述氫自由基，對上述被處理基板施以處理 之工序。 2).如申請專利範圍第24項之基板處理方法，其中上述處理 氣體所含之氫氣係藉由非活性氣體來稀釋。 26.如申請專利範圍第24項之基板處理方法，其中上述處理 氣體所含之氫氣濃度在1%以下。 27·如申請專利範圍第24項之基板處理方法，其中上述被處 理基板為形成有絕緣膜之Sl基板，且藉由上述氫自由基 H*之處理工序，係包含對存在於上述以基板與上述絕緣 膜間界面之懸鍵進行終端之工序。 28.如申請專利範圍第24項之基板處理方法，其中上述被處 理基板為玻璃基板，且藉由上述氫自由基Η *之處理工序 ’係包含對存在於上述玻璃基板表面上之複晶矽膜或非 晶矽膜及絕緣膜中之懸鍵進行終端之工序。 2 9.如申請專利範圍第24項之基板處理方法，其中上述氫自 由基之產生工序，係在1 〇〇 t以上之溫度中實施。 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561560 A8 B8 C8 D8 六、申請專利範圍 3 0.如申請專利範圍第24項之基板處理方法，其中藉由上述 氫自由基H*之處理工序，係依上述被處理基板上之原子 面密度，將相對量之氫自由基H*供應至上述被處理基板 表面。 3 1. —種基板平坦化方法，其特徵為包含： 將氫氣導入處理室内之工序； 藉由氫觸媒使上述氫氣活性化，以產生氫自由基之 工序； 將上述氫自由基H*導流至被處理基板之工序； 及藉由上述氫自由基Η *，對上述被處理基板施以平坦 化之工序，尚且 上述平坦化工序係在約80(TC以下之溫度中實施。 -28 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091114820A 2001-07-05 2002-07-04 Substrate processing apparatus and substrate processing method, substrate planarization method TW561560B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001205171 2001-07-05

Publications (1)

Publication Number Publication Date
TW561560B true TW561560B (en) 2003-11-11

Family

ID=19041535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091114820A TW561560B (en) 2001-07-05 2002-07-04 Substrate processing apparatus and substrate processing method, substrate planarization method

Country Status (6)

Country Link
US (2) US20040007177A1 (zh)
EP (1) EP1403913B1 (zh)
JP (1) JPWO2003005435A1 (zh)
CN (1) CN100524652C (zh)
TW (1) TW561560B (zh)
WO (1) WO2003005435A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192486B2 (en) * 2002-08-15 2007-03-20 Applied Materials, Inc. Clog-resistant gas delivery system
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
CN101263589B (zh) * 2005-09-13 2010-08-25 大见忠弘 半导体装置的制造方法及半导体制造装置
JP4993610B2 (ja) * 2005-11-08 2012-08-08 国立大学法人東北大学 シャワープレート及びシャワープレートを用いたプラズマ処理装置
JP2009104916A (ja) * 2007-10-24 2009-05-14 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
CN101620991B (zh) * 2008-07-02 2011-08-17 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US20110185969A1 (en) * 2009-08-21 2011-08-04 Varian Semiconductor Equipment Associates, Inc. Dual heating for precise wafer temperature control
JP5379246B2 (ja) * 2010-01-12 2013-12-25 株式会社アルバック 半導体装置の製造方法、及び成膜装置
WO2018091888A1 (en) * 2016-11-15 2018-05-24 Oxford University Innovation Limited Method and apparatus for applying atomic hydrogen to an object

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
JPS63186875A (ja) * 1987-01-29 1988-08-02 Tadahiro Omi 表面反応成膜装置
DE3914065A1 (de) * 1989-04-28 1990-10-31 Leybold Ag Vorrichtung zur durchfuehrung von plasma-aetzverfahren
JP3202033B2 (ja) * 1991-06-19 2001-08-27 松下電器産業株式会社 原子状水素供給器
JPH05141871A (ja) * 1991-11-22 1993-06-08 Tadahiro Omi 熱処理装置
WO1993010556A1 (en) * 1991-11-22 1993-05-27 Tadahiro Ohmi Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JP3145536B2 (ja) * 1993-05-28 2001-03-12 京セラ株式会社 触媒ｃｖｄ装置
JP3226193B2 (ja) * 1994-02-24 2001-11-05 東芝セラミックス株式会社 シリコンウェーハの製造方法
KR0183533B1 (ko) * 1997-03-03 1999-04-15 재단법인한국화학연구소 글로우 플러그용 세라믹 발열체
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10340857A (ja) * 1997-06-10 1998-12-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
JP4375584B2 (ja) * 1998-07-08 2009-12-02 財団法人国際科学振興財団 乾燥方法
JP2000133806A (ja) * 1998-10-28 2000-05-12 Sony Corp 薄膜トランジスタの水素化方法
JP4573921B2 (ja) * 1999-01-21 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
TW455912B (en) * 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
JP4346741B2 (ja) * 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び付着膜の除去方法
JP4250834B2 (ja) * 1999-10-29 2009-04-08 ソニー株式会社 触媒スパッタリングによる薄膜形成方法
JP2001168030A (ja) * 1999-12-08 2001-06-22 Japan Science & Technology Corp 薄膜形成方法及び薄膜堆積装置
EP1229572A1 (en) * 2000-07-04 2002-08-07 Ibiden Co., Ltd. Hot plate for semiconductor manufacture and testing
US6403491B1 (en) * 2000-11-01 2002-06-11 Applied Materials, Inc. Etch method using a dielectric etch chamber with expanded process window

Also Published As

Publication number Publication date
JPWO2003005435A1 (ja) 2004-10-28
CN1478296A (zh) 2004-02-25
EP1403913B1 (en) 2008-04-23
US20080220592A1 (en) 2008-09-11
EP1403913A1 (en) 2004-03-31
EP1403913A4 (en) 2006-02-08
WO2003005435A1 (fr) 2003-01-16
US20040007177A1 (en) 2004-01-15
CN100524652C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4889173B2 (ja) 半導体ウエハ上に窒化珪素層を形成するための方法
EP1475457B1 (en) Metal barrier film production apparatus, metal barrier film production method, metal film production method, and metal film production apparatus
TWI251619B (en) Low-pressure deposition of metal layers from metal-carbonyl precursors
US7910165B2 (en) Ruthenium layer formation for copper film deposition
US6248672B1 (en) Method of producing a semiconductor device in a heating furnace having a reaction tube with a temperature-equalizing zone
US5685949A (en) Plasma treatment apparatus and method
TWI445836B (zh) 使用電漿強化原子層沈積之控制組成
US11791181B2 (en) Methods for the treatment of workpieces
TW561560B (en) Substrate processing apparatus and substrate processing method, substrate planarization method
JP2006261217A (ja) 薄膜形成方法
US8545936B2 (en) Methods for forming carbon nanotubes
JP2007173824A (ja) 原子層成長及び化学気相成長による薄膜形成方法
TW201207145A (en) Deposition device
TW201145363A (en) Method and apparatus for single step selective nitridation
US20070269981A1 (en) Electroless treatment of noble metal barrier and adhesion layer
JP2005310927A (ja) 紫外線照射による高品質シリコン窒化膜の成膜方法
US5693377A (en) Method of reducing carbon incorporation into films produced by chemical vapor deposition involving titanium organometallic and metal-organic precursor compounds
JP2001520320A (ja) 常圧プラズマジェットを使用したコーティングのデポジット
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
JP4979578B2 (ja) 単一ウエハチャンバを用いたナノ結晶シリコンの堆積
JPH05217922A (ja) プラズマによる気相からの層析出方法
TW550711B (en) Method for minimizing the vapor deposition of tungsten oxide during the selective side wall oxidation of tungsten-silicon gates
CN109868459B (zh) 一种半导体设备
TWI557258B (zh) 藉由循環矽烷化之碳摻雜氧化物薄膜的逐層沉積
JP2002343792A (ja) 膜形成方法及び装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees