CN100524652C - 基片处理装置及基片处理方法 - Google Patents

基片处理装置及基片处理方法 Download PDF

Info

Publication number
CN100524652C
CN100524652C CNB028032381A CN02803238A CN100524652C CN 100524652 C CN100524652 C CN 100524652C CN B028032381 A CNB028032381 A CN B028032381A CN 02803238 A CN02803238 A CN 02803238A CN 100524652 C CN100524652 C CN 100524652C
Authority
CN
China
Prior art keywords
hydrogen
substrate
catalyst
base
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028032381A
Other languages
English (en)
Other versions
CN1478296A (zh
Inventor
大见忠弘
须川成利
平山昌树
后藤哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1478296A publication Critical patent/CN1478296A/zh
Application granted granted Critical
Publication of CN100524652C publication Critical patent/CN100524652C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Catalysts (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种基片处理装置，它具有：处理空间，设有用于支承被处理基片的支承台；氢催化部件，与所述被处理基片正对着设置在所述处理空间中，用于将氢分子分解成氢基H*；气体供给口，设置在所述处理空间内、相对于所述氢催化部件与所述被处理基片正对的一侧，用于导入至少含有氢气的处理气体；其中，将所述氢催化部件和所述支承台上的被处理基片之间的间隔，设定在所述氢基H*能够到达的距离以内。

Description

基片处理装置及基片处理方法
技术领域
本发明一般涉及半导体器件的制造，具体地说，本发明涉及对半导体基片进行的氢封端处理及氢封端处理装置。
背景技术
在半导体器件的制造工序中，对形成各种半导体器件的硅基片、玻璃基片，作为最后阶段，在氢气氛中、大约400°C的温度下进行热处理，就是进行所谓的氢烧结处理。通过进行相关的氢烧结处理，对主要在硅基片和氧化膜的界面区域内存在的游离键(dangling bond)、以及多晶硅(聚硅)膜或者非晶硅膜中的游离键进行封端，并通过相关的游离键捕获电荷，来抑制半导体器件特性的变化。
以往的氢烧结处理，如上说明，通过在氢气氛中的热处理，向所述硅基片和氧化膜的界面提供氢分子。一方面，正在研究，在被称为亚四分之一微米(sub quarter-micron)元件的、栅极长为0.1μm以下的超微小化半导体器件中，包含栅极绝缘膜的各个部分使用氮化膜或者氮氧化膜来取代以前的热氧化膜，其中，该氮化膜或者氮氧化膜是通过等离子体直接氮化法、等离子体直接氧化法或者等离子体CVD(化学汽相淀积)法形成的。但是，对于这种使用氮化膜或者氮氧化膜的超微化半导体元件，因为氢分子很难从高密度的氮化膜或者氮氧化膜中通过，所以，如果采用以前的氢烧结处理不会很有效。
同时，在如薄膜晶体管(TFT)等，将形成在玻璃基片上的非晶硅膜或者聚硅膜作为活性区域的半导体器件中，虽然也正在研究，作为栅极绝缘膜，使用通过等离子体直接氮化法、等离子体直接氧化法或者等离子体CVD法形成的氮化膜或者氮氧化膜，但在这种情况下，很难通过氢烧结处理对所述聚硅膜、非晶硅膜中的游离键，或者对存在于聚硅膜、非晶硅膜与它们的绝缘膜的界面中的游离键进行封端。
以前，在半导体器件的制造工序开端，硅晶片等半导体基片在1200°C的温度下暴露于H2气体中，使得凹凸的表面平坦化。即，通过H2气体对基片表面的作用产生了SiH4气体，其结果，使基片表面的凸起部分平坦化。但是，在1200℃温度的高温下，要想对基片的整个表面都进行一样的平坦化处理，尤其在大口径基片的场合会很困难。实际上，在所说的平坦化处理中，需要实现精确到1200±1℃的均匀的温度分布。鉴于最近倾向于采用大口径基片，相关的平坦化处理的温度希望降低到例如800℃以下。在以往的使用H2分子的基片处理工序中，在如此低的温度下进行处理是很难实现所期望的平坦化的。
发明内容
本发明的总的目的是提供一种解决了上述问题的、新型有效的基片处理装置及半导体器件的制造方法。
本发明的具体目的是，提供一种基片处理装置和半导体器件的制造方法，该基片处理装置用氢基对半导体基片表面的游离键进行封端，而该半导体器件的制造方法包括所说的用氢基对游离键进行封端的工序。
本发明提供一种基片处理装置，其特征在于，它包括：
处理空间，设有用来支承被处理基片的支承台；
氢催化部件，设置在所述处理空间内、正对着所述被处理基片的位置，用来把氢分子分解成氢基H*；
气体供给口，设置在所述处理空间内的相对于所述氢催化部件与所述处理基片相反的一侧，用于导入至少含有氢气的处理气体，
其中，所述氢催化部件和所述支承台上的被处理基片之间的间隔，被设定成所述氢基H*能够到达的距离以内。
另外，本发明提供一种基片处理方法，其特征在于，它包括：
将氢气作为处理气体导入到处理室的工序；
所述氢气通过氢催化剂活化，从而产生氢基H*的工序；
使所述氢基H*流向被处理基片的工序；
利用所述氢基H*，处理所述被处理基片的工序。
还有，本发明提供一种基片平坦化方法，其特征在于，它包括：
向处理室导入氢气的工序；
所述氢气通过氢催化剂活化，从而产生氢基H*的工序；
使所述氢基H*流向被处理基片的工序；
利用所述氢基H*，处理所述被处理基片的工序，
其中，所述平坦化过程在800°C以下的温度下进行。
附图的简要说明
图1是本发明第一实施例的基片处理装置的结构示意图；
图2A、2B是图1的基片处理装置中所使用的催化过滤装置的结构示意图；
图3是在图1的基片处理装置中，通过产生的水分所求得的、氢基的产生效率和催化温度之间关系的结果示意图；
图4是以流量(フラックス)形式表示的，在图1的基片处理装置中的催化过滤装置以下区域内的氢基浓度分布示意图；
图5是在图1的基片处理装置中，为了得到基片处理中必要的氢基量，所必要的结构参数、处理气体中的氢气浓度及处理时间之间的关系示意图；
图6是用于催化反应之前的状态下的，催化金属膜中各种元素的分布示意图；
图7是用于催化反应之后的状态下的，催化金属膜中各种元素的分布示意图；
图8是用于催化反应之后的状态下的，催化金属膜中各种元素的分布示意图；
图9是用于催化反应之后的状态下的，催化金属膜中各种元素的分布示意图；
图10A、10B是根据本发明第2实施例的催化部件的结构示意图；
图11是根据本发明第2实施例的一个变形例的催化部件的结构示意图；
图12是本发明第3实施例的基片处理装置的结构示意图；
图13是本发明第5实施例的基片处理装置的结构示意图；
图14是通过图2所示的基片处理装置进行处理的玻璃基片的表面示意图。
本发明的最佳实施方式
[原理]
本发明，利用氢基H*(原子氢)，对被氮化膜、氮氧化膜等绝缘膜所覆盖的硅基片或者玻璃基片的绝缘膜中生成的游离键，以及尤其是对绝缘膜/基片界面、聚硅膜、非晶硅膜中生成的游离键进行封端。氢基能在氮化膜、氮氧化膜中通过。
虽然，例如通过对He等离子体中的氢分子进行等离子体激发，能够很容易地生成氢基H*，但是对于He等离子体来说，有如下问题：即，因He的碰撞横截面积很小而使电子温度非常高，因此，所生成的氢基H*不仅会喷射(sputtering)到硅基片上，也会喷射到进行氢基封端处理的基片处理装置的处理容器侧壁上，从而使之损坏。
本发明为了避免上述问题的发生，氢基H*是通过使用金属的催化效果反应
H2→H*+H*
而产生的。这时，因为产生的氢基H*的寿命很短，所以，发生所述反应的催化剂设置在被处理基片的附近，即，设置在产生的氢基H*再次结合的寿命以内的距离。作为所说的催化剂，使用电子间吸引力很大，从而可以通过上述的催化作用使氢分子分解成基的金属。另一方面，所使用的作为催化剂的金属最好不形成氧化膜，所以，作为所说的金属最好是Pt、Pd、Ir、Au等。同时，为了通过增大所述氢基H*的到达距离来达到提高基片处理装置的设计自由度，向所述处理容器提供的氢气最好经过惰性气体的稀释。通过这种稀释氢气的方法，可减小所形成的氢基H*彼此之间发生再结合而还原成氢分子的几率。
而且，在硅基片等半导体基片表面的平坦化处理中，通过使用这样形成的氢基，能够使基片平坦化处理的温度从原来的约1200°C下降到800°C以下。
通过在由具有所述催化作用的催化金属元素所组成的金属催化层和装载所述金属催化层的载体之间，设置由TiN、TaN、WN等氮化物所组成的扩散阻挡，使得所述催化反应即使在含有氢以外，还含有氧的气氛中进行，也能够控制所述催化金属元素从所述金属催化层向所述载体的扩散，以及来自所述载体的金属元素向所述金属催化层的扩散，从而，能够实现稳定的催化反应。另一方面，当所述催化反应在不含有氧气的氢气气氛中进行的时候，可以省略这种扩散阻挡层。
[第一实施例]
图1是根据本发明第1实施例，用于进行氢烧结处理的基片处理装置10的结构示意图。
参照图1，基片处理装置10具有通过泵11P进行在排气孔11A排气的处理容器11，在所述处理容器11中的支承台(stage)12上，支承有被处理基片13。所述排气孔11A和支承台12设置在所述处理容器11的底部。同时，在所述处理容器11的上部具有透明的光学窗11W，而与所述光学窗11W毗邻的位置上形成有灯光加热装置14。同时，所述支承台12中设有被处理基片加热装置12A。
同时，在所述处理容器11中，它的侧壁的上部与从外部气体源延伸进来的气体管11L相连；另外，还设有气体导入口11B，它将供应到所述气体管11L中的氢气和Ar等载体气体一起作为处理气体导入到所述处理容器11中；当通过所述气体导入口11B导入的处理气体充满沿着所述侧壁内周形成的气体通道11G后，通过在所述处理容器11内分隔形成所述气体通路11G的内侧隔壁11g上的开口部11b向所述处理容器内均匀地放出。其中，所述开口部11b均匀形成在所述内侧隔壁11g上，所述内侧隔壁11g起喷射盘(shower plate)功能。
通过所述喷射盘11g放出的处理气体，充满所述处理容器11中的邻接所述光学窗11W的空间11F后，通过驱动所述排气泵11P，经过构成所述空间11F下端的氢催化过滤装置15，流向所述被处理基片13的表面。这时，因为所述排气孔11A中设定的压力比大气压低，所以，能够在所述被处理基片13的表面形成均匀的气体流。在所述氢催化过滤装置15的上面，设有温度控制装置15H。
这里，通过运行所述灯光加热装置14及所述温度控制装置15H，将所述过滤装置15的温度设定在期望值上，从而在从所述空间11F经过所述过滤装置15、流向所述基片12表面的处理气体中，通过Pt催化剂的催化作用，发生如
H2→H*+H*
所示的氢气成分的分解反应，从而生成原子状态的氢，或者说是氢基。通过所述支承台12中的加热器12A，所述被处理基片13的温度被设为例如400°C。
这样形成的氢基H*流过形成在所述被处理基片13的表面上的绝缘膜，对基片/绝缘膜界面或者绝缘膜内部形成的游离键进行封端。氢基H*对于所述绝缘膜来说，无论是氧化膜、氮化膜还是氮氧化膜，都能在膜中自由地通过。
在图1的结构中，导管11p经过阀11Q，与所述排气泵11P和所述排气孔11A连接；经过所述基片13表面的处理气体，从所述排气孔11A经过所述导管11p，通过泵11P被排放到外部。同时，在图1的结构中，在所述处理容器11的侧壁内形成有冷却水通路11C。而且，在所述过滤装置15中设有在前面也说明过的温度控制装置15H。作为一个例子，所述温度控制装置15H，构成热交换媒体的通路，从而使所述过滤装置15保持在所定温度上。
图2A表示所述过滤装置15的结构。
参照图2A，过滤装置由格子形的支架部件(枠部件)15A和由所述支架部件15A所支持的多孔过滤装置15B构成，所述加热器15H形成在所说的支架部件15A上。
所述多孔过滤装置15B由通过烧结不锈钢丝而成的烧结体构成，而在所述不锈钢丝的表面上，经TiN扩散阻挡层层叠有Pt膜。
图2B是所述多孔过滤装置15B结构的扫描型电子显微镜照片。
参照图2B，所述多孔过滤装置15B是由若干不锈钢丝集合构成的，金属丝与金属丝之间形成有由氢气和惰性气体构成的处理气体能够通过的空间。
图3表示，在图1的基片处理装置中，从所述气体导入口11B导入氧气和氢气的混合气体后，通过对所述排气导管11p中所排出的气体的水分含量进行测定、求得的，所述催化过滤装置15中氢基H*的产生效率的结果。如果所述催化过滤装置15中氢基H*的产生效率小，那么在所述导管11p中所能观测到的水分的含量也减少；相反的，如果所述催化过滤装置15中氢基H*的产生效率大，那么在所述导管11p中所能观测到的水分的含量也增加。于是，可以认为所述导管11p中所能观测到的水分的含量表示所述氢基H*的产生效率。在图3的实验中，所述硅基片13没有导入到处理室11中。
参照图3，纵轴表示反应H2+1/2O2→H2O的反应率，同时，横轴表示所述过滤装置15的温度。在图3的实验中，氧气是以1000sccm的流量导入，而氢气的流量在50sccm到1000sccm的范围内进行各种变化。
参照图3，无论氢气的流量如何变大，当所述过滤装置的温度在从室温到100°C的范围内变化的时候，反应率随着所述过滤装置15温度的上升而急剧上升，当温度在100°C时，反应率大约达到90％，当温度达到200°C时，能得到98％至100％的反应率。
从图3的结果可知，通过使用所述Pt过滤装置15，并且过滤装置的温度在100°C以上、最好在200°C以上时，能够有效地产生氢基H*。
然而，这样产生的氢基H*相互间如果发生碰撞就又会还原为氢气H2。从而，如果所述过滤装置15和被处理基片13之间的距离H(图2A)过大，那么产生的氢基H*在途中就会消失，不能到达所述基片13的表面。所述氢基H*能够到达的距离也依赖于所述过滤装置15和基片13之间的空间内的氢基H*浓度，如果氢基浓度高，所述距离H就减小。这里，所述氢基浓度在从所述过滤装置15朝基片13的方向上，随着从所述过滤装置15正下方开始测量的距离，以指数函数的形式减少。因此，可以考虑，从所述导入口11B导入到所述处理室11中的氢气，最好用Ar等惰性气体稀释到一定程度。
图4表示将用Ar稀释的氢气作为处理气体，从所述导入口11B共给到处理室中的时候，从所述过滤装置15的正下方到所述基片13表面方向上的氢基的浓度分布。这里，在图4的实验中，所述处理气体中的氢气浓度设定为0.01％、0.1％及1％。图4中，纵轴表示用单位时间·单位面积上的氢基H*的流量表示的氢基浓度，同时，横轴表示从所述过滤装置15下方向所述基片13表面方向测得的距离。
参照图4，当处理气体中的氢气浓度为1％的时候，尽管对应很高的氢气浓度，在所述催化装置15正下方能够实现基流量超过1×1016cm-2秒-1的非常高的氢基浓度，但是，因为很高的氢基浓度伴随着很高的再结合率，所以，氢基H*的寿命变得极其短，从而，氢基浓度随距离急剧减小。与此相对，当供给处理气体中的氢气浓度为0.01％的时候，生成的氢基寿命长，因此，在距离所述催化装置15正下方30mm的位置上，也能够实现1×1013cm-2秒-1的基流量。另外，所述催化装置15正下方的基流量小于1×1015cm-2秒-1。同时，当处理气体中的氢气浓度为0.10％的时候，能够实现介于所述两种情况之间的基流量。
图5是在向图1所示的硅基片13的单位面积上供给大于硅结晶表面中的硅原子面密度(2.7×1015cm-2)的氢基H*量的情况下，在各种处理时间下求得的，表示所允许的最大的催化装置-基片间距离H和氢气浓度之间关系的结果。
参照图5可知，当处理气体中的氢浓度比0.1％高的时候与处理时间无关，所述催化过滤装置15相对于被处理基片13，必须要接近到5mm以下的距离；而当处理气体中的氢气浓度在0.01％以下的时候，所述催化过滤装置15和被处理基片13之间的距离即使较大，也可以通过延长处理时间，来提供足够的氢基H*使得硅原子的游离键得到封端。因此可知，例如，如果通过把氢气浓度设定为约0.002％、处理时间允许为80秒，则可以将所述硅基片13的表面与所述催化过滤装置15之间的间隔增加到约60mm。
这样，在图1的基片处理装置10中，向所述气体导入口11B供应氢气经Ar等惰性气体稀释过的处理气体，将所述催化过滤装置的温度保持在100°C以上，最好在200°C以上，而且，与所述处理气体中的氢气浓度相对应，将所述过滤装置15和所述被处理基片13之间的距离H设定在60mm以下的最佳数值时，可以有效地对所述被处理基片13上的Si/SiO2表面上的游离键进行封端。所说的基片处理，可以将所述被处理基片13的温度设定在400°C以下进行，其结果，可以避免形成在所述被处理基片13上的超微化半导体器件的特性发生变化的问题。另一方面，当所述催化装置15的温度超过550°C时，可能有氢气爆炸的危险，所以，所述催化过滤装置的温度最好控制在550°C以下。
在图1的基片处理装置10中，因为所述氢基H*不仅是通过等离子体处理产生的，所以，即使产生氢基H*，也不会发生所述硅基片13上的超微小化半导体器件或者处理容器11因离子照射而受损伤的问题。
对于以上说明，在所述催化过滤装置15中，虽然通过Pt的催化作用发生氢分子的分解反应，并通过该反应产生了氢基H*，但是，所说催化剂并不局限于Pt，可以使用电子间作用力大，能够有效地把氢分子(H2)分解成基H*，但又不会轻易地形成氧化物的，即生成氧化物的几率很小的金属。所说的金属中包括Pt、Ni、Pd、Ir、Au及它们的合金。并且，也可以使用这些金属或者合金的化合物。
此外，尽管在以上说明中叙述了作为所述被处理基片13使用硅基片的情况，但是，在图1的装置中，作为所述被处理基片13也可以使用玻璃基片，例如也可以使用装载了TFT的玻璃基片。
图6表示在图2A、2B所示的多孔过滤装置15中，在不锈钢丝的表面省略所述TiN扩散阻挡膜而直接形成Pt膜、并作为催化剂还未使用的状态下，通过光电子光谱法(ESCAR)向Pt膜的深度方向测得的元素分布结果。图中，纵轴表示的是用各元素的原子百分率表示的浓度，横轴表示的是在进行ESCAR分析时因Ar喷射的蚀刻时间。
参照图6，在使用前的状态下，除了膜表面很有限的部分有很少量的氧气进入以外，可认为Pt膜仅由Pt构成，并没有其他元素。
与此相对，将这种多孔过滤装置15的温度设为485°C、并在氢气以2000SCCM、氧气以1200SCCM的流量进行供给的氢气和氧气的混合气氛中，使用663小时后，其中所述Pt膜中的元素分布由图7～9所示。这里，图7表示所述多孔过滤装置15中的过滤装置外侧变成金色部分的分析结果；图8表示过滤装置中央银色部分的分析结果；还有，图9表示过滤装置内侧变成金色部分的分析结果。
参照图7～9，在任何一个分析结果均可知，经过使用后，在Pt膜的表面会生成高浓度的氧，同时，Fe、Cr、Ni的浓度也增大，即，在所述Pt膜的表面上生成了Fe、Cr、Ni等的氧化物。可以认为这些元素不是原Pt膜中所含有的，而其来源是装载Pt膜的不锈钢丝。同时，因为Pt的浓度在所述Pt膜表面中明显减少，所以，可以认为Pt随着氧气的侵入扩散到不锈钢丝中了。
在本实施例中，如先前说明，通过使TiN扩散阻挡膜介于不锈钢丝和Pt膜之间，来抑制这样的金属元素的扩散及Pt膜的腐蚀。
另一方面，可以看得出，在不含氧气、浓度为100％的氢气氛中使用所述多孔过滤装置15时，这样的金属元素的扩散不会发生，因此，即使在使用后，也能够保持如图6所示的元素分布。即，在所述多孔过滤装置15中，在不锈钢丝上直接形成Pt膜而构成的过滤装置，可以作为有效的氢催化过滤装置使用于100％的氢气氛中。当然，也可以将设有TiN扩散阻挡层的多孔过滤装置作为氢催化过滤装置使用于不含氧气、100％的氢气氛中。
作为这种扩散阻挡层，除TiN以外，还可以使用如TaN、WN等各种氮化物。
[第二实施例]
图10A、10B表示在图1的所述基片处理装置10中，代替催化过滤装置15使用的本发明第2实施例的催化部件25的结构。这里，在图10A、10B中，对先前已经说明的部分使用相同的参考标号，并省略其说明。
参照图10A，所述催化部件25包括由金属等构成的圆盘形状的支承部件15A1，在所述支承部件15A1中形成有若干贯通孔15B1。
如在图10B中具体表示的那样，在所述贯通孔15B1的内表壁上涂有由Pt等构成的催化膜15b，并且在所述贯通孔15B1中插有柱销(plug)15C。所述柱销15C如图10B所示，它的侧表壁有一部分被切除，其结果，在所述柱销15C和所述贯通孔15B1之间形成气体流路15D。而且，在所述柱销15C的侧表面内，分隔形成所述流路15D的部分也涂有由Pt等构成的催化膜15c。
如图10A所示，在所述柱销15C的下端部分，即，与所述装载台12上的硅基片13面对的端部，设有直径增大了的扩散部，并与之相对应，在所述贯通孔15B1的下端部分，形成有收纳所述扩散部的锥形部分。
在所述结构的催化部件25中，从图1的喷射开口部11b导入的氢气，通过所述贯通孔15B1中的气体通路15D，向所述基片13的表面进行供应，在这个过程中，通过所述Pt膜15b、15c的催化作用，所述氢气分解成氢基H*。这样形成的氢基H*到达所述被处理基片的表面，对所述基片13表面的SiO2/Si界面中的游离键进行封端。
在本实施例中，作为所述处理气体最好是将氢气经惰性气体稀释后进行供给，同时，所述催化部件25与被处理基片13之间的间隔最好设定为60mm以下。
作为所述催化膜15b及15c，可以使用先前说明的Pt、Ni、Pd、Ir、Au及它们的合金或者它们的化合物。
图11表示根据图10A、10B的催化部件25的一个变形例的催化部件35的结构。
参照图11，所述催化部件35具有层叠了如图10A、10B所示的催化部件35A～35C的结构，氢气依次通过所述催化部件35A～35C后，到达所述被处理基片13的表面。所述催化部件35A～35C分别形成有若干如前所述那样的贯通孔，氢气经过所述贯通孔中的流路时，通过所述催化膜被分解成氢基H*。
[第三实施例]
图12表示本发明第3实施例的基片处理装置20的结构。
参照图12，在所述基片处理装置20中，连接所述气体管11L的气体导入口11B被设置在所述处理容器11的顶部，而在所述处理容器11内部，与所述气体导入口11B对应设有喷射头21。这里，从所述气体管11L经过所述气体导入口11B导入到所述处理容器11中的处理气体，经过所述催化过滤装置15流向所述被处理基片13的表面，通过在所述催化过滤装置15中产生的氢基H*，对基片13表面上的游离键进行封端。
还有，在本实施例中，去掉了图1的装置中用于加热过滤装置的灯14。在所述装载台12中设有用于加热基片13的加热装置12A。
[第四实施例]
图1或者图12的基片处理装置，可以使用于如前所述的、已经形成半导体器件的半导体基片表面上的游离键封端处理，而且，在更高的温度中，还可以使用于半导体基片的平坦化处理。如在前面也说明过的那样，半导体基片的平坦化处理在半导体器件的制造工序之前进行，其传统做法是在1200℃的温度下，通过氢气处理，使基片表面的凸起部分平坦化。此时，因为对温度的控制要求精确在±1℃，所以对大口径基片进行平坦化处理的费用非常高。
对此，根据本发明第4实施例，使用图1或者图12的基片处理装置10或者20，将所述被处理基片13的温度设定为800℃，并通过所述气体管11L，将由氢气和惰性载体气体组成的处理气体导入到所述处理容器11内。
在这样导入的处理气体中，氢气成分在通过所述催化过滤装置15时变成氢基，并作用于所述被处理基片13的表面，使得基片表面的凸起部分在放出作为反应生成物的SiH4气体的同时达到平坦化。这时，因为在本实施例中，并不是使用氢分子H2而是使用氢基作为反应物，所以，即使是在800°C程度的低温下，也能够有效地进行所述平坦化反应。
[第五实施例]
图13表示本发明第5实施例的基片处理装置40的结构。
参照图13，基片处理装置40具有延伸到大气中的、通过驱动结构41A驱动的基片运送路线41，由TFT等形成的玻璃基片42作为被处理基片，在所述基片运送路线41上沿着箭头方向被运送。在图13所示的状态下，所述玻璃基片42位于通过Ar或者氮气等惰性气体流从大气气氛中分隔出来的处理空间内，并且，在所述处理空间中充满着所述惰性气体。同时，在所述处理空间中排出了大气成分。
在所述处理空间中，设有处理头44，用于从外部气体源经过通过气体管43供应由氢气和Ar气体组成的处理气体；所述处理气体在所述处理头44中，暂时滞留在上端由石英窗44A分隔、下端由氢催化过滤装置44C分隔成的处理气体空间44B中。并且，在所述处理头44中，在所述处理气体空间44B的外侧形成有一对排气口44D。所述氢催化过滤装置44C，可以具有在图2A、2B或者图10A、10B，及图11中已经说明的任意一种结构。
在图13的结构中，通过所述排气口44D进行排气，在所述处理头44中形成有处理气体流，所述处理气体流从所述处理气体空间44B经过所述氢催化过滤装置44C，沿着被处理基片42的表面流向所述排气口44D。所说的处理气体在通过所述氢催化过滤装置44C的时候，氢分子被分解成氢基H*，而形成的氢基H*沿着所述处理气体流被输送到所述玻璃基片42的表面，并通过所述排气口44D排出。
其中，通过用设置在所述石英窗44A外侧的灯45对所述处理基片42进行加热，可以使氢基H*对所述玻璃基片42的表面进行处理。
图14放大表示所说的基片42表面。
参照图14，在所述玻璃基片42的表面上，对应TFT具有由聚硅或者非晶硅所形成的活性区域图台(pattern)42A，而所述活性区域图台42A的表面被由氮化膜或者氮氧化膜所形成的栅极绝缘膜所覆盖。而且，在所述活性区域图台42A上，经所述栅极绝缘膜42B形成有栅极电极42C。
这里，根据图13的结构，通过向所述玻璃基片42的表面供应氢基H*，能够有效地对存在于所述活性区域图台42A中的或者对存在于所述活性区域图台42A和栅极绝缘膜42B的界面区域中的游离键进行封端。
在图13的构成中，通过沿着所述运送路线41移动所述玻璃基片42，使所述处理头44扫描所述玻璃基片42的表面，其结果，即使是对大面积的玻璃基片，也能够进行有效的处理。当然，也可以固定所述玻璃基片42，使所述处理头44与所述处理空间一起移动。
而且根据需要，也可以使所述玻璃基片42旋转。
以上，对本发明比较适合的实施例进行了说明，但本发明不局限于所述的特定实施例，也可以在权利要求书所述的宗旨内，进行各种各样的变形、变化。
工业实用性
根据本发明，虽然在半导体器件表面上形成了氧化膜、氮氧化膜等致密的绝缘膜，但是，通过催化过滤装置从氢气中产生氢基H*，能够有效地使基片/绝缘膜界面中的游离键实现封端。这时，本发明中，催化过滤装置设置在被处理基片的附近，并通过供给经惰性气体稀释的氢气，能够使氢基H*的寿命，以及其到达范围达到最大。同时，本发明通过使用氢基H*，能够在低温状态下对半导体基片进行平坦化处理。本发明中，通过在具有催化作用的催化金属元素所组成的金属催化层和装载所述金属催化层的载体之间，设置由TiN、TaN、WN等氮化物组成的扩散阻挡，使得所述催化反应即使在含有氢以外，还含有氧的气氛中进行，也能够抑制所述催化金属元素从所述金属催化层向所述载体的扩散，以及来自所述载体的金属元素向所述金属催化层的扩散，从而，能够进行稳定的催化反应。

Claims (9)

1.一种基片处理装置，其特征在于，具有：
处理空间，设有用于支承被处理基片的支承台；
氢催化部件，与所述被处理基片正对着设置在所述处理空间内，用于将氢分子分解成氢基H*；
气体供给口，设置在所述处理空间内的相对于所述氢催化部件与所述处理基片相反的一侧，用于导入至少含有氢气的处理气体，
其中，所述氢催化部件和所述支承台上的被处理基片之间的间隔被设定在所述氢基H*能够到达的距离以内，
所述氢催化部件具有：催化剂，该催化剂由从Ni、Pt、Pd、Ir、Au及它们的合金所组成的群中选择的金属或者其金属化合物组成；和装载台，装载所述催化剂；并且所述催化剂经扩散阻挡膜设置在所述装载台上。
2.如权利要求1所述的基片处理装置，其特征在于，
所述扩散阻挡膜由氮化物组成。
3.如权利要求2所述的基片处理装置，其特征在于，
所述氮化物可以选择TiN、TaN及WN中的任意一种。
4.如权利要求1所述的基片处理装置，其特征在于，
所述氢催化部件是板状过滤装置。
5.如权利要求1所述的基片处理装置，其特征在于，
所述氢催化部件由具有多孔基材的过滤装置组成，所述多孔基材的表面被所述催化剂所覆盖。
6.如权利要求5所述的基片处理装置，其特征在于，
所述多孔基材由金属丝的烧结体构成，并在所述金属丝的表面上涂有所述催化剂。
7.一种基片处理方法，其特征在于，它具有：
将所述氢气作为处理气体导入到处理室的工序；
通过氢催化剂活化所述氢气，从而产生氢基H*的工序；
使所述氢基H*流向被处理基片的工序；
通过所述氢基H*，对所述被处理基片进行处理的工序，其中
所述产生氢基H*的工序包括利用经扩散阻挡膜而设置在装载台上的下述催化剂来活化氢气的工序，所述催化剂由从Ni、Pt、Pd、Ir、Au及它们的合金所组成的群中选择的金属或者其金属化合物组成。
8.如权利要求7所述的基片处理方法，其特征在于，
所述被处理基片是玻璃基片，而利用所述氢基H*进行的处理工序包括对存在于所述玻璃基片表面上的聚硅膜或者非晶硅膜、以及绝缘膜中的游离键进行封端的工序。
9.一种基片处理装置，其特征在于，具有：
处理空间，设有用于支承被处理基片的支承台；
氢催化部件，与所述被处理基片正对着设置在所述处理空间内，用于将氢分子分解成氢基H*；
气体供给口，设置在所述处理空间内的相对于所述氢催化部件与所述处理基片相反的一侧，用于导入至少含有氢气的处理气体，
其中，所述氢催化部件和所述支承台上的被处理基片之间的间隔被设定在所述氢基H*能够到达的距离以内，
所述氢催化部件具有：催化剂，该催化剂由从Ni、Pt、Pd、Ir、Au及它们的合金所组成的群中选择的金属或者其金属化合物组成；和装载台，装载所述催化剂；并且所述催化剂覆盖在作为多孔基材的所述装载台的表面上。
CNB028032381A 2001-07-05 2002-07-03 基片处理装置及基片处理方法 Expired - Fee Related CN100524652C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP205171/01 2001-07-05
JP2001205171 2001-07-05
JP205171/2001 2001-07-05

Publications (2)

Publication Number Publication Date
CN1478296A CN1478296A (zh) 2004-02-25
CN100524652C true CN100524652C (zh) 2009-08-05

Family

ID=19041535

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028032381A Expired - Fee Related CN100524652C (zh) 2001-07-05 2002-07-03 基片处理装置及基片处理方法

Country Status (6)

Country Link
US (2) US20040007177A1 (zh)
EP (1) EP1403913B1 (zh)
JP (1) JPWO2003005435A1 (zh)
CN (1) CN100524652C (zh)
TW (1) TW561560B (zh)
WO (1) WO2003005435A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192486B2 (en) * 2002-08-15 2007-03-20 Applied Materials, Inc. Clog-resistant gas delivery system
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
CN101263589B (zh) * 2005-09-13 2010-08-25 大见忠弘 半导体装置的制造方法及半导体制造装置
CN101305451B (zh) * 2005-11-08 2012-07-04 国立大学法人东北大学 簇射极板及采用该簇射极板的等离子体处理装置
JP2009104916A (ja) * 2007-10-24 2009-05-14 Canon Inc 電子放出素子、電子源、画像表示装置および電子放出素子の製造方法
CN101620991B (zh) * 2008-07-02 2011-08-17 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US20110185969A1 (en) * 2009-08-21 2011-08-04 Varian Semiconductor Equipment Associates, Inc. Dual heating for precise wafer temperature control
WO2011086971A1 (ja) * 2010-01-12 2011-07-21 株式会社 アルバック 半導体装置の製造方法、及び成膜装置
WO2018091888A1 (en) * 2016-11-15 2018-05-24 Oxford University Innovation Limited Method and apparatus for applying atomic hydrogen to an object

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
JPS63186875A (ja) * 1987-01-29 1988-08-02 Tadahiro Omi 表面反応成膜装置
DE3914065A1 (de) * 1989-04-28 1990-10-31 Leybold Ag Vorrichtung zur durchfuehrung von plasma-aetzverfahren
JP3202033B2 (ja) * 1991-06-19 2001-08-27 松下電器産業株式会社 原子状水素供給器
WO1993010556A1 (en) * 1991-11-22 1993-05-27 Tadahiro Ohmi Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor
JPH05141871A (ja) * 1991-11-22 1993-06-08 Tadahiro Omi 熱処理装置
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JP3145536B2 (ja) * 1993-05-28 2001-03-12 京セラ株式会社 触媒ｃｖｄ装置
JP3226193B2 (ja) * 1994-02-24 2001-11-05 東芝セラミックス株式会社 シリコンウェーハの製造方法
KR0183533B1 (ko) * 1997-03-03 1999-04-15 재단법인한국화학연구소 글로우 플러그용 세라믹 발열체
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10340857A (ja) * 1997-06-10 1998-12-22 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体製造装置
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
JP4375584B2 (ja) * 1998-07-08 2009-12-02 財団法人国際科学振興財団 乾燥方法
JP2000133806A (ja) * 1998-10-28 2000-05-12 Sony Corp 薄膜トランジスタの水素化方法
JP4573921B2 (ja) * 1999-01-21 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
TW455912B (en) * 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
JP4346741B2 (ja) * 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び付着膜の除去方法
JP4250834B2 (ja) * 1999-10-29 2009-04-08 ソニー株式会社 触媒スパッタリングによる薄膜形成方法
JP2001168030A (ja) * 1999-12-08 2001-06-22 Japan Science & Technology Corp 薄膜形成方法及び薄膜堆積装置
US6809299B2 (en) * 2000-07-04 2004-10-26 Ibiden Co., Ltd. Hot plate for semiconductor manufacture and testing
US6403491B1 (en) * 2000-11-01 2002-06-11 Applied Materials, Inc. Etch method using a dielectric etch chamber with expanded process window

Also Published As

Publication number Publication date
US20080220592A1 (en) 2008-09-11
JPWO2003005435A1 (ja) 2004-10-28
WO2003005435A1 (fr) 2003-01-16
EP1403913A4 (en) 2006-02-08
EP1403913B1 (en) 2008-04-23
US20040007177A1 (en) 2004-01-15
EP1403913A1 (en) 2004-03-31
CN1478296A (zh) 2004-02-25
TW561560B (en) 2003-11-11

Similar Documents

Publication Publication Date Title
US10170298B2 (en) High temperature silicon oxide atomic layer deposition technology
US9196474B2 (en) Metal amide deposition precursors and their stabilization with an inert ampoule liner
JP3819660B2 (ja) 半導体装置の製造方法および半導体製造装置
CN100568463C (zh) 薄膜形成方法
US7238616B2 (en) Photo-assisted method for semiconductor fabrication
US9145612B2 (en) Deposition of N-metal films comprising aluminum alloys
CN101527263B (zh) 半导体器件的制造方法
CN100524652C (zh) 基片处理装置及基片处理方法
US20020072244A1 (en) Photo-assisted remote plasma apparatus and method
US20030198754A1 (en) Aluminum oxide chamber and process
US20210118668A1 (en) Semiconductor deposition reactor manifolds
WO2006057706A3 (en) Method for deposition of metal layers from metal carbonyl precursors
TW200831696A (en) Method of depositing catalyst assisted silicates of high-k materials
JPH09129562A (ja) 成膜装置及びその方法
US20220275510A1 (en) Thermal atomic layer deposition of silicon-containing films
KR20100129236A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20050069641A1 (en) Method for depositing metal layers using sequential flow deposition
KR100474565B1 (ko) 소스 가스 공급 방법 및 장치
KR100985363B1 (ko) 반도체 장치의 제조방법 및 기판처리 장치
US11499227B2 (en) Vapor deposition of thin films comprising gold
JP5680892B2 (ja) Ｃｏ膜形成方法
JPS60245217A (ja) 薄膜形成装置
CN1638052B (zh) 薄膜制造方法
KR101970378B1 (ko) 인-시튜 수산화 장치
WO2014130527A1 (en) Atomic layer deposition of metal alloy films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090805

Termination date: 20140703

EXPY Termination of patent right or utility model