JP2000133806A - 薄膜トランジスタの水素化方法 - Google Patents
薄膜トランジスタの水素化方法Info
- Publication number
- JP2000133806A JP2000133806A JP10306205A JP30620598A JP2000133806A JP 2000133806 A JP2000133806 A JP 2000133806A JP 10306205 A JP10306205 A JP 10306205A JP 30620598 A JP30620598 A JP 30620598A JP 2000133806 A JP2000133806 A JP 2000133806A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor thin
- gate
- active hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶半導体薄膜の水素化処理を改善して薄
膜トランジスタの高移動度化を達成する。 【解決手段】 多結晶性の半導体薄膜１５と、その一面
側に接して配されたゲート絶縁膜と、ゲート絶縁膜を介
して半導体薄膜１５に重ねられたゲート電極とを含む積
層構造を絶縁基板１１上に形成して、薄膜トランジスタ
を製造する際、１０００℃ないし２０００℃に加熱した
触媒体７３に水素を含む原料気体を接触させて活性水素
を生成し、この活性水素を半導体薄膜１５に導入してそ
の結晶欠陥を修復する。
膜トランジスタの高移動度化を達成する。 【解決手段】 多結晶性の半導体薄膜１５と、その一面
側に接して配されたゲート絶縁膜と、ゲート絶縁膜を介
して半導体薄膜１５に重ねられたゲート電極とを含む積
層構造を絶縁基板１１上に形成して、薄膜トランジスタ
を製造する際、１０００℃ないし２０００℃に加熱した
触媒体７３に水素を含む原料気体を接触させて活性水素
を生成し、この活性水素を半導体薄膜１５に導入してそ
の結晶欠陥を修復する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁基板上に形成
された多結晶シリコンからなる半導体薄膜を活性層とす
る薄膜トランジスタの製造方法に関する。例えば、アク
ティブマトリクス型の表示装置のスイッチング素子や回
路素子として用いられる薄膜トランジスタの製造方法に
関する。より詳しくは、薄膜トランジスタの動作特性改
善を目的とする多結晶シリコン半導体薄膜の水素化処理
技術に関する。
された多結晶シリコンからなる半導体薄膜を活性層とす
る薄膜トランジスタの製造方法に関する。例えば、アク
ティブマトリクス型の表示装置のスイッチング素子や回
路素子として用いられる薄膜トランジスタの製造方法に
関する。より詳しくは、薄膜トランジスタの動作特性改
善を目的とする多結晶シリコン半導体薄膜の水素化処理
技術に関する。
【０００２】
【従来の技術】薄膜トランジスタは液晶ディスプレイや
半導体集積回路などに広く用いられている。中でも、ア
クティブマトリクス方式の液晶ディスプレイの大型化及
び高精細化に伴い、薄膜トランジスタの高性能化が急務
となっている。薄膜トランジスタは非晶質シリコン薄膜
あるいは多結晶シリコン薄膜を活性層として形成され
る。多結晶シリコン薄膜を活性層とした方が薄膜トラン
ジスタの性能が優れている。更に、低温プロセスで多結
晶シリコン薄膜を形成する技術が製造コスト低減化の観
点から有望視されている。この低温プロセスではエキシ
マレーザ光を非晶質シリコン薄膜に照射し、これを一旦
溶融化した後結晶化させることにより、比較的低温で多
結晶シリコン薄膜を得ている。これを活性層とすること
により高移動度の薄膜トランジスタが得られる。それで
もこの方法で得られる薄膜トランジスタの電子移動度は
７０ないし１５０ｃｍ2 ／Ｖｓ程度である。画素スイッ
チング用の薄膜トランジスタばかりでなく高度な機能を
有する周辺回路を液晶ディスプレイに組み込む為には薄
膜トランジスタの高性能化が重要であり、特に３００ｃ
ｍ2 ／Ｖｓ以上の移動度が必要とされている。従来のレ
ーザアニールを用いた結晶化技術では３００ｃｍ2 ／Ｖ
ｓを超える移動度を達成することは困難であった。これ
は、エキシマレーザ光を照射して結晶化してもシリコン
結晶の粒界及び粒内やとシリコン薄膜とゲート絶縁膜の
界面に結晶欠陥が存在している為である。
半導体集積回路などに広く用いられている。中でも、ア
クティブマトリクス方式の液晶ディスプレイの大型化及
び高精細化に伴い、薄膜トランジスタの高性能化が急務
となっている。薄膜トランジスタは非晶質シリコン薄膜
あるいは多結晶シリコン薄膜を活性層として形成され
る。多結晶シリコン薄膜を活性層とした方が薄膜トラン
ジスタの性能が優れている。更に、低温プロセスで多結
晶シリコン薄膜を形成する技術が製造コスト低減化の観
点から有望視されている。この低温プロセスではエキシ
マレーザ光を非晶質シリコン薄膜に照射し、これを一旦
溶融化した後結晶化させることにより、比較的低温で多
結晶シリコン薄膜を得ている。これを活性層とすること
により高移動度の薄膜トランジスタが得られる。それで
もこの方法で得られる薄膜トランジスタの電子移動度は
７０ないし１５０ｃｍ2 ／Ｖｓ程度である。画素スイッ
チング用の薄膜トランジスタばかりでなく高度な機能を
有する周辺回路を液晶ディスプレイに組み込む為には薄
膜トランジスタの高性能化が重要であり、特に３００ｃ
ｍ2 ／Ｖｓ以上の移動度が必要とされている。従来のレ
ーザアニールを用いた結晶化技術では３００ｃｍ2 ／Ｖ
ｓを超える移動度を達成することは困難であった。これ
は、エキシマレーザ光を照射して結晶化してもシリコン
結晶の粒界及び粒内やとシリコン薄膜とゲート絶縁膜の
界面に結晶欠陥が存在している為である。
【０００３】
【発明が解決しようとする課題】この結晶欠陥を修復す
る為に、従来から水素化処理が行われている。具体的に
は、薄膜トランジスタの積層構造を形成した後、水素ガ
スをプラズマで活性化し水素を半導体薄膜に導入する。
この後、熱処理を加えることにより結晶中のシリコン原
子のダングリングボンドを終端化して欠陥を修復するの
である。水素化処理によって導入された水素原子は多結
晶シリコンからなる半導体薄膜の結晶粒界に拡散し、ダ
ングリングボンドと結合する為、トラップ密度は小さく
なり障壁ポテンシャルが低くなる。この為薄膜トランジ
スタの移動度が高くなりオン電流を増加できる。又トラ
ップ準位が減少することによりリーク電流を抑制でき
る。更には、導入された水素原子の一部は半導体薄膜と
ゲート絶縁膜の境界にある界面準位とも結合するので、
トランジスタの閾電圧を低くできる。
る為に、従来から水素化処理が行われている。具体的に
は、薄膜トランジスタの積層構造を形成した後、水素ガ
スをプラズマで活性化し水素を半導体薄膜に導入する。
この後、熱処理を加えることにより結晶中のシリコン原
子のダングリングボンドを終端化して欠陥を修復するの
である。水素化処理によって導入された水素原子は多結
晶シリコンからなる半導体薄膜の結晶粒界に拡散し、ダ
ングリングボンドと結合する為、トラップ密度は小さく
なり障壁ポテンシャルが低くなる。この為薄膜トランジ
スタの移動度が高くなりオン電流を増加できる。又トラ
ップ準位が減少することによりリーク電流を抑制でき
る。更には、導入された水素原子の一部は半導体薄膜と
ゲート絶縁膜の境界にある界面準位とも結合するので、
トランジスタの閾電圧を低くできる。
【０００４】しかし、従来の水素化処理は水素分子を分
解する為にプラズマを用いていたので、これにより逆に
欠陥が誘起されるという問題があった。低温プロセスに
よる多結晶化技術では水素化処理が必要であるが、拡散
を容易にする為に水素を分解するプラズマ処理では、逆
にプラズマダメージが生じる。従って、プラズマを用い
ないで水素分子を分解し、効率的に水素原子を多結晶半
導体薄膜に導入する方法が求められている。
解する為にプラズマを用いていたので、これにより逆に
欠陥が誘起されるという問題があった。低温プロセスに
よる多結晶化技術では水素化処理が必要であるが、拡散
を容易にする為に水素を分解するプラズマ処理では、逆
にプラズマダメージが生じる。従って、プラズマを用い
ないで水素分子を分解し、効率的に水素原子を多結晶半
導体薄膜に導入する方法が求められている。
【０００５】
【課題を解決する為の手段】上述した従来の技術の課題
を解決する為以下の手段を講じた。即ち、多結晶性の半
導体薄膜と、その一面側に接して配されたゲート絶縁膜
と、ゲート絶縁膜を介して該半導体薄膜に重ねられたゲ
ート電極とを含む積層構造を有し、絶縁基板上に形成さ
れる薄膜トランジスタを製造する際、１０００℃ないし
２０００℃に加熱した触媒体に水素を含む原料気体を接
触させて活性水素を生成し、該活性水素を該半導体薄膜
に導入してその結晶欠陥を修復することを特徴とする。
以下、本明細書ではこの水素化方法を「触媒水素化」と
呼ぶことにする。
を解決する為以下の手段を講じた。即ち、多結晶性の半
導体薄膜と、その一面側に接して配されたゲート絶縁膜
と、ゲート絶縁膜を介して該半導体薄膜に重ねられたゲ
ート電極とを含む積層構造を有し、絶縁基板上に形成さ
れる薄膜トランジスタを製造する際、１０００℃ないし
２０００℃に加熱した触媒体に水素を含む原料気体を接
触させて活性水素を生成し、該活性水素を該半導体薄膜
に導入してその結晶欠陥を修復することを特徴とする。
以下、本明細書ではこの水素化方法を「触媒水素化」と
呼ぶことにする。
【０００６】好ましくは、触媒水素化において、Ｈ2 若
しくはＨ2 Ｏから選んだ一種類の原料気体又はＨ2 ，Ｏ
2 若しくはＨ2 Ｏから選んだ二種類以上の混合物からな
る原料気体を用いる。好ましくは、活性水素を導入した
後該半導体薄膜の上に１００ｎｍないし５００ｎｍの厚
みでシリコン窒化膜を形成し、３００℃ないし５００℃
で熱処理を加える。
しくはＨ2 Ｏから選んだ一種類の原料気体又はＨ2 ，Ｏ
2 若しくはＨ2 Ｏから選んだ二種類以上の混合物からな
る原料気体を用いる。好ましくは、活性水素を導入した
後該半導体薄膜の上に１００ｎｍないし５００ｎｍの厚
みでシリコン窒化膜を形成し、３００℃ないし５００℃
で熱処理を加える。
【０００７】本発明では加熱した触媒体により水素分子
を分解し、その結果生成される活性水素を薄膜トランジ
スタ中に導入することにより、効率的に結晶欠陥の修復
を行い、薄膜トランジスタの動作性能を改善する。水素
分子の分解にプラズマを使用しない為、薄膜トランジス
タ中にプラズマ誘起欠陥を生ずることがない。この為結
晶欠陥が効率的に修復され、結果として移動度の高い高
性能な薄膜トランジスタを形成することができる。尚、
上述した触媒水素化は所謂「触媒ＣＶＤ法」を応用した
技術である。触媒ＣＶＤ法は例えば特開平８−２５０４
３８号公報に開示されており、１７００℃以上の触媒体
に原料気体を接触させて分解し、生成された種を基板に
堆積してシリコンなどの薄膜を生成する成膜方法であ
る。本発明では、原料ガスを接触させて分解し、生成さ
れた活性水素を基板に堆積するのではなく薄膜トランジ
スタの活性層となる多結晶半導体中に拡散させる。
を分解し、その結果生成される活性水素を薄膜トランジ
スタ中に導入することにより、効率的に結晶欠陥の修復
を行い、薄膜トランジスタの動作性能を改善する。水素
分子の分解にプラズマを使用しない為、薄膜トランジス
タ中にプラズマ誘起欠陥を生ずることがない。この為結
晶欠陥が効率的に修復され、結果として移動度の高い高
性能な薄膜トランジスタを形成することができる。尚、
上述した触媒水素化は所謂「触媒ＣＶＤ法」を応用した
技術である。触媒ＣＶＤ法は例えば特開平８−２５０４
３８号公報に開示されており、１７００℃以上の触媒体
に原料気体を接触させて分解し、生成された種を基板に
堆積してシリコンなどの薄膜を生成する成膜方法であ
る。本発明では、原料ガスを接触させて分解し、生成さ
れた活性水素を基板に堆積するのではなく薄膜トランジ
スタの活性層となる多結晶半導体中に拡散させる。
【０００８】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１は、本発明に係る薄膜ト
ランジスタの水素化方法の実施に用いる水素化処理装置
を示す模式的なブロック図である。この水素化処理装置
は本発明に従って薄膜トランジスタの触媒水素化に用い
られる。触媒水素化では、予め半導体薄膜１５が形成さ
れた絶縁基板の近傍に置かれた加熱触媒体に原料気体を
吹き付け、触媒体と原料気体との接触分解反応を用いて
原料気体の全部又は一部を分解し、これにより生じた活
性水素を絶縁基板１１まで移送することにより、プラズ
マも光励起過程をも用いずに、基板自体の温度を低温に
保ったまま活性水素を半導体薄膜１５に導入する方法で
ある。本水素化処理装置は反応室７１を備えている。７
３は触媒体であって、タングステンなどのヒータであ
る。７４は原料ガス供給管であって、原料ガスを供給す
るものである。７５はヒータであって絶縁基板１１を加
熱するものである。７６は電力供給源であって、触媒体
７３に電力を供給するものである。係る構成において、
絶縁基板１１はヒータ７５により数百度の低温で加熱さ
れている。原料ガスが原料ガス供給管７４に供給され
る。原料ガスは触媒体７３と接触し、原料ガスに含まれ
る水素が活性化される。
の形態を詳細に説明する。図１は、本発明に係る薄膜ト
ランジスタの水素化方法の実施に用いる水素化処理装置
を示す模式的なブロック図である。この水素化処理装置
は本発明に従って薄膜トランジスタの触媒水素化に用い
られる。触媒水素化では、予め半導体薄膜１５が形成さ
れた絶縁基板の近傍に置かれた加熱触媒体に原料気体を
吹き付け、触媒体と原料気体との接触分解反応を用いて
原料気体の全部又は一部を分解し、これにより生じた活
性水素を絶縁基板１１まで移送することにより、プラズ
マも光励起過程をも用いずに、基板自体の温度を低温に
保ったまま活性水素を半導体薄膜１５に導入する方法で
ある。本水素化処理装置は反応室７１を備えている。７
３は触媒体であって、タングステンなどのヒータであ
る。７４は原料ガス供給管であって、原料ガスを供給す
るものである。７５はヒータであって絶縁基板１１を加
熱するものである。７６は電力供給源であって、触媒体
７３に電力を供給するものである。係る構成において、
絶縁基板１１はヒータ７５により数百度の低温で加熱さ
れている。原料ガスが原料ガス供給管７４に供給され
る。原料ガスは触媒体７３と接触し、原料ガスに含まれ
る水素が活性化される。
【０００９】以上説明した様に、本発明は、多結晶性の
半導体薄膜１５と、その一面側に接して形成されたゲー
ト絶縁膜（図示省略）と、ゲート絶縁膜を介して半導体
薄膜１５に重ねられたゲート電極（図示省略）とを含む
積層構造を有し、ガラスなどからなる絶縁基板１１上に
形成される薄膜トランジスタの製造方法において、特に
１０００℃ないし２０００℃に加熱した触媒体７３に水
素を含む原料ガスを接触させて活性水素を生成し、この
活性水素を半導体薄膜１５に導入してその結晶欠陥を修
復することを特徴とする。具体的には、Ｈ2 若しくはＨ
2 Ｏから選んだ一種類の原料ガス又はＨ2 ，Ｏ2 若しく
はＨ2 Ｏから選んだ二種類以上の混合物からなる原料ガ
スを用いる。好ましくは、活性水素を導入した後半導体
薄膜１５の上に１００ｎｍないし５００ｎｍの厚みでシ
リコン窒化膜を形成し、３００℃ないし５００℃で熱処
理を加える。これにより、水素は半導体薄膜１５の結晶
粒界に拡散し、ダングリングボンドと結合する為、トラ
ップ密度は小さくなり障壁ポテンシャルが低くなる。こ
の為薄膜トランジスタの移動度が高くなりオン電流を増
加できる。又トラップ準位が減少することによりリーク
電流を抑制できる。更には、導入された水素原子の一部
は半導体薄膜１５とゲート絶縁膜の境界にある界面準位
とも結合するので、薄膜トランジスタの閾電圧を低くで
きる。
半導体薄膜１５と、その一面側に接して形成されたゲー
ト絶縁膜（図示省略）と、ゲート絶縁膜を介して半導体
薄膜１５に重ねられたゲート電極（図示省略）とを含む
積層構造を有し、ガラスなどからなる絶縁基板１１上に
形成される薄膜トランジスタの製造方法において、特に
１０００℃ないし２０００℃に加熱した触媒体７３に水
素を含む原料ガスを接触させて活性水素を生成し、この
活性水素を半導体薄膜１５に導入してその結晶欠陥を修
復することを特徴とする。具体的には、Ｈ2 若しくはＨ
2 Ｏから選んだ一種類の原料ガス又はＨ2 ，Ｏ2 若しく
はＨ2 Ｏから選んだ二種類以上の混合物からなる原料ガ
スを用いる。好ましくは、活性水素を導入した後半導体
薄膜１５の上に１００ｎｍないし５００ｎｍの厚みでシ
リコン窒化膜を形成し、３００℃ないし５００℃で熱処
理を加える。これにより、水素は半導体薄膜１５の結晶
粒界に拡散し、ダングリングボンドと結合する為、トラ
ップ密度は小さくなり障壁ポテンシャルが低くなる。こ
の為薄膜トランジスタの移動度が高くなりオン電流を増
加できる。又トラップ準位が減少することによりリーク
電流を抑制できる。更には、導入された水素原子の一部
は半導体薄膜１５とゲート絶縁膜の境界にある界面準位
とも結合するので、薄膜トランジスタの閾電圧を低くで
きる。
【００１０】図２及び図３は薄膜トランジスタの製造方
法の実施例を示す工程図である。この実施例では加熱触
媒体による水素化（触媒水素化）をボトムゲート構造の
薄膜トランジスタに適用している。まず図２の（ａ）に
示す様に、無アルカリガラスなどからなる絶縁基板１１
にスパッタ法で全面的に１００ないし３００ｎｍの厚み
で金属膜１２ａを堆積する。金属材料としてはＭｏ，Ａ
ｌ，Ｔａ，Ｗ，Ｃｕ，Ｃｒを用いることができる。若し
くはこれら金属元素の合金を用いてもよい。Ｍｏをスパ
ッタする場合、その条件はスパッタリング用のガスとし
てＡｒを１２０ｓｃｃｍの流量で供給し、成膜チャンバ
の圧力を０．７Ｐａに設定し、基板加熱温度を１５０℃
にする。
法の実施例を示す工程図である。この実施例では加熱触
媒体による水素化（触媒水素化）をボトムゲート構造の
薄膜トランジスタに適用している。まず図２の（ａ）に
示す様に、無アルカリガラスなどからなる絶縁基板１１
にスパッタ法で全面的に１００ないし３００ｎｍの厚み
で金属膜１２ａを堆積する。金属材料としてはＭｏ，Ａ
ｌ，Ｔａ，Ｗ，Ｃｕ，Ｃｒを用いることができる。若し
くはこれら金属元素の合金を用いてもよい。Ｍｏをスパ
ッタする場合、その条件はスパッタリング用のガスとし
てＡｒを１２０ｓｃｃｍの流量で供給し、成膜チャンバ
の圧力を０．７Ｐａに設定し、基板加熱温度を１５０℃
にする。
【００１１】続いて（ｂ）に示す様に、フォトリソグラ
フィ法によりゲート配線のパタンに沿ってレジストを形
成する（図示省略）。このパタンニングされたレジスト
をマスクにして金属膜１２ａにドライエッチングを施
し、テーパ形状のゲート電極１２を形成する。ドライエ
ッチングの条件としては、ＳＦ6 ／Ｏ2 の混合ガスを２
００／３００ｓｃｃｍの流量で導入し、チャンバ内圧力
を２０Ｐａに設定し基板加熱温度を８０℃に設定してい
る。ドライエッチングを施した後不要になったレジスト
を除去する。
フィ法によりゲート配線のパタンに沿ってレジストを形
成する（図示省略）。このパタンニングされたレジスト
をマスクにして金属膜１２ａにドライエッチングを施
し、テーパ形状のゲート電極１２を形成する。ドライエ
ッチングの条件としては、ＳＦ6 ／Ｏ2 の混合ガスを２
００／３００ｓｃｃｍの流量で導入し、チャンバ内圧力
を２０Ｐａに設定し基板加熱温度を８０℃に設定してい
る。ドライエッチングを施した後不要になったレジスト
を除去する。
【００１２】続いて（ｃ）に示す様に、プラズマＣＶＤ
装置でゲート窒化膜（ＳｉＮ）１３を５０ないし１００
ｎｍの厚みで成膜し、続いてゲート酸化膜１４（ＳｉＯ
2 ）を１００ないし２００ｎｍの厚みで形成し、更に連
続的に非晶質シリコンからなる半導体薄膜１５を３０な
いし８０ｎｍの厚みで形成する。プラズマＣＶＤによる
ＳｉＮの成膜条件は、原料ガスＳｉＨ4 ／ＮＨ3 ／Ｎ2
を２００／１２００／２０００ｓｃｃｍの流量で導入
し、プラズマ化の為の高周波電力を１６００Ｗに設定
し、反応炉の内部圧力を２６６．７Ｐａに設定し、基板
の成膜温度を４２０℃に設定してある。又プラズマＣＶ
ＤによるＳｉＯ2 の成膜条件は、混合ガスＳｉＨ4 ／Ｎ
2 Ｏを１００／７０００ｓｃｃｍの流量で反応炉に供給
し、プラズマ化の為の高周波電力を１５６０Ｗに設定
し、反応炉の内部圧力を２００Ｐａに調整して、成膜温
度を同じく４２０℃に保つ。更に、プラズマＣＶＤによ
る非晶質シリコンの成膜条件は、原料ガスとしてＳｉＨ
4 単体を１４０ｓｃｃｍで反応炉に供給し、プラズマ化
高周波電力を１００Ｗに設定し、圧力を５３．３Ｐａに
制御し、成膜温度を同じく４２０℃に設定した。この
後、プラズマＣＶＤで成膜された膜中の水素を脱離する
為に、窒素雰囲気中若しくは真空中で３５０℃ないし４
５０℃の温度条件下１時間程度のアニールを行う。この
段階でエキシマレーザアニールを施し、半導体薄膜１５
を非晶質シリコンから多結晶シリコンに転換する。尚、
ＳｉＮ，ＳｉＯ2 ，非晶質シリコンの成膜方法はプラズ
マＣＶＤに限らず、熱ＣＶＤ法、触媒ＣＶＤ法、スパッ
タ法などを用いることもできる。以下の成膜も同様であ
る。熱ＣＶＤ法及び触媒ＣＶＤ法では直接多結晶シリコ
ンが形成されるので、後のエキシマレーザ光を用いたア
ニールを省くことも可能である。又、結晶化の方法につ
いてはエキシマレーザアニールの他、固相成長やランプ
アニールなどの方法を用いてもよい。
装置でゲート窒化膜（ＳｉＮ）１３を５０ないし１００
ｎｍの厚みで成膜し、続いてゲート酸化膜１４（ＳｉＯ
2 ）を１００ないし２００ｎｍの厚みで形成し、更に連
続的に非晶質シリコンからなる半導体薄膜１５を３０な
いし８０ｎｍの厚みで形成する。プラズマＣＶＤによる
ＳｉＮの成膜条件は、原料ガスＳｉＨ4 ／ＮＨ3 ／Ｎ2
を２００／１２００／２０００ｓｃｃｍの流量で導入
し、プラズマ化の為の高周波電力を１６００Ｗに設定
し、反応炉の内部圧力を２６６．７Ｐａに設定し、基板
の成膜温度を４２０℃に設定してある。又プラズマＣＶ
ＤによるＳｉＯ2 の成膜条件は、混合ガスＳｉＨ4 ／Ｎ
2 Ｏを１００／７０００ｓｃｃｍの流量で反応炉に供給
し、プラズマ化の為の高周波電力を１５６０Ｗに設定
し、反応炉の内部圧力を２００Ｐａに調整して、成膜温
度を同じく４２０℃に保つ。更に、プラズマＣＶＤによ
る非晶質シリコンの成膜条件は、原料ガスとしてＳｉＨ
4 単体を１４０ｓｃｃｍで反応炉に供給し、プラズマ化
高周波電力を１００Ｗに設定し、圧力を５３．３Ｐａに
制御し、成膜温度を同じく４２０℃に設定した。この
後、プラズマＣＶＤで成膜された膜中の水素を脱離する
為に、窒素雰囲気中若しくは真空中で３５０℃ないし４
５０℃の温度条件下１時間程度のアニールを行う。この
段階でエキシマレーザアニールを施し、半導体薄膜１５
を非晶質シリコンから多結晶シリコンに転換する。尚、
ＳｉＮ，ＳｉＯ2 ，非晶質シリコンの成膜方法はプラズ
マＣＶＤに限らず、熱ＣＶＤ法、触媒ＣＶＤ法、スパッ
タ法などを用いることもできる。以下の成膜も同様であ
る。熱ＣＶＤ法及び触媒ＣＶＤ法では直接多結晶シリコ
ンが形成されるので、後のエキシマレーザ光を用いたア
ニールを省くことも可能である。又、結晶化の方法につ
いてはエキシマレーザアニールの他、固相成長やランプ
アニールなどの方法を用いてもよい。
【００１３】続いて図３の（ｄ）に示す様に、結晶化さ
れた半導体薄膜１５の上にプラズマＣＶＤでＳｉＯ2 を
１００ないし３００ｎｍの厚みで成膜する。この時のプ
ラズマＣＶＤによるＳｉＯ2 の成膜条件は、原料ガスＳ
ｉＨ4 ／Ｎ2 Ｏを１００／７０００ｓｃｃｍの流量で反
応チャンバに導入し、高周波電力を１５６０Ｗに設定
し、チャンバ圧力を２００Ｐａに設定し、成膜温度を４
２０℃に設定した。この後フォトリソグラフィ法を用い
て基板１１の裏面側から露光することにより、ゲート電
極１２を自己整合マスクとして、レジストのパタニング
を行う。このレジストをマスクとしてバッファードフッ
酸を用いてＳｉＯ2 のエッチングを行い、ストッパ１６
に加工する。この結果、ストッパ１６の直下に位置する
多結晶半導体薄膜１５の部分はチャネル領域ＣＨとして
保護されることになる。ストッパ１６をマスクとして不
純物のイオンドーピングを行いＬＤＤ領域を形成する。
更にフォトリソグラフィでソースＳ及びドレインＤに合
わせたレジストパタンを形成した後、これをマスクとし
て不純物のイオンドーピングを行いソース領域Ｓ及びド
レイン領域Ｄを形成する。この後エキシマレーザ光を照
射することにより、イオンドーピングされた不純物を活
性化して、ボトムゲート構造の薄膜トランジスタを形成
する。引き続きストッパ１６を構成するＳｉＯ2 と半導
体薄膜１５を薄膜トランジスタの素子領域の形状に合わ
せてパタニングする。
れた半導体薄膜１５の上にプラズマＣＶＤでＳｉＯ2 を
１００ないし３００ｎｍの厚みで成膜する。この時のプ
ラズマＣＶＤによるＳｉＯ2 の成膜条件は、原料ガスＳ
ｉＨ4 ／Ｎ2 Ｏを１００／７０００ｓｃｃｍの流量で反
応チャンバに導入し、高周波電力を１５６０Ｗに設定
し、チャンバ圧力を２００Ｐａに設定し、成膜温度を４
２０℃に設定した。この後フォトリソグラフィ法を用い
て基板１１の裏面側から露光することにより、ゲート電
極１２を自己整合マスクとして、レジストのパタニング
を行う。このレジストをマスクとしてバッファードフッ
酸を用いてＳｉＯ2 のエッチングを行い、ストッパ１６
に加工する。この結果、ストッパ１６の直下に位置する
多結晶半導体薄膜１５の部分はチャネル領域ＣＨとして
保護されることになる。ストッパ１６をマスクとして不
純物のイオンドーピングを行いＬＤＤ領域を形成する。
更にフォトリソグラフィでソースＳ及びドレインＤに合
わせたレジストパタンを形成した後、これをマスクとし
て不純物のイオンドーピングを行いソース領域Ｓ及びド
レイン領域Ｄを形成する。この後エキシマレーザ光を照
射することにより、イオンドーピングされた不純物を活
性化して、ボトムゲート構造の薄膜トランジスタを形成
する。引き続きストッパ１６を構成するＳｉＯ2 と半導
体薄膜１５を薄膜トランジスタの素子領域の形状に合わ
せてパタニングする。
【００１４】（ｅ）に示す様に、プラズマＣＶＤ法でＳ
ｉＯ2 を５０ないし２００ｎｍの厚みで堆積して層間絶
縁膜１８を形成する。この後、図１に示した水素化処理
装置に絶縁基板１１を投入し、触媒水素化処理を行う。
この時の条件は、原料ガスＨ 2 を１００ｓｃｃｍの流量
で反応室に導入し、触媒体の温度を１７００℃に加熱
し、反応室の圧力を６．５Ｐａに調整し、基板温度を３
００℃に設定した。尚この条件は例示であって、一般に
は以下の範囲で所望の効果を得ることが可能である。即
ち、原料ガスＨ2 の流量を１０ないし２００ｓｃｃｍの
範囲で設定し、触媒体の温度を１０００℃ないし２００
０℃の範囲で設定し、圧力を１ないし１０Ｐａの範囲で
設定し、基板温度を２００〜５００℃の範囲で設定す
る。この時用いる原料ガスとしては、Ｈ2 の他、Ｈ2 Ｏ
を用いることもできる。又、Ｈ2 ，Ｏ 2 ，Ｈ2 Ｏから選
んだ二種以上の混合ガスを用いることもできる。この場
合、Ｏ 2 は水素化を促進する為に混合されている。
ｉＯ2 を５０ないし２００ｎｍの厚みで堆積して層間絶
縁膜１８を形成する。この後、図１に示した水素化処理
装置に絶縁基板１１を投入し、触媒水素化処理を行う。
この時の条件は、原料ガスＨ 2 を１００ｓｃｃｍの流量
で反応室に導入し、触媒体の温度を１７００℃に加熱
し、反応室の圧力を６．５Ｐａに調整し、基板温度を３
００℃に設定した。尚この条件は例示であって、一般に
は以下の範囲で所望の効果を得ることが可能である。即
ち、原料ガスＨ2 の流量を１０ないし２００ｓｃｃｍの
範囲で設定し、触媒体の温度を１０００℃ないし２００
０℃の範囲で設定し、圧力を１ないし１０Ｐａの範囲で
設定し、基板温度を２００〜５００℃の範囲で設定す
る。この時用いる原料ガスとしては、Ｈ2 の他、Ｈ2 Ｏ
を用いることもできる。又、Ｈ2 ，Ｏ 2 ，Ｈ2 Ｏから選
んだ二種以上の混合ガスを用いることもできる。この場
合、Ｏ 2 は水素化を促進する為に混合されている。
【００１５】（ｆ）に示す様に、再び絶縁基板１１を触
媒水素化処理装置からプラズマＣＶＤ装置に戻し、Ｓｉ
Ｎを１００ないし５００ｎｍの厚みで成膜しパシベーシ
ョン膜１９とする。この後、アニール炉中で４００℃１
時間程度のアニールを加えることにより、水素原子を拡
散させ、水素化を完全なものとする。このアニールは３
００ないし５００℃の温度範囲で行えば十分である。こ
の後、必要に応じ、薄膜トランジスタのソースＳ及びド
レインＤに連通するコンタクトホールを開口し、所望の
配線電極あるいは画素電極を形成する。
媒水素化処理装置からプラズマＣＶＤ装置に戻し、Ｓｉ
Ｎを１００ないし５００ｎｍの厚みで成膜しパシベーシ
ョン膜１９とする。この後、アニール炉中で４００℃１
時間程度のアニールを加えることにより、水素原子を拡
散させ、水素化を完全なものとする。このアニールは３
００ないし５００℃の温度範囲で行えば十分である。こ
の後、必要に応じ、薄膜トランジスタのソースＳ及びド
レインＤに連通するコンタクトホールを開口し、所望の
配線電極あるいは画素電極を形成する。
【００１６】以上の実施例において、水素化処理装置に
よる触媒水素化は層間絶縁膜１８の形成後に限らず、多
結晶半導体薄膜１５の形成後からパシベーション膜１９
の形成前までの何れかに行えばよい。尚、本触媒水素化
方法はボトムゲート構造の薄膜トランジスタに限らず、
トップゲート構造の薄膜トランジスタにも全く同様に適
用することができる。この場合も水素化処理をゲート絶
縁膜形成後からパシベーション膜形成前の何れかに行う
ことになる。ゲート電極の形成前でもあるいは形成後で
も可能である。ゲート電極の形成によりダメージが入る
為、望ましくはゲート電極の形成後に触媒水素化を行う
方がよい。
よる触媒水素化は層間絶縁膜１８の形成後に限らず、多
結晶半導体薄膜１５の形成後からパシベーション膜１９
の形成前までの何れかに行えばよい。尚、本触媒水素化
方法はボトムゲート構造の薄膜トランジスタに限らず、
トップゲート構造の薄膜トランジスタにも全く同様に適
用することができる。この場合も水素化処理をゲート絶
縁膜形成後からパシベーション膜形成前の何れかに行う
ことになる。ゲート電極の形成前でもあるいは形成後で
も可能である。ゲート電極の形成によりダメージが入る
為、望ましくはゲート電極の形成後に触媒水素化を行う
方がよい。
【００１７】最後に図４を参照して、本発明に従って製
造された薄膜トランジスタを用いたアクティブマトリク
ス型表示装置の一例を説明する。図示する様に、本表示
装置は一対の絶縁基板１０１及び透明基板１０２と両者
の間に保持された電気光学物質１０３とを備えたフラッ
トパネル構造を有する。電気光学物質１０３としては、
例えば液晶材料を用いる。下側の絶縁基板１０１には画
素アレイ部１０４と駆動回路部とが集積形成されてい
る。駆動回路部は垂直スキャナ１０５と水平スキャナ１
０６とに分かれている。尚、これらのスキャナに加えて
ビデオドライバやタイミングジェネレータを同一基板上
に集積形成することも可能である。絶縁基板１０１の周
辺部上端には外部接続用の端子部１０７が形成されてい
る。端子部１０７は配線１０８を介して垂直スキャナ１
０５及び水平スキャナ１０６に接続している。画素アレ
イ部１０４には行状のゲート配線１０９と列状の信号配
線１１０が形成されている。両配線の交差部には画素電
極１１１とこれを駆動する薄膜トランジスタ１１２が形
成されている。薄膜トランジスタ１１２のゲート電極は
対応するゲート配線１０９に接続され、ドレイン電極は
対応する画素電極１１１に接続され、ソース電極は対応
する信号配線１１０に接続している。ゲート配線１０９
は垂直スキャナ１０５に接続する一方、信号配線１１０
は水平スキャナ１０６に接続している。画素電極１１１
をスイッチング駆動する薄膜トランジスタ１１２及び垂
直スキャナ１０５と水平スキャナ１０６に含まれる薄膜
トランジスタは、本発明に従って触媒水素化されたもの
であり、高性能化されている。
造された薄膜トランジスタを用いたアクティブマトリク
ス型表示装置の一例を説明する。図示する様に、本表示
装置は一対の絶縁基板１０１及び透明基板１０２と両者
の間に保持された電気光学物質１０３とを備えたフラッ
トパネル構造を有する。電気光学物質１０３としては、
例えば液晶材料を用いる。下側の絶縁基板１０１には画
素アレイ部１０４と駆動回路部とが集積形成されてい
る。駆動回路部は垂直スキャナ１０５と水平スキャナ１
０６とに分かれている。尚、これらのスキャナに加えて
ビデオドライバやタイミングジェネレータを同一基板上
に集積形成することも可能である。絶縁基板１０１の周
辺部上端には外部接続用の端子部１０７が形成されてい
る。端子部１０７は配線１０８を介して垂直スキャナ１
０５及び水平スキャナ１０６に接続している。画素アレ
イ部１０４には行状のゲート配線１０９と列状の信号配
線１１０が形成されている。両配線の交差部には画素電
極１１１とこれを駆動する薄膜トランジスタ１１２が形
成されている。薄膜トランジスタ１１２のゲート電極は
対応するゲート配線１０９に接続され、ドレイン電極は
対応する画素電極１１１に接続され、ソース電極は対応
する信号配線１１０に接続している。ゲート配線１０９
は垂直スキャナ１０５に接続する一方、信号配線１１０
は水平スキャナ１０６に接続している。画素電極１１１
をスイッチング駆動する薄膜トランジスタ１１２及び垂
直スキャナ１０５と水平スキャナ１０６に含まれる薄膜
トランジスタは、本発明に従って触媒水素化されたもの
であり、高性能化されている。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、加
熱触媒体を利用して水素化処理を行っている。水素分子
の分解にプラズマを使用しない為、薄膜トランジスタ中
にプラズマ誘起欠陥を生じることがない。この為薄膜ト
ランジスタの活性層を構成する多結晶半導体薄膜に存在
する結晶欠陥が効率的に修復され、結果として薄膜トラ
ンジスタの電子移動度が１５０ないし４００ｃｍ2 ／Ｖ
ｓとなり、高性能化される。この様に高性能化された薄
膜トランジスタを回路素子とすることにより、液晶ディ
スプレイなどで周辺回路をパネル内に組み込むことが可
能になり、システム−オン−パネルを実現することが可
能になる。
熱触媒体を利用して水素化処理を行っている。水素分子
の分解にプラズマを使用しない為、薄膜トランジスタ中
にプラズマ誘起欠陥を生じることがない。この為薄膜ト
ランジスタの活性層を構成する多結晶半導体薄膜に存在
する結晶欠陥が効率的に修復され、結果として薄膜トラ
ンジスタの電子移動度が１５０ないし４００ｃｍ2 ／Ｖ
ｓとなり、高性能化される。この様に高性能化された薄
膜トランジスタを回路素子とすることにより、液晶ディ
スプレイなどで周辺回路をパネル内に組み込むことが可
能になり、システム−オン−パネルを実現することが可
能になる。
【図１】本発明に係る薄膜トランジスタの水素化方法に
用いる水素化処理装置を示すブロック図である。
用いる水素化処理装置を示すブロック図である。
【図２】本発明に係る薄膜トランジスタの水素化方法を
示す工程図である。
示す工程図である。
【図３】本発明に係る薄膜トランジスタの水素化方法を
示す工程図である。
示す工程図である。
【図４】本発明に従って水素化された薄膜トランジスタ
を用いたアクティブマトリクス型表示装置を示す模式的
な斜視図である。
を用いたアクティブマトリクス型表示装置を示す模式的
な斜視図である。
１１・・・絶縁基板、１２・・・ゲート電極、１３・・
・ゲート窒化膜、１４・・・ゲート酸化膜、１５・・半
導体薄膜、１６・・・ストッパ、１８・・・層間絶縁
膜、１９・・・パシベーション膜、７１・・・反応室、
７３・・・触媒体、７４・・・原料ガス供給管、７５・
・・ヒータ、７６・・・電力供給源
・ゲート窒化膜、１４・・・ゲート酸化膜、１５・・半
導体薄膜、１６・・・ストッパ、１８・・・層間絶縁
膜、１９・・・パシベーション膜、７１・・・反応室、
７３・・・触媒体、７４・・・原料ガス供給管、７５・
・・ヒータ、７６・・・電力供給源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦園 丈展 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F110 AA08 AA19 AA27 CC08 DD02 DD06 EE02 EE03 EE04 EE06 EE23 EE44 FF02 FF03 FF09 FF30 GG02 GG13 GG15 GG45 GG58 HJ12 HM15 NN03 NN16 NN23 NN24 NN35 PP02 PP03 QQ05 QQ12 QQ25
Claims (4)
- 【請求項１】 多結晶性の半導体薄膜と、その一面側に
接して配されたゲート絶縁膜と、ゲート絶縁膜を介して
該半導体薄膜に重ねられたゲート電極とを含む積層構造
を有し、絶縁基板上に形成される薄膜トランジスタの水
素化方法であって、 １０００℃ないし２０００℃に加熱した触媒体に水素を
含む原料気体を接触させて活性水素を生成し、該活性水
素を該半導体薄膜に導入してその結晶欠陥を修復するこ
とを特徴とする薄膜トランジスタの水素化方法。 - 【請求項２】 Ｈ2 若しくはＨ2 Ｏから選んだ一種類の
原料気体又はＨ2 ，Ｏ2 若しくはＨ2 Ｏから選んだ二種
類以上の混合物からなる原料気体を用いることを特徴と
する請求項１記載の薄膜トランジスタの水素化方法。 - 【請求項３】 活性水素を導入した後該半導体薄膜の上
に１００ｎｍないし５００ｎｍの厚みでシリコン窒化膜
を形成し、３００℃ないし５００℃で熱処理を加えるこ
とを特徴とする請求項１記載の薄膜トランジスタの水素
化方法。 - 【請求項４】 所定の間隙を介して互いに接合した一対
の基板と、該間隙に保持された電気光学物質とを有し、
一方の透明基板には対向電極を形成し、他方の絶縁基板
には画素電極及びこれを駆動する薄膜トランジスタを形
成し、該薄膜トランジスタを、半導体薄膜とその一面側
にゲート絶縁膜を介して重ねられたゲート電極とで形成
した表示装置の製造方法であって、 １０００℃ないし２０００℃に加熱した触媒体に水素を
含む原料気体を接触させて生成した活性水素を該半導体
薄膜に導入してその結晶欠陥を修復する水素化処理を含
むことを特徴とする表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306205A JP2000133806A (ja) | 1998-10-28 | 1998-10-28 | 薄膜トランジスタの水素化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10306205A JP2000133806A (ja) | 1998-10-28 | 1998-10-28 | 薄膜トランジスタの水素化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133806A true JP2000133806A (ja) | 2000-05-12 |
Family
ID=17954267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10306205A Pending JP2000133806A (ja) | 1998-10-28 | 1998-10-28 | 薄膜トランジスタの水素化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1403913A1 (en) * | 2001-07-05 | 2004-03-31 | OHMI, Tadahiro | Substrate treating device and substrate treating method, substrate flattening method |
| CN102354657A (zh) * | 2011-09-27 | 2012-02-15 | 友达光电股份有限公司 | 修补氧化物半导体层的缺陷的方法 |
-
1998
- 1998-10-28 JP JP10306205A patent/JP2000133806A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1403913A1 (en) * | 2001-07-05 | 2004-03-31 | OHMI, Tadahiro | Substrate treating device and substrate treating method, substrate flattening method |
| EP1403913A4 (en) * | 2001-07-05 | 2006-02-08 | Tadahiro Ohmi | SUBSTRATE TREATMENT DEVICE AND SUBSTRATE TREATMENT PROCESS, SUBSTRATE DELETION PROCESS |
| CN102354657A (zh) * | 2011-09-27 | 2012-02-15 | 友达光电股份有限公司 | 修补氧化物半导体层的缺陷的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US6169292B1 (en) | Thin film type monolithic semiconductor device | |
| US7354811B2 (en) | Semiconductor device and process for fabricating the same | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JPH11204435A (ja) | 半導体装置及びその作製方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH09156916A (ja) | 多結晶珪素作製装置およびその動作方法 | |
| JPH0869967A (ja) | 半導体装置の作製方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPWO2005104239A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JPH08213634A (ja) | 半導体装置およびその作製方法 | |
| JPH07183538A (ja) | 半導体装置およびその作製方法 | |
| JP2000133806A (ja) | 薄膜トランジスタの水素化方法 | |
| JP3269734B2 (ja) | 半導体装置及びその製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3204489B2 (ja) | 半導体装置の製造方法 | |
| JP2000133590A (ja) | 半導体装置およびその製造方法 | |
| JP2001068681A (ja) | アクティブマトリクス装置の作製方法 | |
| JP3545289B2 (ja) | 半導体装置作製方法 | |
| JP2000133811A (ja) | 薄膜トランジスタの製造方法 |