JP5379246B2 - 半導体装置の製造方法、及び成膜装置 - Google Patents

半導体装置の製造方法、及び成膜装置 Download PDF

Info

Publication number
JP5379246B2
JP5379246B2 JP2011549960A JP2011549960A JP5379246B2 JP 5379246 B2 JP5379246 B2 JP 5379246B2 JP 2011549960 A JP2011549960 A JP 2011549960A JP 2011549960 A JP2011549960 A JP 2011549960A JP 5379246 B2 JP5379246 B2 JP 5379246B2
Authority
JP
Japan
Prior art keywords
substrate
hydrogen
excited
temperature
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011549960A
Other languages
English (en)
Other versions
JPWO2011086971A1 (ja
Inventor
正信 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011549960A priority Critical patent/JP5379246B2/ja
Publication of JPWO2011086971A1 publication Critical patent/JPWO2011086971A1/ja
Application granted granted Critical
Publication of JP5379246B2 publication Critical patent/JP5379246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法及び成膜装置、特に硼化ジルコニウムが配線に用いられる半導体装置の製造方法、及びそれに使用される成膜装置に関するものである。
微細化や多層化が進む半導体装置の製造方法として、配線加工を容易にすること、配線構造の信頼性を向上すること等を目的としたダマシン法が広く利用されている。図６を参照して、ダマシン法によって形成された半導体装置の多層配線の断面構造を説明する。各配線層５１に含まれる配線５２は、ＣＭＰストッパ５３及び絶縁層５４を貫通する配線溝ＬＨに埋め込まれている。またビア層６１に含まれるビアプラグ６２は、エッチングストッパ６３、絶縁層６４、及び絶縁キャップ６５を貫通するビアホールＶＨに埋め込まれている。各配線５２及びビアプラグ６２は、バリア層ＢＬ、シード層ＳＬ、及びめっき層ＭＬがこの順に積層された積層構造を有する。上下の配線５２はビアプラグ６２によって連結されている。
このような多層配線が形成される際は、一般にビアプラグ６２と当該ビアプラグ６２に連結される配線層５１とが一体的に形成される。詳しくは、ビアホールＶＨと配線溝ＬＨとがビア層６１と配線層５１とに形成された後に、バリア層ＢＬとシード層ＳＬとが連続的にこれらビアホールＶＨと配線溝ＬＨの内部に形成される。こうした形成方法によれば、ビアプラグ６２と配線５２とが同時に形成可能となるために、製造工程の工程数が削減可能になるとともに、ビアプラグ６２と配線５２との接触抵抗が低減可能となる。
ところで、上述するような配線溝ＬＨやビアホールＶＨといった凹部に対して成膜処理が施されると、成膜空間からの成膜種の付着が凹部の開口縁において多くなるために、こうした凹部の開口縁では凹部内の他の部分と比較して一般に膜厚が厚くなる。ビアプラグ６２と配線５２とが同時に形成される上記方法にあっては、特に配線溝ＬＨの底であるビアホールＶＨの開口縁において膜厚が厚くなる傾向が顕著に現れることとなる。そしてビアホールＶＨの開口縁においてシード層ＳＬが張り出すことになれば、これに続くめっき層ＭＬの形成時においてビアホールＶＨの内部へめっき液が進入し難くなるため、ビアホールＶＨの内部にめっき層ＭＬが充填され難くなるといった問題が発生してしまう。そこで微細化が進む半導体装置では、凹部の埋め込み性の向上を図るために、従来から各種のバリア層やシード層が検討されている。
前駆体であるジルコニウムテトラボロンハイドライド（Ｚｒ（ＢＨ４）４）から生成される硼化ジルコニウム膜は、高いバリア性を有することから、上述のバリア層として、さらにはシード層を兼ねたバリア層として有望視されている。この硼化ジルコニウム膜の成膜技術としては、特許文献１に記載されるように、Ｚｒ（ＢＨ４）４ガスを原料とする原子層蒸着法（ＡＬＤ法）が知られている。前駆体の化学反応を利用する点においてＡＬＤ法はＣＶＤ法と類似するものの、ＣＶＤ法ではガス状態の前駆体が互いに気相で接触することによって成膜種が生成されるのに対して、ＡＬＤ法では基板表面に吸着した前駆体に他の前駆体が作用することによって成膜種が生成される。前駆体間の化学反応が気相中で進行するＣＶＤ法では上述する開口縁において膜の張り出しが形成されやすくなるが、前駆体を表面に吸着させる吸着工程と吸着した前駆体を反応させる改質工程とが繰り返されるＡＬＤ法であれば膜の張り出しが形成され難くなる。それゆえにＺｒ（ＢＨ４）４ガスを原料とするＡＬＤ法であれば、優れたバリア性を有する硼化ジルコニウム膜に高い埋め込み性を付与することが可能になる。
特開２００６−５７１６２号公報
ところで、上記Ｚｒ（ＢＨ４）４を用いて硼化ジルコニウムを生成するためには、反応式（１）に従ったＺｒ（ＢＨ４）４の分解反応を進行させることが必要となる。こうしたＺｒ（ＢＨ４）４の分解反応を進行させるエネルギーの一つには、基板からの熱エネルギーが挙げられるが、基板からの熱エネルギーのみによってこの分解反応を進行させるためには、成膜時における基板温度には５５０℃以上の高温が必要となってしまう。この点、特許文献１に記載されるように、改質工程において水素ラジカルを供給すれば、反応式（２）に従った反応も進行するため、成膜時における基板温度を下げることが可能となる。
しかしながら上述する水素ラジカルの寿命は水素ラジカル同士の再結合等のため短い。そのため、単に水素ラジカルのみを改質工程において供給すると、活性な水素ラジカルが基板表面に到達し難く、基板温度を下げる効果も十分なものでなくなってしまう。そのため、基板温度の低下と相まって上述する反応式（１）及び反応式（２）の反応が十分に進行しなくなる結果、Ｚｒ（ＢＨ４）４の分解反応が不十分な状態で硼化ジルコニウムが生成されてしまう。つまり硼化ジルコニウムにおける硼素の含有量が大幅に増加するために、バリア層の抵抗率が大幅に増加するといった問題が発生してしまう。
本発明は、上記問題に鑑みてなされたものであり、その目的は、配線に用いる硼化ジルコニウムの電気的特性を向上させる半導体装置の製造方法、及び成膜装置を提供することである。
上記課題を解決するための手段及びその作用効果を以下に記載する。
本発明の一側面は、凹部を有する基板をチャンバ内で加熱する工程と、前記加熱された基板の表面にＺｒ（ＢＨ４）４を供給する工程と、前記加熱された基板の表面に励起された水素を供給する工程とを備え、前記Ｚｒ（ＢＨ４）４を供給する工程と前記励起された水素を供給する工程とが交互に繰り返されることによって前記凹部を覆う硼化ジルコニウム膜が形成されてなる半導体装置の製造方法であって、前記基板を加熱する工程では、前記基板の温度を、前記基板における前記Ｚｒ（ＢＨ４）４の消費量が前記基板の温度が高くなるにつれて増加する温度領域に加熱し、前記励起された水素を供給する工程では、励起されたネオンをさらに供給する。
基板の温度が高くなるにつれてＺｒ（ＢＨ４）４の消費量が増加する温度領域とは、基板に吸着したＺｒ（ＢＨ４）４が基板からの熱エネルギーを受けて熱的な分解反応を進行させる領域であるとともに、その分解反応が律速している領域である。この温度領域は、基板においてＺｒ（ＢＨ４）４の吸着と脱離とが略平衡になる温度、言い換えればＡＬＤ法が一般に利用される温度と異なり、基板に対してＺｒ（ＢＨ４）４の供給が不足する温度、言い換えれば熱エネルギーのみで分解反応が進行する温度とも異なる。
成膜時における基板温度を上述するような温度領域に制御することから、Ｚｒ（ＢＨ４）４の吸着と脱離とが平衡となり得ないために、硼化ジルコニウム膜の成膜速度が高くなることは当然のこと、Ｚｒ（ＢＨ４）４の熱的な分解反応が確実に進行するために、硼化ジルコニウム膜の電気抵抗率も低減可能となる。またＺｒ（ＢＨ４）４の分解反応が基板からの熱エネルギーのみで進行しない温度でもあるために、過剰な基板温度の上昇が抑えられることにもなる。そして、このようなＺｒ（ＢＨ４）４の熱的な分解反応が進行する状況下に励起されたネオンを供給することから、エネルギー準位の高いネオンと水素との衝突を介してラジカル状態の水素が基板の表面まで到達し易くなるため、Ｚｒ（ＢＨ４）４の分解反応がより効果的に進行することとなる。衝突による水素励起の点では、励起されたアルゴンと比較して、励起されたネオンの方が効果的に水素にエネルギーを与えることができる。また、電離電圧を用いた希ガス励起の点では、ヘリウムの励起と比較して、ネオンの励起の方が容易である。そのため、アルゴンやヘリウムを用いる方法と比較して、ネオンを用いる方法であれば、より確実に、水素をラジカル状態に保持することができる。その結果、Ｚｒ（ＢＨ４）４の不十分な分解反応によって生じ得る硼化ジルコニウム膜の電気抵抗率の増加が抑えられるため、ひいては硼化ジルコニウム膜の電気的特性が向上可能となる。
好ましい例では、前記励起された水素を供給する工程では、水素ガスとネオンガスとの混合ガスを励起源によって励起した後に当該励起された混合ガスを前記基板の表面に供給する。
この場合、励起された水素が励起源から基板に到達するまでの間、励起されたネオンが励起された水素と共に飛行することとなる。そのため、励起された水素と励起されたネオンとが基板の表面で混合される場合と比較して、ラジカル状態の水素がより高い確率で基板の表面に到達することになる。よって、Ｚｒ（ＢＨ４）４の分解反応がより効果的に進行することとなる。
好ましい例では、前記Ｚｒ（ＢＨ４）４を供給する工程と、前記励起された水素を供給する工程とを繰り返す期間にわたり、前記混合ガスが前記励起源を通して連続的に前記基板に供給される。
この場合、硼化ジルコニウム膜が形成される期間の全てで混合ガスが供給され続けるために、励起された水素の供給されるタイミングが、混合ガスの供給されるタイミング等に影響されることなく、励起源の動作によって一義的に決定される。そのため、励起された水素の供給不足が抑えられることとなるために、Ｚｒ（ＢＨ４）４の分解反応がより確実なものとなる。
好ましい例では、前記Ｚｒ（ＢＨ４）４を供給する工程と、前記励起された水素を供給する工程とが時間間隔をおいて実行されることを要旨とする。
この場合、Ｚｒ（ＢＨ４）４の供給後に残存するＺｒ（ＢＨ４）４が励起された水素の供給前に排気されることとなる。それゆえに、基板からの熱エネルギーを受けて分解されるＺｒ（ＢＨ４）４にのみ励起された水素が供給されることから、硼化ジルコニウム膜における電気的特性の向上がより確実なものとなる。そのうえ残存するＺｒ（ＢＨ４）４と励起された水素との気相中での反応が抑制可能となるために、こうした反応生成物による埋め込み性の劣化が抑制可能にもなる。
好ましい例では、前記基板の温度を前記温度領域に維持しながら、前記励起された水素と前記励起されたネオンとを共通の供給路を介して同時に前記基板に供給する。
この場合、励起された水素と励起されたネオンが共通の供給路を介して同時に供給されるので、失活せずに基板の表面に到達する励起された水素の量を増やすことができる。
本発明の他の側面は、基板の凹部を覆う硼化ジルコニウム膜を形成する成膜装置を提供する。その成膜装置は、凹部を有する基板を収容して当該基板を加熱する加熱源を有したチャンバと、前記加熱された基板の表面にＺｒ（ＢＨ４）４を供給すると前駆体供給部と、前記加熱された基板の表面に励起された水素を供給する励起種供給部と、前記Ｚｒ（ＢＨ４）４の供給と前記励起された水素の供給とを交互に繰り返すことによって前記凹部を覆う硼化ジルコニウム膜を形成すべく、前記加熱源、前記前駆体供給部及び前記励起種供給部を制御する制御装置とを備える。前記制御装置は、前記加熱源を制御して、前記基板の温度が高くなるにつれて前記Ｚｒ（ＢＨ４）４の消費量が増加する温度に前記基板を加熱し、前記励起種供給部を制御して、前記励起された水素とともに、励起されたネオンをさらに供給する。
本発明の一実施形態にかかる成膜装置の構成を示す構成図。 基板温度と前駆体の消費量との関係を示すグラフ。 前駆体の供給タイミングと改質のタイミングとを示すタイミングチャート。 （ａ）（ｂ）（ｃ）本発明の一実施形態にかかる半導体装置の製造方法を示す工程図。 変更例の製造方法により製造された半導体装置の断面図。 従来例の製造方法により製造された半導体装置の断面図。
以下、本発明の一実施形態にかかる半導体装置の製造方法に使用される成膜装置について説明する。
図１に示されるように、成膜装置１０が有する有底筒状のチャンバ本体１１には、チャンバ本体１１の上部開口を開閉可能なリッド１２が連結される。このリッド１２がチャンバ本体１１の上部開口を閉じると、チャンバ本体１１とリッド１２とに囲まれた成膜空間Ｓがチャンバ本体１１の内部に形成される。成膜空間Ｓには、基板としてのシリコン基板Ｂを載置するステージ１３が収容される。このステージ１３の内部にはシリコン基板Ｂを加熱するための加熱源である抵抗加熱ヒータが内蔵されている。この抵抗加熱ヒータはヒータ駆動装置１４と接続される。このヒータ駆動装置１４が抵抗加熱ヒータに駆動電流を供給すると、ステージ１３からの熱量によってシリコン基板Ｂが加熱される。
チャンバ本体１１には排気ポートＰ１を通してターボ分子ポンプやドライポンプ等の排気装置１５が接続される。排気装置１５が駆動すると、成膜空間Ｓが減圧される。
上記リッド１２には、成膜空間Ｓにガスを導入するためのシャワーヘッド１６が搭載される。シャワーヘッド１６は複数の前駆体供給孔Ｈ２と複数の水素供給孔Ｈ１とを有する。リッド１２内において、前駆体供給路と水素供給路は互いに独立して形成されている。前駆体供給孔Ｈ２及び水素供給孔Ｈ１は、それぞれ前駆体供給路と水素供給路を通して前駆体ポートＰ２及び水素ポートＰ３に接続されている。前駆体ポートＰ２にはＺｒ（ＢＨ４）４を収容するキャニスタ１７Ａを通してマスフローコントローラ（ＭＦＣ１７Ｂ）が接続される。このＭＦＣ１７Ｂが駆動すると、キャリアガスとしてのアルゴンがキャニスタ１７Ａに収容されたＺｒ（ＢＨ４）４を成膜空間Ｓへと搬送する。また水素ポートＰ３には２つのマスフローコントローラ（ＭＦＣ１７Ｃ，１７Ｄ）が接続される。これらＭＦＣ１７Ｃ，１７Ｄが駆動すると、ネオンガスと水素ガスとからなる混合ガスが成膜空間Ｓに供給される。なお、上記キャニスタ１７Ａ、ＭＦＣ１７Ｂ、及び前駆体供給孔Ｈ２によって前駆体供給部が構成されている。
リッド１２の内部において水素ポートＰ３と各水素供給孔Ｈ１との間には石英管あるいはアルミナ管からなる耐熱性の円筒管である照射管１８が内蔵される。水素ポートＰ３から供給されるネオンガス及び水素ガスは、この照射管１８を通して各水素供給孔Ｈ１へ供給される。照射管１８は導波管１９Ａを通して照射管１８にマイクロ波を出力可能なマグネトロン等から構成されるマイクロ波発振器１９Ｂと接続されている。このマイクロ波発振器１９Ｂは当該マイクロ波発振器１９Ｂにマイクロ波を出力させるためのマイクロ波電源１９Ｃが接続されている。マイクロ波発振器１９Ｂが出力したマイクロ波によって、上記照射管１８を通過するネオンガス及び水素ガスが励起されて、ネオンラジカル及び水素ラジカルが生成する。ネオンラジカル及び水素ラジカルは、照射管１８及び水素供給孔Ｈ１を含む共通の供給路を通して成膜空間Ｓに供給される。つまり水素ポートＰ３から照射管１８に導入される混合ガスは、マイクロ波発振器１９Ｂがマイクロ波を発振する期間（オン期間）だけラジカル状態として各水素供給孔Ｈ１から成膜空間Ｓに導入される。一方、マイクロ波発振器１９Ｂがマイクロ波を発振しない期間（オフ期間）は、ノンラジカルの混合ガスが照射管１８及び水素供給孔Ｈ１を含む共通の供給路から成膜空間Ｓに導入される。なお、これら照射管１８、導波管１９Ａ、マイクロ波発振器１９Ｂ、マイクロ波電源１９Ｃによって励起源が構成されている。またこうした励起源、照射管１８、及び水素供給孔Ｈ１によって励起種供給部が構成されている。
照射管１８内で生成される水素ラジカルの寿命は水素ラジカル同士の再結合等のため短い。もしもこうした水素ラジカルのみが照射管１８から供給されるとなれば、照射管１８から成膜空間Ｓまでの間で水素ラジカルの多くが失活してしまい、活性状態の水素が基板表面に到達し難くなってしまう。照射管１８と基板表面との間の距離を短くすることで活性状態の水素を短時間で基板表面に輸送させることも可能であるが、活性状態の水素を基板表面に均一に到達させるためには、照射管１８と基板表面との間にそれ相当の分岐の経路が必要となる。そのため、照射管１８と基板表面との間の距離を単に短くして基板表面に対する到達確率を高めることにも限りがある。基板の大型化に対処するために、照射管１８と基板表面との間の距離がむしろ拡大する傾向にある。
そこで一実施形態では、水素ラジカルよりもエネルギー準位の高いネオンラジカルを水素ラジカルと同じタイミングで生成し、これらのラジカルが同じ通路を飛行する。ネオンラジカルと併走する水素ラジカルは、ネオンラジカルを添加せずに水素ラジカルのみを照射管１８から供給する場合と比較しても、励起された水素と励起されたネオンとがシリコン基板Ｂの表面で混合されるように水素とネオンを別々に供給する場合と比較しても、より活性な状態でシリコン基板Ｂの表面に到達し易くなる。
上記ヒータ駆動装置１４、排気装置１５、ＭＦＣ１７Ｂ，１７Ｃ，１７Ｄ、及びマイクロ波電源１９Ｃには、これら各構成要素に制御信号を供給する制御装置２０が接続されている。制御装置２０には、成膜処理に必要とされる各種プログラムや各種データを格納する記憶部２０Ａと、これらのプログラムとデータとを読み出して各種の演算を実行する演算部２０Ｂと、当該演算部が実行する成膜処理において利用されるタイマ２０Ｃとが搭載されている。制御装置２０における演算部２０Ｂは、記憶部２０Ａが格納する成膜処理プログラム及び成膜処理条件を読み出し、読み出した成膜処理プログラムに従って、成膜処理条件に含まれる各種成膜パラメータやタイマ２０Ｃが計時する時間に基づいて、吸着工程や改質工程等、複数の処理工程からなる成膜処理を制御する。
次に、成膜装置１０を使用する半導体装置の製造方法を説明する。まず、成膜処理プログラムに従って排気装置１５を駆動するための駆動信号を制御装置２０が出力する。当該駆動信号に基づいて排気装置１５が成膜空間Ｓを減圧して成膜空間Ｓにおける圧力を所定値に維持する。次いでステージ１３を昇温するための制御信号を制御装置２０が出力する。当該制御信号に基づいてヒータ駆動装置１４がステージ１３を昇温させて同ステージ１３の温度を成膜処理温度に維持する。この際、ステージ１３に載置されるシリコン基板Ｂの温度が高くなるにつれて当該シリコン基板Ｂで消費されるＺｒ（ＢＨ４）４の量（消費量）が増加するように、上記成膜処理温度は設定されている。図２は、シリコン基板Ｂの温度に応じた当該シリコン基板におけるＺｒ（ＢＨ４）４の消費量を示すグラフである。Ｚｒ（ＢＨ４）４の消費量は、上述する温度の制御に先立って取得されるか、あるいはシリコン基板Ｂに対するＺｒ（ＢＨ４）４の吸着確率やＺｒ（ＢＨ４）４の分解反応に必要とされる熱エネルギー等に基づいて推定されるものである。
図２に示されるように、定量のＺｒ（ＢＨ４）４が供給される成膜空間Ｓにおいては、室温ＲＴの近傍から基板温度が高くなるにつれて、シリコン基板Ｂの表面からのＺｒ（ＢＨ４）４の脱離が進行する結果、シリコン基板Ｂに消費されるＺｒ（ＢＨ４）４の消費量は自ずと低下することとなる。一方、シリコン基板Ｂの温度が温度Ｔ１に到達すると、当該シリコン基板Ｂの表面におけるＺｒ（ＢＨ４）４の吸着とＺｒ（ＢＨ４）４の脱離とが平衡となる結果、シリコン基板Ｂに消費されるＺｒ（ＢＨ４）４の消費量が略「０」になる。そしてシリコン基板Ｂの温度が温度Ｔ２に到達すると、シリコン基板Ｂの表面におけるＺｒ（ＢＨ４）４の熱的な分解反応が進行する結果、シリコン基板Ｂに消費されるＺｒ（ＢＨ４）４の消費量が基板温度の増加とともに増加することになる。そしてシリコン基板Ｂの温度が温度Ｔ３に到達すると、シリコン基板Ｂに吸着するＺｒ（ＢＨ４）４の殆どが熱的な分解反応を進行させる結果、シリコン基板Ｂに消費されるＺｒ（ＢＨ４）４の消費量が成膜空間Ｓに供給されるＺｒ（ＢＨ４）４に相等する値で一定となる。本明細書では、温度Ｔ１〜温度Ｔ２の範囲をＡＬＤ領域またはＡＬＤ温度範囲と呼び、温度Ｔ２〜温度Ｔ３の範囲をＣＶＤ領域またはＣＶＤ温度範囲と呼ぶ。
上述するように、シリコン基板ＢにおけるＺｒ（ＢＨ４）４の消費量が当該シリコン基板Ｂの温度が高くなるにつれて増加する基板温度の領域、つまりＣＶＤ領域とは、シリコン基板Ｂに吸着したＺｒ（ＢＨ４）４がシリコン基板Ｂからの熱エネルギーを受けて熱的な分解反応を進行させる領域であって、Ｚｒ（ＢＨ４）４の消費量が分解反応によって律速している領域である。ＣＶＤ領域は、シリコン基板ＢにおいてＺｒ（ＢＨ４）４の吸着と脱離とが略平衡になるＡＬＤ領域とは異なるとともに、シリコン基板Ｂの表面においてＺｒ（ＢＨ４）４の供給が不足する温度Ｔ３以上の領域とも異なる。
一実施形態の成膜装置１０では、制御装置２０による基板温度の制御によって基板温度がＣＶＤ領域に制御される。その結果、ＡＬＤ領域のようにＺｒ（ＢＨ４）４の吸着と脱離とがシリコン基板Ｂにおいて平衡になることがない。そのためＺｒ（ＢＨ４）４の熱的な分解反応から得られる硼化ジルコニウム膜の成膜速度が高くなることは当然のこと、Ｚｒ（ＢＨ４）４の熱的な分解反応が確実に進行することとなるために、硼化ジルコニウム膜の電気抵抗率も低減可能となる。他方、成膜空間Ｓに供給されるＺｒ（ＢＨ４）４の全てを基板温度によって熱的に分解する温度にまで基板温度が高くなることもない。つまりＺｒ（ＢＨ４）４の分解反応が基板からの熱エネルギーのみで進行しない温度でもあるために、過剰な基板温度の上昇が抑えられることにもなる。
制御装置２０がステージ１３の温度をＣＶＤ領域に調整した状態で、各種のガスを供給するための制御信号を成膜処理条件に応じた所定のタイミングで制御装置２０が出力し、当該制御信号に基づいて各ＭＦＣ１７Ｂ，１７Ｃ，１７Ｄが各種のガスを供給する。またマイクロ波を供給するための制御信号を成膜処理条件に応じた所定のタイミングで制御装置２０が出力し、当該制御信号に基づいてマイクロ波電源１９Ｃがマイクロ波発振器１９Ｂを駆動させる。図３は、ＭＦＣ１７Ｂ，１７Ｃ，１７Ｄがガスを供給するタイミングと、マイクロ波電源１９Ｃがマイクロ波を出力させるタイミングとを示すタイミングチャートである。
ステージ１３の温度がＣＶＤ領域に制御されると、図３に示されるように、ＭＦＣ１７Ｃ，１７Ｄが、ネオンガス及び水素ガスを成膜処理条件に即した流量で成膜空間Ｓへ供給する。そして成膜処理が終了するまでの期間、これらＭＦＣ１７Ｃ，１７Ｄはネオンガスと水素ガスとを供給し続ける。成膜空間Ｓにネオンガスと水素ガスとが供給されると、次いで成膜処理条件に即した流量のアルゴンガスと、これに搬送されるＺｒ（ＢＨ４）４とを、ＭＦＣ１７Ｂが成膜空間Ｓへ供給する。このようにしてＺｒ（ＢＨ４）４が成膜空間Ｓに供給されると、成膜処理温度（ＣＶＤ領域）に加熱されたシリコン基板Ｂでは、シリコン基板Ｂに吸着した前駆体としてのＺｒ（ＢＨ４）４がシリコン基板Ｂからの熱エネルギーを受けて熱的な分解反応を進行させる。こうしたＺｒ（ＢＨ４）４の吸着工程の期間Ｔａは、例えば０．５秒間だけ実行される。
上述する吸着工程が終了して所定の排気期間Ｔｂだけ経過すると、次いで成膜処理条件に即した出力値のマイクロ波をマイクロ波電源１９Ｃがネオンガスと水素ガスとに供給する。そしてマイクロ波によって励起されたネオンガス及び水素ガスの一部がネオンラジカル及び水素ラジカルとして吸着工程後のシリコン基板Ｂに供給されることとなる。
この際、水素ラジカルよりもエネルギー準位の高いネオンラジカルが水素ラジカルと同じタイミングで生成され、これらのラジカルが同じ通路を飛行することになる。ネオンラジカルと併走する水素ラジカルは、ネオンラジカルを添加せずに水素ラジカルのみを照射管１８から供給する場合と比較しても、励起された水素と励起されたネオンとがシリコン基板Ｂの表面で混合されるように水素とネオンを別々に供給する場合と比較しても、より活性な状態でシリコン基板Ｂの表面に到達し易くなる。ラジカル状態の水素を基板表面にまで到達させる希ガスとしては、ネオンの他、アルゴンやヘリウムも考えられる。ただし、衝突による水素励起の点では、励起されたアルゴンと比較して、励起されたネオンの方が効果的に水素にエネルギーを与えることができる。また、電離電圧を用いた希ガス励起の点では、ヘリウムの励起と比較して、ネオンの励起の方が容易である。そのため、アルゴンやヘリウムを用いる方法と比較して、ネオンを用いる方法であれば、より確実に、水素をラジカル状態に保持することができる。
シリコン基板Ｂからの熱エネルギーを受けて分解反応を進行させつつあるＺｒ（ＢＨ４）４は、水素ラジカルが十分に供給されることによって、上記反応式（２）に従った反応をも進行させる結果、ＣＶＤ領域といった比較的に低い基板温度においてＺｒ（ＢＨ４）４の分解反応をより効果的に進行させることとなる。Ｚｒ（ＢＨ４）４の不十分な分解反応によって生じ得る硼化ジルコニウム膜の電気抵抗率の増加が抑えられるため、硼化ジルコニウム膜の電気的特性が向上可能となる。こうした水素ラジカルによる改質工程の期間Ｔｃは、例えば１５秒だけ実行される。
上述する改質工程が終了してマイクロ波の出力の停止から期間Ｔｄだけ経過すると、ネオンガスとこれに搬送されるＺｒ（ＢＨ４）４とをＭＦＣ１７Ｂが再び成膜空間Ｓへ供給することとなる。上述する吸着工程と改質工程を例えば４サイクルだけ繰り返すことによって、所望の膜厚の硼化ジルコニウム膜がシリコン基板Ｂに形成される。
なお、これらＺｒ（ＢＨ４）４の吸着工程と水素ラジカルによる改質工程とが所定時間の間隔をおいて実行されることから、Ｚｒ（ＢＨ４）４の供給後に成膜空間Ｓに残存する未吸着のＺｒ（ＢＨ４）４が励起された水素の供給前に排気されることとなる。また水素ラジカルの供給後に成膜空間Ｓに残存する水素ラジカルが次のサイクルのＺｒ（ＢＨ４）４の供給前に排気されることにもなる。それゆえに、シリコン基板Ｂからの熱エネルギーを受けて分解されるＺｒ（ＢＨ４）４に対してのみ励起された水素が供給されることから、硼化ジルコニウム膜における電気的特性の向上がより確実なものとなる。そのうえ残存するＺｒ（ＢＨ４）４と水素ラジカルとの気相中での反応、及び残存する水素ラジカルとＺｒ（ＢＨ４）４との気相中での反応が抑制可能となるために、こうした反応生成物による埋め込み性の劣化が抑制可能にもなる。また硼化ジルコニウム膜が形成される期間の全てでネオンガスと水素ガスとの混合ガスが定常的に供給され続けるために、水素ラジカルの供給タイミングがマイクロ波電源１９Ｃの動作によって一義的に決定される。このようなマイクロ波の出力態様であれば、混合ガスの供給タイミング等に影響されることなく水素ラジカルの供給が可能となるために、水素ラジカルの過不足が抑えられて、Ｚｒ（ＢＨ４）４の分解反応がより確実なものとなる。
図４（ａ）（ｂ）（ｃ）は、上述する成膜処理がデュアルダマシン法に用いられた例を示す工程図である。なお本実施形態では、配線層３１とビア層４１とが交互に積層されてなる配線構造において、下層となる配線層３１に含まれる配線３２に対して、その上層となるビア層４１及び配線層３１にビア配線４２及び配線３２を形成する例について説明する。
図４（ａ）に示されるように、上記成膜装置１０に投入されるシリコン基板Ｂ上には、シードレスバリア層ＳＬＢ及びめっき層ＭＬからなる配線３２を含んで下層となる配線層３１が設けられている。この下層となる配線層３１上には、絶縁層４３、エッチングストッパ４４、及び絶縁キャップ４５を含むビア層４１が積層されている。このビア層４１上には、絶縁層３３及びＣＭＰキャップ層３４を含んで上層となる配線層３１がさらに積層されている。上記ビア層４１には、それを構成するエッチングストッパ４４、絶縁層４３、及び絶縁キャップ４５を貫通して凹部を構成するビアホールＶＨが設けられている。上記上層となる配線層３１には、それを構成する絶縁層３３及びＣＭＰキャップ層３４を貫通してビアホールＶＨの上側に拡開される配線溝ＬＨが設けられている。
こうした構成からなるシリコン基板Ｂが成膜装置１０に投入されると、成膜処理条件に即した流量のアルゴンガスと、これに搬送されるＺｒ（ＢＨ４）４とが上述する吸着工程において成膜空間Ｓに供給されて、配線溝ＬＨの内表面とビアホールＶＨの内表面にＺｒ（ＢＨ４）４が吸着する。そしてＣＶＤ領域の温度に加熱されたシリコン基板Ｂでは吸着したＺｒ（ＢＨ４）４がシリコン基板Ｂからの熱エネルギーを受けて熱的な分解反応を進行させることとなる。
次いで成膜処理条件に即した流量の水素ラジカルが改質工程においてネオンラジカルとともに成膜空間Ｓに供給されて、シリコン基板Ｂからの熱エネルギーを受けて分解反応を進行させつつあるＺｒ（ＢＨ４）４が上記反応式（２）に従った反応をも進行させる結果、ＣＶＤ領域といった比較的に低い基板温度においてＺｒ（ＢＨ４）４の分解反応がより効果的に進行することとなる。その結果、Ｚｒ（ＢＨ４）４と水素ラジカルとの気相反応が進行し難いために、ビアホールＶＨの開口縁では硼化ジルコニウム膜の張り出しが十分に抑えられて、ビアホールＶＨの内表面や配線溝ＬＨの内表面に沿った均一な厚さのシードレスバリア層ＳＬＢが形成されることとなる。またＺｒ（ＢＨ４）４の不十分な分解反応によって生じ得る硼化ジルコニウム膜の電気抵抗率の増加も抑えられるため、このようにして電気抵抗率の抑えられたシードレスバリア層ＳＬＢであれば、めっき層ＭＬを形成するための電気抵抗率の低い層、すなわちシード層が不要になる。そして図４（ｃ）に示されるように、シードレスバリア層ＳＬＢを下地とするめっき処理が施されるとすると、めっき液が十分に進入し得るビアホールＶＨにめっき層ＭＬが形成される。このめっき層ＭＬはビアホールＶＨだけでなく配線溝ＬＨにも一体的に形成されることとなる。
以下、上記成膜装置１０を用いた実施例１と比較例１の成膜条件及び成膜結果を以下に示す。比較例１の成膜条件は、水素ガスとネオンガスとの混合ガスの流量を除き、実施例１のものと同じである。
（実施例１、比較例１）
・基板温度：２４０℃
・Ｚｒ（ＢＨ４）４温度：５℃
・成膜圧力：２７Ｐａ
・Ｚｒ（ＢＨ４）４分圧：５Ｐａ
・キャリアアルゴンガス流量：１００ｓｃｃｍ
・期間Ｔａ／Ｔｂ／Ｔｃ／Ｔｄ：１ｓｅｃ／１０ｓｅｃ／５ｓｅｃ／２ｓｅｃ
・吸着工程及び改質工程のサイクル数：２０回
・マイクロ波出力：２００Ｗ
・混合ガス流量：表１参照
表１に示されるように、実施例１の電気抵抗率が比較例１のものと比較して１／６程度にまで低くなっていることから、水素ラジカルと共にネオンラジカルが供給される系によって、Ｚｒ（ＢＨ４）４の分解反応が進行し易くなっていることが分かった。つまりネオンラジカルが水素ラジカルと共に供給される系であれば、水素ラジカルのみが改質工程に供給される系と比較して水素ラジカルによる改質効果が向上可能となることが認められた。
次いで、上記成膜装置１０を用いた実施例２〜４と比較例２の成膜条件及び成膜結果を以下に示す。実施例２〜４及び比較例２の成膜条件は、工程期間（Ｔａ〜Ｔｄ）を除き同じである。
（実施例２〜４、比較例２）
・基板温度：３００℃
・Ｚｒ（ＢＨ４）４温度：０℃
・成膜圧力：２７Ｐａ
・Ｚｒ（ＢＨ４）４分圧：５Ｐａ
・キャリアアルゴンガス流量：１００ｓｃｃｍ
・混合ガス流量（水素ガス／ネオンガス）：１０ｓｃｃｍ／２００ｓｃｃｍ
・吸着工程及び改質工程のサイクル数：１０回
・マイクロ波出力：２００Ｗ
・期間Ｔａ／Ｔｂ／Ｔｃ／Ｔｄ：表２参照
表２に示されるように、実施例２〜４のシート抵抗値が比較例２のシート抵抗値と比較して約２０％も低くなっていることから、改質工程の期間Ｔｃが長くなるにつれてＺｒ（ＢＨ４）４の分解反応がより進行していることが分かった。また実施例２〜４を比較すると、吸着工程と改質工程とが時間間隔をおいて実施されることによっても、シート抵抗値が少しずつ低くなっていることから、こうした時間間隔（Ｔｂ，Ｔｄ）をおいた処理の態様によっても硼化ジルコニウム膜の電気的特性を向上可能であることが認められた。
以上説明したように、本実施形態にかかる半導体装置の製造方法、及び成膜装置によれば以下の効果を得ることができる。
（１）成膜時の基板温度がＣＶＤ領域に制御されていることから、Ｚｒ（ＢＨ４）４の分解反応が熱的に確実に進行する結果、硼化ジルコニウム膜の電気抵抗率も低減可能となる。またＺｒ（ＢＨ４）４の分解反応が基板温度からの熱エネルギーのみで進行しない温度でもあるために、過剰な基板温度の上昇が抑えられることにもなる。そして、このようなＺｒ（ＢＨ４）４の熱的な分解反応が進行する状況下において水素ラジカルとネオンラジカルとが供給されることから、エネルギー準位の高いネオンラジカルによって水素ラジカルが基板表面に到達し易くなる。Ｚｒ（ＢＨ４）４の分解反応がより効果的に進行することとなる。その結果、Ｚｒ（ＢＨ４）４の不十分な分解反応によって生じ得る硼化ジルコニウム膜の電気抵抗率の増加が抑えられるため、硼化ジルコニウム膜の電気的特性が向上可能となる。
（２）そのうえ、水素ガスとネオンガスとが混合ガスとしてマイクロ波発振器１９Ｂによって励起されることから、水素ガスとネオンガスとが異なる系にて励起されて混合される態様と比較して、ラジカル状態の水素がより高い確率で基板表面に到達することになる。
（３）硼化ジルコニウム膜が形成される期間の全てにおいて、水素ガスとネオンガスとからなる混合ガスが照射管１８に供給され続けるために、マイクロ波電源１９Ｃの動作のみによって一義的に水素ラジカルが生成されることとなる。そのため、水素ガスの供給及び停止が繰り返されて水素ラジカルが生成される態様と比較して、水素ラジカルの供給不足や供給タイミングのズレが抑えられることとなる。
（４）吸着工程と改質工程とが時間間隔をおいて実行されることから、Ｚｒ（ＢＨ４）４の供給後に残存するＺｒ（ＢＨ４）４が水素ラジカルの供給前に排気されることとなる。それゆえに、シリコン基板Ｂからの熱エネルギーを受けて分解されるＺｒ（ＢＨ４）４に対してのみ水素ラジカルが供給されることから、硼化ジルコニウム膜における電気的特性の向上がより確実なものとなる。そのうえ残存するＺｒ（ＢＨ４）４と水素ラジカルとの気相中での反応が抑制可能となるために、こうした反応生成物による埋め込み性の劣化が抑制可能にもなる。
なお、上記実施形態は以下のように変更して実施することもできる。
・吸着工程の直後においてＺｒ（ＢＨ４）４の排気が十分となるのであれば、また改質工程の直後において水素ラジカルの排気が十分となるのであれば、上述するような吸着工程と改質工程とが時間間隔をおかずに実行される構成であってもよい。
・ネオンガスと水素ガスとからなる混合ガスが励起される構成であれば、硼化ジルコニウム膜の成膜期間において混合ガスが間欠的に供給される、例えば混合ガスが改質工程にのみ供給される構成であってもよく、こうした構成であっても、上記（１）、（２）に類する効果が得られることとなる。
・ネオンラジカルが水素ラジカルと共に供給される構成であれば、例えば先行して励起されたネオンラジカルと水素との混合ガスが別途励起される構成であってもよく、また先行して励起された水素ラジカルとネオンガスとの混合ガスが別途励起される構成であってもよい。これらの構成であっても、上記（１）に類する効果が得られることとなる。
・改質工程で水素ラジカルと共に供給されるラジカルとしては、ネオンラジカルとアルゴンラジカルとの混合系を利用することも可能である。
・こうした硼化ジルコニウム膜の成膜対象は、ビアホール及び配線溝からなる凹部に限られず、例えばビアホールのみからなる凹部や配線溝のみからなる凹部であってもよい。
・こうした硼化ジルコニウム膜の適用対象は、シード層を兼ねたバリア層に限られず、例えば図５に示されるバリア層であってもよい。こうした構成であっても、少なくともバリア層における埋め込み性及び電気的特性が向上可能になるとともに、上記（１）〜（４）に類する効果が得られることとなる。またこうした硼化ジルコニウム膜の適用対象が、シード層であってもよく、こうした構成であっても、これもまた上記のような効果が得られることとなる。
・Ｚｒ（ＢＨ４）４の供給態様としては、キャリアガスであるアルゴンガスをネオンガスに変更してもよい。こうした構成であっても、上記のような効果が得られることとなる。さらに、キャリアガスにアルゴンガスを用いる場合と比較して、硼化ジルコニウム膜の成膜過程に利用されるガス種が簡便な構成となるために、特に成膜条件におけるガス流量や成膜温度等の設定や管理が容易なものとなる。
１０…成膜装置、１１…チャンバ本体、１２…リッド、１３…ステージ、１７Ａ…キャニスタ、１７Ｂ，１７Ｃ，１７Ｄ…マスフローコントローラ、１８…照射管、１９Ａ…導波管、１９Ｂ…マイクロ波発振器、１９Ｃ…マイクロ波電源、Ｂ…シリコン基板、ＬＨ…配線溝、ＶＨ…ビアホール、Ｓ…成膜空間、Ｔ１，Ｔ２，Ｔ３…温度、Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ…期間。

Claims (6)

  1. 凹部を有する基板をチャンバ内で加熱する工程と、
    前記加熱された基板の表面にＺｒ（ＢＨ４）４を供給する工程と、
    前記加熱された基板の表面に励起された水素を供給する工程とを備え、
    前記Ｚｒ（ＢＨ４）４を供給する工程と前記励起された水素を供給する工程とを交互に繰り返すことによって前記凹部を覆う硼化ジルコニウム膜を形成する半導体装置の製造方法であって、
    前記基板を加熱する工程では、前記基板の温度を、前記基板における前記Ｚｒ（ＢＨ４）４の消費量が前記基板の温度が高くなるにつれて増加する温度領域に加熱し、
    前記励起された水素を供給する工程では、励起されたネオンをさらに供給すること
    を特徴とする半導体装置の製造方法。
  2. 前記励起された水素を供給する工程では、水素ガスとネオンガスとの混合ガスを励起源によって励起した後に当該励起された混合ガスを前記基板の表面に供給すること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記Ｚｒ（ＢＨ４）４を供給する工程と、前記励起された水素を供給する工程とを繰り返する期間にわたり、前記混合ガスが前記励起源を通して連続的に前記基板に供給されること
    を特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記Ｚｒ（ＢＨ４）４を供給する工程と、前記励起された水素を供給する工程とが時間間隔をおいて実行されること
    を特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記基板の温度を前記温度領域に維持しながら、前記励起された水素と前記励起されたネオンとを共通の供給路を介して同時に前記基板に供給することを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 基板の凹部を覆う硼化ジルコニウム膜を形成する成膜装置であって、
    凹部を有する基板を収容して当該基板を加熱する加熱源を有したチャンバと、
    前記加熱された基板の表面にＺｒ（ＢＨ４）４を供給すると前駆体供給部と、
    前記加熱された基板の表面に励起された水素を供給する励起種供給部と、
    前記Ｚｒ（ＢＨ４）４の供給と前記励起された水素の供給とを交互に繰り返すことによって前記凹部を覆う硼化ジルコニウム膜を形成すべく、前記加熱源、前記前駆体供給部及び前記励起種供給部を制御する制御装置とを備え、前記制御装置は、
    前記加熱源を制御して、前記基板の温度が高くなるにつれて前記Ｚｒ（ＢＨ４）４の消費量が増加する温度領域に前記基板を加熱し、
    前記励起種供給部を制御して、前記励起された水素とともに、励起されたネオンをさらに供給すること
    を特徴とする成膜装置。
JP2011549960A 2010-01-12 2011-01-07 半導体装置の製造方法、及び成膜装置 Expired - Fee Related JP5379246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011549960A JP5379246B2 (ja) 2010-01-12 2011-01-07 半導体装置の製造方法、及び成膜装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010004303 2010-01-12
JP2010004303 2010-01-12
PCT/JP2011/050138 WO2011086971A1 (ja) 2010-01-12 2011-01-07 半導体装置の製造方法、及び成膜装置
JP2011549960A JP5379246B2 (ja) 2010-01-12 2011-01-07 半導体装置の製造方法、及び成膜装置

Publications (2)

Publication Number Publication Date
JPWO2011086971A1 JPWO2011086971A1 (ja) 2013-05-20
JP5379246B2 true JP5379246B2 (ja) 2013-12-25

Family

ID=44304244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011549960A Expired - Fee Related JP5379246B2 (ja) 2010-01-12 2011-01-07 半導体装置の製造方法、及び成膜装置

Country Status (3)

Country Link
JP (1) JP5379246B2 (ja)
TW (1) TW201140696A (ja)
WO (1) WO2011086971A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005435A1 (fr) * 2001-07-05 2003-01-16 Tokyo Electron Limited Dispositif de traitement de substrat et procede de traitement de substrat, procede d'aplanissement
JP2006057162A (ja) * 2004-08-23 2006-03-02 Ulvac Japan Ltd バリア膜の形成方法
JP2006516833A (ja) * 2003-02-04 2006-07-06 ティーガル コーポレイション ナノレイヤ堆積プロセス
JP2007211326A (ja) * 2006-02-13 2007-08-23 Nec Electronics Corp 成膜装置および成膜方法
WO2008056742A1 (fr) * 2006-11-09 2008-05-15 Ulvac, Inc. Procédé de fabrication de film barrière
JP2009099583A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003005435A1 (fr) * 2001-07-05 2003-01-16 Tokyo Electron Limited Dispositif de traitement de substrat et procede de traitement de substrat, procede d'aplanissement
JP2006516833A (ja) * 2003-02-04 2006-07-06 ティーガル コーポレイション ナノレイヤ堆積プロセス
JP2006057162A (ja) * 2004-08-23 2006-03-02 Ulvac Japan Ltd バリア膜の形成方法
JP2007211326A (ja) * 2006-02-13 2007-08-23 Nec Electronics Corp 成膜装置および成膜方法
WO2008056742A1 (fr) * 2006-11-09 2008-05-15 Ulvac, Inc. Procédé de fabrication de film barrière
JP2009099583A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置

Also Published As

Publication number Publication date
WO2011086971A1 (ja) 2011-07-21
JPWO2011086971A1 (ja) 2013-05-20
TW201140696A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
KR101788440B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN104249070B (zh) 清洁方法、制造半导体器件的方法和基材加工设备
KR101740616B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6789966B2 (ja) 膜堆積のためのパルス化されたプラズマ
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
KR20180034167A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
US9613798B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN107408493B (zh) 脉冲氮化物封装
US20140213070A1 (en) Low shrinkage dielectric films
US9163309B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US9741556B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN105390378A (zh) 半导体器件的制造方法及衬底处理装置
TW201323649A (zh) 遠端電漿燒入處理
TW200915426A (en) Film formation method and apparatus for semiconductor process
JP2016125104A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10600642B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI722238B (zh) 用於高深寬比共形自由基氧化的蒸汽氧化反應
JP5379246B2 (ja) 半導体装置の製造方法、及び成膜装置
CN110402482B (zh) 半导体装置的制造方法、清洁方法、基板处理装置和记录介质
JP2015015272A (ja) 半導体装置の製造方法及び基板処理装置
JP6452199B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2010010624A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR20240095035A (ko) 실리콘계 재료를 증착하는 방법 및 이를 위한 전구체
JP5129112B2 (ja) 半導体装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5379246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees