TW559813B - Circuit and method for supplying internal power to semiconductor memory device - Google Patents

Circuit and method for supplying internal power to semiconductor memory device Download PDF

Info

Publication number
TW559813B
TW559813B TW090122018A TW90122018A TW559813B TW 559813 B TW559813 B TW 559813B TW 090122018 A TW090122018 A TW 090122018A TW 90122018 A TW90122018 A TW 90122018A TW 559813 B TW559813 B TW 559813B
Authority
TW
Taiwan
Prior art keywords
power supply
circuit
voltage
supply circuit
signal
Prior art date
Application number
TW090122018A
Other languages
English (en)
Inventor
Yoshiharu Kato
Isamu Kobayashi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW559813B publication Critical patent/TW559813B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Description

559813 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 5 ^料:倾經題存_運作的 m、體裝置’更特別地’係有關於 運作之半導體記憶體裝置的内部電源供應電路。 料置的電源供應電壓在近來之個電池作為電源 的可攜f型電子設備中係被降低，以增加使㈣間。在正 常運作顧Φ 2.5V之電源供應電壓所運狀半導體記憶體 裝置的數目係被增加。 ^-種由低電壓卿動的半導體記憶體裝置巾，儲存資 料㈣由-低於2·5ν ’例如’ 15V的電源供應電壓來經 歷健存保持（恢復（ref resh))運作。 第1圖不意地顯示第一種dram内部電源產生電路5〇 的習知例子。日本未審查專利公告第丄^8654々號案描述 該電源產生電路50。 在正常運作模式期間，一外部電源Vccex的電壓是為 2 · 5V，而在自我恢復模式期間，則是為丄· 5V。 在該^常運作模式中，一差動放大器2係根據在一由 一參考電壓產生電路1所產生的參考電壓Vref與一内部 電路電壓Vccin之間的比較來產生一電晶體驅動訊號。該 電晶體驅動訊號作動一 p-通道M〇S電晶體τη。該電晶體 Trl的通道電阻把該外部電源VcCex的電壓降低。電壓業 已被降低的該外部電源Vccex(内部電路電壓Vccin)供應 一内部電路3電力。 當一自我恢復偵測電路4係根據控制訊號/RAS,/CAs (/表示低位準，作動訊號）來偵測一自我恢復模式時，該自 第4頁 請 先- 閱 讀 背· 之 注 意 事 項 再 填 寫 本 頁 # 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 559813 A7 B7 五、發明說明（2) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 我恢復偵測電路4產生一處於高位準的偵測訊號LLD。這 作動一 P-通道MOS電晶體Tr2並且從該外部電源Vccex 供應該内部電路3電力，其具有1.5V。 在第一種習知例子中的自我恢復模式期間，當該内部電 路3係從該外部電源Vccex被供應有具有低電壓（1.5V) 的電力時，該恢復運作降低該内部電路電壓Vccin的電壓 。這會導致錯誤恢復的結果。 在該自我恢復模式期間，該電晶體Tr2係被經常地作 動但該電晶體Trl係僅在該内部電路電壓vccin的電壓低 於該參考電壓Vref時被作動。 第2圖是為該差動放大器2的電路圖。供應至該差動 放大器2之外部電源Vccex的電壓是為2· sv，一 p-通道 MOS電晶體的臨界值是為0.9V，而一；q-通道]yj〇S電晶體 的臨界值是為0.5V。在這情況中，一被連接至該内部電路 電壓Vccin的η-通道M〇S電晶體τα具有^^的汲極一 源極電壓Vds和IV的閘極-源極電壓Vgs。 如果該外部電源Vccex的電壓在自我恢復模式中是為 的話，該η-通道M0S電晶體Tr9的汲極= 原極電壓 Vds是為0 · IV而閘極-源極電壓Vgs是為。 請參閱第3圖所示，該電晶體TrS在該正常運作模式 期間係在飽和範圍中運作而在該自我恢復模式期間係在^ 性範圍中運作。因此’在該正常運作模式期叫^極_源 極電壓Vgs相關之汲極電流的改變量W2盥 該自我恢復 模式中之汲極電流工ds的改變量wi比較起來係比乾、大 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先- 閱 讀 背· 之 注 意 事 項 再 填 寫 本 頁 # 訂 ▲ 559813 A7 5 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 此，該差動放大器2慢慢地響應於該内部電路電壓 Vccin之電壓上的改變。 結果，該差動放大器2會無法跟隨該内部電路電壓 Vccin的電壓降低。這會導致有缺陷的恢復或者會致使整 個裝置停止作用的結果。 為了防止如此的缺陷，該電晶體Tr2，其係在該自我恢 復模式期間被作動，會被放大來禁止該内部電路電壓 Vccin之電壓的降低。然而，這會導致裝置晶片的激烈加 大及增加該裝置之成本的結果。 第4圖是為第二種DRAM内部電源產生電路6〇之習知 例子的示意電路圖。在該第二種習知例子中，一 p_通道 M〇S電晶體Tr3係在正常運作模式中根據一差動放大器2 的輸出訊號來被作動。該電晶體Tr3的通道電阻降低一外 部電源Vccex的電壓。該降低的電壓（一内部電源電壓 Vccin的電壓）被供應至一内部電路3。 在自我恢復模式期間，- p_通道M〇s電晶體Tr4係根 據1伽喊LLD來被不作動，該高制訊號係從 -自我恢㈣測電路4提供出來。在這狀態中，至該差動 放大器>2之電力的供應被停止俾不作動該差動放大器2。 該南偵測訊號LLD作動_ J n-通道M〇S電晶體Tr5並 且把該電晶體Tr3的閘極遠技s _ ^ 思接至一電源Vss(接地）。這樣 作動該電晶體Tr3並且經由兮 田成電晶體Tr3供應該内部電路 3該外部電源Vccex的電壓（兮 亥内部電路電壓Vccin的電 壓），其是為1 · 5V。 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 ----： I I I-----^ ·11111111 I i 由 (請先閱讀背面之注意事項再填寫本頁) 559813 A7 B7 五、發明說明（斗 在該第二種習知例子中，該電晶體Tr3在正常運作與 自我恢復模式中皆被使用。在該正常運作模式期間，+果 該電晶體Tr3是不需要地大的話’該電晶體Tr3的脈衛^ 沿特性（tailing characteristic)會過度地增加該内 5部電路電壓VcCin的電壓。再考，於該内部電路^壓 Vccin的電力消耗會增加。如果該電晶體Tr；3被設計以致 於其之尺寸在該正常運作模式期間係最佳的話，該電晶體
Tr3的電流供應能力在該自我恢復模式期間會不足夠，藉 此產生恢復缺陷。 9 10 第5圖是為第三種DRA1V[内部電源產生電路7〇之習知 例子的示意電路圖。該内部電源產生電路7〇包括一第一參 考電壓產生電路5a，其產生一參考電壓Vrefl，及一第二 參考電壓產生電路5b，其產生一參考電壓Vref 2。該參考 電壓Vref2係比該參考電壓Vrefl低且作用如低電壓運 15 作的標準。該參考電壓Vrefl被供應至一第一差動放大器 6a’而該參考電壓Vref2被供應至一第二差動放大器6b 在該正常運作模式中，該外部電源Vccex的電壓係比 該參考電壓Vref2高。因此，該第二差動放大器6b的輸 出訊號是為低，而一 NAND電路7的輸出訊號LLD1是為高 。這樣作動一 η-通道m〇S電晶體Tr6和該第一差動放大 器6a並且不作動一 p_通道mos電晶體Tr8。 該P-通道MOS電晶體Tr7係根據該第一差動放大器 6a來被作動。該電晶體Tr7的通道電阻降低該外部電源 第7頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 經濟部智慧財產局員工消費合作社印製 559813 A7 五、發明說明（5 ) 5 10 15 20 % 社 印 製
Vccex的電壓。該降低的電壓係供應至該内部電路3。 在該自我恢復模式中，該外部電源Vccex的電壓降低 到一個比該參考電壓Vref2低的值。因此，該第二差動放 大器6b的輪出訊號變成高。結果，該NAND電路7的輸出 訊號LLD1變成低，該電晶體Tr6被不作動，而該第_差 動放大器6a被不作動。該NAND輸出訊號LLD1作動該電 晶體Tr8 ’而該外部電源Vccex的電壓，其是為1.巧， 係供應至該内部電路3。 在該第三種習知例子中，電力係根據該電晶體Tr8的 運作來被供應至該内部電路3。因此，電晶體Tr8的加大 增加該半導體記憶體裝置的晶片尺寸。 本發明之目的是為提供一種半導體記憶體裝置的内部 源供應電路，其在沒有加大該半導體記憶體裝置的晶片 寸下供應用於執行恢復運作的電壓。 要達成以上之目的，本發明提供一種用於從一外部電 供應半導體記憶體|置之内部電路電力的電源供應電路。 邊電源供應電路包括一第一電源供應電路，該第一電源供 應電路係連接至該外部電源與該内部電路俾藉著降低該、； 部電源上的第一電壓來產生一下降(step d〇wn)電壓及在 料導體記憶體裝置係處於正常運作模式時供應該内部 路:亥下降電壓。—第二電源供應電路係連接至該外部電妳 3内部電路俾在該半導體記憶體裝置係處於自我恢復模 式時供應該内部電路該外部電源上的一第二電壓。一偵測 電路係連接至該外部電源與該第―和第二電源供應電路來 電尺 訂 源 電源 線 第8頁 本紐尺度適用fig家標準（CNS)A4規格⑽χ撕公髮 咖813 A7 B7 五、發明說明（6 ) 5 10 15 20 ^則自我恢復模式的進人與該外部電_電壓位準並且根 據該進入與電壓位準的偵測來產生一偵測訊號。該第一電 源供，电路在違自我恢復模式期間從該外部電源接收該第 ^電壓’而$第-與第二電源供應電路在該自我恢復模式 期間根據該债測訊號來供應該内部電路該第二電壓。 本U之進-步的特徵是為_種用於從—外部電源供應 半導體記憶體裝置之内部電路電力的方法。該半導體記憶 f裝置包括-第-電源供應電路，該第—電源供應電路係 連接至該外部電源與該内部電路俾藉著降低該外部電源上 的第電壓來產生-下降電壓及在該半導體記憶體裝置係 處於正#運作模式時供應該内部電路該下降電壓。一第二 電源供應電路係連接至該外部電源和該内部電路俾在該J 導體記憶體裝置係處於自我恢復模式時供應該内部電路該 外部電源上的-第二電壓。該方法包括制自我恢復模式 的進入與該第二電壓至該半導體記憶體裝置的供應、根據 該谓測來產生-㈣訊號、在該正常運作模式期間根據該 偵，訊號來從該第一電源供應電路供應該内部電路該下降 電壓及在δ亥自我恢復模式期間根據該偵測訊號來同時作 動該第一與第二電源供應電路俾從該第一與第二電源供應 電路供應該内部電路該第二電壓。 ^本發明之另一特徵是為一種包括一接收外部電源供應電 壓之第電源供應線的電源供應電路。一第二電源供應線 供應一内部電路一内部電源供應電壓。一第一電晶體係連 接在該第一與第二電源供應線之間俾在正常運作模式中供 線 第9頁 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐 559813 A7 B7 五 、發明說明（1 5 10 15 20 二電源供應線。-第二電晶體係連接 在該弟-與第二電源供應線之間。—偵 模式期間於該外部電源供應電a上電二 測訊號。該第-盥第-雷曰辦在鄕由降之時輸出谓 第盘楚^糸響應於該摘測訊號來在該 弟一與第二電源供應線之間被短路。 他特徵和優點將會由於下面配合附圖之舉例 次明本發明之原理的描述而更清楚。 4香t發明’及其之目的和優點，會由於下面配合附圖之較 佳實轭例的描述而得到更佳的了解，其中·· 第1圖是為第一種習知例子之在半導體記憶體裝置中 所使用之内部電源供應電路的示意電路圖； 第2圖是為在第！圖之内部電源供應電路中所使用之 差動放大器的示意電路圖； 第3圖是為描料2圖之差動放大器之特性的圖示； 第4圖是為第二種習知例子之在半導體記憶體裝置中 所使用之内部電源供應電路的示意電路圖； 第5圖是為第三種習知例子之在半導體記憶體裝置中 所使用之内部電源供應電路的示意電路圖； 第6圖是為本發明第一實施例之在半導體記憶體裝置 中所使用之内部電源供應電路的示意電路圖； 第7圖是為本發明第二實施例之在半導體記憶體裝置 中所使用之内部電源供應電路的示意電路圖； 第8圖是為描繪第7圖之内部電源供應電路之運作的 時序波形圖； ' 線 第10頁 本紙張尺度適用中關家標準（CNS)A4規格⑽X 297公髮 559813 A7 五、發明說明（& ) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 第9圖是為在第7圖之内部電源供應電路中所使用之 第二決定電路的示意電路圖； 第10圖是為在第7圖之内部電源供應電路中所使用之 第二決定電路的示意電路圖； 第11圖是為描繪第9圖之第二決定電路之運作特性的 圖示； 第12圖是為描繪第10圖之第三決定電路之運作特性 的圖示； 第13圖是為一重置訊號產生電路的示意電路圖； 第14：圖是為本發明第三實施例之在半導體記憶體裝置 中所使用之内部電源供應電路的示意電路圖； 第15圖是為第14圖之内部電源供應電路之參考電壓 產生電路的電路圖； 第16圖是為本發明第四實施例之在半導體記憶體裝置 中所使用之内部電源供應電路的示意電路圖； 第17圖是為一習知之感應放大器作動電源供應電路的 示意電路圖； 第I8圖是為第I6圖之内部電源供應電路之感應放大 器作動電源供應電路的示意電路圖；及 第I9圖是為本發明第五實施例之在半導體記憶體裝置 中所使用之内部電源供應電路的示意電路圖。 在該等圖式中，相同的標號係用來標示相同的元件。 第6圖是為本發明第一實施例之在半導體記憶體裝置 中所使用之内部電源供應電路100的示意方塊圖。 第11頁 良’我張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚 (請4?閱讀背面之注意事項再填寫本頁)
559813 五、發明說明（（σ 壓。 據，此，當該半導體記憶體裝置處於該自我恢復模式時， 用於供應電力至該内部電路19的能力增加。這穩定地供應 電力給該内部電路。 5 第7圖是為本發明第二實施例之在半導體記憶體裝置 中所使用之内部電源供應電路2〇〇的示意電路圖。該内部 電源供應電路200包括一自我恢復（SR)模式與外部電源偵 測電路（於此後簡單地稱為偵測電路）1〇、一主電源供應電 路（第一電源供應電路）16、一輔助電源供應電路（第二電 10源供應電路）20、一參考電壓產生電路18、及一重置訊號 電路30。該内部電源供應電路2〇〇係連接至一外部電源 Vccex ’該外部電源Vccex具有一第一電壓νι與一比該 第一電壓VI低的第二電壓V2。 該偵測電路10包括一閂電路1〇A、一偵測訊號產生電 15路1〇B、一第一決定電路11、一第二決定電路12、及一 第二決定電路15。該偵測電路1Q偵測該自我恢復模式的 進入與該預定之外部電源電壓V2俾產生一偵測訊號0DR。 該第一決定電路1丄決定該半導體記憶體裝置是否已進 入該自我恢復模式。如果該裝置係處於該自我恢復模式的
2〇 治，該第一決定電路11產生一高位準的第一決定訊號0SR 〇 該第二決定電路12決定該外部電源Vccex的電壓是 否為2·5ν(第一電壓vi)或更大。如果該外部電源Vccex 的電壓是為2· 5V或更大的話，該第二決定電路12產生一 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇 x 297公爱） -- (請七閱讀背面之注意事項再填寫本頁) ---- 訂---------線！ 經濟部智慧財產局員工消費合作社印製 559813 五 5 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（Μ ) 高位準的第二決定訊號0VH。 該第一閂電路10A包括NAND電路13a, 13b、一反相 器電路14a、及一 η-通道M〇S電晶體Trll。 該第一決定訊號0SR係供應至該NAND電路13a的第 一輸入端。該NAND電路13a的輸出訊號係供應至該NAND 電路13b的第一輸入端。該第二決定訊號0VH係經由該反 相器電路14a來被供應至該NAND電路13b的第二輸入端 。該NAND電路13b的輸出訊號係供應至該NAND電路 13a的第二輸入端。 在該閂電路10A中，於該正常運作模式期間，該第一 決定訊號0SR是為低而該第二決定訊號0VH是為高。在這 狀態中，該NAND電路13a的輸出訊號（閂鎖訊號）0SRX 係保持在高位準。 當該第一決定訊號0SR在該自我恢復模式期間變成高 時，該閂鎖訊號0SRX變成低。當該外部電源Vccex的電 壓變成低於2.5V時，該第二決定訊號0VH變成低而且該 反相器電路14a的輸出訊號變成高。據此，該閂鎖訊號 0SRX維持低。 該NAND電路13b的輸出端係經由一 η-通道MOS電晶 體Trll來連接至一電源Vss。一重置訊號Ρ〇係供應至該 電晶體Trll的閘極。當該重置訊號Ρ0變成高時，該閂鎖 訊號0SRX被重置至高位準。 該第三決定電路15決定該外部電源Vccex的電壓是 否為1.5V (第二電壓V2)或更小。當該外部電源Vccex的 第14頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------^---------^ —AVI (請知閱讀t面之注意事項再填寫本頁) 559813 A7 B7 五、發明說明（Q) 電壓是為1.5V或更小時，該第三決定電路15產生高位準 的第三決定訊號0VL。 該偵測訊號產生電路10B包括NAND電路13c,13d、 一反相器電路14b、及一 η-通道m〇S電晶體Tr 12。 5 該第三決定訊號0VL係供應至該NAND電路13d的第 一輸入端。該NAND電路13c的輸出訊號係供應至該NAND 電路l；3d的第一輸入端。 該閂鎖訊號0SRX係供應至該NAND電路13d的第二輸 入端。該NAND電路13d的輸出訊號係供應至該NAND電 10 路13C的第二輸入端。該NAND電路13C的輸出訊號係供 應至該反相器電路14b。該反相器電路l4b把該NAND電 路l；3c的輸出訊號反相來產生該偵測訊號0DR。 在該正常運作模式中，該第三決定訊號0VL為低而該 閂鎖訊號0SRX為高。據此，該NAND電路13c的輸出訊 15 號被閂鎖於高位準而該偵測訊號0DR被閂鎖於低位準。 如果在該外部電源Vccex的電壓是為2.5V或更大時 該運作模式轉移至該自我恢復模式的話，該閂鎖訊號0SRX 變成低。再者，當該外部電源Vccex的電壓變成1.5V時 ，該NAND電路13c的輸入訊號皆變成高並且把該偵測訊 20 號0DR閃鎖於高位準。 該NAND電路13d的輸出端係由一電晶體Tr 12來連接 至一電源Vss。該電晶體Trl2的閘極接收該重置訊號p〇 。據此，該電晶體Trl2在該重置訊號P〇變成高時被作動 並且使該NAND電路13c的輸出訊號變成高。這樣重置該 第15頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 訂---------線！ 經濟部智慧財產局員工消費合作社印製 559813 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（ο 偵測訊號0DR於低位準。 該偵測（資料維持）訊號0DR係供應至該主電源供應電 路16。 該主電源供應電路16包括一差動放大器17、Ρ-通道 5 MOS電晶體Trl3,Trl4、及一 η-通道M〇S電晶體Trl5 〇 該差動放大器17具有一反相輸入端，其從該參考電壓 產生電路18接收一參考電壓Vf，及一非反相輸入端，其 接收一個被供應至該内部電路19之電源（内部電源）Vccin 10 的電壓。該差動放大器17經由該p-通道M〇s電晶體 Trl3接收該外部電源Vccex的電壓。該電晶體Trl3的 閘極係被提供有該偵測訊號0DR。 該P-通道M0S電晶體Trl3係在該偵測訊號0DR為低 時被作動。結果，該差動放大器17係由該外部電源 15 Vccex作動。當該偵測訊號0DR變成高時，該電晶體 Tr 13與該差動放大器I?被不作動。 當該差動放大器17被作動時，該差動放大器17把該 内部電路電源Vccin的電壓與該參考電壓Vf之間的差動 電壓放大以產生一放大訊號0PG。該放大訊號0PG係供應 20 至該通道M0S電晶體Trl4的閘極。該電晶體Trl4的 源極係連接至該外部電源Vccex(第一電源供應線），而該 電晶體Trl4的汲極係連接至該内部電路i9(第二電源供 應線）。 如果該差動放大器17被作動的話，該電晶體Trl4係 第16頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)
I -------訂-------I I 559813 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/4) 根據該放大訊號0PG來被作動。在這狀態下，該電晶體 Tr 14的通道電阻降低該外部電源vccex的電壓（第一電壓 VI)並且產生一下降電壓vd。該下降電壓vd係供應至該 内部電路19。 5 該電晶體Trl4的閘極係連接至該η-通道M0S電晶體
Tr 15的汲極。當該電晶體Trl5被作動時，該電晶體 Trl4的閘極係連接至該電源Vss。該電晶體Trl5的閘極 接收該偵測訊號0DR。據此，如果該偵測訊號0DR是為高 的話’該電晶體Trl5被作動而且於電源vss位準（接地位 10 準）的電壓係施加至該電晶體Trl4的閘極。在這狀態下， 該電晶體Trl4的通道電阻被降低。因此，該内部電路ι9 係實質上供應有該外部電源Vccex的電壓（第二電壓V2) 該辅助電源供應電路20包括一 p-通道MOS電晶體 Trl6。該偵測訊號0DR係經由該反相器電路14c來被供 應至該p一通道M〇s電晶體Trl6的閘極。該電晶體 的源極係連接至該外部電源Vccex(第一電源供應線）。該 電晶體Trl6的汲極係連接至該内部電路19(第二電源供 應線）。 據此，當該偵測訊號0DR是為高時，該電晶體Trie 被作動而且該内部電路係供應有該外部電源Vccex的 電壓（第二電壓V2)。當該半導體記憶體裝置經歷資料維持 時，該電晶體Trl6作用如該電晶體Trl4的輔助電源供應 電路。 第17頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------Φ-------訂.1 (請沧閱讀f.面之注意事項再填寫本頁) 線 祖 559813 Α7 Β7 五、發明說明（丨5 ) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 該第二決定電路12現在將會配合第9圖來被討論。該 苐二決定電路12包括電阻器R1,R2,R3、一反相器電路 14d、及一 η-通道M〇s電晶體Trl7 〇 該等電阻器R1,R2係串聯地連接於該外部電源Vccex 與該電源Vss之間。該電晶體Trl7的閘極係連接至在該 等電阻器R1, R2之間的節點N1。該電晶體Trl7的沒極係 經由遠電阻器R3來連接至該外部電源VCCex。該電晶體 Trl7的源極係連接至該電源Vss。該電晶體Trl7的汲極 電位係供應至該反相器電路Md的輸入端。該第二決定訊 號0VH係從該反相器電路14 d輸出。 在该第二決定電路12中，於節點N1的電位係與該外 一電源Vccex之電壓上的改變成比例地改變，如在第11 圖中所顯示。該等電阻H R1,R2的電阻被設定以致於在節 點N1的電位在該外部電源Vccex的電壓到達(第一 電壓vi)時到達該電晶體Trl7的臨界值vthn。據此，該 第二決定電路12在該外部電源Vccex的電壓是為2 ·5ν 或更大時產生高位準的第二決定訊號 0VH 〇 讜第二決定電路15現在將會配合第1〇圖來被討論。 該第二決定電路丄5包括電阻器R4,RS,R6及一 通道 MOS電晶體Trl8。 口亥專電阻器R4,R5係串聯地連接於該外部電源Vccex 與該電源Vss之間。該電晶體Trl8的閘極係連接至在該 等電阻器R4,R5之間的節點扪。該電晶體Trl8的汲極係 级由該電阻器R6來連接至該外部電源Vccex。該電晶體 第18頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚）
閱 讀 背· 之 注 意 事 項 再 填 ·| # 頁I I 訂 559813 A7
五、發明說明（『6 )
Trl8的源極係連接至該電源vss。該第三決定訊號0VL 係從譚電晶體Trl8的汲極輸出。 在該第三決定電路中，於節點N2的電位係與該外 部電源Vccex之電壓上的改變成比例地改變，如在第ι2 5 圖中所顯示。該等電阻器R4,R5的電阻被設定以致於在節 點N2的電位在該外部電源vccex的電壓到達1.5V(第二 電壓V2)時到達該電晶體Trl8的臨界值vthn。據此，該 第三決定電路15在該外部電源Vccex的電壓是為ι·5ν 或更小時產生高位準的第三決定訊號0VL。 10 產生該重置訊號Ρ〇的重置訊號電路30現在將會配合 第13圖來被討論。該重置訊號電路30包括一反相器電路 l4e、奇數數目（在第二實施例中，五個）的反相器電路 14f、及一 N〇R電路21a。 該反相器電路l4e接收該第二決定訊號0Vh並且把該 15 第二決定訊號0VH反相。該反相的第二決定訊號0VH係供 應至該NOR電路2la的第一輸入端。再者，該反相的第二 決疋机3虎0VH係經由该反相斋電路14 f來被供應至該n〇r 電路2la的第一輸入端。該NOR電路2la輸出該重置訊號 P〇° 2〇 當該第二決定訊號0VH變成高時，該重置訊號電路3〇 產生一重置訊號（單觸發脈衝訊號），該重置訊號具有一對 應於該反相器電路l4f之運作延遲時間的脈衝寬度。 該内部電源供應電路200的運作現在將會配合第8圖 來被討論。 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） f請4?閱讀背面之注意事項再填寫本頁) ----- --訂---------線！ 經濟部智慧財產局員工消費合作社印製 559813 A7 B7 五、發明說明（β) 在該正常運作模式中，該第一決定訊號0SR是為低， 該第二決定訊號0VH是為高，而該閂鎖訊號0SRX是為高 。在這狀態下，該第三決定訊號0VL是為低。因此，該偵 測訊號0DR是為低。 5 該低偵測訊號0DR作動該主電源供應電路16的電晶體 ΤΠ3，然後，作動該差動放大器17。該差動放大器17的 放大訊號0PG作動該電晶體Tri4。在這狀態下，該内部 電路19係供應有該下降電壓vd。由該反相器電路14c反 相的高偵測訊號不作動該輔助電源供應電路20的電晶體 1 〇 Trl6 0 當該半導體記憶體裝置進入該自我恢復模式時，該第一 決定訊號0SR變成高而且該閂鎖訊號0SRX變成低。該半 導體記憶體裝置然後經歷資料維持。當該外部電源Vccex 下降至1.5V或更小時，該第三決定訊號0VL變成高。這 15 樣致使該偵測訊號0DR變成高。 該高偵測訊號0DR不作動該主電源供應電路I6的電晶 體Tr 13，然後，不作動該差動放大器17。再者，該電晶 體Trl5被作動而且該電晶體Trl4的閘極係連接至該電源
Vss。因此，該電晶體Trl4係完全地被作動，而且該内部 20 電路19係供應有1 · 5V的電壓（第二電壓V2 )。 由該反相器電路l4c反相的低偵測訊號0DR作動該輔 助電源供應電路2〇的電晶體Trl6。因此，該内部電路 係經由該電晶體Trl6來被供應有UV的電壓（第- ^ 一"電壓 v2)。據此，當該半導體記憶體裝置經歷資料維持時，1内 第20頁 木紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） 請 先· 閱 讀 背· 之 注 意 事 項 再 填 寫 本 頁 I I I I I 訂 線 經濟部智慧財產局員工消費合作社印製 559813 五 5 經濟部智慧財產局員工消費合作社印製 A7 ------- 、發明說明（/») 部電路19係經由該等電晶體Trl4,Trl6來被供應有足夠 的電流。 在資料維持被完成之後，當該外部電源Vccex的電壓 超過1.5V時，該第三決定訊號0VL與該偵測訊號0DR皆 變成低。這作動該主電源供應電路16的差動放大器17。 再者’該電晶體Trl5被不作動，而且該電晶體Tr 14係由 該差動放大器17驅動。該辅助電源供應電路20的電晶體 Tr 16被不作動。 然後，當該外部電源Vccex的電壓超過2.5V時，該 重置訊號PO變成高一段預定的時間，該閂鎖訊號0SRX變 成高，而該偵測訊號0DR變成低。 該第二實施例的内部電源供應電路200具有以下所述 的優點。 (1) 當該半導體記憶體裝置係處於自我恢復模式時，該 外部電源Vccex係經由該主電源供應電路16的電晶體 Trl4與該輔助電源供應電路2〇的電晶體Trl6來供應 1·5ν的電壓（第二電壓V2)給該内部電路19。在該自我恢 復模式中，這改進了供應電力至該内部電路19的能力並且 供應穩定的電力給該内部電路19。 (2) 足夠的電流在沒有加大該電晶體Tri4下於該自我 恢復模式期間被供應至該内部電路。再者，該電晶體 Tr 16可以比該電晶體Trl4小。據此，該半導體記憶體裝 置晶片不被加大。 (3) 該偵測電路1〇分開地決定該自我恢復模式的進入 第21頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------^ ί I----I I —^wi (請k閱讀背面之注意事項再填寫本頁) 559813 A7 B7 5 經濟部智慧財產局員工消費合作社印製 五、發明說明（Θ ) 及該外部電源Vccex的電壓改變（電壓降低）俾偵測資料維 持是否正被執行。據此，該等電晶體Trl4,Trl6係在摘测 資料維持時平行地被驅動。 第14圖是為本發明第三實施例之内部電源供應電路 3 00的示意方塊圖。該内部電源供應電路300包括數個主 電源供應電路ΙβΑ。該等主電源供應電路ΙβΑ係沿著_半 導體晶片散佈。在該内部電源供應電路3 0 0中，一 4貞測訊 號0DR係供應至一輔助電源供應電路2〇與一參考電壓產 生電路22，但不供應至該等主電源供應電路16Α。 在接收一低偵測訊號0DR時，該參考電壓產生電路22 供應一預定的參考電壓Vf給每一電源供應電路ΜΑ。再者 ，在接收一高偵測訊號0DR時，該參考電壓產生電路22 供應一具有高位準之預定的參考電壓Vf給每一主電源供應 電路16A。 第15圖是為該參考電壓產生電路22的電路圖。該參 考電壓產生電路22包括五個p-通道MOS電晶體
Tr21, Tr2 2 , Tr2 5 , Tr2 6 , Tr2 7，及三個 η-通道 m〇s 電晶 體 Tr2 3,Tr2 4,Tr28，及一電阻器 R7。 該等電晶體Tr21,Tr22,Tr23,Tr24和該電阻器R7 形成一電流鏡電路。該電晶體Tr2 5供應電流給該電流鏡電 路。 該等電晶體Tr22,Tr24的汲極係連接至該通道 MOS電晶體Tr26的閘極。該電晶體Tr26的源極係連接至 電源Vcc。該電晶體Tr26的汲極係經由該p-通道M〇s電 第22頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） i -------訂---------線—^wi (請七閱讀t.面之、注意事項再填寫本頁} 559813 A7 B7 五、發明說明（20) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 晶體Tr27來連接至電源Vss。該電晶體Tr26的閘極係經 由該η-通道MOS電晶體Tr28的電源Vss。 該等電晶體Tr25,Tr27,Tr28的閘極接收該偵測訊號 0DR。在該自我恢復模式期間，該電源Vcc具有一個比該 外部電源Vccex之降低電壓（例如，ι·5ν)高的電壓。 當該參考電壓產生電路22接收一低位準的偵測訊號 0DR時’該等電晶體Tr25,Tr27被作動而該電晶體Tr28 被不作動。這作動該電流鏡電路和該電晶體Tr26。在這狀 態下，該參考電壓產生電路22產生一對應於該等電晶體 Tr26,Tr27之間之通道電阻之比率的參考電壓vf (第一參 考電壓）。 當該參考電壓產生電路22接收高位準的偵測訊號0DR 時’該等電晶體Tr25,Tr27被不作動而該電晶體Tr2 8被 作動。在這狀態下，該參考電壓產生電路22輸出與電源 Vcc之電壓相同的參考電壓vf(第二參考電壓）。 當該電源Vcc的電壓，其是為該參考電壓vf ,被供應 至母一主電源供應電路16A的差動放大器17時，一放大 訊號0PG的電壓下降至一個接近該電源Vss之位準的值。 在這狀態下，該電晶體Tr 14的通道電阻下降而且該外部電 源Vccex的電壓V2係實質上供應至一内部電路。 該第三實施例的内部電源供應電路3〇〇具有以下所述 的優點。 (1)在該自我恢復模式中，從該參考電壓產生電路22 供應出來的參考電壓Vf係根據該偵測訊號0DR來被固定 第23頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 請 先· 閱 讀 背· 面 之 注 意 事 項I# 頁I I I I I I I訂 559813 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2丨） 於該電源Vcc的電壓（高位準）。因此，每一主電源供應電 路16A的電晶體Tr 14係完全地被作動，而該電晶體Tr 14 及該輔助電源供應電路20的電晶體Trl6供應該外部電源 Vccex的電壓給該内部電路19。據此，在該自我恢復模式 5 中，供應電力至該内部電路19的能力被改進而且該内部電 路I9被供應有穩定的電力。 (2)不需要用於供應該偵測訊號0DR至該等主電源供應 電路16A的線。這縮減該記憶體裝置的晶片尺寸。 第I6圖是為本發明第四實施例之在半導體記憶體裝置 10 中所使用之内部電源供應電路400的示意方塊圖。 除了第7圖之内部電源供應電路2〇〇的結構之外，該 内部電源供應電路400包栝一感應放大器（SA)作動電源供 應電路23。在該内部電源供應電路4 00中，除了該主電源 供應電路16與該辅助電源供應電路2〇之外，該偵測訊號 15 0DR係供應至該Sa作動電源供應電路23。該内部電路19 包括一感應放大器19a，該感應放大器19a係用於放大被 儲存於該半導體記憶體裝置之資料的讀取訊號。 該SA作動電源供應電路23係用來抑制該内部電路電 壓Vccin之電壓由峰電流所引致的降低。當數個感應放大 20 器l9a於一 DRAM中被同時作動時，該峰電流流動。 第17圖是為一種習知之S A作動電源供應電路51的示 意電路圖。 該反相器電路：Ug接收一作動該等感應放大器的作動 訊號0SA並且把該作動訊號0SA反相。該反相的作動訊號 第24頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------β---------^--Awl (請七閱讀t.面之注意事項再填寫本頁) 559813 A7 B7 五 5 經濟部智慧財產局員工消費合作社印製 發明說明（^) 0SA係供應至一 NOR電路2 lb的第一輸入端。該反相的作 動訊鍊0SA亦經由奇數數目（在第17圖中，五個）的反相 器電路l4h來被供應至該N〇R電路2lb的第二輸入端。 該NOR電路21b的輸出訊號係經由一反相器電路Ui 來被供應至一 p-通道MOS電晶體Tr29的閘極。該電晶體 Tr2 9的源極係連接至該外部電源vccex，而該電晶體 Tr2 9的汲極係連接至一内部電路。 在該習知的SA作動電源供應電路51中，當該作動訊 號0SA變成高時，該反相器電路供應一低脈衝訊號給 該電晶體Tr2 9的閘極一段預定的時間來作動該電晶體 Tr29该段預疋的時間。該段預定的時間係對應於該反相器 電路14h的延遲時間。 據此’當數個感應放大器被同時地作動時，該電晶體 Tr29被作動一段預定的時間而且該内部電路係被供應有來 自該外部電源Vccex的電力。因此，該内部電路電壓 Vccin不被降低並且維持相同。 第18圖是為第四實施例之SA作動電源供應電路23的 示意電路圖。 該反相器電路l4j接收該感應放大器作動訊號0SA教 且將該感應放大器作動訊號0SA反相。該反相的作動訊藏 0SA係供應至一 NOR電路21C的第一輸入端。該反相的作 動訊號0S A亦係經由奇數數目（在第18圖中，五個）的反 相器電路l4k來被供應至該NOR電路21c的第二輸入端。 該NOR電路21C的輸出訊號係供應至一 NOR電路2lci 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請七閱讀背面之注意事項再填寫本頁} Φ 訂---------線！ 559813 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（23) 的第一輸入端。該NOR電路2ld的第二輸入端係供應有一 偵測訊號0DR。該NOR電路的輸出訊號係供應至一 p-通道MOS電晶體Tr3 0的閘極。該電晶體Tr30的源極 係連接至一外部電源Vccex。該電晶體Tr3〇的没極係連 5 接至一内部電路。 在該SA作動電源供應電路23中，當該感應放大器作 動訊號0SA變成高時，該n〇R電路2 Id供應一被保持於低 位準一段預定之時間的脈衝訊號給該電晶體Tr30的閘極。 該電晶體Tr3〇被作動一段預定的時間。該段預定的時間係 10 對應於該反相器電路14k的延遲時間。 據此，當數個感應放大器被同時作動時，該電晶體 Tr；30被作動一段預定的時間而且該外部電源Vccex的電 壓係供應至該内部電路19。因此，該内部電路的電壓不被 降低。 15 再者，該電晶體Tr3 0係在該NOR電路2 Id之第二輸 入端被供應有該高偵測訊號0DR時被作動。據此，當資料 維持係在该自我恢復模式期間被執行時，該内部電路丄9係 經由該SA作動電源供應電路23來被供應有該外部電源 Vccex的電壓V2。 20 該第四實施例的内部電源供應電路400具有以下所述 的優點。 (1)在該自我恢復模式中，除了該主電源供應電路16 與孩辅助電源供應電路2〇之外，該外部電源Vccex的電 壓係利用該SA作動電源供應電路23來被供應至該内部電 第26頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） --I------------— (請t閱讀t面之注意事項再填寫本頁) 5598^ 年月7 A7 B7 五、發明説明（七/ ) (請先閲讀背面之注意事項再填寫本頁) 路19。據此，在該自我恢復模式期間，用於供應電力給該 内部電路19的能力被提升，而該内部電路19被供應有穩 定的電力。 (2)用於供應電力給該内部電路19的能力被提升。因 5 此，該辅助電源供應電路20之電晶體Trl6的尺寸被降低 。這降低該記憶體裝置的晶片尺寸。 第19圖是為本發明第五實施例之在半導體記憶體裝置 中所使用之内部電源供應電路500的示意方塊圖。 除了在第7圖中所顯示之内部電源供應電路200的結 10 構之外，該内部電源供應電路500包括一主動電源供應電 路24。該主動電源供應電路24具有一個與第7圖之主電 源供應電路16之結構類似的結構。在該内部電源供應電路 5〇〇中，該债測訊號0DR被供應至該主電源供應電路16、 該輔助電源供應電路20、與該主動電源供應電路24。 15 當該内部電路19被作動時，該主動電源供應電路24 線_ 係由一作動訊號0ACT作動。當該内部電路19處於一準備 狀態時，該主動電源供應電路24被不作動，而該主電源供 應電路16供應最小的下降電壓Vd給該内部電路19。這降 低該記憶體裝置的電力消耗。 20 除了該主電源供應電路16與該輔助電源供應電路20 之外，該主動電源供應電路2 4在該自我恢復模式期間供應 該外部電源Vccex的電壓給該内部電路19。 該第五實施例的内部電源供應電路500具有以下所述 的優點。 第27頁 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 五、發明說明（沾） (1)除了該主Μ供應電路16與該獅電源供應電路 之外’該主動電源供應電路24仙來在該自我恢復模 式期間供應該外部電源Vccex的電壓給該内部電路工9。 據此，在該自我恢復模式期間，用於供應電力至該内部電 5路19的能力被提升，而且該内部電路19被供應有穩定的 電力。 u ⑵用於供應電力給該内部電路19的能力被提升。因 此，該辅助電源供應電路20之電晶體Trl6的尺寸被降低 。這降低該記憶體裝置的晶片尺寸。 一 〕 對於熟知此項技術的人仕來說應該很清楚的是，本發明 能夠在沒有離開本發明的精神或範圍下以很多 形式實現。特別地，應要了解的是，本發明；夠=；； 形式實現。 第四實施例的内部電源供應電路4〇〇可以進一步包括 15 第五實施例之主動電源供應電路24的結構。 該辅助電源供應電路2〇可以從第四實施例的内部電源 供應電路400中省略。 該辅助電源供應電路2〇可以從第五實施例的内部電源 供應電路5 0 0中省略。 2〇 本發明之例子與實施例係必須被視為舉例說明而不是限 制，而且本發明係不受限於在此中所提供的細節，在後^ 之申請專利範圍的範圍與等效之内，本發明係能夠被變化 元件標號對照表 第28頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱) 559813 A7 B7 五、發明說明（½) 經濟部智慧財產局員工消費合作社印製 5 10 15 20 50 電源產生電路 Vccex 外部電源 2 差動放大器 Vref 參考電壓 1 參考電壓產生電路 Vccin 内部電路電壓 Tr 1 p-通道MOS電晶體 3 内部電路 4 自我恢復偵測電路 /RAS 控制訊號 /CAS 控制訊號 LLD 偵測訊號 Tr2 p-通道MOS電晶體 Vds 汲極-源極電壓 Tr 9 η-通道MOS電晶體 Vgs 閘極-源極電壓 W1 改變量 W2 改變量 Ids 汲極電流 60 電源產生電路 Tr3 ρ-通道MOS電晶體 70 電源產生電路 Tr4 ρ-通道MOS電晶體 5a 第一參考電壓產生電路 5b 第二參考電壓產生電路 Vref 1 參考電壓 Vref 2 參考電壓 6 3. 第一差動放大器 6b 第二差動放大器 7 NAND電路 LLD1 輸出訊號 Tr6 η-通道MOS電晶體 Tr8 ρ-通道MOS電晶體 Tr7 ρ-通道MOS電晶體 100 内部電源供應電路 10 偵測電路 16 第一電源供應電路 VI 第一電壓 20 第二電源供應電路 V2 第二電壓 19 内部電路 Vd 下降電壓 第29頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------^---------—AVI (請t閱讀背面之注意事項再填寫本頁) 559813 A7 B7 五 發明說明（π) 經濟部智慧財產局員工消費合作社印製 5 0DR 偵測訊號 200 内部電源供應電路 30 重置訊號電路 18 參考電壓產生電路 10Α 閂電路 10B 偵測訊號產生電路 11 第一決定電路 12 第二決定電路 15 第三決定電路 0SR 第一決定訊號 0VH 第二決定訊號 13a NAND電路 13b NAND電路 14a 反相1§電路 0SRX 閂鎖訊號 Trll η-通道MOS電晶體 P〇 重置訊號 0VL 第三決定訊號 13c NAND電路 13d NAND電路 14b 反相電路 Trl2 η-通道MOS電晶體 17 差動放大器 Trl3 ρ-通道MOS電晶體 Vf 參考電壓 Tr 14 ρ-通道MOS電晶體 0PG 放大訊號 ΤΠ5 η-通道MOS電晶體 14c 反相器電路 Trl6 ρ-通道MOS電晶體 R1 電阻器 R2 電阻器 R3 電阻器 Trl7 η-通道MOS電晶體 14d 反相電路 N1 節點 Vthn 臨界值 Trl8 η-通道MOS電晶體 R4 電阻器 R5 電阻器 R6 電阻器 N2 節點 14e 反相電路 14f 反相電路 21a NOR電路 300 内部電源供應電路 16A 主電源供應電路 第30頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------訂---------線—^wi (請t閱讀背面之注意事項再填寫本頁) 559813 A7 B7 五 發明說明（28r) 經濟部智慧財產局員工消費合作社印製 5 22 參考電壓產生電路 R7 電阻器 Tr21 p-通道M〇S電晶體 Tr22 p-通道MOS電晶體 Tr25 p-通道MOS電晶體 Tr26 p-通道MOS電晶體 Tr27 p-通道MOS電晶體 Tr23 n-通道MOS電晶體 Tr24 n-通道MOS電晶體 Tr2 8 n-通道MOS電晶體 400 内部電源供應電路 23 SA作動電源供應電路 19a 感應放大器 51 SA作動電源供應電路 14g 反相器電路 0SA 作動訊號 21b NOR電路 14i 反相電路 Tr2 9 p-通道M0S電晶體 14h 反相器電路 14j 反相器電路 21c NOR電路 14k 反相器電路 21d N〇R電路 Tr30 p-通道M0S電晶體 500 内部電源供應電路 24 主動電源供應電路 0ACT 作動訊號 第31頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I -------訂---------*^1 ·

Claims (1)

  1. 559813
    經濟部智慧財產局員工消費合作社印製 申請專利範圍 工· 一種用於從一外部電源供應電力給半導體記憶體裝置之 内部電路的電源供應電路，該電源供應電路包含： 連接至a亥外部電源與該内部電路的第一電源供鹿 電路ΰ亥苐一電源供應電路係用於在該半導體記憶體裝 ，處於正常運作模式時藉著降低該外部電源上之第一電 壓來產生一下降電壓及用於供應該下降電壓給該内部電 路； 一連接至該外部電源與該内部電路的第二電源供應 電路，該第二電源供應電路係用於在該半導體記憶體裝 10 置處於自我恢復模式時供應該外部電源上之第二電壓給 該内部電路； ^ 一連接至該外部電源與該第一和第二電源供應電路 的偵測電路，該偵測電路係用於偵測該自我恢復模式的 進入與該外部電源的電壓位準並且根據該進入與該電壓 15 位準的债測來產生一偵測訊號，其中，該第一電源供應 電路在該自我恢復模式期間從該外部電源接收該第二電 壓，而孩第一與第一電源供應電路在該自我恢復模式期 間根據該偵測訊號來供應該第二電壓給該内部電路'。/ 2 ·如申研專利範圍第1項所述之電源供應電路，其中，該 20 偵測電路包括： 一第一決定電路，其係用於決定該半導體 置是否己進人該自我恢復模式並且產生—個表 的第一決定訊號； 一第二決定電路，其係用於決定該第一電壓是否在 第32頁 I紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' "----- (請先閱讀背面之注意事項再填寫本頁} · 559813 A8 B8 C8 D8 申請專利範圍 5 10 15 經濟部智慧財產局員工消費合作社印製 20 該正常運作模式期間正被供應並且產生一個表示該決定 的第二決定訊號； 、乂 一第三決定電路，其係用於決定該第二電壓是否在 该自我恢復模式期間正被供應並且產生一個表示該決定 的第三決定訊號；及 一連接至該第一、第二、和第三決定電路的偵測訊 號產生電路，該偵測訊號產生電路根據該第一、第二、 和第三決定訊號來產生該偵測訊號。 3 ·如申請專利範圍第2項所述之電源供應電路，其中，該 第一電源供應電路包括： 一連接在該外部電源與該内部電路的第一電晶體， 該第一電晶體根據該偵測訊號來從該外部電源供應電力 給該内部電路，其中，該第一電晶體係在該正常運作模 式期間被作動來產生一預定的通道電阻及在該自我恢復 模式期間被作動來產生一較低的通道電阻。 4 ·如申請專利範圍第3項所述之電源供應電路，其中，該 第二電源供應電路包括一用於根據該偵測訊號來供應該 第二電壓給該内部電路的第二電晶體。 5 ·如申請專利範圍第4項所述之電源供應電路，更包含： 一連接至該第一電源供應電路的參考電壓產生電路 ，其係用於產生一參考電壓，其中，該第一電源供應電 路包括： 一連接至該第一電晶體的差動放大器，其係用於從 該參考電壓產生電路接收該參考電壓並且藉由放大一個 第33頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 線 559813 A8 B8 C8 D8 六、申請專利範圍 5 10 15 經濟部智慧財產局員工消費合作社印製 20 在該參考電壓與被供應至該内部電路之電源電壓之間的 差=電壓來產生一放大訊號，其中，該差動放大器在該 正吊運作模式期間以該放大訊號驅動該第一電晶體並且 在該自我恢復模式期間由該偵測訊號不作動。 6 ·如申請專利範圍第5項所述之電源供應電路，其中，該 第一電源供應電路更包括： 、連接至該第一電晶體的導通電路，其係用於在該 自我恢復模式期間根據該偵測訊號來作動該第一電晶體 〇 7 ·如申清專利範圍第3項所述之電源供應電路，更包含： 一連接至該偵測電路與該第一電源供應電路的參考 電壓產生電路，其係用於根據該偵測訊號來產生一第一 參考電壓，其中，該參考電壓產生電路在該自我恢復模 式期間產生一個比該第一參考電壓高的第二參考電壓， 且在其中，該第一電源供應電路包括： 一連接至該第一電晶體的差動放大器，其係用於從 該參考電壓產生電路接收該第一參考電壓、藉由放大一 個在该第一參考電壓與供應至該内部電路之電源電壓之 間的差動電壓來產生一第一放大訊號、從該參考電壓產 生電路接收該第二參考電壓、及藉由放大一個在該第二 參考電壓與供應至該内部電路之電源電壓之間的差動電 壓來產生一第二放大訊號，該差動放大器在該正常運作 模式期間根據該第一放大訊號來驅動該第一電晶體及在 該自我恢復模式期間根據該第二放大訊號來驅動該第一 第34頁 (請先閱讀背面之注意事項再填寫本頁) 線· 559813 § ----------—__ 六、申請專利範圍 電晶體。 8 ·如申請專利範圍第1項所述之電源供應電路，其中，該 内部電路包括一用於放大被儲存於該半導體記憶體裝置 中之資料之讀取訊號的感應放大器，該電源供應電路更 5 包含： 一連接至該偵測電路與該内部電路的感應放大器作 動電源供應電路，其係用於根據一作動該感應放大器之 作動訊號來供應電流給該感應放大器，其中，該感應放 大器作動電路在該自我恢復模式期間根據該偵測訊號來 10 供應該第二電壓給該内部電路。 9 ·如申請專利範圍第8項所述之電源供應電路，更包含： 一連接至該偵測電路的作動電源供應電路，其係用 於在該自我恢復模式期間根據一作動該半導體記憶體裝 置之裝置作動訊號與該偵測訊號來供應該第二電壓給該 15 偵測訊號。 10·如申請專利範圍第丄項所述之電源供應電路，更包含 一連接至該偵測電路的作動電源供應電路，其係 用於在該自我恢復模式期間根據一作動該半導體記憶 20 體裝置之裝置作動訊號與該偵測訊號來供應該第二電 壓給該内部電路。 11 · 一種用於從一外部電源供應電力給半導體記憶體裝置 之内部電路的方法，其中，該半導體記憶體裝置包括 一第一電源供應電路與一第二電源供應電路，該第一 第35頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . --線- 經濟部智慧財產局員工消費合作社印製 559813 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 電源供應電路係連接至該外部電源與該内部電路，當 該半導體記憶體裝置處於正常運作模式時，該第一電 源供應電路藉著降低該外部電源上的第一電壓來產生 一下降電壓並且供應該下降電壓給該内部電路，該第 一^電源供應電路係連接至該外部電源與該内部電路， 當該半導體記憶體裝置處於自我恢復模式時，該第二 電源供應電路供應该外部電源上之第二電壓給該内部 電路’該方法包含如下之步驟： 债測该自我恢復模式的進入與該第二電壓至該半 導體記憶體裝置的供應； 根據該偵測產生一偵測訊號； 在該正常運作模式期間根據該偵測訊號來從該第 一電源供應電路供應該下降電壓給該内部電路；及 在該自我恢復模式期間根據該偵測訊號 時地作動該第一與第二電源供應電路來從該第^第 二電源供應電路供應該第二電壓給該内部電路。… 12.如中請專利翻第u項所述之方法，其巾，該偵測步 驟包括. -用於決定該半導體記顏裝置是否已進入 我恢復模式的第一決定步驟； ^ S -用於蚊料_記,_裝置錢正常 式期間是否正被供應有該第一電壓的第二決定半驟·、 5 10 15 20 用於決定該半導體記憶體裝置切自我恢復模 第36頁 Μ氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 線· ^59813 C8 ^____D8 六、申請專利範圍 式期間是否正被供應有該第二電壓的第三決定步驟， 其中，該偵測訊號產生步驟包括根據該第一、第二、 和第三決定步驟來產生該偵測訊號。 5 I3 ·如申請專利範圍第項所述之方法，其中，該半導體 記憶體裝置包括一用於放大儲存資料之讀取訊號的感 應放大器，及一連接至該感應放大器的感應放大器作 動電源供應電路，該感應放大器作動電源供應電路根 據一作動該感應放大器的作動訊號來供應電流給該感 應放大器’其中，該方法更包括如下之步驟·· 1〇 在該自我恢復模式期間根據該偵測訊號與該作動 訊號來從該感應放大器作動電路供應該第二電壓給該 内部電路。 I4·如申請專利範圍第丄丄項所述之方法，其中，該半導體 記憶體裝置包括一接收一裝置作動訊號且在該内部電 15 路被作動時被作動的作動電源供應電路，該方法更包 含如下之步驟： 根據該作動該半導體記憶體裝置之裝置作動訊號 與該偵測訊號來從該主動電源供應電路供應該第二電 壓給該内部電路。 20 15 ·—種電源供應電路，包含： 一用於接收一外部電源電壓的第一電源供應線； 一用於供應一内部電源電壓給一内部電路的第二 電源供應線； 一連接在該第一與第二電源供應線之間的第一電 第37頁 本紙張尺度適用中國國家^準（CNS)A4規格（21G X 297公楚) --- (請先閱讀背面之注意事項再填寫本頁) · --線· 經濟部智慧財產局員工消費合作社印製 559813 A8 B8 C8 D8 、申請專利範圍 晶體，其係用於在正常運作模式中供應一下降電壓至 該弟二電源供應線， 一連接在該第一與第二電源供應線之間的第二電 晶體，及 5 一偵測電路，其係在自我恢復模式期間於該外部 電源電壓上的電壓降之時輸出一偵測訊號，其中，該 第一與第二電晶體係響應於該偵測訊號來在該第一與 第二電源供應線之間被短路。 (請先閱讀背面之注意事項再填寫本頁) 馨 訂· 線· 經濟部智慧財產局員工消費合作社印製 第38頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)
TW090122018A 2000-09-07 2001-09-05 Circuit and method for supplying internal power to semiconductor memory device TW559813B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271819A JP4053718B2 (ja) 2000-09-07 2000-09-07 半導体記憶装置の内部電源供給回路及び半導体記憶装置の内部電源供給方法

Publications (1)

Publication Number Publication Date
TW559813B true TW559813B (en) 2003-11-01

Family

ID=18758049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122018A TW559813B (en) 2000-09-07 2001-09-05 Circuit and method for supplying internal power to semiconductor memory device

Country Status (4)

Country Link
US (1) US6452854B1 (zh)
JP (1) JP4053718B2 (zh)
KR (1) KR100720904B1 (zh)
TW (1) TW559813B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518399B1 (ko) * 2000-07-25 2005-09-29 엔이씨 일렉트로닉스 가부시키가이샤 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
JP3667700B2 (ja) * 2002-03-06 2005-07-06 エルピーダメモリ株式会社 入力バッファ回路及び半導体記憶装置
JP4386619B2 (ja) * 2002-05-20 2009-12-16 株式会社ルネサステクノロジ 半導体装置
US7212067B2 (en) * 2003-08-01 2007-05-01 Sandisk Corporation Voltage regulator with bypass for multi-voltage storage system
KR100626367B1 (ko) * 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
DE102004008152B3 (de) * 2004-02-19 2005-09-15 Infineon Technologies Ag Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer Halbleiterspeichervorrichtung
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
US20060200256A1 (en) * 2005-03-04 2006-09-07 Mason Robert C Programming of industrial automation equipment using RFID technology
KR100646941B1 (ko) 2005-07-25 2006-11-23 주식회사 하이닉스반도체 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
TW200721163A (en) * 2005-09-23 2007-06-01 Zmos Technology Inc Low power memory control circuits and methods
KR100728975B1 (ko) * 2006-01-13 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전위 발생 회로
KR100718046B1 (ko) * 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100884340B1 (ko) * 2006-12-29 2009-02-18 주식회사 하이닉스반도체 내부전압 발생 장치
KR101316788B1 (ko) * 2007-01-08 2013-10-11 삼성전자주식회사 반도체 집적 회로 장치
WO2009076511A2 (en) * 2007-12-12 2009-06-18 Zmos Technology, Inc. Memory device with self-refresh operations
JP5241641B2 (ja) * 2009-07-27 2013-07-17 三洋電機株式会社 半導体集積回路
US9317051B2 (en) * 2014-02-06 2016-04-19 SK Hynix Inc. Internal voltage generation circuits
US9466337B1 (en) * 2015-08-21 2016-10-11 Micron Technology, Inc. Apparatuses and method for supply voltage level detection
KR102577748B1 (ko) * 2018-11-29 2023-09-14 에스케이하이닉스 주식회사 전원 제어 회로 및 이를 이용하는 반도체 장치
JP6908762B1 (ja) * 2020-07-02 2021-07-28 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
KR20220019323A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 파워게이팅 동작을 수행하는 장치
US11450378B2 (en) 2020-09-29 2022-09-20 Micron Technology, Inc. Apparatuses and methods of power supply control for threshold voltage compensated sense amplifiers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
JPH06282985A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
JPH1186544A (ja) 1997-09-04 1999-03-30 Mitsubishi Electric Corp 半導体集積回路装置
KR20000073199A (ko) * 1999-05-07 2000-12-05 윤종용 반도체 메모리장치의 내부 전원전압 발생회로

Also Published As

Publication number Publication date
US6452854B1 (en) 2002-09-17
JP2002093166A (ja) 2002-03-29
US20020027234A1 (en) 2002-03-07
JP4053718B2 (ja) 2008-02-27
KR20020020209A (ko) 2002-03-14
KR100720904B1 (ko) 2007-05-25

Similar Documents

Publication Publication Date Title
TW559813B (en) Circuit and method for supplying internal power to semiconductor memory device
TW464867B (en) Sensing amplifier
TW451202B (en) Semiconductor memory device with precharge voltage correction circuit
TW212863B (zh)
TW307953B (zh)
TW293969B (zh)
JP2006148858A (ja) パワーオンリセット回路
TW451201B (en) Semiconductor device
TW305045B (zh)
US6798276B2 (en) Reduced potential generation circuit operable at low power-supply potential
TW394952B (en) Non-volatile semiconductor memory and constant voltage generator in the same
TW520505B (en) Semiconductor device
TW432455B (en) Complementary differential input buffer of semiconductor memory device
JP2007329893A (ja) 電圧供給装置及び方法
JPH0648596B2 (ja) 基準電圧発生回路及びその制御方法
US6373744B1 (en) Ferroelectric memory
TW516031B (en) Voltage boost level clamping circuit for a flash memory
JPH0696596A (ja) 半導体装置の内部電源発生回路
TW396339B (en) Non-volatile ferroelectric memory and the control circuit thereof
US4774692A (en) Sense circuit of a semiconductor memory device
TW523756B (en) Semiconductor device having logic circuit and macro circuit
TW512517B (en) Semiconductor integrated circuit device
TWI302709B (en) On chip word line voltage with pvt tracking for memory embedded in logic process
KR101180393B1 (ko) 반도체 메모리 장치의 레벨 쉬프트 회로
TW411475B (en) Sensing circuit to enhance sensing margin

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees