TW556341B - Semiconductor memory with memory cells comprising a vertical selection transistor, and method for fabricating it - Google Patents

Description

0) 0)556341 玟、發明說明 _制應_ :發_之技_域、絲技術、㈣、實财式及_單說明) 本發明係關於-種具有溝渠電容器及垂直選擇電晶體的 半導體記憶體及其製造方法。 半導體記憶體，例如動態隨機存取記憶體（dram),包括 一單疋陣列及一定址周圍；個別的記憶體單元則是配置在 該單元陣列之中。 dram晶片的單元陣列包含一記憶體單元矩陣，其係成 列與行的形式配置，並且由字組線及位元線進行定址。藉 由啟動適當的字組線及位元線便可從該些記憶體單元中讀 取貧料，或是將資料寫入該些記憶體單元中。 dram的記憶體單元通常包含一連接至電容器的電晶體 。尤其是該電晶體包括兩個擴散區，其係由閘極控制的通 道將其相互隔離。其中一個擴散區稱為汲極區，另一個擴 散區稱為源極區。 其中-個擴散區係、連接至位元線，另—個擴散區則係連 接至電容器，閘極則係連接至字組線。施加適當的電壓於 問極上，便可利用該通道開啟及關閉擴散區間的電流的方 式控制該電晶體。 持續發展的記憶體組件微型化代表整合的密度不斷地提 向。整合密度不斷地提高代表著每個記憶體單元的可用面 積越來越小。其結果是記憶體單元的選擇電晶體及儲存電 容器的幾何尺寸會不斷地縮小。 努力地降低記憶體裝置的尺寸使得能夠設計出高密度及 小特徵尺寸的DRAM，也就是說，每個記憶體單元的面積 (2)556341

非常小。為製造僅需要非常小的表面積區的記憶體單元， 必^使用k小型的組件，例如小型的電容器。使用小型的 電“會降低個別電容器的儲存電容值，因而對該記憶體 裝置的功能的可用性造成負面的影響。

舉例來說，感測放大器需要足夠的信號位準方能可靠地 讀出儲存在該些記憶體單元中的資訊。儲存電容值與位元 線電容值的比率對於決定足夠的信號位準具有非常關鍵的 角色。如.果儲存電容值太小，該比率便可能會太小而無法 產生足夠的的信號來驅動該感測放大器。同樣地，儲存電 容值太小則需要較高的更新頻率。 再者，吾人熟知的係將選擇電晶體配置成溝渠電容器溝 渠之中或溝渠電容器溝渠之上的垂直選擇電晶體。同樣地 ’亦可能以節省空間的方式挪用基板表面供記憶體單元使 用。 在動態隨機存取記憶體（DRAM)中，現今的主流方式是由 所明的單電晶體单元所構成的。後者包括一儲存電容器及 一選擇電容器，其可將該儲存電容器連接至位元線。現今 的健存電容器通常都是形成所謂的溝渠電容器或堆疊電容 器。為達此目的，通常會將溝渠蝕刻至該基板中，同時在 該溝渠中還有介電質以及内部儲存電容器。 吾人熟知的記憶體單元之中，選擇電晶體係配置在該基 板的平面表面上，溝渠電容器的旁邊。為實現所謂的摺疊 位元線概念，此種記憶體單元需要至少8F2的晶片面積，其 中F代表的是微影蝕刻成像的最小週期性特徵尺寸。舉例來 556341 (3) 說’擅疊位元線概念可使其估算出由記憶體單元透過位元 線饋送至感測放大器的非常小的信號位準。 為確保摺疊位元線概念的單元面積最大為8F2 ,字組線的 最大允許寬度為1F。因此，其意味著平面選擇電晶體能夠 具有的最大通道長度為1F。對新進的技術世代來說，較佳 的係’微影姓刻尺寸F是小於1 〇〇 nm，因此對應的選擇電晶 體的通道長度小於1 〇〇 nm。這便可能因為短通道長度的關 係’使得對應的選擇電晶體的漏電流增加，該漏電流便可 能造成儲存於該記憶體單元中的資訊遺失。 因此’存在著以8F2的最大單元面積規定可調整尺寸的記 憶體單元概念。本文的主要考量是不損及選擇電晶體的電 氣特性及作為摺疊位元線概念的對應連接線。除了不是特 別短的通道長度之外，明確地說，應該避免降低該選擇電 晶體的電流運載容量，防止記憶體單元的相互影響，以及 避免可能的資訊損失。 舉例來說，藉由垂直選擇電晶體具現該選擇電晶體的通 道長度’便可降低或避免漏電流。為達此目的，已經有人 提出各種具垂直選擇電晶體的單元概念及各種電容器類 型。然而，本發明係關於使用溝渠電容器的摺疊位元線概 念。 如果該選擇電晶體的最小電晶體寬度為1F的話，那麼， 顯而易見的是，如果該通道長度是固定的話，因為當F降低 時，電晶體長度對電晶體寬度的比率會變大，其便會造成 通道阻值的增加。這便會產生問題，尤其是在具有通道寬 556341

度僅為IF的選擇電晶體的概念中。有各種熟知概念的範例 其可透過包圍著主動區的閘極來解決此項問題，其結果便 是形成大於1F的通道寬度。舉例來說，在us 5 5 19 236的專 利案中便是此種情形，雖然該案並不提供及實現摺疊位元 線的概念。 在實現對應的字組線，以便將包圍著主動區的閘極電極 相互連接在一起時，會發生的問題是個別組件彼此之間的 圖樣及對齊。因為包圍著主動區的閘極電極與字組線間必 須有足夠的垂直距離，方能相互隔離。在熟知的概念中， 如US 5 5 19 236的專利案中的實現方式般，必須對字組線進 行微影蝕刻圖樣處理。由於需要相當複雜的對齊結構，因 此對该些字組線進行微影蝕刻圖樣處理會造成製程成本增 加必且提兩空間需求，因為在對齊及圖樣處理期間必須符 合對應的安全邊限。 進一步的單TL群概念則會避免主動區的電氣連接，造成 所谓的浮動主體效應。如果與所導入的源極及汲極區分離 的主動區被隔絕，而且未提供主體（基板）電氣連接的話，便 會引起浮動主體效應。浮動主體效應意味著對電氣特性的 限制，如果效應太大的話，其便會使得該選擇電晶體無法 關閉，導致因為漏電流的關係而造成儲存在該單元中的資 訊遺失。 本發明的目的之一是詳細說明一種具有包括一溝渠電容 器及一垂直選擇電晶體之記憶體單元的半導體記憶體，及 其製造方法，以避免上述先前技藝中熟知的缺點。 556341 根據本發明可利用一種半導體記憶體達到此目的，其包 括： ’、 -一基板，其具有一基板表面； _ • 一第一溝渠，其係配置在該基板中，並且具有一下方 · 區、一中央區，以及-上方區，於其中會形成一溝渠 、 電容器； ' -一第一方向，以及一與該第一方向交又的第二方向； 第/冓、其係於邊基板的第一方向中配置在該第 鲁 一溝渠旁邊，於其中同樣會形成一溝渠電容器； -一第一縱向溝渠及一第二縱向溝渠，兩者實質上係互 相平行配置，並且沿著第一方向延伸，第一縱向溝渠 係相鄰於第一溝渠及第二溝渠；而第二縱向溝渠亦係 相鄰於第-溝渠及第二溝渠，不過其相對於該第_縱 向溝渠係位於該第一溝渠及該第二溝渠的另一側； -主動區，其係配置在第一縱向溝渠、第二縱向溝渠 、第一溝渠及第二溝渠之間； -一第一間隔字組線，其係於該主動區的橫向中，配置 · 在該第一縱向溝渠之中； -一第二間隔字組線，其係於該主動區的橫向中，配置 在5亥第一縱向溝渠之中； ’ -導體連接網，其係配置在第一溝渠或第三溝渠的上方 區之中，當作第-間隔字級線及第二間隔字組線間的 連接線； 垂直選擇電曰曰體，其具有_源極摻雜i、一没極摻雜 -11- 556341

(6) 區及一通道，該通道係配置在該主動區中該源極摻雜 區及該没極掺雜區之間，該源極摻雜區會連接至該溝 渠電容器’而該沒極摻雜區則會連接至位元線，其係 配置在該基板之上並且交叉於該第一間隔字組線； -該連接網在該第一間隔字組線方向中的厚度小於該第 一溝渠在該第一間隔字組線方向中的寬度的一半。 本發明的配置方式及單元結構會形成一種封裝密度極高 的記憶體單元。舉例來說，在此情形中，便可在DRAM記 憶體單元中產生單元面積為8F2的垂直選擇電晶體。字組線 會完全包圍該主動區，因而將該主動區與相鄰的字組線及 位元線隔開，如此便可降低或避免相鄰的記憶體單元或相 鄰的主動區及其選擇電晶體的嚴重影響。進一步的優點是 ’被閘極區包圍的主動區僅會分配到一個選擇電晶體。當 作間隔物的間隔字組線可讓字組線產生自我對齊配置並且 進行圖樣處理。為製造該些間隔字組線，會以保角的方式 沉積其中一層，並且以非等向性的方式進行蝕刻。在此製 程中，可由該層中形成當作間隔物的字組線。藉由本發明 的主動區配置方式，該垂直選擇電晶體的通道寬度可能是 6.5F，而非只有1F。其進一步的優點是，該主動區可完全 地空乏，其結果是可形成極佳的選擇電晶體。這使得該選 擇電晶體可對其電氣特性進行調整。正確地選擇連接至該 溝渠電容器的源極摻雜區的範圍，可確保與該主動區進行 電氣連接，如此一來，與浮動主體效應相反的是，電荷載 體便能夠流出而不會累積。 556341

⑺ 明確地說，藉由該些字组線的特殊結構，根據本發明之 配置可產生最小的位元線間距。所以，假設該些字組線及 位元線的間距都為2F的話，便可產生8F2的單元面積。位 兀線及字組線間的距離可能會比較大，其同樣能夠使用於 摺疊位元線的概念中。亦可使用類似間隔技術的次微影蝕 刻方法，用以在摺疊位元線概念中產生8F2以下的單元面 積。 該半導體記憶體單元的纟中一項㈣的改善是提供配置 在第一溝渠中的第一連接網及第二連接網。該第一連接網 相鄰於主動區，而第二連接網則係配置在該第一溝渠的側 濩壁中，與位於該第一溝渠上方區之中的第一連接網的位 置相反舉例來5兒，可額外地將閘極氧化物配置在該主動 區及A第連接網之間，該閘極氧化物係當作閘極電極， 用以將第-連接網與其中配置著該選擇電晶體之通道的主 動區隔絕。第一連接網及第二連接網的配置方式可讓該些 連接網有Μ的結構，以便使得魅動區與鄰近的主動區 或記憶體單元間有最佳的遮蔽效果。it 一步的優點是，借 助於自我對齊的製程，便可使得該主動區的幾何形狀於橫 向尺寸中有非常大的縱橫比（長度與寬度間的比值非常大） 0根據本發明之製程可確保主動區間於較 沿著該字組線）的距離會遠小於與其垂直的方向中的 处為達此目❺，舉例來說，可能會製造間隔結構，如此方 不’、對該些子組線的尺寸實施微影姓刻界定，以節省製 仏子、、且線的空間。其優點還有當尋找出該特徵尺寸之後， -13- 556341

該主動區可完全地空乏，其對於選擇電晶體的電氣特性特 別有利。 该半導體§己憶體的另一項有利的改善是讓該主動區完全 被由間隔字組線及連接網所構成的閘極電極包圍。這可產 生一環繞的閘極，使得該主動區與鄰近的字组線間有良好 的遮蔽效果。再者，選擇電晶體可以雙閘極的方式實現， 其結果是可以有利的方式改良其電氣特性。 該半導體記憶體的另一項有利的改善是在任何情況中都 會於兩個主動區間配置一連接網。這可產生一環繞的閘極 ’使得該主動區與鄰近的字組線間有良好的遮蔽效果。 該半導體記憶體的另一項有利的改善是從該基板表面提 供第二連接網，其延伸至該第一溝渠中的深度大於第一連 接網。舉例來說，這使得一記憶體單元與其中一側經過改 良的鄰近記憶體單元間可產生遮蔽效果，因為來自鄰近的 記憶體單元的電場都會被更深入該基板之中的第二連接網 吸收’這都是因為該第二連接網的導電性的關係。這可在 鄰近的記憶體單元間產生改良的遮蔽效果，從而降低鄰近 的記憶體單元間的串音及相互影響情形。再者，該第二連 接網亦可當作閘極電極，並且控制選擇電晶體。 根據本發明之半導體記憶體單元的另一項有利的改善是 在溝渠的中央區中的溝渠護壁上配置一絕緣軛。該絕緣軛 可將該導體溝渠填充物與環繞該溝渠的基板絕緣。再者， 該絕緣軛的厚度可降低該導體溝渠填充物對該環繞基板的 控制作用，因此能夠避免漏電流。 -14- 556341

根據本發明之半導體記憶體的另一項有利的改善是將導 體溝渠填充物配置成該溝渠的下方區及中央區之中的該溝 渠的内部電容器電極。同樣地，該導體溝渠填充物可稱為 節點電極或儲存節點。該内部電容器電極會利用絕緣層（其 為一介電層）與環繞該溝渠的基板隔絕，並且於其中藉由導 入的相當高的摻雜濃度配置外部電容器電極。 根據本發明之半導體記憶體的另一項有利的改善是在 垓導體溝渠填充物之上配置一絕緣層，該絕緣層會從第一 〜 · 連接網延伸至第二連接網，並且在該第二連接網處形成一 有角度的路線，使其沿著比該第一連接網更長的距離覆蓋 該第二連接網。該絕緣層中有角度的路線使其可在該溝渠 中以不對稱的方式在該導體溝渠填充物與該選擇電晶體 的源極摻雜區間配置一埋植帶，作為導體連接線。其主要 是形成於配置著該選擇電晶體之源極摻雜區的側護壁附 近。因此，可確保以低阻值電氣連接該選擇電晶體之源極 摻雜區，並且與該溝渠電纟器其餘的區域形《良好的絕緣 效果。 鲁 根據本發明之半導體記憶體的另一項有利的改善是沿著 該第-溝渠的周圍提供該絕緣挺，使其實質上與該基板纟 面具有均等的距離。該絕㈣與該基板表面間具有實質肖 等的距離的意思是將該埋植帶配置在該絕緣軛之上並i ' 以該絕緣層的有角度路線與鄰近的結構產生絕緣。 牙尤本方法而吕，利用呈右丁品jK ,/ ju, 八有下面步驟的製造半導體記憶體 方法便可達到此目的·· •15- 556341

(ίο) 提供一基板，其具有一基板表面，該基板表面具有 第一方向，以及一與該第一方向交叉的第二方^ ; 在該基板中形成-第-溝渠，其具有一下方區、二 央區，以及一上方區； 在該基板中形成H渠，其係於該第_方向令配 置在該第一溝渠旁邊； —

-形成一第一縱向溝渠及一第二縱向溝渠，兩者實質上 係互相平行，並且沿著第一方向延伸，第一縱向溝渠 係相鄰於第-溝渠及第二溝渠，而第二縱向溝渠亦: 相鄰於第一溝渠及第二溝渠，不過其相對於該第_縱 向溝渠係位於該第一溝渠及該第二溝渠的另一側，在 第一縱向溝渠、第二縱向溝渠、第一溝渠及第二溝渠 之間會形成一主動區； ' -在該第一縱向溝渠中形成一第一間隔字組線，其係位 該主動區的橫向之中； -在该第二縱向溝渠中形成一第二間隔字組線，其係於

該主動區側護壁的橫向之中，與該第一間隔字組線相 反方向； -在第一溝渠或第二溝渠的上方區令、第一間隔字組線 及第二間隔字組線間，形成導體連接網，使得該第一 間隔字組線可連接至該第二間隔字組線； -在該第一溝渠中形成一溝渠電容器； -形成一垂直選擇電晶體，其具有一源極摻雜區、一汲 極摻雜區及一通道，該通道係形成於該主動區中該源 00 00556341 極摻雜區及該汲極摻雜區之間，該源極摻雜區會連接 至該溝渠電容器，而該汲極摻雜區則會連接至位元線 ，其係形成在該基板之上並且交叉於該第一間隔字組 線； -該連接網在該第一間隔字組線的路線方向中的厚度小 於°亥第一間隔字組線的路線方向中該第一溝渠的寬度 的一半。 根據本發明之方法會在該第一間隔字組線的方向中會形 成厚度很小的連接網。這使其能夠使用次微影蝕刻技術， J如間隔技術、規定由間隔物所形成的連接網厚度的結構 。忒些連接網可與該些間隔字組線於相同的製程步驟中形 成’從而節省製程成本。 根據本發明之方法的其中一項有利的改善是將導體溝渠 填充物填入該溝渠的下方區中當作内部電容器電極。 根據本發明之方法的另一項有利的改善是在該第一溝 渠的溝渠護壁上、該第一溝渠的中央區中提供一絕緣軛， 而且隨後將該導體溝渠填充物填入該第一溝渠的中央區 之中。 根據本發明之方法的另一項有利的改善是在該導體溝渠 填充物之上配置一第一絕緣層。 根據本發明之方法的另一項有利的改善如下： -以有角度的形式，利用有向性的沉積方法在該第一絕 緣層之上的第一溝渠中沉積一第一光罩層，其係傾斜 於該基板表面的垂直法線，因此，該第一絕緣層會部 556341

(12) 分被該第一光罩層覆蓋，部分保持不變； -利用該第一光罩層進行遮罩，|虫刻該第一絕緣層，同 樣地，會有部分的導體溝渠填充物被移除； -以保角的方式在該第一溝渠中沉積一第二絕緣層，並 且以第一填充材料填充該第一溝渠。 不需要進一步的微影蝕刻步驟便能製造該光罩。因為該 光罩係以與該溝渠的結構呈現自我對齊的方式製作而成，

因此並不.會發生在微影蝕刻成像製程中會經常發生的對齊 錯誤。其進一步的優點是，與本發明的沉積角度傾斜不同 ’其可採用熟知的、已制定的及成本低廉的方法，例如pvd (物理氣相沉積(離子化物理氣相沉積卜在此情形 中，會以自我對齊的方式將該光罩結構沉積於該絕緣層的 其中-側中的溝渠之中》在此情形中，有向性沉積的意思 是該沉積顆粒的角度分布小於1(Γ。該沉積顆粒與該主要 沉積方向的角度偏移小於5、因為進行沉積時與該溝渠方

向呈傾斜所導致m的蔽陰效果可用以製造該光罩。部 分欲沉積的顆粒會被該溝渠的幾何形狀遮蔽，因此不會抿 達該絕緣層。 進一步的有利方法步驟可提供： -以保角形式在該第一溝渠中沉積一石夕層，然後再將 姓刻清除，因此可在該第—絕緣層之上的第一溝渠 側護壁之中形成一管狀的矽間隔物； -利用有向性植入方法於其中一 1則之中摻雜該矽間隔 ’該基板會與該植入方向呈傾钭， 貝斜因此只會摻雜該 -18- (13)556341

間隔物的其中-侧，而另-侧則保持實質不改變· 依照其掺雜漢度選擇性地姓刻該石夕間隔物，而且在此 製程中可將其從該第一絕緣層中予以部分移除. 未被覆蓋的第一絕緣層會被蝕刻，兮道 ^ ¥體溝渠填充物 係未被覆蓋的；以及

•該導體溝渠填充物會被蝕刻，因而會在該第一溝渠中 形成一漥部。 A 同樣在此情形中，使用的是自我對齊的製程，其使用該 溝渠電容器及該管狀矽間隔物的幾何配置在該第一絕緣層 上之溝渠的其中-側中製造_光罩或—光罩。隨後便二 夠利用該矽間隔物對所謂的埋植帶進行圖樣處理。因為傾 斜的、單邊的植人方式的結果，财間隔物便會具有不同 摻雜濃度及類型；.因為選擇性蝕刻製程的結果，便可在該 溝渠電容II中以自我對齊的、單邊的方式形成該垂直選擇 電晶體的埋植帶（導體連接線）。 下文中將參考示範的具體實施例及圖式，詳細地解釋本 發明。 在該些圖式中’相同的參考符號將代表相㈣或相等功 能的元件。 在該些圖式中： 圖1所示的係配置溝渠的基板平面圖； 圖2所不的係沿著圖1的切線π的剖面圖； 圖3所示的係根據圖1的基板平面圖； 圖4所不的係該基板沿著圖3的切線IV的剖面圖； -19- 556341 (14) 圖5所示的係根據圖3的基板平面圖，圖中的第一溝渠中 配置著管狀矽間隔物； 圖6所示的係沿著圖5的切線VI的剖面圖； 圖7所示的係根據圖5的平面圖； 圖8所示的係沿著圖7的切線νιπ的剖面圖，圖中已經選 擇性地移除不同摻雜的管狀矽間隔物； 圖9所示的係根據圖7的基板平面圖； 圖10所示的係沿著圖9的切線X的剖面圖； 圖Π所示的係根據圖3之後之進一步製程的基板平面圖； 圖12所示的係沿著圖11的切線χπ的剖面圖； 圖1 3所示的係根據圖11的基板平面圖； 圖14所示的係沿著圖13的切線XIV的基板剖面圖； 圖1 5所示的係根據圖1 3的基板平面圖，圖中的溝渠中已 經形成其它層； 圖16所示的係沿著圖1 5的切線χνΐ的剖面圖； 圖Π所示的係根據圖15的基板平面圖，圖中配置著額外 的光罩； 圖18所示的係沿著圖π的切線XVIII的剖面圖； 圖19所示的係根據圖17的平面圖，圖中已經利用圖17所 配置的光罩進行蝕刻； 圖20所示的係沿著圖19的切線XX的剖面圖； 圖2 1所示的係根據圖19的平面圖； 圖22所示的係沿著圖21的切線XXII的剖面圖； 圖23所示的係根據圖21的基板平面圖，圖中額外地配置 -20- 556341 著間隔字組線； 圖24所不的係沿著圖23的切線XXIV的剖面圖； 圖25所不的係根據圖23的平面圖； 圖26所不的係沿著圖25的切線XXVI的剖面圖； 圖27所示的係根據圖25的平面圖； 圖28所示的係沿著圖27的切線XXVIII的剖面圖。 圖1所不的係基板i 5，其中配置著第一溝渠25。第二溝渠 50則仏配置在第一溝渠25的旁邊。基板1 $係由p摻雜或n摻 雜的矽所構成的，例如，基板15較佳的係由ρ摻雜矽構成， 其摻雜濃度約為1〇ι〕個原子/立方公分。該基板的表面具有 第一方向X，以及與該第一方向X交叉的第二方向γ。 參考圖2 ’所示的係沿著圖1的切線π的剖面圖。該基板 15之中配置著基板表面2〇、第一溝渠25及第二溝渠5〇。該 基板1 5額外具有一埋植的η摻雜層。為在該基板丨5之中形成 第/冓渠25及第一溝渠50 ,舉例來說，會在該基板表面2〇 之上开々成厚度約8 nm的氧化石夕層，然後再沉積厚度約2〇〇 nm的氮化石夕201。視需要，可在該氮化碎201之上沉積厚度 約800 nm的BPSG(硼磷矽酸鹽玻璃）層，並且沉積一光阻光 罩，然後利用照相技術對其進行圖樣處理。之後，可利用 經過圖樣處理的光阻光罩，以CHFs及02對氧化矽層進行圖 樣處理’並且以CzF6及Ο:對氮化石夕層201進行圖樣處理。移 除光阻光罩之後，便可藉由經過圖樣處理的氧化物層及氮 化物層（其亦稱為ML化物塾及氧化物墊），利用Hbr+hf材料 姓刻第一溝渠2 5及第一溝渠5 0 ’形成10 // m的深度。然後， -21- 556341

(16) 便可利用氫氟酸移除該氧化物墊。在該第一溝渠2 5之中可 沉積厚度約20 nm的砷玻璃層。然後便可以厚度約5〇〇 nm由 PMMA(聚甲基丙烯酸曱酯）所構成的聚合物層填充該溝渠 ’該聚合物層隨即便會沉入該溝渠中。接著，便可利用氯 氣酸從該溝渠的上方區中移除該石申玻璃層，隨即便利用氧 離子將該聚合物從整個溝渠中移除。η型摻雜物會從碎玻璃 層擴散至該基板，並且形成一埋植板作為該溝渠電容器的 外部電極。隨即，便可利用氫氟酸從該溝渠中移除該砰玻 璃層。該溝渠電容器亦可形成於下方區較寬的瓶狀溝渠中 ，以便獲得較大的電容值。 圖3所示的係該基板15的另一個平面圖，圖中顯示出第一 溝渠25及第二溝渠50。第一溝渠25具有周圍140。 參考圖4 ’所示的係沿著切線ιν的剖面圖。第一溝渠2 5 具有一下方區35、一中央區40，以及一上方區45。第一溝 渠25的下方區35通常會從該第一溝渠的最深處延伸至配置 在該中央區40之中的絕緣軛125的下緣。上方區45係形成於 該中央區之上，隨即便會在該上方區中形成一垂直選擇電 晶體85。在該第一溝渠25的下方區35中會形成厚度約3 nm 的電容器介電質202’其依序包括氧化石夕、氣化石夕及氧化石夕 。隨即便會在該第一溝渠25的下方區35及中央區40之中沉 積導體溝渠填充物130,該導體溝渠填充物含有多晶矽而且 是η摻雜。之後，該導體溝渠填充物13〇便會沉入至溝渠25 約2 μιη深的位置，因而，該第一溝渠25的上方區45之中並 沒有該導體溝渠填充物130。 -22- 556341

將電容器介電質202從上方區45及中央區4〇移除之後，便 可利用TE〇s(m gm旨）在中央區4G及上方區45之中形成 厚度約20 ^!1的絕緣軛125。利用非等向性的蝕刻方式，可 先在上方區45及中央區40之中形成該絕緣軛125，作為環狀 間隔物。舉例來說，該非等向性的蝕刻方式可利用CHF3及 氧作為蝕刻材料蝕刻掉2〇 nm的氧化矽。接著，便會再次沉 積多晶、η摻雜的矽，形成該導體溝渠填充物13〇的另一部 伤區域。.该多晶矽會沉入至第一溝渠25約8〇〇 nm深的位置 並且從5亥溝渠25的上方區45中移除該絕緣輕125。因此， 該絕緣軛125會形成於該溝渠25的中央區4〇之中。 之後，會在該導體溝渠填充物13〇之上形成厚度約4〇 nm 的絕緣層135，作為所謂的溝渠頂端氧化物。該絕緣層135 並非絕對必要β藉由隨後形成的填充物1 5 5及絕緣層丨3 5間 的ρη接面亦可達到相同的絕緣效果。同樣地，隨後形成的 閘極氧化物亦很適合作為導體溝渠填充物與後面形成的各 層間的絕緣結構。 本發明會沉積厚度約20 nm的多晶未摻雜矽。利用非等向 姓刻方式，可從該已沉積的矽層中形成環狀矽間隔物165 。之後，便會進行植入作業，其植入角度會傾斜於該基板 的法線，因而可達成該環狀矽間隔物丨65的單邊植入的目的 。經過植入之後，該環狀矽間隔物165便具有第一部件2〇3 及第二部件204。舉例來說，第一部件203可以植入p型摻雜 物，或者，第二部件204可以植入η型摻雜物。 之後，便可藉由TEOS沉積方式在該環狀矽間隔物165之 -23- 556341 (18) 中形成由氧化矽構成的第一填充材料丨55。然後會依照第一 部件203及第二部件204的摻雜情況，對該環狀矽間隔物165 進行選擇性敍刻’以移除第二部件204。舉例來說，如果第 一部件203是p摻雜而第二部件2〇4是本質材料的話，那麼便 可利用選擇性蝕刻移除本質的第二部件2〇4。替代的情況是 ’如果第二部件204是η摻雜而第一部件203是本質材料的話 ’那麼便可利用選擇性蝕刻移除^摻雜的第二部件2〇4 ,而 無任何摻雜的第一部件2〇3則維持不變。因此，兩種情形中 都可移除第二部件204。舉例來說，圖7及8所示的便是此種 情形。 圖7所示的係已經移除第二部件2〇4之後的平面圖。 圖8所示的係沿著圖7的切線VIII的剖面圖。圖中已經移 除第二部件204，配置在其下方的一部份第一絕緣層135及 一部份導體溝渠填充物13〇同樣會被移除。在此情形中，會 在該溝渠中形成一漥部17〇，該漥部僅會配置在第一溝渠乃 的部分區域中。 圖9所示的係用以製造圖8中之結構的方法。在此例中， 圖9係遵照圖4 ,顯示基板丨5的平面圖。舉例來說，圖中的 第一溝渠25(其中配置著溝渠電容器35)係以非旋轉對稱的 方式而形成的，該溝渠的長度約為2F而該溝渠的寬度則約 為1F。不過，溝渠25的尺寸並不受限於該些數值。 參考圖10，所不的係沿著圖9的切線X的剖面圖。與圖4 不同的是，圖10所示的係沿著第二方向γ的剖面圖。 圖11所示的係基板15的平面圖，圖中已經沉積一第一光 -24-

556341 罩層145。 圖12所示的係沿著圖11的切線χπ的剖面圖。舉例來說， 該第一光罩層145係由非晶矽所構成的自我對齊光罩結構 · 。為達此目的，可使用PVD(物理氣相沉積）方法，其中，沉 _ 積方向係傾斜於該基板的法線，因此，該第一光罩層會形 成於該第一絕緣層135第一部件之上，而該第一絕緣層135 第二部件則維持不變。進行沉積期間，會在該氮化矽層2(Η 之上額外地形成一光罩層205。 鲁 根據本發明，可能會使用三種不同的PVD方法。首先， 會實施所謂的準直PVD，大家熟知的係其可用以製造由鈦 或氮化鈦所構成的擴散屏障。由p〇welI及R〇ssnagel兩人於 1999 所著，Academic Press 出版的「Thin Films」 (ISBN:(M2-5 33 026-X)—書第191至195頁中便敘述過此方 法。其使用的目標物為石夕，其亦可適用於非晶石夕的濺鍍處 理。額外需要一個準直器，開口與長度間的縱橫比應該在1 至5倍，因此沉積之後的顆粒角度分布最多僅會偏離沉積方 0 向5 。為達此目的’舉例來說，可以1至1 · 5的縱橫比修改 慣用的準直器，使其縱橫比低於〇. 2。 用以執行小角度分布之有向性沉積的第二種方法便係以 所渭的長距離pvD(Long Throw PVD)來進行。由poweii及

Rossnagel兩人於 1999所著的「Thin Films」（ISBN.0-12- 53 3 026-\)—書第195至213頁中便敘述過此方法。81^61'等 人於 Solid state technology所發表的「L〇ng thr〇w and ionized PVD」（ISSN 0038-1 1 1X)第 183 至 190 頁中亦敘述過 -25- 556341

(20) 此方法。為達此目的，其同樣使用矽作為目標物，不過濺 鍍目標物及該晶圓表面間的距離卻已經大幅地提高。舉例 來說，必須至少為2 m ,方能將沉積之後的顆粒角度分布限 制在最多僅偏離沉積方向5。。而標準方法所使用的距離通 常僅有約0.5 m。 第三種沉積的方法則係所謂的(離子化物理氣相沉 積），其同樣使用矽作為目標物。與一般的pvD不同的是， 在I PVD中會將約8 〇 %的沉積顆粒離子化。如果將可讓沉積 顆粒穿透的網栅電極插入於高頻離子區及基板表面之間的 話，那麼便同樣可達到沉積顆粒偏離沉積方向的角度分布 J於5的目的適§的網栅電極為具有凹洞網或線路網的 平板’其網栅寬度介於⑺叫幻職之間^交佳的係⑽, 。舉例來說，在該網栅電極之上會施加“▽至2〇〇乂之間的 偏壓。如此便可對欲於該基板方向沉積的離子進行加速， 因而可相對地降低角度分布。標準的方法通常會直接施加 偏壓於該晶圓上。 在所有三種方法巾，該基板都必須能夠傾斜於該沉積方 向’使得因為該第一溝渠25的蔽陰效果的關係，第一光罩 層145一便能夠以自我對齊的方式形成於該第 '絕緣層⑴的 其中側之上。適當的傾斜角度取決於欲於底部形成該第 光罩層U5的溝渠的縱橫比。對於溝渠深度及溝渠直徑的 縱橫比（AR)約為5的溝渠來說，適當的傾斜角度為4。至8。 ，較佳的傾斜角；。 度為6 。一般來說，傾斜角度應該約為 arctan(l/(2AR)) 〇 -26- (21)556341

利用本發明用以形成第一 可在該第一絕緣層135之上， 構成的第一光罩層145。 光罩層145的三種不同方式，便 以楔形的方式形成由非晶矽所 參考圖13，所示的係基板15的平面圖。

圖14所示的係沿著圖13的切線χιν的基板剖面圖。在對 第一絕緣層135進行圖樣處理期間，已經使用第一光罩層 145作為蝕刻光罩。此圖中已經製造出漥部丨7〇，其佔據了 一部份原·來的第一絕緣層135及一部份導體溝渠填充物"Ο 圖14的結構與圖8相當，其細部差別在於圖14的環狀矽間 隔物165的第一部件2〇3及第一填充材料155。之後便會執行 與圖8相似的製程步驟，使得該兩個圖式中的示範具體實施 例都月b夠變成-種起始狀態，而兩者從該起始狀態之後側 都具有相同的圖樣處理及進一步處置方式。

圖15所不的係基板15的平面圖，圖中已經利用te〇s沉積 方法沉積一厚度約為〇.25F的第二絕緣層15〇 ,作為保角層 。隨即便會以第一填充材料丨55填充該溝渠，舉例來說，該 第一填充材料可能是由非晶矽所構成的。 圖16所不的係沿著圖丨5的切線χνι的剖面圖。在此例中 ’同樣會以第二絕緣層15〇填充、;窒部1。 該兩個示範具體實施例在後面則會執行相同的方法步驟 。在第一溝渠25及第二溝渠50之上的第一方向χ中會以帶狀 的形式放置一硬光罩2〇6。硬光罩2〇6係用以對主動區65進 行圖樣處理。 圖1 8所不的係沿著圖丨7的切線χνιπ的剖面圖。舉例來說 -27- (22) (22)556341

，圖中的硬光罩206的寬度為Ο·8F，彼此之間的間距則約為 1.2F。 參考圖19,所示的係經過硬光罩2〇6圖樣處理之後的基板 15平面圖《在此例中，已經於第一溝渠25及第二溝渠5〇的 旁邊形成第一縱向溝渠55 ,並且於其另一側形成第二縱向 溝渠60。在第一縱向溝渠55、第二縱向溝渠6〇、第一溝渠 25及第二溝渠50之間則會形成主動區65。 圖20所示的係沿著圖19的切線XX的剖面圖《圖中已經利 用第二填充材料207填充第一縱向溝渠55及第二縱向溝渠 60。舉例來說，該第二填充材料2〇7可能是氧化矽。 參考圖2 1，第二填充材料207會部分沉入第一縱向溝渠55 及第二縱向溝渠6〇之中，因而會有一部份的第二填充材料 207保留在第一縱向溝渠55的底部及第二縱向溝渠6〇的底 部。 圖22所示的係沿著圖21的切線}〇(11的剖面圖，其中顯示 出第二填充材料207的沉入情形。 圖23所示的係基板15的平面圖，在第一縱向溝渠55之中 已經形成一第一間隔字組線70 ,而在第二縱向溝渠6〇之中 則已經形成一第二間隔字組線75。 圖24所示的係沿著圖23的切線XXIV的剖面圖。經過圖22 處理之後，便會先形成一犧牲氧化物，之後再將其移除以 便清理該主動區。隨即便會在該主動區65的側護壁處形成 閘極氧化物。該閘極氧化物可在含氧的環境中進行熱成長 ，或是經由沉積製程（例如，CVD製程）而形成。在該閘極氧 -28-

556341 化物之上，第一縱向溝渠55之中，會形成厚度約的第 一間隔字組線70。舉例來說，該第一間隔字組線包含多晶 矽及鎢。藉由對多晶矽及鎢進行保角沉積，然後再進行非 4向性姓刻，可以同時形成第一間隔字組線7〇及第二間隔 字組線75，因而第一間隔字組線70及第二間隔字組線乃都 可變成間隔物。之後，舉例來說，可以與基板的法線成 +45°及-45°的傾斜角，以及約5千電子伏的加速電壓，植入 汲極摻雜區95。 _ 圖25所示的係基板15的平面圖，在第一間隔字組線7〇及 第二間隔字組線75之間會形成導體連接網8〇，取代第二絕 緣層150。舉例來說，在第一溝渠25之中會形成一第一導體 連接網115，並且於第一填充材料155的相反側中形成一第 二導體連接網120。該些導體連接網及間隔字組線會包圍主 動區65 ,並且會在該主動區65中建構該選擇電晶體的閘極 電極。 圖26所示的係沿著圖25的切線χχνί的剖面圖。圖中利用 第三填充材料208填充第一縱向溝渠55及第二縱向溝渠6〇 · ，舉例來說，可經由HDPCVD(高密度離子）的方式以氧化矽 構成。 圖27所示的係基板15的另一個平面圖。 · 參考圖28，所示的係沿著圖27的切線χχνίΙΙ的剖面圖。 ： 第一連接網115及第二連接網12〇都已經配置在溝渠25之中 。垂直選擇電晶體85的通道1 〇〇係配置在溝渠25的側護壁之 中。源極摻雜區90則是配置在基板丨5中的埋植帶2〇9旁邊。 -29- (24) (24)556341 汲極摻雜區95則是配置在基板表面2〇中，並且連接至位元 線105。因此，半導體記憶體單元1〇包括溝渠電容器儿及垂 直選擇電晶體85。半導體記憶體單元10與鄰近的半導體記 憶體單元則共同組成半導體記憶體5。 第二連接網120會比較深入基板15之中，由於第二連接網 120的導電性的關係，所以便能夠改良與鄰近的主動區65 及與鄰近的半導體記憶體單元的遮蔽效果。 圖式代表符號說明 5 半導體記憶體 10 半導體記憶體單元 15 基板 20 基板表面 25 第一溝渠 30 溝渠電容器 35 第一溝渠的下方區 X 第一方向 Y 第二方向 40 第一溝渠的中央區 45 第一溝渠的上方區 50 第一溝渠 55 第一縱向溝渠 60 第—縱向溝準 65 主動區 70 第一間隔字紐線 -30- 556341 (25) 75 第二間隔字組線 80 導體連接網 85 垂直選擇電晶體 90 源極捧雜區 95 汲極摻雜區 100 垂直選擇電晶體85的通道 105 位元線 110 .導體連接網80的厚度 115 第一導體連接網 120 第二導體連接網 125 絕緣幸厄 130 導體溝渠填充物 135 絕緣層 140 第一溝渠25的周圍 145 第一光罩層 150 第二絕緣層 155 第一填充材料 160 (未定義） 165 環狀矽間隔物 170 漥部 185 (未定義） 201 氮化矽 202 電容器介電質 203 環狀矽間隔物165的第一部件

•31- 556341

(26) 204 環狀矽間隔物165的第二部件 205 光罩層 206 硬光罩 207 第二填充材料 208 第二填充材料 209 埋植帶

-32-

Claims (1)

1. 556341 拾、申請專利範圍 . ...·； ,：：： ::丨.:：： 1. 一種具有半導體記憶體單元（10)的半導體記憶體（5)，其 包括： -一基板（15)，其具有一基板表面（20); 、 -一第一溝渠（25)’其係配置在該基板（15)中，並且 具有一下方區（35)、一中央區（40)及一上方區（45) ，於其中會形成一溝渠電容器（30); 一第一方向（X)，以及一與該第一方向（幻交又的第 春 二方向（Υ); -一第二溝渠（50),其係於該基板（15)的第一方向 中配置在該第一溝渠旁邊，於其中同樣會形成一溝 渠電容器（30); -一第一縱向溝渠（55)及一第二縱向溝渠（6〇),兩者 貫質上係互相平行配置’並且沿著第一方向（X)延 伸，第一縱向溝渠（55)係相鄰於第一溝渠（25)及第 一溝渠（50)，而第二縱向溝渠（6〇)亦係相鄰於第一 溝渠（25)及第二溝渠（50)，不過其相對於該第一縱 · 向溝渠（55)係位於該第一溝渠（25)及該第二溝渠 (50)的另一側； -一主動區（65),其係配置在第一縱向溝渠（55)、第 ' 二縱向溝渠（60)、第一溝渠（25)及第二溝渠（5〇)之 間； 第一間隔子組線（70)，其係於該主動區（65)的橫 向中，配置在該第一縱向溝渠（55)之中； • 一第二間隔字組線（75)，其係於該主動區（65)的橫 向中，配置在該第二縱向溝渠（6〇)之中； -導體連接網（80) ’其係配置在第一溝渠（2$)或第二 溝渠（50)的上方區（45)之中，當作第一間隔字組線 (70)及第二間隔字組線（75)間的連接線； -垂直選擇電晶體（85),其具有一源極摻雜區（9〇) ' 一汲極摻雜區（95)及一通道（丨〇〇)，該通道（1〇〇)係配 置在該主動區（65)中該源極摻雜區（9〇)及該汲極摻 雜區（95)之間，該源極摻雜區（9〇)會連接至該溝渠 電容器（30)，而該汲極摻雜區（95)則會連接至位元 線（10 5)’其係配置在該基板（1 5)之上並且交又於該 第一間隔字組線（7〇)， 其特徵為 忒連接網（80)在該第一間隔字組線（7〇)方向中的厚度 (110)小於s玄第一溝渠（25)在該第一間隔字組線（7〇)方向 中的寬度的一半。 如申請專利範圍第1項之半導體記憶體， 其特徵為 第一連接網（115)及第二連接網（12〇)都係配置在該第 溝渠（25)之中，第一連接網（115)係相鄰於該主動區 (65) ’而第二連接網（12〇)則係配置在該第一溝渠（25)中 與位於該第一溝渠（25)的上方區（45)中的第一連接網 (11 5)相反位置的側護壁中。 如申請專利範圍第1或第2項中任一項之半導體記憶體， 其特徵為 該主動區（65)是被由間隔字組線所構成的閘極電極與 連接網包圍。 如申請專利範圍第2項之半導體記憶體， 其特徵為 任何情形中，連接網（115)都是配置在兩個主動區（65) 之間。 如申請專利範圍第3項之半導體記憶體， 其特徵為 任何情形中，連接網（U5)都是配置在兩個主動區（65) 之間。 如申請專利範圍第2項之半導體記憶體， 其特徵為 處理基板表面（20)所產生的第二連接網（12〇)會比第 一連接網（11 5)更深入該第一溝渠（25)。 如申請專利範圍第1或第2項中任一項之半導體記憶體， 其特徵為 絕緣軛（125)係配置在該溝渠（25)之中央區（4〇)的溝渠 (25)側護壁之_。 如申請專利範圍第丨或第2項中任一項之半導體記憶體， 其特徵為 會將導體溝渠填充物（130)配置在該溝渠（25)之下方 區（35)及中央區（40)之中，當作溝渠電容器（3〇)的内部電 容器電極。

   如申請專利範圍第8項之半導體記憶體， 其特徵為 在該導體溝渠填充物（130)之上配置一絕緣層（135)， 該絕緣層會從第一連接網（11 5)延伸至第二連接網（12〇) ’並且在該第二連接網（120)處形成一有角度的路線，使 其沿著比該第一連接網（115)更長的距離覆蓋該第二連 接網（120)。 如申請專利範圍第1或第2項中任一項之半導體記憶體， 其特徵為 沿著該第一溝渠（25)周圍（140)的絕緣軛（125)實質上 會與該基板表面（20)具有均等的距離。 一種用以製造半導體記憶體的方法，其具有下面的步 驟： -提供一基板（15)，其具有一基板表面（2〇),該表面 上具有一第一方向（X)，以及一與該第一方向（X)交 又的第二方向（Y); -在5玄基板（15)中形成一第一溝渠（25)，其具有一下 方區（35)、一中央區（40)，以及一上方區（45); -在該基板（15)中形成一第二溝渠（5〇)，其係於第一 方向（X)中配置在該第一溝渠（25)旁邊； •形成一第一縱向溝渠（55)及一第二縱向溝渠（6〇)， 兩者貫質上係互相平行配置，並且沿著第一方向 (X)延伸，第一縱向溝渠（55)係相鄰於第一溝渠（25) 及第一溝渠（50);而第二縱向溝渠（6〇)亦係相鄰於 556341 第了溝渠（25)及第：溝渠⑽1過其相對於該第 一縱向溝渠係位於該第一溝渠（25)及該第二溝渠 (50)的另側，主動區（65)係形成於第一縱向溝渠 (55)、第二縱向溝渠（6〇)、第一溝渠（25)及第二溝準 (50)之間； -在該第-縱向溝渠（55)之中形成—第—間隔字組線 (70) ’其係位於該主動區（65)的橫向之中； -在該第二縱向溝渠（6〇)之中形成一第二間隔字組線 (75)，其係位於該主動區（65)的橫向之令與該第 一間隔字組線（70)的位置相反； -在第一溝渠（25)或第二溝渠（50)的上方區（45)之中 开> 成導體連接網（80),其係位於該第一間隔字組線 (70)及該第二間隔字組線（75)之間，因此該第一間 隔字組線（70)可連接至該第二間隔字組線（75); -在該第一溝渠（2 5)之中形成一溝渠電容器（3〇); -形成一垂直選擇電晶體（85)，其具有一源極摻雜區 (90)、一汲極摻雜區（95)及一通道（1〇〇)，該通道 (1〇〇)係形成於該主動區（65)中該源極摻雜區（90)及 該及極摻雜區（95)之間，該源極摻雜區（9〇)會連接 至遠溝渠電容器（30)，而該没極摻雜區（95)則會連 接至位元線（105)，其係形成於該基板（15)之上並且 交又於該第一間隔字組線（70)， 其特徵為 該連接網（80)在該第一間隔字組線（70)方向中的厚度

   (110)小於該第一溝渠（25)在該第一間隔字組線（7〇)方向 中的寬度的一半。 如申請專利範圍第11項之方法， 其特徵為 將導體溝渠填充物（130)填入該溝渠（25)的下方區（35) 中以當作内部電容器電極。 如申請專利範圍第12項之方法， 其特徵為 在該第一溝渠（25)的溝渠護壁上、該第一溝渠（25)的 中央區（40)中形成一絕緣軛（125)，而且隨後將該導體溝 渠填充物（130)填入該第一溝渠（25)的中央區（4〇)之中。 如申請專利範圍第13項之方法， 其特徵為 在该導體溝渠填充物（13〇)之上配置一第一絕緣層 (135)。 如申請專利範圍第13或第14項中任一項之方法， 其特徵為 以有角度的形式，利用有向性的沉積方法在該導體溝 渠填充物（130)之上的第一溝渠（25)中沉積一第一光罩 層（145)，其係傾斜於該基板表面（2〇)的垂直法線，因此 ’該導體溝渠填充物（130)會部分被該第一光罩層（145) 覆盖’部分保持不變； 利用該第一光罩層（145)進行遮罩，蝕刻該導體溝渠填 充物（130)，同樣地，有部分的導體溝渠填充物（13〇)會 556341

   被移除； 16. 以保角的方式在該第一溝渠（2 5)中沉積一第二絕緣層 (150)並且以第一填充材料（15塊充該第一溝渠⑺）。 如申請專利範圍第13或第14項中任一項之方法， 其特徵為 以保角形式在該第一溝渠（25)中沉積矽層（16〇)，然後 再蝕刻清除，因此可在該導體溝渠填充物（13〇)之上形成 一管狀的矽間隔物； 利用有向性植入方法於其中一側之中摻雜該石夕間隔 物（165)，該基板（15)會與該植入方向呈傾斜，因此只會 摻雜該石夕間隔物（16 5)的其中一側，而另一側則保持實質 不改變； 依照其摻雜濃度選擇性地蝕刻該矽間隔物（165)，而且 在此製程中可將其從該導體溝渠填充物（130)中予以部 分移除； 未被覆蓋的導體溝渠填充物（130)會被蝕刻，因而會在 該第一溝渠（25)中形成一漥部（170)。