TWI452697B - 電晶體及記憶胞元陣列 - Google Patents

電晶體及記憶胞元陣列 Download PDF

Info

Publication number
TWI452697B
TWI452697B TW096130793A TW96130793A TWI452697B TW I452697 B TWI452697 B TW I452697B TW 096130793 A TW096130793 A TW 096130793A TW 96130793 A TW96130793 A TW 96130793A TW I452697 B TWI452697 B TW I452697B
Authority
TW
Taiwan
Prior art keywords
trench
gate
integrated circuit
channel
source
Prior art date
Application number
TW096130793A
Other languages
English (en)
Other versions
TW200814318A (en
Inventor
Schloesser Till
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Publication of TW200814318A publication Critical patent/TW200814318A/zh
Application granted granted Critical
Publication of TWI452697B publication Critical patent/TWI452697B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Description

電晶體及記憶胞元陣列
本發明係相關於一種電晶體以及一種包括如此之一電晶體的記憶胞元陣列，以及一種製造如此之一記憶胞元陣列的方法。
典型地，記憶胞元會包括一儲存元件，以用於儲存代表欲儲存之資訊的一電荷，以及一連接至該儲存元件的存取電晶體，且特別地是，在一動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)之中，該儲存元件乃會加以實施為一儲存電容器。該存取電晶體係會包括第一以及第二源極/汲極區域，一連接該第一以及該第二源極/汲極區域的通道，以及一控制該第一以及該第二源極/汲極區域之間之電流流動的閘極電極，通常，該電晶體係至少會部分地形成在半導體基板之中，該閘極電極係會形成為一字元線的部分，並且，係會藉由一閘極介電質而與該通道形成電性隔離，而藉由透過該相對應字元線而定址該存取電晶體，該儲存在該儲存電容器之中的資訊乃會被讀出，且特別地是，該資訊乃會經由一位元線接觸而被讀出至一相對應的位元線。
在目前所使用的DRAM記憶胞元之中，該儲存電容器係加以實施為一溝渠電容器，其中，二個電容器電極乃會設置於一以垂直於一基板之表面的方向而延伸進入該基板的溝渠之中，另外，根據該DRAM記憶胞元的一另一種實施，該電荷乃會加以儲存在一形成於該基板之該表面之上的堆疊電容器之中。
通常，一DRAM記憶胞元陣列乃會需要，包括一較高的組裝密度，以及可以藉由一具有低複雜度以及一高產率的簡單、堅實程序而加以產生，且同時間，其同樣需要獲得該存取電晶體的最佳特徵。
據此，係需要一改進之電晶體以及一製造如此之一電晶體的方法，此外，也需要一改進之記憶胞元陣列以及一形成如此之一記憶胞元陣列的改進方法。
正如在此所敘述，一形成在一具有一頂部表面之半導體基板之中的電晶體係包括，第一以及第二源極/汲極區域，一連接該第一以及第二源極/汲極區域的通道，一用以控制在該通道中流動之一電流的閘極電極，其中，該閘極電極係設置於一閘極溝槽之中，且該閘極溝槽係加以定義於該半導體基板之該頂部表面之中，並包括一下部溝槽部分，且其中，該閘極電極係加以設置於該下部溝槽部分之中，而該溝槽的上部溝槽部分則是會被填以一絕緣材質，以及其中，該通道係會包括一類鰭狀部分，其係具有一山脊的形狀，且該山脊係具有一頂側以及剖面與一第一方向交叉的二側向側邊，且該第一方向乃是藉由一連接該第一以及第二源極/汲極區域的線而加以定義，其中，該閘極電極乃會包圍該通道的該頂側以及該二側向側邊。
再者，一記憶胞元陣列包括多個記憶胞元，且每一個該等記憶胞元係包括一儲存元件以及一存取電晶體，沿著一位元線方向的位元線，沿著一第二方向的字元線，而該第二方向則是與該第一方向交叉，一半導體基板，且該等存取電晶體係形成於該半導體基板之中，該等存取電晶體乃會將相對應的儲存元件電耦接至相對應的位元線，該等存取電晶體乃是藉由該等字元線而加以定址，該等存取電晶體係包括設置為相鄰於該基板表面的摻雜部分，一通道區域係會連接該等摻雜部分，其中，該等字元線之每一個的一頂部表面乃會加以設置為低於該半導體基板的頂部表面，以及其中，該通道係會包括一類鰭狀部分，且該通道區域係具有一山脊的形狀，而該山脊則是會包括一頂側以及剖面沿著該等字元線的相對應其中之一的二側向側邊，其中，該字元線的一部分乃會包圍該通道區域的頂側以及二側向側邊。
再者，一種形成一電晶體的方法，包括下列步驟，提供一具有一表面的半導體基板，提供一閘極溝槽延伸進入在該基板表面之中，提供第一以及第二源極/汲極區域，且該第一以及第二源極/汲極區域係相鄰於該基板表面，提供一閘極傳導材質，且該閘極傳導材質的一頂部表面係設置為低於該半導體基板的該頂部表面，以藉此定義一閘極電極，以及以一絕緣材質填滿該溝槽的上部，其中，提供該閘極溝槽的步驟係包括定義盤狀部分，以使得連接該第一以及第二源極/汲極區域的一通道部分的三側會被該閘極電極所包圍。
另外，一種形成一記憶胞元陣列的方法，係包括下列步驟：提供一具有一頂部表面的半導體基板；在該半導體基板之中提供複數個隔離溝渠，以藉此定義複數個主動區域，而該等主動區域的每一個則是受到隔離溝渠的界定；在該等隔離溝渠的每一個之中提供一絕緣材質；在該等主動區域之中提供電晶體，藉由：提供第一以及第二源極/汲極區域，形成一通道設置於該第一以及該第二源極/汲極區域之間，以及提供一閘極電極，以控制該第一以及第二源極/汲極區域之間的一電流流動；提供儲存元件；提供延伸為一第一方向的字元線，且該等字元線係加以連接至該等閘極電極；以及提供延伸為一第二方向的位元線，且該第一方向會與該第二方向交叉，其中，提供該等閘極電極的其中之一的步驟係包括：在該等主動區域的其中之一中形成一閘極溝槽，且該閘極溝槽係包括一下溝槽部以及一上溝槽部；在該等隔離溝槽之中，一相鄰該閘極溝槽的位置處，定義口袋；利用一傳導材質填滿該等口袋以及該等下溝槽部，以藉此形成該閘極電極；以及利用一絕緣材質填滿該等上溝槽部。
此外，一形成在一具有一頂部表面的半導體基板之中的電晶體係包括：第一以及第二摻雜區域，且該第一以及第二摻雜區域係相鄰於該頂部表面；一連接該第一以及第二摻雜區域的通道；用以控制在該通道中流動之一電流的裝置，其中，該用以控制該電流的裝置係加以設置在一溝槽之中，且該溝槽係加以定義於該半導體基板的該頂部表面之中；以及用以側向限制該通道的裝置，以使該通道的剖面與一連接該第一以及第二摻雜區域之線交叉，且該控制一電流的裝置的部分係加以設置於該用於側向限制該通道的裝置之中，其中，該用以控制該電流的裝置的一頂部表面係加以設置為低於該半導體基板的該頂部表面。
所附的圖式係被包含而提供對於本發明的一更進一步瞭解，並且，係加以併入其中且構成此說明書的一部分，該等圖式乃是舉例說明本發明的實施例，並與敘述一起用以解釋本發明的原則，本發明的其他實施例以及本發明許多預期中的優點將可以因藉由參考接下來的詳細敘述有更好的瞭解、而更快速的有所體認，該等圖式的元件並非必然符合彼此之間的比例，且相似的數字係代表相對應的相似部件。
在接下來的詳細敘述之中，乃是以形成為本案之一部份且藉由本發明可以實施之舉例說明特定實施例而加以舉例說明的所附圖式做為參考，就此點而言，方向性用詞，例如，“上方”、“下方”、“前方”、“後方”、“居前的”、“居後的”等，係乃是加以使用為以所敘述之圖式的方向做為參考，既然本發明之實施例的構件可以加以設置為數種不同的方向，該方向性用詞就僅是用以舉例說明之用，而並非用以限制，且應該要瞭解的是，在不脫離本發明之範疇的情形下，其他的實施例同樣可以加以使用，以及也可以做出結構或邏輯上的改變，因此，接下來的詳細敘述並非用以限制本發明，且本發明的範圍乃是藉由所附的申請專利範圍而加以定義。
在接下來的敘述之中，將會顯示電晶體的各種圖式，而正如已經清楚瞭解的一樣，在第1A圖、第1C圖、以及第1E圖中的剖面圖係可以任意地與在第1B圖、第1D圖、以及第1F圖之中的剖面圖相結合，且反之亦然。
第1A圖係顯示根據本發明之一示範性實施例的一電晶體的一剖面圖，而第1A圖所顯示的乃是I與I之間的剖面圖，正如可以自第1G圖，舉例而言，中所顯示之示範性佈局設計所獲得的一樣。第1A圖之該剖面圖的方向乃是垂直於字元線，並且沿著平行於一連接該第一以及該第二源極/汲極區域51，52之線的方向。
在第1A圖中所舉例說明的該存取電晶體61係包括第一以及第二源極/汲極區域51，52，舉例而言，該第二源極/汲極區域52可以包括一重摻雜部分52 b以及一輕摻雜部分52 a，同樣地，該第一源極/汲極區域51可以包括一輕摻雜部分以及一重摻雜部分，然而，其亦有可能是，該二個源極/汲極區域並未彼此對稱，舉例而言，該第一源極/汲極區域51可以完全地實施為重摻雜部分。正如接下來所顯示，該第一源極/汲極區域51係加以連接至一相對應的位元線，反之，該第二源極/汲極區域52係加以連接至一儲存電容器的該儲存電極，其中，該第一以及該第二源極/汲極區域51，52係加以設置為相鄰於一半導體基板1，舉例而言，一輕p摻雜矽基板，的表面10，該第一以及第二源極/汲極區域係加以實施為n摻雜部分，該閘極電極27係加以形成在該半導體基板表面10中所形成之一閘極溝槽(gate groove)25之中，特別地是，該閘極電極27乃是藉由一閘極絕緣層21而與該基板1電性絕緣，其中，該閘極電極27乃會控制該第一以及該第二源極/汲極區域51，52之間的一電流流動，該通道53係加以形成在該第一以及該第二源極/汲極區域之間，該閘極溝槽25乃會填滿一傳導物質22，特別地是，該閘極電極27之該傳導物質22的表面係加以設置為低於該基板表面10，據此，一絕緣層23乃會加以設置於該閘極電極27的上方，以填滿該閘極溝槽25。通常，在一記憶胞元之中，該等閘極電極27乃會形成為以垂直於圖式繪製平面之方向而進行延伸的一相對應字元線2的一部分，據此，在第1A圖所顯示之該包括該電晶體的記憶胞元陣列之中，該字元線2乃會完全地被埋藏起來，亦即，該字元線2的表面221係加以設置為低於該基板表面10，且伴隨著一絕緣材質設置於該字元線的上方，特別地是，該絕緣層23的表面乃會與該基板表面10有同樣的高度，舉例而言，該字元線2可以是由一傳導材質所加以製成，例如，金屬，特別是，氮化鈦，鎢，或是其他在此領域中常使用的金屬。
位在圖式之舉例說明平面之前以及之後的一平面上，係加以設置該閘極電極27的盤狀部分(plate－like portions)，特別地是，該等盤狀部分可以延伸一預定的深度d，並且，它們可以側向地延伸一預定的寬度w，且特別地是，該寬度w乃是由該閘極電極之該傳導層的底部開始測量，以及該寬度乃是由形成該閘極電極27之部分的該導電層22的側邊開始測量，在第1A圖所顯示的實施例之中，該寬度w係對應於該深度d，亦即，該通道乃會被該等盤狀部分包圍至相同的範圍，且無論該通道的方向為何。
第1B圖係顯示根據本發明之一實施例的電晶體的一剖面圖，此剖面圖乃是取II以及II之間的剖面，舉例而言，正如可由第1G圖所見。在第1B圖中所顯示的該剖面圖乃會與第1A圖中所顯示的該剖面圖相交，而且，若是使用如在第1G圖中所顯示的該個佈局設計時，第1B圖的剖面圖就會垂直於第1A圖的剖面圖，據此，第1B圖的該剖面圖乃會平行於一字元線2的方向。在第1B圖中，一主動區域4(第1G圖)係會側向地受到隔離溝渠5的範圍限定，其中，該等隔離溝渠5乃會填滿一、或多種的絕緣材質，舉例而言，該隔離溝渠5係可以填滿氧化矽，而正如所示，該通道53係會以垂直於圖式平面的方向進行延伸，且該電晶體的該通道53的三個面會受到該閘極電極27的包圍。
該通道係具有一山脊的形狀，其中，該山脊係包括一頂邊48以及二側邊49 a，49 b，而正如已經清楚瞭解的，該頂邊48以及該二側邊49 a，49 b並沒有必要加以實施為以一清晰之角度相互交叉的筆直平面，該頂邊48以及該二側邊49 a，49 b係也可以加以實施為彎曲的平面，正如在第1H圖中所顯示的一樣，在此例子中，該詞“頂邊”乃是表示該山脊的上方部分，反之，該詞“側邊”乃是表示該山脊的側向部分。
正如先前所提到的，該閘極電極27乃會藉由該閘極介電質21而於該通道產生絕緣，再者，正如可由第1B圖中看出，該閘極電極27乃會形成為一字元線2的部分，一絕緣層23係加以設置於該字元線2的上方，另外，更可以由第1B圖中看出，該等盤狀部分26係加以設置為會側向相鄰於該通道53。
第1C圖係顯示一電晶體61的一再一剖面圖。顯示於第1C圖中的電晶體係相當相似於在第1A圖中所顯示的該電晶體，不過，正如可以獲得，該等盤狀部分乃會加以定義，因此，它們會向下延伸，然而，它們並不會側向地延伸，據此，該深度d係可以具有相似於第1A圖中之數值d的數值，反之，該寬度w係幾乎、或大體上為零。
第1D圖係顯示該電晶體介於II以及II之間的一再一示範性剖面圖，正如可以看出，該主動區域4乃會在一通道部分53之中變薄，舉例而言，該具有一鰭的形狀的主動區域4係可以藉由在定義該等盤狀部分之後執行蝕刻矽基板材質的一更進一步的蝕刻步驟而加以變薄，正如之後會加以解釋的，而在一變薄之鰭的例子中，該電晶體的特徵則是會獲得改進，舉例而言，該電晶體係可以變得完全地耗盡，因此，就可以獲得一較陡的斜率。
第1E圖係顯示介於I以及I之間之電晶體61的一另一剖面圖。正如可見，該寬度w係小於該深度d，而該等盤狀部分的特殊形狀則是可以藉由在定義該等盤狀部分時選擇特殊的蝕刻條件而加以實行，該電晶體的其餘部分則是類似於在第1A圖以及第1C圖中所顯示的該等電晶體。
第1F圖係顯示根據本發明的一再一實施例，介於II以及II之間之該基板的一剖面圖。在第1F圖中所顯示的實施例之中，該等隔離溝渠5係會被填以，首先，一保角襯層(conformal liner layer)55，接著，一氧化矽層54，舉例而言，該襯層55的材質係可以加以選擇，以使得其能夠相對該氧化矽層54具有選擇性蝕刻能力，據此，該閘極電極27的該等盤狀部分26係可以藉由相對該氧化矽層54而具有選擇性的該襯層55蝕刻步驟而加以定義，因此，該等盤狀部分26僅會加以定義為位在直接相鄰於該通道區域53的一位置，然後，該等隔離溝渠5的剩餘上部乃會被填以一絕緣材質，結果是，該等盤狀部分26，以及，因此，該等字元線2幾乎不會延伸進入位在圖式之舉例說明平面之前以及之後的一平面，所以，耦接電容以及介於相鄰字元線之間的串音乃會降低。正如已經清楚瞭解的，在第1F圖中所顯示之該等盤狀部分的特殊配置亦可以藉由不同的製造程序而加以獲得。
正如將會由第1A圖至第1F圖獲得證實，該字元線係會延伸通過該電晶體結構，因而使得該字元線相鄰於該源極/汲極區域的部分(亦即，在該源極/汲極區域下方以及之間交叉的部分)乃會被使用作為該電晶體的該閘極電極。然而，該字元線的該閘極電極部分卻具有比該字元線於兩個方向上立即相鄰於該閘極電極部分的部分更為窄的橫向切面，更明確地是，該字元線的該閘極電極部分乃會比該字元線的該等立即相鄰部分在寬度上更窄、或是在深度上更淺(或兩者皆是)，因而使得該基板延伸進入相鄰於該字元線之該閘極電極部分之區域的部分，其任一側都會被該字元線的該等較寬/較深部分所包圍，通常，該基板受到包圍的此部分會具有一半環形的形狀(semi－annular shape)(例如，有點類似一半的環形線圈(semi－toroid)，雖然不一定要是圓的)，並且，會被作為該通道區域。正如於文中所使用的，該詞“半環形(semi－annular)”乃是代表類環形狀的任何部分，並非被限制為圓的形狀(例如，該詞係可以包含類方形的環形形狀)，並且，也並非被限制為就是一環形結構的一半，而是可以為一環形結構的任何部分，而同樣的，正如於文中所使用的，該等詞半環形線圈、或是半超環面(semi－toroidal)並非要被限制為完全的圓、或是具有一圓形的剖面，其同樣可以包括，舉例而言，類方形的部分甜甜圈形狀。
該字元線的較小剖面閘極電極部分以及立即相鄰的較大剖面部分乃會全體地被使用作為該電晶體的該閘極電極，並且，係會於實質上圍繞該半環形通道區域的三側，更具體地，該字元線的該閘極電極部分乃會沿著該通道區域的頂部、或上部表面而延伸，並且，該字元線的該兩個相鄰部分係分別地會沿著該通道區域的兩個側向側邊而進行延伸。
第1G圖係顯示一包括電晶體之記憶胞元陣列的示範性佈局設計，正如之前已經敘述的一樣。正如可以看見，複數個主動區域4係加以形成於一半導體基板之中，更具體地說，該等主動區域4乃是藉由形成填以一絕緣材質之隔離溝渠5而加以定義，並且，正如可見，主動區域線係具有複數個區段，而二個電晶體61，62則是加以配置於一個主動區域區段之中，以及二個相鄰的電晶體61，62係會分享一個共同的位元線接觸。在第1G圖所顯示該配置之中，該等主動區域的該等區段乃會加以配置為棋盤的圖案，因此，相鄰列之主動區域的該等區段乃會以交錯的方式而加以設置，然而，正如熟習此技藝之人所熟知，本發明的該等電晶體以及該記憶胞元陣列乃可以加以實施為任何適合的佈局設計，舉例而言，之後會以第18圖、或第19圖做為參考而舉例說明的佈局設計，舉例而言，同樣也可以加以執行。
較具優勢地是，本發明係可以應用於包括一可設置於該基板表面之上、或之下之儲存電容器的DRAM記憶胞元，然而，本發明並未被限制於DRAM記憶胞元，且特別地是，該記憶胞元陣列乃可以包括任何種類的儲存元件，舉例而言，該等儲存元件可以是一可切換電阻，以進而執行一CBRAM(conducting bridge random access memory，傳導橋接隨機存取記憶體)、PCRAM(phase－changing random access memory，相變化隨機存取記憶體)、或是其他，同樣地，該記憶胞元陣列可以包括FeRAM(ferroelectric random access memory，鐵電隨機存取記憶體)、或MRAM(magnetoresistive random access memory，磁性隨機存取記憶體)記憶胞元。
第2圖至第17圖係舉例說明一製造包括分別在第1A圖至第1F圖中所顯示之該等電晶體的一記憶胞元陣列的方法。
接下來的剖面圖乃是分別取I與I之間，以及II與II之間者，正如可以從，舉例而言，第9C圖中看見的一樣。更具體地說，取自I以及I之間的剖面乃是沿著主動區域4的一較長側，因此，乃會交叉於二字元線2以及一所謂的隔離閘極線3，其功能將會於之後進行說明，再者，取自II以及II之間的剖面則是沿著一字元線，因此，係會交叉於一第一隔離溝渠5，一主動區域線4，以及一第二絕緣溝渠5。
執行本發明之該方法的起始點乃是顯示於第2A圖的該結構，在第2A圖之中，左手邊係顯示取自I以及I之間、沿著一主動區域之一較長側的一剖面圖，反之，第2A圖的右手邊則是顯示取自第2B圖所顯示之該記憶胞元陣列的平面圖中的II以及II之間、形成一字元線位置處、垂直於該等位元線8的一剖面圖。
為了獲得在第2A圖中所顯示的該結構，一半導體基板1，例如，一矽基板，特別地是，一p摻雜矽基板，的該表面10之上，首先，乃會沈積由二氧化矽所製程的一襯墊氧化層(未顯示)，之後，可選擇地，首先，該等井部分(well portions)，以及，接著，較佳地是設置於該源極/汲極部分下方的該等一般LDD(Lightly Doped Drain，輕摻雜汲極)部分，以及，可選擇地，一用以定義該第一以及第二源極/汲極區域的摻雜區域50，乃會藉由離子植入而加以形成，之後，一襯墊氮化矽層(未顯示)則是會藉由一般熟知的方法而進行沈積，其中，該襯墊氮化矽層11以及先前沈積的該襯墊氧化層乃是用以作為一硬遮罩層堆疊，而正如所知，該硬遮罩層堆疊係可以包括一、或多層，據此，在此所使用的該詞“硬遮罩層堆疊”乃會包括一、或多層，所以，特別地是，該硬遮罩層堆疊係會包括不同於欲進行圖案化之該層的至少一層，而另特別地是，若是該硬遮罩層堆疊僅包括一層時，則此層乃必須是不同於待圖案化的材質。
接著，該等主動區域位置乃是藉由圖案化隔離溝渠5，正如在習知技藝中所熟知的，而光刻地加以定義，通常，該隔離溝渠5係會具有一大約250 nm的深度，以及一1 F的距離，據此，乃會定義出具有一寬度大約1 F的主動區域，正如可以自取自II以及II間的剖面圖所看出的一樣，而該等主動區域4則是可以加以形成為連續的線、或是成為線的區段，正如已經以第1G圖做為參考而加以解釋的一樣，此外，正如之後將會使用的一樣，F乃是表示根據所使用技術的最小間距(pitch)，舉例而言，乃會需要90 nm，60 nm，50 nm，40 nm，甚至更小的最小間距。
在蝕刻完該等隔離溝渠5之後，可選擇地，一氧化步驟係會加以執行，以氧化該等主動區域的側壁，之後，一襯層55則是會沈積在該等隔離溝渠5的該等側壁之上，特別地是，該襯層乃是保角地進行沈積，並且，乃是由一絕緣材質所製成，再者，較佳地是，該襯層是由可相對於該基板材質以及該氧化矽層54而具有選擇性蝕刻能力的一材質所加以製成，而該襯層55之材質的例子則是包括，氮化矽，或是任何其他適合的氧化物、或是半導體化合物。之後，一氧化矽層54乃會加以沈積，最後，該等隔離溝渠會完全地被一隔離材質所填滿，然後，進行一平面化步驟。
在定義完該等隔離溝渠5之後，該襯墊氮化層乃會被剝除，並且，舉例而言，離子植入係可以加以執行，而特別地是，藉由這些離子植入步驟，該整個基板表面係會被植入離子，以藉此可選擇性地定義該等井部分，再者，因此，可選擇性地，可形成為該第一以及該第二源極/汲極部分的該摻雜部分50乃會加以定義，第2A圖乃是顯示該結果結構的一剖面圖，正如可見，介於I以及I之間，一摻雜部分50乃加以沈積為相鄰於該基板表面，而正如已經清楚瞭解的，該摻雜部分50的深度，正如在第2A圖中所舉例說明者，並不一定要與圖式中的其他成分一樣等齊，據此，該摻雜部分50同樣可以延伸進入一不同的深度，另外，介於II以及II之間，隔離溝渠5乃會加以沈積，而在二個隔離溝渠5之間，則是會定義出一主動區域4，其中，該等隔離溝渠乃會填滿一氮化矽襯層55以及一氧化矽層54。
第2B圖係顯示該結果結構的一平面圖。正如在第2B圖中所繪製的，該等主動區域4係可以加以形成為連續的主動區域線，而相鄰於該等主動區域線4，係加以提供該氮化矽襯層55，此外，相鄰的主動區域乃是藉由該等隔離溝渠5而加以隔離。
在接下來的步驟之中，用以形成該等字元線以及該等隔離閘極線的該等閘極溝槽25係利用光刻而加以定義。為此目的，首先，一由多晶矽、或碳，舉例而言，所製成的、或是包括多於一層的硬遮罩層12係加以沈積為一大約700 nm的厚度，之後，利用一具有一條狀圖案的遮罩，係於該硬遮罩層之中光刻地定義以及蝕刻出開口13，其中，該等開口13的寬度乃會小於F，而結果結構則是顯示於第3圖之中。
之後，一蝕刻步驟乃會加以執行，以在該半導體基板1之中定義閘極溝槽25，而此蝕刻步驟則可以是非選擇性的，據此，在介於II以及II之間的該剖面圖之中，該等隔離溝渠5的材質也會被蝕刻。第4A圖係顯示在藉由一非選擇性蝕刻步驟而蝕刻在該半導體基板中之該等閘極溝槽25後，該結果結構的剖面圖，正如可見，在該等隔離溝渠25之中的材質乃會以相同於該基板材質的速率進行蝕刻，因此，在每一個該等閘極溝槽25之中，乃會產生一平面表面，然而，此蝕刻步驟也同樣可以具有輕微的選擇性，而以一高於該基板材質1的速率對該氮化矽層50進行蝕刻，因此，如此結果是，可以獲得在第4B圖中所顯示的結構，正如可見，在該隔離溝渠5的部分中，該氮化矽材質55會產生凹陷，據此，相鄰於該主動區域4的袋區(pockets)係加以形成。再者，第5A圖係顯示在一非選擇性蝕刻步驟後，該結構的一剖面圖，而在此例子中，該等隔離溝渠5則是僅一種絕緣材質，舉例而言，氧化矽，所填滿。
舉例而言，該等溝槽25係可以具有一0.5至0.7 F的寬度，接著，一等向性蝕刻步驟，舉例而言，一濕蝕刻步驟、或是一乾蝕刻步驟，特別地是，一所謂的CDE(Chemical Downstream Etching，化學下游蝕刻)，乃會加以執行，以進而蝕刻矽以及二氧化矽，藉此，該等閘極溝槽25乃會變寬，此外，藉由此等向性蝕刻步驟，該等閘極溝槽25位在底部表面的角落，也同樣地會變圓，而第5B圖則是顯示結果結構的一剖面圖，其中，該等閘極溝槽的該等角落係加以變圓，以避免在這些部分的一非一致性電場(non－uniform electrical field)。
之後，在該等隔離溝渠5之中的該材質乃會更進一步地進行凹陷，進而形成該鰭狀FET(fin－FET)，其中，該通道乃會在其這些側邊處被該閘極電極所包圍，而可選擇地是，此步驟係可以被省略，此係特別地是該先前的蝕刻步驟具有輕微選擇性的例子，舉例而言，若是在該等隔離溝渠5之中的該材質乃是一較該矽基板材質為高的蝕刻速率而進行蝕刻時，該主動區域乃會突出於該等隔離溝渠的該絕緣材質，正如，舉例而言，在第4B以及第6A圖中所顯示的一樣，再者，一用於蝕刻在該等隔離溝渠之中的該絕緣材質的額外蝕刻步驟係會加以執行，舉例而言，此係可以藉由相對於矽基板材質而具有選擇性、或是輕微選擇性地蝕刻該二氧化矽材質而加以完成，該結果結構則是顯示於第6A圖之中，正如可見，該主動區域部分4係會突出於該等隔離溝渠5，而在一氮化矽襯層的例子中，正如已經以第4A圖做為參考而加以解釋的一樣，一蝕刻步驟乃可以加以執行，以相對於矽以及二氧化矽具有選擇性地蝕刻氮化矽，如此的結果是，該氮化矽襯層55會在直接相鄰於該主動區域4的位置產生凹陷，反之，該隔離溝渠5的剩餘部分則是不會產生凹陷，結果結構係顯示第6B圖之中，正如可見，現在，該主動區域4乃會突出於位在該等隔離溝渠5之中的該相鄰氮化矽材質55。
第7圖係分別顯示該閘極電極以及該等盤狀部分的不同輪廓，而此則是可以藉由使用不同的蝕刻條件而加以獲得。舉例而言，第7A圖係顯示該等口袋不會側向延伸超過該閘極電極27之寬度，亦即，該已蝕刻閘極溝槽25，的情形，舉例而言，此係可以藉由一非等向性蝕刻步驟而加以完成。
此外，第7B圖係顯示該等盤狀部分超過該閘極溝槽之寬度而側向延伸寬度w，並自該閘極溝槽底側向下延伸深度d，舉例而言，d係可以相等於、或大約相等於w，舉例而言，在第7B圖中所顯示的輪廓乃可以藉由一等向性蝕刻步驟而加以獲得，再者，可以使用二個蝕刻步驟的結合，以獲得在第7C圖中所顯示的輪廓，正如可見，該等盤狀部分26乃會側向地延伸寬度w以及於深度方向延伸深度d，不過，d>w，舉例而言，該蝕刻方法係可以包括二、或多個步驟，包括，特別地是，等向性以及非等向性蝕刻步驟，再者，其係有可能蝕刻該等盤狀部分的深度，之後，該已蝕刻輪廓乃會加以測量，並且，接下來之該等蝕刻步驟的該等蝕刻參數乃會進行調整，以達到一預期的輪廓。
可選擇地，在定義完該等盤狀部分之後，一等向性蝕刻係可以加以執行，以薄化該主動區域4，特別地是，在此蝕刻步驟期間，該主動區域4乃會側向地被蝕刻，以減少其直徑。
接下來，可選擇地，一犧牲氧化步驟以及接續用以移除該犧牲氧化層的剝除步驟乃會加以執行。之後，一用以成長一閘極氧化物的熱氧化步驟乃會加以執行，該閘極氧化物21係加以形成於隨後該等字元線會形成於其中的該二個溝槽25(介於以及I之間的剖面圖)之中，反之，在隨後一隔離閘極線3會形成於其中的右手邊該等溝槽25之中，一具有與該閘極氧化物21相同厚度的閘極介電質31係加以形成，之後，一金屬層乃會加以沈積於該等閘極溝槽25之中，而該所使用之金屬的例子則是包括TiN(氮化鈦)以及W(鎢)，然而，任何其他適合的金屬傳導材質都可以使用。之後，該金屬層乃會產生凹陷，以分別形成高傳導性層22以及32，而在介於II以及II之間的剖面圖之中，該包括該閘極氧化層212/31以及該高傳導性層22/32的堆疊則是會加以沈積，結果結構係顯示於第8A圖之中。
第8B圖係顯示該等隔離溝渠5填以一氮化矽襯層以及一氧化矽層54之例子的結果結構的一剖面圖，正如可見，該閘極電極27的盤狀部分乃會在該通道的三側包圍該通道，而在第8B圖中所顯示之介於II以及II之間的剖面圖中，該等盤狀部分26的寬度乃是藉由該襯層55的厚度而加以決定。
在接下來的步驟之中，一氧化矽層23以及33係藉由一般所熟知的方法而加以沈積，進而填滿該等閘極溝槽的上部部分，之後，一CMP(Chemical Mechanical Polishing，化學機械研磨)步驟乃會加以執行，以提供一平滑的表面，其結果結構係顯示於第9A圖以及第9B圖之中，舉例而言，正如可以自第9A圖中看出，該閘極溝槽25的該上部部分現在乃會被填以該氧化矽層23，33，而正如在II以及II之間所顯示的，該字元線乃會完全地受到該氧化矽層23/33的覆蓋。相似地，在顯示該氮化矽襯層55出現在該等隔離溝渠之中之例子的第9B圖之中，該上部閘極溝槽部分乃會被填以該氧化矽層22，33。第9C圖則是顯示分別在第9A圖以及第9B圖中所顯示之結構的一平面示意圖，正如可見，複數個傳導線2，3乃會加以沈積於一第一方向，而該等主動區域4以及該等隔離溝渠5則是會延伸進入並非垂直於該等傳導線2，3之方向的方向。
接下來，乃會加以敘述如何完成該等記憶胞元，從第9A圖所顯示的該結構開始，不過，正如對熟習此技藝之人而言很明顯的，也是可以由在第9B圖中所顯示的該結構開始而完成該記憶胞元陣列，再者，此敘述乃是僅作為舉例說明之用，並且，正如一般所熟知，該在先前已經敘述過的電晶體係可以加以實施為任何種類的DRAM記憶胞元陣列，據此，該DRAM記憶胞元陣列乃可以利用任何熟習此技藝之人所熟知的方法而加以完成，並且，特別地是，本發明並不受限於此後所敘述的特殊佈局設計。
在接下來的步驟之中，該等位元線接觸乃加以光刻定義，舉例而言，正如亦於第10B圖中所顯示的，一具有寬度為2F之條狀開口的阻擋遮罩411乃會加以使用。所以，為了此目的，首先，一光阻層乃會施加於該記憶胞元陣列的表面，並且，其乃會利用該條狀遮罩而進行光刻圖案化。
在接下來的步驟之中，為了打開該等位元線接觸段落(sections)，該硬遮罩層12乃會加以蝕刻，舉例而言，藉由在已暴露的部分中進行乾蝕刻，之後，一額外的離子植入步驟係會加以執行，以更進一步地增加該第一源極/汲極區域51的摻雜濃度，而該結果結構則是顯示於第10A圖之中，正如可見，位在預定之位置處的該硬遮罩層12乃會被移除，然後，該第一源極/汲極區域51現在乃會包括一輕摻雜區域57以及一重摻雜區域56。
之後，一具有大約20至30 nm之厚度的多晶矽層7，可選擇性地，一薄阻障層74，一具有大約40 nm之厚度的高傳導性層，例如，一鎢層71，一氮化矽層72，以及一氧化矽層73乃會加以沈積於該結果表面之上，其中，該阻障層74，舉例而言，可以由Ti(鈦)、TiN(氮化鈦)、或WN(氮化鎢)所製成者，係可以避免該多晶矽層7與某些種類的高傳導性層產生相互作用，此外，該阻障層乃會降低位在多晶矽以及該高傳導性層之間的介面電阻。之後，該記憶胞元陣列的該等位元現乃會進行光刻圖案化，而為了這個目的，首先，一光阻層係會被施加於該已沈積層堆疊之上，並且，之後，其乃會利用一具有一條狀圖案的適當遮罩而進行曝光，然後，該光阻進行顯影，接著，一蝕刻步驟會加以執行，以提供在第11A圖中所顯示的該位元線8，現在，正如可見，一位元線堆疊乃會與該第一源極/汲極區域51的該已暴露表面相接觸，而介於I與I之間，左手邊的部分，以及介於II與II之間之該位元線堆疊的剖面圖則是會加以顯示，應該要注意的是，該介於II以及II之間的剖面圖乃是以垂直於該位元線8的方向而加以取得，反之，該介於I以及I之間的剖面圖則是沿著一主動區域線，以及，因此，係相對於該位元線8而為傾斜，而加以取得，因此，該位元線8在II以及II之間的寬度乃會比I以及I之間的寬度更小。
第11B圖係顯示該結果記憶胞元陣列的一平面圖，正如可由第11B圖中所看出，該等傳導線2，3，由該字元線2作為代表，乃會加以配置為一第一方向，反之，該等位元線8則是會加以配置於一第二方向，其中，該第一方向係會垂直於該第二方向，並且，在該等位元線的下方，主動區域線乃會加以配置為與該等位元線交叉一傾斜角，而在該等主動區域線以及該等位元線的交叉點處則是會形成位元接觸41。
之後，一薄氧化矽層73(第12圖)乃會加以沈積，以作為一保角層，並且，乃會非等向性地加以蝕刻，以形成一氧化矽間隙壁75，其中，該位元線的該氧化矽間隙壁係會在該位元線以及將於之後的步驟中形成的節點接觸之間提供一電隔離，而該間隙壁的厚度越薄，則位元線以及節點接觸之間的重疊能力就越大，然後，在接下來的步驟之中，該硬遮罩層12乃會藉由一乾蝕刻步驟而加以蝕刻，以移除所有的該等已暴露硬遮罩層部分。其結果結構係顯示於第13圖之中。
之後，可選擇地，一植入步驟乃會加以執行，以降低該第二源極/汲極區域52，52’以及該待形成之電容器接觸之間的該接觸電阻，然後，一多晶矽層43乃會加以沈積，並且，該結果表面乃會藉由執行一CMP步驟而進行平面化。該結果結構係顯示於第14圖之中。
在接下來的步驟之中，可選擇地，一硬遮罩層(未顯示)乃會加以顯示，以定義連接該第二源極/汲極區域以及該將於隨後形成之儲存電容器的該儲存電極的該節點接觸，之後，該電容器接觸乃會藉由利用一具有一條狀圖案的遮罩而進行光刻定義，更具體而言，藉由使用一具有條狀圖案的遮罩，鋪設於該隔離閘極線3之該絕緣層33上方的隔離溝槽44乃會加以定義，以使得該隔離閘極線3的相鄰電容器接觸42可以彼此電隔離。其結果結構係顯示於第15圖之中。
在接下來的步驟之中，一隔離材質，例如，旋塗玻璃(spin－on－glass)，乃會進行沈積，以填滿該隔離溝槽44，並且，一CMP步驟乃會加以執行，以提供一平滑表面，之後，一氮化矽層45係會加以沈積，以提供該結果記憶胞元陣列的一電隔離。其結果結構係顯示於第16A圖之中。
第16B圖係顯示在定義該等節點接觸以及執行該CMP步驟之後、以及在沈積該氮化矽層45之前的該結果記憶胞元的一平面圖，正如可以由第16B圖中看出，該等節點接觸係位在閘極隔離線以及相鄰位元線8間的字元線之間的所有部分處，在第17B圖之中，該等儲存電容器63的一可能的佈局設計係加以舉例說明，不過，該等儲存電容器63乃可以沿著該字元線的方向而移動0.5 F，特別地是，以獲得該等儲存電容器的一棋盤配置。
在接下來的步驟之中，通常用以完成該記憶胞元裝置的步驟乃會加以執行，其中，特別地是，該堆疊電容器乃是藉由提供一第一電容器電極631，一電容器介電質632，以及該第二電容器電極633而加以定義，並且，該等用於接觸周圍部分的接觸乃會加以提供，以及該等剩餘的金屬層亦會加以提供。
第17A圖係顯示在定義一示範性儲存電容器63之後，該記憶胞元陣列的一剖面圖。
根據本實施例，該儲存電容器63乃會加以實施為一堆疊電容器，不過，正如對熟悉此技藝之人而言很明顯的，任何適合於儲存一資訊的儲存元件都可以加以使用，以取代在第17A圖中所顯示的該堆疊電容器，且特別地是，沈積在該半導體基板的該表面10上方的替代性儲存元件乃可以加以使用，其中，該儲存電容器63乃會包括一第一電容器電極631，一電容器介電質632，以及一第二電容器電極633，其可以利用第17A圖中所顯示的方式而進行配置，特別地是，該儲存電容器的高度總計為大約1至3 μm，其中，該用詞“高度”表示該第一電容器電極631的最頂部部分至該等第一電容器631的最低部分的距離，正如於第17A圖所繪製的剖面圖中所見。
該第一電容器電極於平行於該基板表面的一平面中的剖面係可以為任意的，特別地是，此剖面係可以具有一橢圓形、圓形、或是幾近矩形的形狀，此外，該電容器63乃是藉由一般熟知的方法而加以形成，以及該等用以構成該第一以及該第二電容器電極631，633以及該電容器介電質632的該等材質係可以是在習知技術中所常用的該些材質。
第17B圖係顯示該結果記憶胞元陣列的一平面圖，正如所見，儲存電容器63乃是以一般方式而進行配置，以與該等節點接觸連接，根據本發明的一另一實施例，該等儲存電容器63則是會以一不同方式進行配置，舉例而言，以形成一棋盤圖案，特別地是，鄰近之記憶胞元列的該等儲存電容器63係可以在一垂直方向中被移動0.75F。
在第17A圖中所顯示的該實施例之中，一第一以及一第二存取電晶體61，62乃會加以設置為彼此相鄰。其中，該第一存取電晶體61係會包括一第一源極/汲極區域51以及一第二源極/汲極區域52，該兩者都加以實施為n摻雜部分，舉例而言，再者，該通道53、或通道區域乃是加以形成為位在該第一以及該第二源極/汲極區域51，52之間的p摻雜基板部分，並且，該通道的傳導性乃是受到施加一適當電壓至該字元線2而加以控制，此外，該字元線2乃會包括一閘極介電質21，以用於使該字元線2與該通道53絕緣，且更會額外地包括一高傳導性層22，例如，一金屬層，特別地是，該金屬層係可以是由氮化鈦、鎢、其結合、或是其他在習知技術中常使用的金屬所加以製成。
不過，任何其他適合的傳導材質，例如，多晶矽，也同樣可以使用，一絕緣層23係可以設置於該高傳導性層22的上方，以使該字元線與該基板產生電性隔離。另外，同樣地，該第二存取電晶體62係會包括一第一以及一第二源極/汲極區域51，52’，以及一介於該第一以及該第二源極/汲極區域之間為p摻雜部分的通道53，其中，該通道53的該傳導性乃是藉由該具有一與該第一存取電晶體之該字元線相同之構造的字元線2而加以控制。
在該第二源極/汲極區域52’的右手邊部分上，一隔離閘極線3乃會加以沈積，其中，該隔離閘極線3係會包括一閘極介電質31，以及一高傳導性層32，再者，一絕緣層33乃會沈積在該高傳導性層32的上方，以完成與該基板以及，特別地是，該等相鄰第二源極/汲極區域52，52’的一電性隔離，通常，一適當電壓乃會被施加至該隔離閘極線3，以避免一電流在設置於該第二存取電晶體62之右手邊上的該存取電晶體的該第二源極/汲極區域52’以及該第二源極/汲極區域52之間流動，據此，該隔離閘極線3乃是作用為一用於使鄰近之電晶體彼此隔離的隔離裝置。
不過，任何其他的隔離裝置，舉例而言，一填以一絕緣材質的隔離溝槽亦同樣可以被用以使相鄰之記憶胞元彼此產生電性隔離。
一節點接觸42乃會連接該等第二源極/汲極區域52，52’與該儲存電容器63的該儲存電極，此外，該二個存取電晶體62，62’乃會具有一共同位元線接觸、41。
該等位元線2以及隔離閘極線3係加以實施為埋藏字元線(buried word lines)，更具體而言，該字元線2以及該隔離閘極線3的該傳導部分的該等頂部表面乃會加以設置為低於該基板表面10，而正如在第17A圖中所顯示的，該等第二源極/汲極區域52，52’乃會延伸一大約相等於該絕緣層23之深度的深度，據此，該等第二源極/汲極區域52，52’將於之後被連接至該儲存電容器的該重摻雜部分乃會受到此絕緣層23的保護而遮蔽該閘極電極，換句話說，藉由提供一具有一字元線設置於其中的閘極溝槽，該閘極電極與該第二源極/汲極區域的該重摻雜部分之間的距離係可以獲得增加，此外，藉由額外地提供一絕緣層，該閘極電極係可以非常有效率地與該等源極/汲極區域隔絕，如此結果是，位在該節點接合處，亦即，該待連接至該儲存電容器的第二源極/汲極區域，的電場將會被減少，因此，該記憶胞元的保存時間，亦即，一資訊在該記憶胞元中可辨識地加以儲存的時間，係可以被增加。
在第17A圖之中，該閘極溝槽乃會在該基板表面下方延伸一大約60至80 nm的深度，該高傳導性層的厚度係為40至60 nm，以及該等絕緣層23，33的厚度係大約為60至80 nm，再者，該等閘極電極27的每一個乃會包括盤狀部分26，正如已經以第1圖做為參考所加以敘述的一樣，根據一實施例，該絕緣層23，33乃會部分的實施為埋藏，且該絕緣層23，33係具有一突出於該基板表面10的部分，其中，此部分於實質上會突出該基板表面10一相對於該用於圖案化該等閘極溝槽25之硬遮罩的厚度的範圍，並且’該等絕緣層23，33的該突出部分乃會提供該字元線、或隔離閘極線與該節點接觸之間的一電性隔離。
正如可以更進一步地由第17A圖看出，該等閘極溝槽25乃會延伸一較該等隔離溝渠5更小的深度，其中，該等閘極溝槽25係加以形成為在其底部具有圓化的角落，換言之，藉由使用一等向性蝕刻步驟，位在該等閘極溝槽之該等側壁與該底面之交角處的尖銳角落乃會被圓化，如此的結果是，一不然會發生在這些角落的非一致電場係可以加以避免，因此，該電晶體之導通電流(on－current)的一非必要減少就可以被避免，據此，該連接第一以及第二源極/汲極區域51，52的通道53乃會於實質上具有一“U”形狀。
在第17A圖中，該位元線接觸係可以是由多晶矽所製成，而該包括該位元線接觸的位元線則可以是由一包括一具有一大約20至30nm之厚度的多晶矽層7，可選擇地，一由，舉例而言，Ti、TiN、或WN所製成之阻障層，一具有大約40nm之厚度的金屬層71，一氮化矽層72，以及一二氧化矽間隙壁73的層堆疊所加以製成，其中，該金屬層的材質係可以任何平常使用的金屬，特別地是，W、TiN、或一經常使用的矽化金屬。
藉由提供一包括一多晶矽層以及一金屬層的位元線堆疊，該接觸電阻值乃可以顯著地獲得減少。
第18圖係顯示包括該記憶胞元陣列60以及該周圍部分9之該結果記憶裝置的一平面圖。通常。該周圍部分9會包括核心電路94，具有列驅動器(row drivers)與感應放大器(sense amplifier)以及其他用於控制以及定址該等個別記憶胞元的裝，以及支持(support)95，其通常位在該核心電路的外面，在此揭示之中，屬於該記憶裝置之該記憶胞元陣列外的所有部分係被視為該周圍部分9。
正如在第18圖中所顯示，複數個位元線8乃會沿著一水平方向而加以形成，反之，複數個字元線2乃會依垂直於該第一方向的一第二方向而進行配置，此外，連續的主動區域線4乃會被設置為分別相對於該等位元線以及該等字元線而具有一斜角，另外，正如可見，鄰近的主動區域線4乃是藉由填以一隔離材質，例如，二氧化矽，的隔離溝渠5而彼此分開且電性隔離。
此外，隔離閘極線3乃是沿著該第二方向而加以設置，更具體而言，一隔離閘極線3乃會加以設置於成對的鄰近字元線2之間，且特別地是，該等主動區域線4乃會加以形成為它們會自該記憶胞元陣列的一端延伸至該記憶胞元陣列的另一端，其較佳地是，該等主動區域線以及該等位元線之間的一角度係總計為10至60°，更為有利地是，一介於10至25°的角度，特別地是，該角度係可以為大約18°。
正如可以自第18圖中看出，二鄰近的記憶胞元6乃會分享一共同的位元線接觸41，據此，一位元線8的二節點接觸42乃會跟隨著一位元線接觸41，以及一主動區域線4的二鄰近位元線接觸乃加以配置至二不同的位元線8，因此，鄰近位元線接觸的一水平距離係較佳地總計為6. F，反之，鄰近位元線接觸的一垂直距離則是較佳地總計為2. F，如此的結果是，位在該位元縣8以及該主動區域線4之間的一角度係由其較佳地是大約會為18°，特別是，18.43°，因為18.43°乃是arctan(1/3)。
正如一更進一步的修飾，該等連續主動區域線也可以加以實施為曲折的線，以取代如第18圖所顯示的直線，舉例而言，該等主動區域線係可以包括水平的區段以及傾斜的區段，而作為一替代，該等主動區域線4也可以加以實施為，相對於該等位元線8而具有二不同角度的曲折線，且二個角度皆不為0°，正如在第18圖中所顯示，一個主動區域線4跨越複數個位元線8，因此，乃會形成與不同之位元線的複數個位元線接觸，特別地是，鄰近的位元線接觸41乃會與鄰近的位元線8相接觸，且其中，每一個該等鄰近位元線接觸41乃會與一主動區域線4連接。
或者，二者擇一地，該等主動區域線4以及該等位元線同樣也可以如第19圖所顯示的方式進行配置。
然而，本發明同樣能夠應用於不同佈局設計的記憶胞元，特別地是，本發明同樣能夠應用於該等主動區域並未形成為連續線而是形成為包括二記憶胞元之區域的佈局設計。
第20圖係為根據本發明，敘述一對記憶胞元陣列60，60’的一簡化示意圖，其中，該等陣列係加以實施於一開放位元線架構(open bit line configuration)之中，且其每一個乃會使用包括一電晶體61以及一電容器63的記憶胞元6。
該等記憶胞元60，60’係每一個都會被耦接至位元線8，8’的分別群組，以及字元線2，2’的分別群組，其中，位元線8，8’之二個群組的每一個乃會自該等記憶陣列60，60’之每一個而加以耦接至感應放大器64，而該等感應放大器64則是會包括周圍電路，其一般而言乃是加以形成為該等記憶胞元陣列60，60’之周圍的外部。
當操作的時候，一個記憶胞元6，舉例而言，係可以藉由活化一字元線2而加以選擇，該字元線2乃會耦接至該等電晶體61之分別其中之一的該分別閘極電極，該位元線8係會經由該等位元接觸41而加以耦接至該些電晶體61之其中之一的該第一源極/汲極區域，該電晶體61係會被開啟，以將儲存在該電容器63之中的電荷耦接至該相關的位元線8，接著，該感應放大器64係會感應自該電容器63耦接至該位元線8的電樂。並且，該感應放大器7乃會在不需要一電壓被施加至該相對應字元線2’的情況下，將該信號與一參考信號，例如，該參考電荷Qref、或是一藉由感應一相對應位元線8’而獲得的參考信號，進行比較，乃會放大該結果信號，以及乃會閂鎖(latches)該已放大信號適當的期間，此係使得藉由儲存在該電容器63之中的電荷所代表的資料可以在該等記憶陣列60，60’之外進行存取，並且，亦使得該電容器63能夠儲存代表來自該記憶胞元6之回至該記憶胞元6中的資料的電荷。
正如對熟習此技藝之人而言很明顯的，同樣可以使用一替代的陣列架構，例如，一垂直扭轉的位元線陣列架構、或是一對折的位元線型態，通常皆為已知。
當本發明已經以特殊實施例做為參考而進行詳細敘述時，很明顯的，對熟習此技藝之人而言，各種的改變以及修飾都可以在不脫離本發明之精神以及範疇的情形下加以完成，據此，本發明乃是意欲於覆蓋落在所附申請專利範圍以及其等義者之範圍內的各種修飾以及變化。
1．．．半導體基板
10．．．基板表面
12．．．硬遮罩層
13．．．硬遮罩開口
2,2'．．．字元線
21．．．閘極介電質
22．．．高傳導性層
221．．．高傳導性層的頂部表面
23、33．．．絕緣層
222．．．高傳導性層的底部表面
25．．．閘極溝槽
223．．．高傳導性層的側向表面
26．．．盤狀部分
27．．．閘極電極
3．．．隔離閘極線
31．．．閘極介電質
32．．．高傳導性層
4．．．主動區域
41．．．位元線接觸
411．．．位元線接觸遮罩開口
412．．．位元線接觸開口
42．．．節點接觸
43．．．多晶矽
44．．．隔離溝槽
45．．．氮化矽襯層
46．．．薄化主動區域部分
47．．．鰭部分
48．．．頂側
49a,49b．．．側向側邊
5．．．隔離溝渠
50．．．摻雜區域
50a、52a、57．．．輕摻雜區域
53．．．通道
50b、52b、56．．．重摻雜區域
54．．．二氧化矽填滿
55．．．氮化矽襯層
6．．．記憶胞元
60,60'．．．記憶胞元陣列
63．．．儲存電容器
631．．．第一電容器電極
632．．．電容器介電質
633．．．第二電容器電極
64．．．感應放大器
7．．．多晶矽層
71．．．高傳導性層
72．．．氮化矽層
73．．．二氧化矽層
74．．．阻障層
75．．．間隙壁
76．．．多晶矽間隙壁
8,8'．．．位元線
9．．．周圍部分
94．．．核心電路
95．．．支持部分
51．．．第一源極/汲極區域
52,52'．．．第二源極/汲極區域
61．．．第一存取電晶體
62．．．第二存取電晶體
第1A圖至第1F圖及第1H圖：其係顯示根據本發明之實施例的各種剖面圖；第1G圖：其係顯示一電晶體陣列的一示範性平面圖；第2圖至第17圖：其係顯示根據本發明之一種製造一電晶體的方法的一實施例；第18圖：其係顯示根據本發明之該記憶胞元陣列的一示範性佈局設計；第19圖：其係顯示根據本發明之一示範性實施例，該包括一電晶體之記憶胞元陣列的另一示範性佈局設計；以及第20圖：其係顯示根據本發明之一示範性實施例，代表一包括一電晶體之記憶胞元陣列的示意電路。
9．．．周圍部分
94．．．核心電路
95．．．支持部分
4．．．主動區域
5．．．隔離溝渠
8．．．位元線
42．．．節點接觸
3．．．隔離閘極線
41．．．位元線接觸
2．．．字元線

Claims (26)

  1. 一種積體電路，包括一電晶體，其係形成在一具有一上表面的半導體基板之中，該電晶體係包括：第一以及第二源極/汲極區域；一通道，連接該第一以及第二源極/汲極區域；一閘極溝槽，加以定義於該半導體基板的該上表面之中，以及係包括一上部以及一下部溝槽部分；以及一閘極電極，其係設置於該閘極溝槽的該下部溝槽部分之中，其中，該上部溝槽部分乃會被填以一絕緣材質，以及其中，該閘極電極乃會包圍一通道的頂側以及二側向側邊。
  2. 如申請專利範圍第1項所述之積體電路，其中，該閘極電極係會包括一金屬，填入該閘極溝槽之中。
  3. 如申請專利範圍第2項所述之積體電路，其中，該閘極電極係包括金屬。
  4. 如申請專利範圍第1項所述之積體電路，其中，該第一源極/汲極區域會延伸至一不同於該第二源極/汲極區域的深度。
  5. 如申請專利範圍第1項所述之積體電路，其中，該第一源極/汲極區域係包括一不同於該第二源極/汲極區域的摻雜濃度。
  6. 如申請專利範圍第1項所述的集成電路，其中，該第一源極/漏汲極區域會包括一第一摻雜部分，其較形成該第二源極/汲極區域之部分的一第二摻雜部分具有更高的摻雜濃度，且該第二摻雜部分設置於與該第一摻雜部分相同的高度。
  7. 如申請專利範圍第1項所述之積體電路，其中，受到該閘極電極控制之一電流所通過的該通道包括形成為山脊的形狀的一鰭狀部分，且該山脊乃會包括一頂側以及剖面與一第一方向交叉的二側向側邊，其中，該第一方向乃是藉由連接該第一以及第二源極/汲極區域的一線而加以定義。
  8. 一種包括一記憶胞元陣列積體電路，包括：複數個記憶胞元，包括分別的儲存元件以及存取電晶體；延伸進入一位元線方向的位元線；延伸進入一第二方向的字元線，而該第二方向則是與該位元線方向交叉；以及一半導體基板，該等存取電晶體係形成於其中，且該等存取電晶體乃會將相對應的儲存元件電耦接至相對應的位元線，該等存取電晶體乃是藉由該等字元線而加以定址，該等存取電晶體係包括設置為相鄰於該基板表面的摻雜部分，一通道區域將該等摻雜部分連接，其中，每一個字元線的一頂部表面設置為低於該半導體基板的頂部表面，以及其中，該字元線的一部分包圍該通道區域的頂側以及二側向側邊。
  9. 如申請專利範圍第8項所述之積體電路，其中，該通道區域包括一鰭狀部分，其中，該通道區域具有一山脊的形狀，且該山脊包括一頂側以及剖面沿著該等字元線的相對應其中之一的二側向側邊。
  10. 如申請專利範圍第8項所述之積體電路，其中，隔離溝渠形成在該半導體基板之中，以藉此定義主動區域，並且，該等隔離溝渠加以建構為使相鄰的主動區域彼此相互隔離，其中，該等存取電晶體形成於該等主動區域之中。
  11. 如申請專利範圍第9項所述之積體電路，其中，該等隔離溝渠在其一下部填有一絕緣材質，該等字元線設置為填充這些隔離溝渠的一上部。
  12. 如申請專利範圍第8項所述之積體電路，其中，盤狀部分包圍該通道的該頂側以及二側向側邊，該等盤狀部分形成在相鄰該通道區域的一位置的這些隔離溝渠之中，該等盤狀部分是由一傳導物質所製成，且被連接至該等字元線。
  13. 如申請專利範圍第12項所述之積體電路，其中，該等盤狀部分設置在僅相鄰於該通道的一位置，該等隔離溝渠之一上部的一中心部分則是會被填以一絕緣材質。
  14. 如申請專利範圍第8項所述之積體電路，其中，該等儲存元件係包括形成在該半導體基板之中的儲存電容器。
  15. 如申請專利範圍第8項所述之積體電路，其中，該等儲存元件係包括形成在該半導體基板上方的儲存電容器。
  16. 如申請專利範圍第8項所述之積體電路，其中，該等存取電晶體的每一個的該等摻雜部分係被使用作為該第一以及第二源極/汲極區域，該通道區域形成在該第一以及第二源極/汲極區域之間，該存取電晶體係更進一步地包括一閘極電極，以控制在該通道之中的一電流流動，以及該閘極電極係形成為一相對應字元線的部分。
  17. 如申請專利範圍第16項所述之積體電路，其中，該閘極電極設置於一閘極溝槽之中，而該閘極溝槽則會延伸進入該第一以及該第二源極/汲極區域間的該基板表面之中。
  18. 如申請專利範圍第17項所述之積體電路，其更包括一絕緣材質，填滿該閘極溝槽的該上部。
  19. 一種形成包括一電晶體的一積體電路的方法，包括下列步驟：提供具有一表面的一半導體基板；形成延伸進入在該基板表面之中的一閘極溝槽；提供第一以及第二源極/汲極區域，且該第一以及第二源極/汲極區域係相鄰於該基板表面；提供一閘極傳導材質，且該閘極傳導材質的一頂部表面係設置為低於該半導體基板的該頂部表面，以藉此定義一閘極電極；以及以一絕緣材質填滿該溝槽的上部，其中，提供該閘極溝槽的步驟係包括定義盤狀部分，以使得連接該第一以及第二源極/汲極區域的一通道部分的三側會被該閘極電極所包圍。
  20. 一種形成包括一記憶胞元陣列的一積體電路的方法，係包括下列步驟：提供具有一頂部表面的一半導體基板；在該半導體基板之中提供複數個隔離溝渠，以藉此定義複數個主動區域，而該等主動區域的每一個則是受到隔離溝渠的界定；在該等隔離溝渠的每一個之中提供一絕緣材質；在該等主動區域之中提供電晶體，藉由：提供第一以及第二源極/汲極區域，形成設置於該第一以及該第二源極/漏極區域之間的一通道，以及提供一閘極電極，以控制該第一以及第二源極/汲極區域之間的一電流流動；提供儲存元件；提供延伸為一第一方向的字元線，且該等字元線連接至該等閘極電極；以及提供延伸為一第二方向的位元線，且該第一方向會與該第二方向交叉，其中，提供該等閘極電極的其中之一的步驟係包括：在該等主動區域的其中之一中形成一閘極溝槽，且該閘極溝槽係包括一下溝槽部以及一上溝槽部；在相鄰該閘極溝槽的位置處的該等隔離溝槽之中定義袋區；利用一傳導材質填滿該等袋區以及該等下溝槽部，以藉此形成該閘極電極；以及利用一絕緣材質填滿該等上溝槽部。
  21. 如申請專利範圍第20項所述之方法，其更包括蝕刻該主動區域，以降低在該通道區域中之該主動區域的寬度，並在定義該等隔離溝槽中的袋區後執行蝕刻。
  22. 如申請專利範圍第20項所述之方法，其中，形成一閘極溝槽的步驟係包括，蝕刻該基板材質。
  23. 如申請專利範圍第22項所述之方法，其中，在該等隔離溝渠之中定義袋區的步驟係包括，蝕刻填在該等隔離溝渠之中的該絕緣材質。
  24. 如申請專利範圍第23項所述之方法，其中，該蝕刻填於該隔離溝渠之中的該絕緣材質的步驟係包括，非等向性蝕刻該絕緣材質。
  25. 如申請專利範圍第20項所述之方法，其中，該閘極電極形成為包括盤狀部分。
  26. 一種積體電路，其係包括形成在具有一頂部表面的一半導體基板之中的一電晶體，該電晶體係包括：相鄰於該頂部表面的第一以及第二摻雜區域；連接該第一以及第二摻雜區域的一通道；用以控制在該通道中流動之一電流的裝置，其中，該用以控制該電流的裝置設置在一溝槽之中，且該溝槽定義於該半導體基板的該頂部表面之中；以及用以側向限制該通道的裝置，以使該通道的剖面與連接該第一以及第二摻雜區域之一線交叉，且該控制一電流的裝置的部分設置於該用於側向限制該通道的裝置之中，其中，該用以控制該電流的裝置的一頂部表面設置為低於該半導體基板的該頂部表面。
TW096130793A 2006-09-08 2007-08-20 電晶體及記憶胞元陣列 TWI452697B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/517,558 US7956387B2 (en) 2006-09-08 2006-09-08 Transistor and memory cell array

Publications (2)

Publication Number Publication Date
TW200814318A TW200814318A (en) 2008-03-16
TWI452697B true TWI452697B (zh) 2014-09-11

Family

ID=39326670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130793A TWI452697B (zh) 2006-09-08 2007-08-20 電晶體及記憶胞元陣列

Country Status (6)

Country Link
US (1) US7956387B2 (zh)
JP (1) JP2008078645A (zh)
KR (1) KR20080023158A (zh)
CN (1) CN101174648B (zh)
DE (1) DE102006049155B3 (zh)
TW (1) TWI452697B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808855B (zh) * 2021-12-07 2023-07-11 南韓商三星電子股份有限公司 半導體記憶體裝置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724575B1 (ko) * 2006-06-28 2007-06-04 삼성전자주식회사 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
KR100801746B1 (ko) * 2006-12-29 2008-02-11 주식회사 하이닉스반도체 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
TWI349340B (en) * 2007-09-03 2011-09-21 Nanya Technology Corp Method for manufacturing non-volatile memory
US20090267042A1 (en) * 2008-04-24 2009-10-29 Happ Thomas D Integrated Circuit and Method of Manufacturing an Integrated Circuit
KR101557861B1 (ko) * 2008-10-06 2015-10-06 삼성전자주식회사 매립형 게이트 전극 구조를 갖는 반도체 및 그 제조 방법
KR101119774B1 (ko) * 2009-08-11 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
JP2011129760A (ja) * 2009-12-18 2011-06-30 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8813014B2 (en) * 2009-12-30 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for making the same using semiconductor fin density design rules
JP2011159760A (ja) * 2010-01-29 2011-08-18 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101720721B1 (ko) * 2010-07-02 2017-03-28 삼성전자주식회사 셀 비트 라인과 주변 게이트가 동일한 레벨에서 형성되나, 상이한 스페이서 두께를 가지는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR101169167B1 (ko) * 2010-10-25 2012-07-30 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101194890B1 (ko) 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
KR20130089120A (ko) * 2012-02-01 2013-08-09 에스케이하이닉스 주식회사 미세 패턴들을 포함하는 반도체 소자 제조방법
KR101996325B1 (ko) 2012-05-14 2019-07-04 삼성전자주식회사 매립형 채널 트랜지스터 및 이의 형성 방법
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) * 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
TWI512902B (zh) * 2013-04-03 2015-12-11 Winbond Electronics Corp 埋入式字元線動態隨機存取記憶體及其製造方法
CN106328522B (zh) * 2016-09-12 2019-08-16 中国科学院微电子研究所 一种类Fin结构III-V族半导体场效应晶体管及其制备方法
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US11289490B2 (en) * 2017-03-31 2022-03-29 Intel Corporation Vertical 1T-1C DRAM array
US9911736B1 (en) * 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10217795B1 (en) 2017-08-23 2019-02-26 Sandisk Technologies Llc Memory cell for non-volatile memory system
US10283562B2 (en) * 2017-08-23 2019-05-07 Sandisk Technologies Llc Process for fabricating three dimensional non-volatile memory system
US10249682B2 (en) 2017-08-23 2019-04-02 Sandisk Technologies Llc Non-volatile memory system with serially connected non-volatile reversible resistance-switching memory cells
CN109979939B (zh) * 2017-12-27 2021-09-28 长鑫存储技术有限公司 半导体存储器件结构及其制作方法
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10950663B2 (en) 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
KR20210039392A (ko) 2018-08-09 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
CN117457634A (zh) * 2018-12-10 2024-01-26 钰创科技股份有限公司 统一集成电路系统
CN112670242A (zh) * 2019-10-15 2021-04-16 长鑫存储技术有限公司 存储装置、半导体器件及其制备方法
CN114267640A (zh) 2020-09-16 2022-04-01 长鑫存储技术有限公司 半导体器件及其制备方法
CN114446890A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 存储器的制造方法及存储器
CN113611666A (zh) * 2021-07-02 2021-11-05 芯盟科技有限公司 晶体管阵列及其制造方法、半导体器件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462385B1 (en) * 1998-11-24 2002-10-08 Seiko Epson Corporation Semiconductor memory device with latch-up suppression
US20030030060A1 (en) * 2001-08-07 2003-02-13 Tadahiro Okazaki White semiconductor light-emitting device
WO2004100213A2 (en) * 2003-05-05 2004-11-18 Gelcore Llc Led-based light bulb
US20040257797A1 (en) * 2003-06-18 2004-12-23 Yoshinobu Suehiro Light emitting device
JP2005011953A (ja) * 2003-06-18 2005-01-13 Toyoda Gosei Co Ltd 発光装置
US6909234B2 (en) * 2002-06-27 2005-06-21 Solidlite Corporation Package structure of a composite LED
JP2005223222A (ja) * 2004-02-06 2005-08-18 Toyoda Gosei Co Ltd 固体素子パッケージ
JP2005232311A (ja) * 2004-02-19 2005-09-02 Nichia Chem Ind Ltd アルカリ土類金属ホウ酸塩蛍光体及びそれを用いた発光装置
US20060012299A1 (en) * 2003-07-17 2006-01-19 Yoshinobu Suehiro Light emitting device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1188822A (en) * 1981-07-31 1985-06-11 John C. White Method for producing a misfet and a misfet produced thereby
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JP2751909B2 (ja) * 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
EP1003219B1 (en) 1998-11-19 2011-12-28 Qimonda AG DRAM with stacked capacitor and buried word line
DE19928781C1 (de) 1999-06-23 2000-07-06 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6555872B1 (en) * 2000-11-22 2003-04-29 Thunderbird Technologies, Inc. Trench gate fermi-threshold field effect transistors
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR100532564B1 (ko) * 2004-05-25 2005-12-01 한국전자통신연구원 다중 게이트 모스 트랜지스터 및 그 제조 방법
JP2006054431A (ja) * 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7034408B1 (en) * 2004-12-07 2006-04-25 Infineon Technologies, Ag Memory device and method of manufacturing a memory device
US7139184B2 (en) * 2004-12-07 2006-11-21 Infineon Technologies Ag Memory cell array
US7476920B2 (en) * 2004-12-15 2009-01-13 Infineon Technologies Ag 6F2 access transistor arrangement and semiconductor memory device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462385B1 (en) * 1998-11-24 2002-10-08 Seiko Epson Corporation Semiconductor memory device with latch-up suppression
US20030030060A1 (en) * 2001-08-07 2003-02-13 Tadahiro Okazaki White semiconductor light-emitting device
US6909234B2 (en) * 2002-06-27 2005-06-21 Solidlite Corporation Package structure of a composite LED
WO2004100213A2 (en) * 2003-05-05 2004-11-18 Gelcore Llc Led-based light bulb
US20040257797A1 (en) * 2003-06-18 2004-12-23 Yoshinobu Suehiro Light emitting device
JP2005011953A (ja) * 2003-06-18 2005-01-13 Toyoda Gosei Co Ltd 発光装置
US20060012299A1 (en) * 2003-07-17 2006-01-19 Yoshinobu Suehiro Light emitting device
JP2005223222A (ja) * 2004-02-06 2005-08-18 Toyoda Gosei Co Ltd 固体素子パッケージ
JP2005232311A (ja) * 2004-02-19 2005-09-02 Nichia Chem Ind Ltd アルカリ土類金属ホウ酸塩蛍光体及びそれを用いた発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI808855B (zh) * 2021-12-07 2023-07-11 南韓商三星電子股份有限公司 半導體記憶體裝置

Also Published As

Publication number Publication date
TW200814318A (en) 2008-03-16
CN101174648B (zh) 2015-09-30
DE102006049155B3 (de) 2008-05-29
US20080121961A1 (en) 2008-05-29
JP2008078645A (ja) 2008-04-03
KR20080023158A (ko) 2008-03-12
US7956387B2 (en) 2011-06-07
CN101174648A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
TWI452697B (zh) 電晶體及記憶胞元陣列
US7635893B2 (en) Transistor, memory cell array and method of manufacturing a transistor
US7034408B1 (en) Memory device and method of manufacturing a memory device
US7132333B2 (en) Transistor, memory cell array and method of manufacturing a transistor
US7442609B2 (en) Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
KR100633646B1 (ko) 트랜지스터, 메모리 셀 어레이 및 트랜지스터 제조 방법
US7763513B2 (en) Integrated circuit device and method of manufacture
US7642572B2 (en) Integrated circuit having a memory cell array and method of forming an integrated circuit
US7274060B2 (en) Memory cell array and method of forming the same
US7569878B2 (en) Fabricating a memory cell array
US6562634B2 (en) Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method of forming the same
US7595262B2 (en) Manufacturing method for an integrated semiconductor structure
US7622354B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US20080283910A1 (en) Integrated circuit and method of forming an integrated circuit
US20080258206A1 (en) Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same
KR20030019639A (ko) 반도체 메모리 셀 배열 및 그 제조 방법
JP2009526375A (ja) セル内に並列接続された複数のトレンチ・キャパシタを有する複数ポート・メモリ（メモリを含む集積回路およびメモリ・セルを製造する方法）
US20090236658A1 (en) Array of vertical trigate transistors and method of production
KR20090126339A (ko) 수직형 반도체 소자, 이를 제조하는 방법 및 이의 동작방법.
JP2003031686A (ja) 半導体記憶装置およびその製造方法
KR101464859B1 (ko) 고밀도 ｒｒａｍ 및 ｍｒａｍ을 위한 ４ｆ² 구동기 형성 방법
TWI512948B (zh) 製造高集積度半導體裝置的方法以及利用該方法製成的半導體裝置
JP5430981B2 (ja) 半導体記憶装置及びその製造方法
US20030114007A1 (en) Semiconductor memory device having COB structure and method of fabricating the same
WO2002025730A2 (en) Self aligned trench and method of forming the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees