TW529165B - Semiconductor memory device and method for manufacturing the same - Google Patents
Semiconductor memory device and method for manufacturing the same Download PDFInfo
- Publication number
- TW529165B TW529165B TW091100595A TW91100595A TW529165B TW 529165 B TW529165 B TW 529165B TW 091100595 A TW091100595 A TW 091100595A TW 91100595 A TW91100595 A TW 91100595A TW 529165 B TW529165 B TW 529165B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- barrier film
- hydrogen barrier
- capacitor
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 55
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 185
- 239000001257 hydrogen Substances 0.000 claims abstract description 184
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 184
- 230000004888 barrier function Effects 0.000 claims abstract description 161
- 239000003990 capacitor Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000007789 gas Substances 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 27
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 4
- 239000008267 milk Substances 0.000 claims description 4
- 210000004080 milk Anatomy 0.000 claims description 4
- 235000013336 milk Nutrition 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910052776 Thorium Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 347
- 239000011229 interlayer Substances 0.000 description 56
- 239000012535 impurity Substances 0.000 description 33
- 239000000463 material Substances 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 24
- 239000010409 thin film Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 22
- 229910052721 tungsten Inorganic materials 0.000 description 14
- 239000010937 tungsten Substances 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 241001674048 Phthiraptera Species 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000012530 fluid Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052778 Plutonium Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 2
- 229910052704 radon Inorganic materials 0.000 description 2
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- -1 TiAIN Chemical compound 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 150000001409 amidines Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- XTEGARKTQYYJKE-UHFFFAOYSA-N chloric acid Chemical compound OCl(=O)=O XTEGARKTQYYJKE-UHFFFAOYSA-N 0.000 description 1
- 229940005991 chloric acid Drugs 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 206010012601 diabetes mellitus Diseases 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- JVTAAEKCZFNVCJ-UHFFFAOYSA-N lactic acid Chemical compound CC(O)C(O)=O JVTAAEKCZFNVCJ-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- DECCZIUVGMLHKQ-UHFFFAOYSA-N rhenium tungsten Chemical compound [W].[Re] DECCZIUVGMLHKQ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
529165 A7 B7 五、發明説明（彳 ） 發明背景 本發明係關於半導體記憶裝置及其製造方法，及更特定 言之以改進半導體記憶裝置之可靠度。 在最近幾年，一種鐵電之記憶裝置已經在此技藝發展其 用在記憶裝置電容，在其電容絕緣層，一種鐵電材料其有 磁滯現象之特性像是pb(Zr，Ti)〇3，SrBi2Ta2〇9，或相類 似。 為了能瞭解鐵電之記憶裝置，最重要地是要發展一種結 構及一種方法已製造該其可以以起整合記憶單元電晶體而 沒有損害其中之特性。#定言之，用在電容絕緣層之鐵電 材料係一種由薄片組成的氧化層其含有氧原子，及易在氫 氣氛圍中還原其用在接續製造步驟在形成記憶單元電容器 之後，因此損害其中鐵電特性。 例如，隨著半導體裝置縮小化，一種藉由cvd方法、、尤浐 鎢製程已經廣泛地用在填充一種接觸洞其有大的深寬：： 此鎢沈積製程係基於以下方程式丨所代表之反應。 2WF6+3SiH4-2W+3SiF4+6H2 ⑴ 以^藉由方程式丨所代表之反應係在非常強之還原 下執行。再者’在形心線之後，在含有氫氣環境兄 一種回火步驟為了確保M〇s電晶體之特性 订 製造過程包括有許多其他步驟其產生或使用氫氣+心裝置 虱乳滲入大部分用在半導體裝置之材料。因 _裝置已經有措施以防止在製造過程中傳：鐵 益特性《損¥，例如’藉由降低氫氣之產纟 :二备 4精由抑制
529165 、發明説明 7原^氛圍其在接績製造步驟在形成記憶單元電晶體之後， 二：由以一種絕緣氫氣障蔽薄膜覆蓋記憶單元電容器。- ^ 、、先:法以抑制/防止在製造過程間記憶單元電晶體之 陡其藉由使用氫氣障蔽薄膜將會以一種例子敘述之。 圖16係剖面圖以說明第一傳統記憶單元⑽設計以致於 以n]在製造過程間記憶單元電晶體之特性損害。 參 踢^ ^早兀1000包括有M〇S電晶體Tr用作記憶單元電晶 ，’、及記憶單元電容器。此_電晶體Tr包括有閘電極i 二；^在半導體基板上s ’ &高濃度不純物擴散範圍2。記情 =之TrM0S電晶體係隔離於另一個鄰近之記憶單元細 裝 兒丨阳肢Tr其藉由淺溝絕緣層區域（之後簡化指示為m範 =)3、。竽元線（未顯示）係與閘電極1連接，及位元線4係與 :又:之高濃度不純物擴散區域連接。第一絕緣薄膜5 及罘一氫氣障蔽薄膜8係形成在半導體基板s其上形 MOS電晶體Tr。 有 二:意單元電容器C包括有較低電極7形成在第一氫氣障蔽 、’=，一種由鐵電材料組成之電容絕緣薄膜9及形成在輕 低私極7 ’及一種較南電極丨〇形成在電容絕緣薄膜$。 電，7係連接於另一個高濃度不純物擴散區域2通過一 ^觫 $检塞6其連續性通過第—絕緣薄膜5及第—氫氣障蔽薄膜 第二氫氣障蔽薄膜U係形成在第—氫氣障蔽薄膜 十思早元電容器C上以至於可以覆蓋記憶單元電容器c :已 一絕緣溥膜12係形成在第二氫氣障蔽薄膜丨丨上。此上部^
529165
，=係與A1線14通道相連其藉由接觸栓塞13連續通過第二 氣氣障蔽薄膜1 1及第二絕緣薄膜丨2。 。圖17係剖面圖說明_第二傳統記憶單元丨丨⑼設計以至於 可以防止在製造過程中損害記憶單元電容器之特性。 、如圖17說明之記憶單元11〇〇主要有肖圖⑽日月之第一傳 統死憶單元1_相同之結構。然而，記憶單元ιι〇()係不同 :第-傳統記憶單元1000在其第二氫氣障蔽薄係形成 在第二絕緣薄膜12上。 » -種CVD方法或濺鍍方法係一般用以沉積氫氣障蔽薄 然而’用在CVD方法之氣體通常含有氫氣及因此產生 氫氣或水在沉積步驟，因此損害電容絕緣薄膜，其係組成 鐵電材料。在此觀點上’像是如上所述—種傳統記憶單元 造過程，第二氫氣障蔽薄膜丨丨其係在形成記憶單元電 =器C之後之步驟，係藉由濺鍍方法形成，在沉積步驟不 會產生氫氣，使用之材料像是例如Al2〇3*TiN。 立然而，在圖16說明之第一傳統記憶單元1〇〇〇，第二氫氣 障蔽薄膜11在記憶單元電容器c邊緣部份£之階梯覆蓋率1 士如圖18說明。此負面影響在邊緣部分£之第二氫氣障蔽 溥feU結晶堆疊’目此造成晶粒介面。已經通過記憶單元 =00第二絕緣薄膜12之氫氣可能經過晶粒介面突出於記憶 單元電容器c。此類氫氣損害，電容絕緣薄膜9 : 材料所組成。 _兒 在第二傳統記憶單元丨⑽如圖17所述，當形成接觸拾塞 13以連接A1線14及上部電極1〇彼此連結時，氫氣可突出^ 4 529165 五、發明説明 f二絕緣薄膜其通過連接洞之側邊牆 基:3。氬氣擴散通過第二絕緣薄膜12以刭有开:成接觸拴 緣薄膜9，其係由鐵電材料所组成。 達及損害電容絕 如上所述’在傳統記憶單元 緣薄膜之損害，其係由鐵電材料所=去抑制/防止電容絕 發明總結 本發明係要解決先前技藝這 彻裝置包括有可靠的記憶單元；容：有二的以提供 單元電容器之特性其因抑制/防止氫氣或氛憶 本發明之半導體記憶裝置包括有：^ 元電容器以錯存數據，包括有第一電極以=板，記憶單 體基板，形成在第一電極之電容絕緣薄膜二：半導 容器之上部表面及側邊表= = = ”記憶單元電 階梯降低薄M。 重乳卩且隔層覆蓋在 發：’係形成階梯降低薄膜已降低在記憶單元電 邵分之階梯使其其覆蓋記憶單元電容器。因此， ^進重疊氣氣阻隔層之階梯覆蓋率。因此，重疊氫氣阻隔 曰《結晶/堆疊形成在降低階梯薄膜係維持在邊緣部分， =比，於傳統記憶單元。在此方面則抑制/防止因為突出 擴散而損害記憶單元電容器之電容絕緣層特性。 較佳地，藉由常壓熱CVD方法使用〇3及丁咖形成 降低薄膜。 以常壓熱CVD方法使用〇3及丁 E〇s，在薄膜形成步驟之 本紙張尺度適财關家鮮(CNS) A4規格(21〇 X 297公釐） 529165 A7 B7 五、發明説明 溫度係低而實質上沒有氫氣產生。然而，有可 & 降低薄膜而沒有損害電容絕緣薄膜。再者，如果匕藉由= 熱CVD方法使用〇3及丁咖形成階梯降低薄膜^梯^ 4月^表面自然地變的平滑。因此，可非常容易 夂 低薄膜之平滑表面。 /成P牛 較佳地，藉由㈣方法形成重疊氫氣障蔽薄膜。 ，滅鏡方f不會產生氫氣’其有可能抑制/防止因為 虱Λ相¥記憶單元電容器之電容絕緣薄膜之特性。、、’、 較佳地，半導體記憶裝置更進一 膜其由底下第一電極提供。 步…邵氫氣障蔽薄 其有可能抑制/防止從半導體基板側 及擴政氫氣而損害記憶單元雷t 、 性。 早7" %奋态又電容絕緣薄膜之特 斤較佳地’底部氫氣障蔽薄膜係與在記憶單元 氫氣障蔽薄膜接觸。 重宜 在這方面’!己憶單元電容器〆 重疊氫氣障蔽薄膜接觸完全包圍日氣障蔽薄膜及 堂杏宏P培笼ET·杜W孙 Q此改進抑制/防止損 ¥私奋、纟巴緣薄特性其係因為氩氣之效果。 較佳地，型態化重疊氫氣障蔽薄膜及 以致於得到實質上相同外形。 α A障献钱 在提供接觸栓塞在一個未形成 之 氫氣障蔽薄膜區域，其有可二虱乳障敗薄膜及底部 j把抑制/防止損坌 形狀，可發生當接觸栓塞通過此等二層薄膜。 土 重疊氫氣障蔽薄膜可包括障蔽薄膜‘蓋在階梯降低薄 9- :297^ 釐)— 本紙張尺度適财就格(210: 6 529165 五、發明説明 U表面及側牆覆蓋在階梯降低薄膜之側表面Q 較佳地，第一電極係埋在底部氫氣障蔽薄膜。 ^這方面，有可能藉由第一電極之厚度從底部 潯fe〈表面而降低記憶單元之高度。如此，、&蚊 障蔽薄膜之步驟。因此，有 /_ 乂璺氫氣 其用在定義製程以定義重G = 3阻卿度之影響 記憶單元。 {我重瓦風乳障敝薄膜以進-步縮小化 分較佳地’第-電極包括導電氫氣障蔽薄膜在其較低部 常 散 面’有可能損害電容絕緣薄膜特性其係因為非 V I足氫氣從例如，相連接於於、、、 而來的。 私柽又接觸栓塞所擴 導 第 容 降 之：導體記憶裝置製造方法包括步驟有 m成；r單元電容器’記憶單元電容器包括有 才，罘一笔極上之電容絕緣薄膜，及第二+ 絕緣薄膜上提供；⑻在⑷步驟後，在基^^ 低薄膜以覆蓋記憶單元電容哭7 〉成階梯降 障蔽薄膜以覆蓋階梯降低薄膜。1形成重疊氫氣 元:係形成階梯降低薄膜以降低階梯在記憶單 梯匕低薄膜上之重疊氯氣障蔽薄 = ;=半=:統，。在此方面™ 哭、—，導杜思疋件其抑制/防止損害記情單元電容 °“廷容絕緣薄膜之特性其因突出及擴散氯氣㈣邊緣部 10- 2“釐） η張尺度 真、發明説明（ ΎτΤ 較佳地’此方法隹— 前，在半導體夷;步。括步驟有：⑷在步驟⑷之 ⑷，在辰邵氫氣絕緣薄膜上形成第一電極。 在步％ 有可能抑制/防止損害記憶單元電容器之 ㈣其因從半導體基板側邊突出或擴散氯氣。 車父佳地，此古、、土、& % 4 一步包括步驟有：（幻在步驟（b)之 =除階梯降，在記憶單元電容器之週邊區域(，): 迥邊形成重璺虱氣障蔽薄膜使其其與記憶單元電容器 週邊£域<展邵氫氣障蔽薄膜接觸。 在此方面，一部分底部氳氣障蔽薄膜接 ㈣錢憶單元電容器之週邊區域。因此，記憶 :係精由辰邰虱氣障蔽薄膜及重疊氫氣障蔽薄膜接觸所包 圍:因此改進抑制/防止損害€容絕緣薄膜特性其係因為 鼠氣之效果。 … 種濕姓刻方法可應用在步驟（e)。 一較佳地，本發法更進一步包括步驟⑴在步驟⑷之後， 耩=使用自同光罩圖案化在記憶#元電容器之週邊區域之 重疊氫氣障蔽薄膜及底部氫氣障蔽薄膜。 /接觸栓塞提供區域未形成重疊氫氣障蔽薄膜及底部气 乳障敝^莫處，其有可能抑制/防止損#接觸栓塞之外 形’其可能發生當接觸栓塞通過此等二薄膜。 本万法更進一步包括步驟（g)在步驟（c)之後，移除階梯 降低薄膜及在記憶單元電容器之週邊區域之重#氫氣 529165 A7 B7
薄膜使其其底邯氫氣障蔽薄膜；（h)在基板上形成第-重田 氫氣障蔽薄膜；及（1)回蝕刻第二重疊氫氣障蔽薄膜以形成 側邊牆覆蓋在重疊氫氣障蔽薄膜之側表面及階梯降低薄# 之側表面上。 -^膜 較佳地，在步驟（b)，形成階梯降低薄膜其藉由常壓熱 CVD方法使用〇3及TEOS。 土 ·、、、 以常壓熱CVD方法使用ο;及TE〇s，在薄膜形成步驟之 溫度係低而實質上沒有氫氣產生。然而，有可能形成階梯 降低薄膜而沒有損害電容絕緣薄膜。再者，如果藉由常壓 熱CVD方法使用〇3&TE〇s形成階梯降低薄膜，階梯降低 薄膜之表面自然地變的平滑。因此，可非常容易地形成降 低薄膜之平滑表面。 較佳地，在步驟（C)，藉由濺鍍方法形成重叠氫氣障蔽 膜。 因為濺鍍方法不會產生氫氣，其有可能抑制/防止因為 氫氣扣菩記憶單元電容器之電容絕緣薄膜之特性。 丄本發明另一方法製造半導體記憶裝置包括步驟有：（a)在 π導把基板上形成第一電極（b)在步驟（a)之後，在基板上 2 f辰部氫氣障蔽薄膜；（c)移除底部氫氣障蔽薄膜直到暴 露^ 一電極使其第一電極埋在移除底部氫氣障蔽薄膜；〇) 在=一電極上形成電容絕緣薄膜；（e)在電容絕緣薄膜上形 成吊二電極；（f)圖案化電容絕緣薄膜及第二電極薄膜使其 =成記憶單元電容器；（g)在步驟⑴之後，在基板上形成 P白梯降低薄膜使其覆蓋在記憶單元電容器；及⑻在基板上 12- X297^i) A4規格(210 529165
形成^氫轉蔽—使«蓋階梯降低薄膜。 以本發明製造半導體 戾 咖搞s戶由似、、 u裝置（万法，有可能藉由第一 :产。η那氫！^障蔽薄膜之表面而降低記憶單元之
At ^ 彳y重®氫氣障蔽薄膜之步驟。因此，有可 月匕匕壓抑光阻薄膜厚度之 m 百τ ^^ 以曰一用在疋我製程以定義重疊氫 乳卩早敝溥胺以進—步縮小化記憶單元。 較佳地，本方法承；# i ^ t ^ 更、一步包括步驟有⑴在步驟（g)之 後’私除階梯降低薄膜^: β -寿在％ %万；圮丨思早元電容器週邊區 、\’ Ήηΐι) ’形成重疊氫氣障蔽薄膜使其其與在環繞 於記憶單兀電容器週邊區域接觸。 奴在方面 部分底邵氫氣障蔽薄膜接觸在環繞於記憶 早：電容器週邊區域之重疊氫氣障蔽薄膜接觸。因此， 憶單元電容器係II由底部氫氣障i薄膜及重疊氣氣障蔽 膜接觸完全包圍，因此改進抑制/防止損害電容絕緣薄 特性其係因為氫氣之效果。 較佳地，在步，驟（g)，以常壓熱CVD方法使用〇3及TE〇s 形成階梯降低薄膜。 較佳地，在步驟（h)，藉由濺鍍方法形成重疊氫氣障蔽 膜0 圖例簡述 圖1係說明記憶單元之剖面圖包括有具體實施例丨記憶單 元電容器。 〜 圖2係說明具體實施例丨之記憶單元之記憶單元電容器邊 緣E之放大圖。 13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 記 薄 膜 訂 薄 529165 A7 B7 五、 發明説明（10 ) 圖 3係圖示說明在本發明所提供之記憶單元電容器及 傳 統 記 憶單元所提供之極化特性。 圖 4A，圖4B及圖4C係剖面圖說明具 體 實 施 例 1之記憶 單 元 製 造方法。 圖 5係說明記憶單元之剖面圖包括有 具 體 實 施 例2記憶 單 元 電 容器。 圖 6A，圖6B及圖6C係剖面圖說明具 體 實 施 例 2之記憶 單 元 製 造方法。 圖 7A，圖7B係剖面圖說明具體實施 例 2之記憶單元製 造 方 法 〇 圖 8A’圖8B’圖8C及圖8D係剖面圖 說 明 具 體 實施例2之 記 憶 單元製造方法。 圖 9A，圖9B及圖9C係剖面圖說明具 體 實 施 例 2之記憶 單 元 製造方法。 圖 10A及圖10B係剖面圖說明具體實 施 例 2之記憶單元 製 造 方 法。 圖 11A，圖11B及圖11C係剖面圖說 明 具 體 實 施例3之 記 憶 單 元製造方法。 圖 1 2係說明記憶單元之剖面圖包括 有 具 體 實 施例4記 憶 單 元 電容器。 圖 1 3係說明記憶單元之剖面圖包括 有 具 體 實 施例4記 憶 trCT 早 元 電容器。 圖 14A，圖14B及圖14C係剖面圖說 明 具 體 實 施例4之 記 憶 單 元製造方法。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 529165 A7 B7 五、發明説明
圖15A及圖15B係剖面圖說明具體實施例4之記憶單元製 造方法。 圖16係剖面圖說明傳統記憶單元。 圖17係剖面圖說明傳統記憶單元。 圖1 8係說明傳統f己憶單元之却彳音堂- 、 又记丨思早兀電容器邊緣E之放 大圖。 車父佳具體實施例敘述 本發明多種具體實施例將參考圖1到圖15B敘述。為了要 簡化之原目’相類似參考數字意指在這些圖示中相類似之 成分。 具體實施例1 圖1係說明記憶單元100之剖面圖包括本具體實施例之記 憶單元電容器。圖2係說明本具體實施例之記憶單元1〇〇之 記憶單元電容器邊緣E之放大圖。 如圖丨說明，本具體實施例之記憶單元1〇〇包括M〇s電晶 體Tr用在記憶單元電晶體及記憶單元電容c。 此MOS電晶體Tr包括有閘極絕緣層（未顯示）形成在半導 體基板上S，間電極丨形成在閘極絕緣層上及高濃度不純物 擴政範圍2形成在半導體基板上使其放置閘電極丨在半導體 基板上S。记彳思單兀之MOS電晶體Tr係電性隔離於另一個 鄰近之記憶單元M0S電晶體Tr其藉由STI 3。字元線（未凝 示）係與閘電極i連接，及位元線4係與其中之一之高濃度 不純物擴散區域2連接。第一絕緣薄膜5及第一氫氣障蔽薄 膜8係形成在半導體基板s其上形成有M〇s電晶體Tr。提供
529165 A7
罘:虱氣障蔽薄膜8以抑制/防止氫氣突出及擴散經 半導體基板S邊。 由那個 »己丨心早疋私今态C包括有較低電極7形成 薄膜8，一種由鐵電材 L乳I早献 田琛私材枓組成义電容絕緣薄膜9及形 低電極7，及一種鲂*命打彳Λ…丄 杜# 季乂同电極10形成在電容絕緣薄膜9。 % : 7係連接於另—個高濃度不純物擴散區域2通過—接 ，塞6其連續性通過第一絕緣薄膜5及第一氫氣障蔽薄膜 層間薄膜15形成在第-氫氣障蔽薄膜8及記憶單元電, 器c以覆蓋記憶單元電容器c。|間薄膜15降低記憶單元: 谷器C邊緣部份E之階梯如圖2所示。第二氫氣障蔽薄膜上 :形=層間薄膜15上’及第二絕緣薄膜i2形成在第二』 氣障蔽薄膜11上。此上部電極⑽與竭14通道相連其^ 由接觸栓塞13連續it過帛二氫氣障蔽㈣丨丨及第二絕緣； 膜12。 卜 在本具體實施例中，層間薄膜15以降低記憶單元電容哭 c邊緣部份E之階梯係形成在第_氫氣障蔽薄膜8及記^ 兀電容器c使其覆蓋記憶單元電容器c，％圖i說明。如 此，改進第二氫氣障蔽薄膜n之階梯覆蓋率。因此，第二 氫氣障蔽薄膜11其形成在層間薄膜15邊緣部份£之結晶 疊係能維持圖2說明，如相較於傳統記憶單元1〇〇〇。 此結構之效應將更近一步如參考圖3所述。 ^係圖示說明在本具體實施例所提供記憶單元1〇〇 憶早7L電容器及傳統記憶單元1〇〇〇所提供之極化特性。在
裝 η
線 -16- 13 529165 五 、發明説明（ 化特: 氣回火處理之後之記憶單元電容器C之極 =，F2"意指在本具體實施例記憶單元c(其有提供層 行氫氣回火處理之後之記憶單元電容器C之 r '及F3冑指在本具體實施例記憶單元1。。(其有 ί疋供層間薄膜1 5)在執行氣 容器C之極化特性。 處理《雨之記憶單元電 本:::具體實施例之記憶單元100(其提供階梯降低層間 ()’如圖3所示。相反土也，在傳統記憶單元 〇(其沒有提供層間薄膜15)’極性電荷密度實質上降低 土 2 pC/cm在氫氣處理後（F1)。 、這是因為在傳統記憶單元刪，第二氫氣障蔽薄膜^在 4早兀電容器c邊緣部糾有較差之階梯覆蓋率，如圖18 斤丁 Q為在第一氫氣障蔽薄膜1 1邊緣部份E有較差之階 ，覆蓋率，其降低邊緣部份E之厚度。再者，第二氮氣障 敝溥膜11邊緣部份E之結晶狀況係不同於平的部分，及也 降低堆登。因此，記憒审子兩六》 己U早兀兒奋詻c極化特性之損害係因 氫氣通過邊緣部份E之氫氣突出及擴散。 相反地纟本發明之吕己憶單元i 〇〇中，提供階梯降低薄 膜15使其第二氫氣障蔽薄膜叫如平面區域之氮氣阻隔特 如此改進記憶單元電容器C邊緣部份E之第二氫氣障蔽 薄膜11 Q此抑制/防止損害記憶單元電容器C之極化特 性其因哭出及擴散氫氣通過邊緣部份e。 -17- 本紙張尺度適用中國國本標準(CMS) A4規格(21〇 X 297公复) 14 五、發明説明（ ’本發明具體實施例之記憶單元100之製造方法 將參考圖4A到圖4C敘述之。 首先’在圖4A之步驟，STI範圍3係形成在半導體基板上 r绫::二成M〇S電晶體Tr。此職電晶體Tr包括有閘極 ]〜、7F )形成在半導體基板上S ,閘電極1形成在閘 亟絕緣層上及形成高濃度不純物擴散範圍2使其放置閘電 亟1。然後’第-絕緣薄膜5及第—氫氣障蔽薄膜緣順岸 況積。 隨即，提供連接洞使其通過第一氫氣障蔽薄膜8及第一 絕緣薄膜5以到達其中之一高濃度不純物擴散範圍2,及連 接洞係填滿鎢薄膜以形成接觸检塞6。然後，在較低電極 7’鐵電材料組成之電容絕緣薄膜9，及—此順序形成上部 電極1〇精由圖帛化個別薄膜以覆蓋接觸栓塞6。#在本1 體實施例同時㈣較低電極7及電容絕緣薄膜9,他們可二 者擇一地分開1虫刻。當記憶單元電容器C之上部電極10定 j本具體實施例之電容，較低電極7可二者擇一地定義電 然後’在圖4B之步驟，在基板上係形成階梯降低薄膜15 使其覆蓋記憶單元電容器c。特定言之，在本具體實施 ^藉由f壓熱C VD方法使用〇3及丁顧形成階梯降低薄 月吴1 3其有平滑表面結構（之後係稱做為”流體性狀”）。以此 方法，在薄膜形成步驟溫度係低如低於4001而實質上沒 有氫氣產生。因此，有可能形成階梯降低層間薄膜15而不 會損害鐵電材料組成之電容絕緣薄膜9。再者，如果藉由 529165 五 、發明説明 15 A7 B7 HVD5去使用〇3及丁EOS形成層間薄膜15，層間薄 門—^面自然地變的平滑。如此，可非常容易地形成層 間溥膜1 5之平湣矣‘ _ m ^ 表面。因此’最佳應用常壓熱CVD方法使 用〇3及TEOS形成厣間签广κ _ ε 飒層間薄腠15。可選擇性地，例如，層間 淳膜15可猎由SQG(旋轉塗佈玻璃）。 /U圖4C〈步驟，藉由濺鍍方法在基板上形成第二 Γ蔽薄11達厚度5G微米。在本具體實施例中，階梯 一丄、、、 <形成已經在以上圖4B之步驟所述，所以 籍由 >賤鍍方法形忐筮—长尸# 成弟一風氣障敝薄膜11，其有比CVD差之 ㉟梯覆蓋率。因為、、#桥士 力 、 L 、 為4鍍万法〉又有產生氫氣，有可能抑制/ 防止因為氫氣之損害。 、：1在基板上、/儿積第二絕緣薄膜12，及藉由CMP方法 ;、目頜似：坦化。然後，提供連接洞使其第二絕緣薄膜12 ^在第一氫氣障蔽薄膜11及層間薄膜1 5到達上部電極 ::’及連接洞係填滿鎢薄膜其以㈣方法以形成接觸栓塞 ”卷後’形成A1線1 4使其連接於接觸栓塞丨3。 :過此寺步·驟’其可能了解到-個可靠之鐵電記憶裝置 在，、因為氫氣損害電容絕緣薄膜係抑制/防止。 兩在本具體實施例，記憶單元電容器C應用-結構其上部 :=我兒*。可選擇性地，記憶單元電容器C應用一
、、，較低電極7定義電容。如Λ，第二氫氣障蔽薄膜H 阻隔效應可藉由提供層間薄膜15以降低記憶單元電 谷态C邊緣部份e之階婼；并M ^ ? 記憶裝置。…梯而改吾。因此’可得到可靠之鐵電 529165 A7 B7 五、發明説明（16 ) 具體貫施例2 圖5係說明記憶單元2 0 0之剖面圖包括有具體實施例2之 記憶單元電容器。 本發明具體實施例之記憶單元200主要有相同於具體實 施例1之結構，除了有以下之不同： 首先，取代具體實施例1之位元線4，記憶單元2〇〇包括 有接觸拴塞16及A1線14,，如圖5所示。此接觸洞16係提供 使其通過第二絕緣薄膜12，第一氫氣障蔽薄膜8及第一絕 緣薄膜5以到達MOS電晶體Tr之高濃度不純物擴散區域2。 此A1線14’係連接於接觸拴塞16做為位元線。因此，此階 梯降低層間薄膜1 5及第二氫氣障蔽薄膜1 1係不在此形成其 提供有接觸拴塞16。 第一’在本發明具體實施例記憶單元2〇〇，記憶單元電 容器c及層間薄膜15係完全由第一氫氣障蔽薄膜8及第二氫 氣障蔽薄膜11所包圍，如圖5所示。 根據本發明具體實施例，接觸拴塞16係沒有通過第二氫 氣障蔽薄膜11及層間薄膜15。因此，形成八丨線14，，氫氣將 不會經由接觸拴塞16以通過層間薄膜15而突出於記憶單元 電容器C。如此，因為氫氣電容絕緣薄膜9之損害，其由鐵 電材料所組成’可更有效地抑制/防止。 特足j之，根據本發明具體實施例記憶單元電容器C及 層間薄腠15係芫全由第一氫氣障蔽薄膜8及第二 所包圍，因此，改進抑制/防止因為氯氣損= 電容絕緣薄膜之效果。 17 529165 五、發明説明 再者，本具體實施例三個不同製造記憶單元200將參考 圖6A到圖10B說明之。 第一製造方法 第製&方法將參考圖6A到圖7B說明之。 首先，在圖6A步驟，在半導體基板上s形成STI區域3， 隨即形成MOS電晶體Tr。此_電晶體Tr包括有間極絕缘 層(未顯示:形彳在半導體基板上s，閘電極i形成在閘極絕 緣層上及形成兩濃度不純物擴散範圍2使其放置閘電極1在 半導體基板上S。然後，依第一絕緣薄膜5及第-氫氣障蔽 a薄膜匕之順序沈積在基板上。然後，提供接觸洞使其通過 第-f氣障蔽薄膜8及第_絕緣薄膜5到達至高濃度不純物 擴散耗圍2 ’及連接洞係填有鎢薄膜以形成接觸洞6。
Ik即’在圖6B步驟’較低電極7，鐵電材料組成之電 絕緣薄膜9,及上部電極1〇藉由型態化㈣之薄膜以 序形成使其覆蓋在接觸洞6。在本具體實施例中當較低電 極7及電客絕緣薄膜9係同時姓刻，其可選擇性地分別蝕 =。當在i己憶單元電容之結構應用其上之電極_義電容 态時’其他記憶單元電容之結構可選擇性地應用並較 極7定義電容器。 、- 15 薄 法 敎 ^> 此 使步：二士基板上形成階梯降低層間薄膜 r「二：:：早疋電谷咨C ’然後藉由乾1虫刻移除層間 u舍了覆ms單元電容器c之區域。也在製造 中’如上具體貫施例1，藉由具有好的流體型能之常慝 ㈣方法使用_TEQS形成階梯降低層間薄膜15。在 18 529165 五、發明説明 = = 降低層間薄膜15而沒有損害有鐵電 虱虱％谷絕緣薄膜9。 成也方法中，層間薄膜15可以為任一薄 成〈材料能夠降低階梯 fu且 TE〇S，S0G(旋轉塗伟破璃）等曰^鐵％材科。例如，可用 隨即，在圖7A步驟， 尸尸 5〇奈米。隨即，第—/成弟二虱氣障蔽薄膜11達厚度 氣氧障蔽薄膜11係移除除了考芸爲鬥 薄膜15之外之區域。在多：除了覆盍層間 薄膜15係完全由第十二… 0及層間 u所勺η ^ ^ 風乳障敝薄膜8及第二氫氣障蔽薄膜 二本具體實施例中’階梯降低層間薄膜15已經 =二:驟_中形成’所以應用踐鐘方法形成第二 敗轉U ’其有較CVD方法差之階梯覆蓋率。如 ^ :有可能抑制/防止因為氫氣損害其由CVD方法所產 隨即’在請步驟，第二氫氣障蔽薄膜u係沈積在基板 f耩由CMP或類似平坦化。隨即，提供一個連接洞以通過 第一巴、.·彖薄膜12 ’第二氫氣障蔽薄膜i!，及層間薄膜。以 到達上邛私極1 〇，及以鎢填滿連接洞以形成接觸拴塞1 3。 隨即，提供一個連接洞以通過第二絕緣薄膜12，第一氫氣 障蔽薄膜8及第-絕緣薄膜5以到達電晶體Tr高濃度不純物 擴散區域2，及以鎢填滿連接洞以形成接觸拴塞丨6。 隨即，形成A1線14及A1線K以分別連接接觸拴塞13及 1 6 〇 第二製造方法 -22- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 19529165 五、發明説明 第二製造方法將參考圖8A到圖印說明之。 、本具體實施例之第二製造方法實質上與上述第一製造方 亡相同’除了在第一製造方法之圖6C步驟移除内層絕緣薄 在第二製造方法係冑由濕姓刻方法。 /首先，在圖8A，在半導體基板s上形成STI範圍3，隨即 ，成MOS電晶體Tr。此MOS電晶體Tr包括有閘極絕緣層（未 颂不）形成在半導體基板上s，閘電極丨形成在閘極絕緣層 上及形成同液度不純物擴散範圍2使其放置閘電極1在半導 體基板上S。然後，依第一絕緣薄膜5及第一氫氣障蔽薄膜 匕之順序沈積在基板上。然後，提供接觸洞使其通過第一 2氣障蔽薄膜8及第一絕緣薄膜5到達至高濃度不純物擴散 範圍2，及連接洞係填有鎢薄膜以形成接觸洞6。隨即，較低電極7,鐵電材料組成之電容絕緣薄膜9， 上部電極10藉由型態化個別之薄膜以此順序形成使其覆 f接觸洞6。在本具體實施例中當較低電極7及電容絕緣 膜9係同時蝕刻，其可選擇性地分別蝕刻。當在記情單 電谷S結構應用其上之電極丨〇定義電容器時，其他記情 元電容之結構可選擇性地應用其較低電極7定義電容器: 隨即，在圖8B步驟，在基板上形成階梯降低層間薄膜^ 使其覆蓋記憶1元電容器C、然後藉由微影成像形成 光罩19。也在製造方法中，如上具體實施例丨，藉由具 好的流體型態之常壓熱CVD方法使用〇s及TE〇㈣降低層間薄膜15。在此方法，其有可能形成階梯降低：： 薄膜1 5而沒有損害有鐵電材料組成之氫氣電容絕緣^ = 參 裝 及蓋薄 元 σσ 早 訂 線 -23- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 20 529165 五、發明説明 9。再者，層間薄膜！ 5可以 — ， 马任一薄膜其所組成之材料能 夠降低階梯及不會損堂構泰4 曰相鐵私材料。例如，可用te〇s， SOG(旋轉塗佈破璃）等。
Ik即在圖8C步驟，執行一種等相濕蚀刻步驟（使用氯 氣酸或相類似）以光阻光罩19為光罩直到曝光第一氣氣障 蔽薄膜8’如此型態化層間薄膜15。在此方法，有可能开》 成有較上述第一製造方法平緩平面層間薄膜15。 ' 隨即’在圖8D步驟，移除光阻光罩19,及在基板上形成 第二氫氣障蔽薄膜u。型態化第二氫氣障蔽薄Mu使其覆 蓋階梯降低層間薄膜15及接觸第—氫氣障蔽薄膜8。 膜 “隨即’正如在第_製造方法圖川步冑，第二氫氣障蔽薄 膜π係沈積在基板上藉由CMp或類似平坦化。隨即，提供 一個連接洞以通過第二絕緣薄膜12，第二氫氣障蔽薄” 絕 形 11，及層間薄膜15以到達上部電極10，及以鎢填滿連接 以开/成接觸检森13。隨即，提供一個連接洞以通過第二 緣薄膜12，第一氫氣障蔽薄膜8及第一絕緣薄膜5以到達 晶體Tr高濃度不純物擴散區域2，及以鎢填滿連接洞以 成接觸检塞16。 取後，形成A1線14及A1線141以分別連接接觸拴塞1 3及 16 〇 第三製造方法 第三製造方法將參考圖9A到圖10B說明之。 即 •顯 首先，在圖9A ’在半導體基板S上形成STI範圍3，隨 形成MOS電晶體Tr。此MOS電晶體Tr包括有閘極絕緣層（未 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529165
不）形成在半導體基板上s，閘電極丨形成在閘極絕緣層上 及形成兩濃度不純物擴散範圍2使其放置閘電極丨在半導體 基板上S。然後，依第一絕緣薄膜5及第一氫氣障蔽薄膜8 之順序沈積在基板上。 然後，提供接觸洞使其通過第一氫氣障蔽薄膜8及第一 絕緣薄膜5到達至高濃度不純物擴散範圍2,及連接洞係填 有鎢薄膜以形成接觸洞6。隨即，較低電極7，鐵電材料組 成之電容絕緣薄膜9，及上部電極1〇藉由型態化個別之薄 膜以此順序形成使其覆蓋在接觸洞6。在本具體實施例中 當較低電極7及電容絕緣薄膜9係同時蝕刻，其可選擇性地 分別蝕刻。當在記憶單元電容之結構應用其上之電極_ 義電容器時，其他記憶單元電容之結構可選擇性地應用其 車父低電極7定義電容器。 隨即’在㈣步驟’在基板上形成階梯降 使其覆蓋記憶單元電容器C’特定言之，在本具體實施 二二：具有好的流體型‘態之常壓熱c v D方法使用0 3及 TEOS形成階梯降低層間薄膜。。以此方法，薄膜 牛 驟之溫度係在40(TC，所產生氫氣的量很少。有二乂 階梯降低層間薄膜15而沒有損害有鐵電材料 容絕緣薄膜9。再者，層間薄膜15可以為任—薄膜 成之材枓能夠降低階梯及不會損害鐵電材、，'且 TEOS，SQG(旋轉时玻璃）等。 Η如’可用 隨即，形成第二氬氣障蔽薄膜u達厚度％太 體實施例卜階梯降低層間薄膜15已經形成：所二= 本纸張尺度適财_ -25- 22 529165 五、發明說明 鍍方法形成第二氫裹〃 梯覆蓋率。如此有二f膜11，其有較_方法差之階 CVD方法所產生。可此抑制/防止因為氫氣損害其由 隨即，在圖9C步騾，/ 一 蓋記憶單元電容器c， 品域形成光罩（沒有顯示）以覆 層間薄膜15及第1氣氣：=光罩執行乾㈣步驟以移除 却八/ 孔卩早敝薄膜^除了覆蓋記憶單元電容 焱C炙邵分。雖然沒有顧 # 。早兀包合 相因*莒一丄从 〜 弟一風氣障蔽薄膜8也可使用 然後在圖的步：：移二-氣氣障蔽薄膜8。 板上約厚度50 nm。 矛二風氣障蔽薄膜30形成在基 敕在圖_的步驟中，回蚀刻第三氫氣障蔽薄膜30 =平面至一定程度所以第二氫氣障蔽薄膜U已經在步驟 圖9C及將不會遺失覆言— 'Λ 並由笛-"尸拉—现又记丨思早兀C。，使其形成測邊31 -由弟二氫氣卩旱叙薄膜3〇所形成。 使用任-以上三種不同製造方法，彳了解本發明鐵 憶裝置材料之記憶單元2〇〇。 "" 具體實施例3 圖11Α至1 1C係剖面圖說明具體實施例3之記憶單元則 造方法。 本具體實施例的記憶單元300實質上有如上述具體實施 例2相^同之結構，除了第一氫氣障蔽薄膜8係不形成^其接 觸栓塞16之區域如圖11C所述。雖然沒有在圖uc顯示，提 供上邵電極10係以一種大裝置平面之形式其連接至Μ線之 一端0 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529l65
第一氫氣障蔽薄膜8係以硬氮化層由SiN，si〇N，或相類 似所組成。其有形成連接洞以通過此硬薄膜，連接洞在其 通過硬薄膜時其連接洞之直徑更有可能變形而比較小。再 者，當連接洞〈深寬比較大時，此硬薄膜更可能不能穿過 (例如，一種蝕刻終點之現象）。因此，接觸栓塞16之型態 填滿連接洞係可能損害。 〜、 二而在本具體貫施例之記憶單元300，形成接觸栓塞 16使其逋過第一絕緣薄膜5及第二絕緣薄膜12，及不能如 上具體實施例2通過第一氫氣障蔽薄膜8。如此，根據本且 ，實施例，除了彼等具體實施例1，2之效果之外，有可能 仵到記憶單元抑制/防止其有損害接觸栓塞16之型態，其 可發生在接觸栓塞16通過第一氫氣障蔽薄膜8。 其/人，本具體實施例記憶單元3〇〇之製造方法將參考圖 UA至圖lie敘述之。 首先執行在具體實施例2第一製造方法之彼等圖6A至 圖6C相同步驟。 $即，在圖11A步驟，形成第二氫氣障蔽薄膜丨丨達厚度 ，不米再者，在本具體實施例，如上述圖6C所述步驟形 成=梯降低層間薄膜丨5，所以可藉由使用濺鍍方法形成第 一虱氣障蔽薄膜11，其有比CVD差之階梯覆蓋率。如此， Q為成鍍方法沒有產生氫氣，有可能抑制/防止因為氫氣 之損害。 、 #隨即，在圖11B步驟，移除第二氫氣障蔽薄膜11及底層 第一氫氣障蔽薄膜8其藉由乾蝕刻步驟使用此範圍之外部
529165 A7 B7
五、發明説明（ 區域其層間薄膜15係以第二氫氣障蔽薄膜丨丨覆蓋之相同 ^ 〇 孤口 隨即，在圖11C步驟，第二絕緣薄膜12係沉積在在基板 上藉由CMP或類似平坦化。隨即，提供一個連接洞以通過 第二絕緣薄膜12，以通過第一絕緣薄膜5以到達電晶體Tr 高濃度不純物擴散區域2，及以鎢填滿連接洞以形成接觸 拾表16。 隨即，形成A1線14’以分別連接接觸拴塞16。 以此本具體實施例之製造方法，第一氫氣障蔽薄膜係藉 由移除其形成接觸拴塞1 6之區域可以抑制/防止有損堂接 觸检塞16之型態，不然可因層間薄膜15及第一氫氣障蔽薄 膜重疊而發生。 具體實施例4 圖12及圖13係剖面圖每一係說明記憶單元包括具體實施 例4記憶單元電容器。 正如圖12所示，本具體實施例之記憶單元4〇〇包括有 MOS電晶體Tr用作記憶單元電晶體，及記憶單元電容器。 此MOS電晶體Tr包括有閘電極i形成在半導體基板上s , 及咼濃度不純物擴散範圍2。記憶單元之m〇s電晶體1^係 電性隔離於另一個鄰近之記憶單元M〇s電晶體Tr其藉由 STI區域3。字元線（未顯示）係與閘電極1連接，八丨線14，係 與其中〈一之高濃度不純物擴散區域2連接其藉由接觸拴 墓16及用為位元線。第一絕緣薄膜5及第一氫氣障蔽薄膜8 係形成在半導體基板S其上形成有m〇S電晶體Tr。提供第 -28- 529165 、發明説明（ 突I薄膜8以抑制’防止氫氣通過半導體基板s邊之 八w 肯文。 記憶單元電容器C包括有較低電極7 泰 ’’包材枓、、且成（％谷絕緣薄膜9及形成在較低 LI、·及一種較高電極1〇形成在電容絕緣薄膜9。較低電 実接於另—個1^濃度不純物擴散區域2通過—接觸拴 …、、^性通過第一絕緣薄膜5及第一 1氣障蔽薄膜8。 乂層間=膜15以降低記憶單元電容器c邊緣部份£之階梯係 二，在第氩氣障蔽薄膜8及記憶單元電容器c使其覆蓋記 ^單元私:斋c。僅在覆盍記憶單元電容器C部分提供層間 薄膜15。第一氫氣障蔽薄膜n係形成在層間薄膜"上以覆 f層間薄膜15及與第一氫氣障蔽薄膜8接觸。如此，記憶 单兀電容器C和層間薄膜！ 5係完全由第一氫氣障蔽薄膜8 及第二氫氣障蔽薄膜11所包圍。 再者，第二絕緣薄膜12係形成在第二氫氣障蔽薄膜u 上。雖然沒有在圖12顯示，提供上部電極10係以一種大裝 置平面之形式其連接至A1線之一端。 在本具貫施例中，形成層間薄膜i 5以降低記憶單元電 容器C邊緣部份E之階梯使其覆蓋記憶單元電容器c。如 此，改進第二氫氣障蔽薄膜11之階梯覆蓋率。因此，如在 具體實施例1，第二氫氣障蔽薄膜丨丨其形成在層間薄膜i 5 邊緣部份E之結晶/堆疊係能維持，如相較於傳統記憶單元 1000 0 在此結構，埋有較低電極7，藉此可降低記憶單元電容 ____-29- 本紙痕尺^>1中國國家標準(CNS) A4規格(210 X 297公爱了 26529165 A7 B7 、發明説明 哭 C ' -1- , 产 < 呵又其係從第_氫氣障蔽薄膜8藉由較低電極7之厚 二二除了具體實施例2所提出之效果之外。如此，降低第 :虱氣障蔽薄膜U之階梯。因此，可抑制在型態化步驟中 …薄膜厚度之影響其用在型態化第二氫氣障蔽薄膜11， 所以更進-步縮小化記憶單元。 +在本具體實施例當應用記憶單元電容器結構其藉由較低 電極7定義電容器時，可選擇地應用其他記憶單元電容器 結構其藉由較高電極10定義。 。 在本具體實施例，較佳就在較低電極7下提供導 障蔽薄膜18，如圖13所述。 “ * 斤在此方法，可抑制/防止因為非常少量由接觸栓塞6擴散 氫氣而損害電容絕緣薄膜之特性，除了上述敘述之效果。 其次，本具體實施例製造記憶單元5〇〇之方法將參考圖 14A至圖15B敘述。 首先，在圖14A步驟，STI區域3係形成在半導體基板s 上，隨即形成MOS電晶體Tr。此M〇s電晶體丁r包括有閘電 極絕緣薄膜1(未顯示）形成在半導體基板8上，閘電極丨在閘 私極絕緣薄膜上，及高濃度不純物擴散範圍2使插入閘電 極1。隨即，第一絕緣薄膜5沉積在基板上。隨即，提供接 觸洞使其通過第一絕緣薄膜5到達高濃度不純物擴散範圍2 之一端，及連接洞係填滿鎢薄膜以形成接觸栓塞6。隨 即，連續性沉積及圖案化導電氫氣阻隔材料及金屬材料使 其覆蓋接觸栓塞6，因此形成導電氫氣障蔽薄膜18及較低 電極7。 -30-
裝 玎
529165 A7 —------ -B7 五、發明説明（) # S圖⑽步^，在基板上形成第一氮氣障蔽薄膜8 猎 P方去或相類似平坦化，所以暴露較低電極7之表 面。 隧即，在圖14C步驟，沉積鐵電材料及金屬材料在基板 ^，隨即二㈣微影及乾1虫刻。在此方〉去，形成f容絕緣薄 膜9及較同％極1〇使其覆蓋較低電極7，如此形成記憶單元 電谷=C。在當本具體實施例，同時圖案化電容絕緣薄膜9 及較高電極10時，可選擇性地分開圖案化之。隨即，沉積 階梯降低層薄膜15使其覆蓋記憶單元電容器c。 、 L卩在圖15A步驟，在基板上形成第二氫氣障蔽薄膜 11達厚度50奈米。沉積階梯降低層間薄膜15已經形成在圖 14C上述步·驟中’所以藉由應用濺鍍方法形成第二氫氣障 敝薄腠11，其有較CVD方法差之階梯覆蓋率。如此，有可 能抑制/防止因為氫氣損害其由CVD方法所產生。 隨即二藉由微影製程及乾蝕刻移除第二氫氣障蔽薄膜u 及底下第一氫氣障蔽薄膜8其係從在以第二氫氣障蔽薄膜 11覆盍層間薄膜1 5範圍之外區域。 隨即，在圖別步”驟，在基板上形成第：氣氣障蔽薄膜 12精= CMP方法或相類似平坦化。隨即，提供接觸洞使其 通過第一氫氣絕緣薄膜12，及第二氫氣障蔽薄膜11及層間 薄膜15 2到達上部電極1Q，及連接洞係填料薄膜以形成 接觸栓，13。隨即，提供連接洞使其通過第二氫氣絕緣薄 膜12及第一氫氣絕緣薄膜5以到達高濃度不純物擴散範圍2 之MOS包日日姐Tr一崎，及連接洞係填滿鎢薄膜以形成接觸 栓塞16。 -31- 529165 A7 B7 五、發明説明（28 ) 隨即，形成A1線14f使其接至接觸栓塞16，如此得到本 具體實施例的記憶單元500。 以上已經敘述本具體實施例之製造記憶單元500之方 法。本具體實施例記憶單元400之可藉由修正圖14A製造所 以導電氫氣阻隔材料以形成導電氫氣障蔽薄膜18未在此步 驟沉積。 當應用較低電極7定義電容器之製造方法時，另一製造 方法可選擇性地應用較高電極10定義電容器。 當較低電極7係通過線連接至MOS電晶體Tr之高濃度不 純物擴散範圍2如上述具體實施例1到4，本發明也應用至 一種結構及以大裝置平面形式提供較低電極7及較高電極 10係連接係通過線連接至MOS電晶體Tr*之高濃度不純物擴 散範圍2。 電容絕緣薄膜9係由鐵電材料所組成在上述具體實施例1 到4。可選擇性地，電容絕緣薄膜9係由高介電常數材料所 組成，在此狀況相仿地提供抑制/防止損害高介電常數材 料之特性。特定言之，電容絕緣薄膜9之材料可為單層像 是鳃鈦酸鹽薄膜，添加鋇鳃鈦酸鹽薄膜，一種SrBi2Ta2〇9 薄膜，一種氧化物薄膜含有鉛，锆和鈦（PZT)，或一種氧 化物薄膜含有鉛，鑭，锆，和鈦（PLZT)，一種層狀氧化鈕 薄膜及氧化矽薄膜，或相類似。 在上述具體實施例1到4中，閘電極1可為層狀藉由沉積 多晶碎薄膜主要含有無不純物，植入不純物離子，隨即沉 積鎮薄膜，銦薄膜，鈥薄膜，始薄膜，碎化鷂薄膜，^夕化 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529165 A7
鉬薄膜/曰矽化鈦薄膜，矽化鉑薄膜，或相類似。選擇性 可仔到閉電極1 ’沒有執行不純物離子植入，藉由沉 男單層薄像疋鎢薄膜，鉬薄膜，鈦薄膜，鉑薄膜，矽化 鶴薄膜，石夕化韵薄膜，碎化鈇薄膜，碎化銘薄膜，或相類 似0 v 在上述具體實施例1到4中，接觸栓塞6及13係從鎢薄膜 所形成/選擇性地，接觸栓塞6及13可從層狀鎢薄膜，— 種丁1N薄膜及Ti薄膜形成。 一在上述具體實施例丨到4中，每一提供之較低電極7及車六 :電極1〇係由層狀薄膜形式所提供包括依次序Pt薄膜Ir^ 月吴及TiN薄，以Pt薄膜與電容絕緣薄膜9接觸。選擇性 地，Ir薄膜可以][Γ〇2薄膜取代，及TiN薄膜可以丁丨薄膜取 代。 母一罘一氫氣障蔽薄膜8之材料及第二氫氣障蔽薄膜Η 可由任一材料有氫氣阻隔特性（例如，Al2〇3，TiN， TiAIN，TiSiN，TaN，TaAIN，或 TaSiN)。 ^根據本發明，可得到鐵電記憶裝置包捂有可靠記憶裝置 電容器其抑制/防止因氫氣或還原氣體損害記憶裝置泰容 _____-33· 本紙張尺度適財隨家鮮(CNS) M規格(21Qχ撕公爱)
Claims (1)
- 529165_ 、申凊專利範圍 A BCD 在第一電極下之一底部氫氣障蔽薄膜 •一種半導體記憶裝置包含： 一片半導體基板； 一個記憶單元以儲存數攄， ％ 百什数蘇包括有第一電極提供在上 迷半導體基板之上，一片雷 斤私备繞緣溥膜形成在第一電 極，一個第二電極提供在電容絕緣層上· -片階梯降低薄膜，覆蓋記憶單;電容器上表面和側 辰面；以及 ?彳重®氫氣障蔽薄膜’覆蓋在階梯降低薄膜上。 〜t請專利範㈣i項之半導體記憶裝置，纟中係藉由 乳壓熱CVD方法使用〇3及TE〇S形成階梯降低滑間薄 腹0 、 3·如申請專利範圍第！項之半導體記憶裝置，纟中係藉由 歲鍍方法形成重疊氫氣障蔽薄膜。 4·如=請專利範圍第丨項之半導體記憶裝置，尚包含提供 .如申請專利範圍第4項之半導體記憶裝置，其中底部氫 氣障蔽薄膜係與重疊氫氣障蔽薄膜相接觸其在記憶單1 電容器周圍之週邊範圍。 如申請專利範圍第5項之半導體記憶裝置，其中圖案化 重$氫氣障蔽薄膜及底部氫氣障蔽薄膜使其主要有相同 外部型態。 W 7·如申請專利範圍第5項之半導體記憶裝置，其中重疊氣 氣障蔽薄膜包括一覆蓋階梯降低薄膜上表面之障蔽薄膜 及一覆蓋階梯降低薄膜側表面之側牆。-34- 5291658·如申請專利範圍第4項之主道贿、「 +導體記憶裝置，其中第一電 極係埋在底部氫氣障蔽薄膜下。 9.如申請專利範圍第8項乏主道 /、< +導體記憶裝置，其中第一電 極包括一導電氫氣障蔽薄膜在其下面部分。 1〇· 一種製造半導體記憶裝置之方法，其包含下列步驟： ^在半導體基板上形成記憶單元電容器，記憶單元電 客器包括有第一電極，一形成在該第一電極上之電容絕 緣薄膜，以及提供在t容絕緣薄膜上之第二電極； ⑻在步,¾⑷後，在基板切成階梯降低薄膜使其覆 蓋記憶單元電容器；以及 ⑷在基板上形成重叠氫氣障蔽薄膜使其覆蓋階梯降低 薄膜。 — U·如申請專利範圍第1G項之製造半導體記憶裝置方法，更 進一步含有下列步騾： ⑷在步驟⑷之前’在半導體基板上方形成底部氯氣 障蔽薄膜， 其中在步驟(a)，第一電極係形成在底部氫氣障蔽薄膜 上0 12·如申請專利範圍第丨丨項之製造半導體記憶裝置之方法， 更進一步包含下列步驟·· (e)在步驟（b)之前，移除在記憶單元電容器周圍之週 邊範圍的階梯降低薄膜； 其中在步驟（c)，形成重疊氫氣障蔽薄膜以使其接觸底 部氫氣障蔽薄膜其在記憶單元電容器周圍之週邊範圍。 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529165 A8 B8 C8 D8 申凊專利範圍 13.如申請專利範圍第丨2項之製造半導體記憶裝置之方法， 其中應用濕蝕刻方法在步驟（e)。 申Μ專利範圍弟1 2項之製造半導體記憶裝置之方法， 更進一步包含下列步驟： 一=)在步驟（e)之後，藉由使用相同光罩圖案化在記憶單 几％谷森周圍之週邊範圍的重疊氫氣障蔽薄膜及底部氫 氣障蔽薄膜。 15·如申請專利範圍第η項之製造半導體記憶裝置之方法’ 更進一步含下列步驟： (g) 在步驟（c)之後，移除在記憶單元電容器周圍之週 邊範圍的階梯降低薄膜及重疊氫氣障蔽薄膜，使其暴露 底部氫氣障蔽薄膜； 】、路 (h) 在基板上形成第一重登氫氣障蔽薄膜；以及 (i) 回蝕刻第二重疊氫氣障蔽薄膜，以便形成一覆蓋重 疊氫氣障蔽薄膜及階梯降低薄膜之側表面的側牆。義 16·如申請專利範圍第丨〇項之製造半導體記憶裝置之方法， 其中在步驟（b)中，藉由大氣壓熱CVD方法使用ο;及 TEOS形成該階梯降低薄膜。 3 17·如申請專利範圍第丨〇項之製造半導體記憶裝置之方法， 其中在步驟（c)中，藉由濺鍍方法形成重疊氫氣障蔽 膜。 18· —種製造半導體記憶裝置之方法，其包含下列步驟 (a)在半導體基板上形成一第一電極； 一底邵氫氣障蔽 (b)在步驟（a)之後，在該基板上形成 •36- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 529165 申凊專利範圍 薄膜； (c) 移除底部氫氣障蔽薄膜直到暴咖〜 電極埋在底部氫氣障蔽薄膜； 路弟一電極以使第一 (d) 在第一電極上形成電容絕緣薄膜· ⑷在電容絕緣薄膜上形成第二電拯薄 (f) 圖案化電容絕緣薄膜及第二電， 憶單位電容器； ”薄膜以便形成一記 覆 (g) 在步驟（f)之後，在基板上形 蓋記憶單位電容器；以及 “梯降低薄膜以便 薄:)在基板上形成重疊氫氣障蔽薄膜以便覆蓋階梯降低 19·^請Γ範圍第18項之製造半導體記憶裝置之方法’ 更進一步含有下列步驟： ⑴在步驟（g)之後，移除在記憶單 範圍的階梯降低薄膜， ^备周圍《週邊 恃ί ⑻’形成重疊氫氣障蔽薄膜以便接觸在記 川：：兀電容器周圍之週邊範圍的底部氫氣障蔽薄膜。 20. :申請專利範圍第18項之製造半㈣記憶裝置之方法， 其中在步驟（g)，藉由大氣壓熱CVD方法使用〇3及丁E〇s 形成階梯降低薄膜。 21. 2申請專利範圍第18項之製造半導體記憶裝置之方法， ”中在步驟（h)，藉由濺鍍方法形成重疊氫氣障蔽薄膜。 -37- 本紙張尺度適用中國國宕換谁:_____
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257532A JP2003068987A (ja) | 2001-08-28 | 2001-08-28 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW529165B true TW529165B (en) | 2003-04-21 |
Family
ID=19085173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091100595A TW529165B (en) | 2001-08-28 | 2002-01-16 | Semiconductor memory device and method for manufacturing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6750492B2 (zh) |
| EP (1) | EP1289017A3 (zh) |
| JP (1) | JP2003068987A (zh) |
| KR (1) | KR100891239B1 (zh) |
| TW (1) | TW529165B (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916722B2 (en) * | 2002-12-02 | 2005-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to fabricate high reliable metal capacitor within copper back-end process |
| JP4636834B2 (ja) * | 2002-11-13 | 2011-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| CN1284242C (zh) * | 2002-11-13 | 2006-11-08 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7091102B2 (en) * | 2002-12-20 | 2006-08-15 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby |
| KR100539198B1 (ko) * | 2003-03-10 | 2005-12-27 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조 방법 |
| WO2004095578A1 (ja) * | 2003-04-24 | 2004-11-04 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US20050212020A1 (en) | 2003-04-24 | 2005-09-29 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP4549947B2 (ja) * | 2003-05-27 | 2010-09-22 | パナソニック株式会社 | 半導体装置 |
| EP1653514A4 (en) * | 2003-05-27 | 2010-07-21 | Panasonic Corp | SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE |
| JP2005101213A (ja) * | 2003-09-24 | 2005-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| US7105400B2 (en) | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| SG110075A1 (en) * | 2003-10-06 | 2005-04-28 | Lok Yung Wong | Improvements to roller shutters |
| US6849891B1 (en) * | 2003-12-08 | 2005-02-01 | Sharp Laboratories Of America, Inc. | RRAM memory cell electrodes |
| JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP3793207B2 (ja) * | 2004-03-18 | 2006-07-05 | 株式会社東芝 | 強誘電体記憶装置及びその製造方法 |
| US7265403B2 (en) | 2004-03-30 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2006005234A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2006019571A (ja) | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4649899B2 (ja) * | 2004-07-13 | 2011-03-16 | パナソニック株式会社 | 半導体記憶装置およびその製造方法 |
| JP4042730B2 (ja) * | 2004-09-02 | 2008-02-06 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
| JP4547238B2 (ja) * | 2004-11-16 | 2010-09-22 | パナソニック株式会社 | 半導体記憶装置 |
| JP2006147771A (ja) * | 2004-11-18 | 2006-06-08 | Oki Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
| JP2006222389A (ja) | 2005-02-14 | 2006-08-24 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4953580B2 (ja) * | 2005-03-03 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR100732442B1 (ko) * | 2005-05-19 | 2007-06-27 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP4756915B2 (ja) | 2005-05-31 | 2011-08-24 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体メモリ装置及びその製造方法 |
| JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007005409A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 誘電体メモリ及びその製造方法 |
| JP4678251B2 (ja) * | 2005-07-11 | 2011-04-27 | セイコーエプソン株式会社 | キャパシタの製造方法 |
| WO2007063573A1 (ja) | 2005-11-29 | 2007-06-07 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP4661572B2 (ja) * | 2005-12-12 | 2011-03-30 | セイコーエプソン株式会社 | 強誘電体メモリ、及び強誘電体メモリの製造方法 |
| JP4959979B2 (ja) * | 2005-12-21 | 2012-06-27 | エルピーダメモリ株式会社 | 半導体記憶装置の製造方法 |
| JP4857014B2 (ja) * | 2006-04-19 | 2012-01-18 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
| JP2008028229A (ja) | 2006-07-24 | 2008-02-07 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| JP4997939B2 (ja) * | 2006-11-29 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5022679B2 (ja) * | 2006-11-29 | 2012-09-12 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599762A (en) | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Semiconductor memory device |
| JPS62154759A (ja) | 1985-12-27 | 1987-07-09 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5946551A (en) * | 1997-03-25 | 1999-08-31 | Dimitrakopoulos; Christos Dimitrios | Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric |
| JPH1154721A (ja) | 1997-07-29 | 1999-02-26 | Nec Corp | 半導体装置の製造方法および製造装置 |
| JP3098474B2 (ja) | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH11224934A (ja) | 1998-02-06 | 1999-08-17 | Hitachi Ltd | 強誘電体メモリ装置 |
| US5963466A (en) * | 1998-04-13 | 1999-10-05 | Radiant Technologies, Inc. | Ferroelectric memory having a common plate electrode |
| US6509601B1 (en) | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| JP2000296076A (ja) * | 1999-04-16 | 2000-10-24 | Toto Ltd | 便座装置等の便器への連結手段 |
| JP3331334B2 (ja) | 1999-05-14 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US6611014B1 (en) | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| JP2001015696A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | 水素バリヤ層及び半導体装置 |
| TW425696B (en) * | 1999-09-10 | 2001-03-11 | Samsung Electronics Co Ltd | Semiconductor memory device having capacitor encapsulated with multiple layers and method of manfacturing the same |
| JP3950290B2 (ja) | 1999-09-10 | 2007-07-25 | 三星電子株式会社 | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
| KR20010038612A (ko) * | 1999-10-26 | 2001-05-15 | 윤종용 | 커패시터의 수소 차단막 식각 방법 |
| US6485988B2 (en) | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20020049875A (ko) | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법 |
| JP2002299585A (ja) | 2001-04-03 | 2002-10-11 | Seiko Epson Corp | キャパシタの保護構造及びその製造方法及びこれを用いた強誘電体メモリ |
-
2001
- 2001-08-28 JP JP2001257532A patent/JP2003068987A/ja active Pending
-
2002
- 2002-01-16 TW TW091100595A patent/TW529165B/zh not_active IP Right Cessation
- 2002-01-21 EP EP02001447A patent/EP1289017A3/en not_active Withdrawn
- 2002-01-24 US US10/053,693 patent/US6750492B2/en not_active Expired - Lifetime
- 2002-08-28 KR KR1020020050995A patent/KR100891239B1/ko not_active IP Right Cessation
-
2004
- 2004-05-12 US US10/843,435 patent/US7060552B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030019156A (ko) | 2003-03-06 |
| KR100891239B1 (ko) | 2009-04-01 |
| US20030042522A1 (en) | 2003-03-06 |
| JP2003068987A (ja) | 2003-03-07 |
| US7060552B2 (en) | 2006-06-13 |
| US6750492B2 (en) | 2004-06-15 |
| EP1289017A2 (en) | 2003-03-05 |
| US20040206997A1 (en) | 2004-10-21 |
| EP1289017A3 (en) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW529165B (en) | Semiconductor memory device and method for manufacturing the same | |
| TWI322458B (en) | Semiconductor device and method of manufacturing the same | |
| TW541691B (en) | Capacitor and method of manufacturing the same | |
| TW587329B (en) | Semiconductor device and method for fabricating the same | |
| TWI247356B (en) | Semiconductor device and method of manufacturing the same | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| US7488628B2 (en) | Methods for fabricating ferroelectric memory devices with improved ferroelectric properties | |
| TW200414510A (en) | Semiconductor device and method for fabricating the same | |
| TWI324376B (en) | Method of forming an electrical contact in a semiconductor device using an improved self-aligned contact (sac) process | |
| TW557571B (en) | Semiconductor memory device and method for fabricating the same | |
| KR0147639B1 (ko) | 고유전율 캐패시터의 하부전극 형성방법 | |
| TW574754B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| TW200426045A (en) | Method for fabricating ferroelectric random access memory device | |
| TW413854B (en) | Manufacturing method for semiconductor device with effective hydrogen passivation | |
| TWI228798B (en) | Barrier for capacitor over plug structures | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| KR100536590B1 (ko) | 강유전체 커패시터 및 그 제조 방법 | |
| TW400639B (en) | Method for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPH08162619A (ja) | 半導体装置及びその製造方法 | |
| CN105762105A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| TW200401463A (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
| TW554519B (en) | A semiconductor device and a method of manufacturing the same | |
| TW465086B (en) | Method of manufacturing semiconductor device | |
| CN107871742A (zh) | 动态随机存取存储器元件 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |