TW523992B - Methods and circuits correcting a duty-cycle of a signal by delaying the signal and generating an output signal responsive to state transitions of the signal and the delayed version of the signal - Google Patents
Methods and circuits correcting a duty-cycle of a signal by delaying the signal and generating an output signal responsive to state transitions of the signal and the delayed version of the signal Download PDFInfo
- Publication number
- TW523992B TW523992B TW090107499A TW90107499A TW523992B TW 523992 B TW523992 B TW 523992B TW 090107499 A TW090107499 A TW 090107499A TW 90107499 A TW90107499 A TW 90107499A TW 523992 B TW523992 B TW 523992B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- state
- output signal
- delayed version
- response
- Prior art date
Links
- 230000003111 delayed effect Effects 0.000 title claims abstract description 72
- 230000007704 transition Effects 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 13
- 230000001934 delay Effects 0.000 claims description 4
- 210000000689 upper leg Anatomy 0.000 description 25
- 230000000630 rising effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004438 eyesight Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
根據本發 進行工作週 :2具體貫施例,一信號係藉由延遲該信 ’又正’藉以產生該信號的延遲版本 號來 523992 五、發明說明(2) 於該信號由第一狀態過渡到第二狀態,及該信號的笔遲 版本由該第二狀態過渡到第一狀態,而產生由一第一肤7態 過渡到一第一狀態的輸出信號。該輸出信號係回應於該信 號由該第二狀態過渡到第一狀態,及該信號的延遲版本由 該第一狀態過渡到第一狀態,而由該第二狀態過渡到該第 一狀態。較佳地是,一信號不會因為積分器的偏壓而造成 工作週期誤差。因此,即可得到一改良的工作週期校正。 該信號的延遲版本可被反向來產生該信號的反向延遲版 本。再者,該k號及該信號的反向延遲版本可使其本身^的 扭轉率受到限制,藉以分別產生第一及第二中間輸出信*號 。然後該輸出信號可以藉由決定出該第一及第二中間^出" 化唬之間的電壓差來產生,並回應於該電壓差來產生該 出信號。 該信號的延 本之間的相位 產生,而該信 該信號可被延 。根據特殊具 4曰就的早^ —週 遲版本可由決定 差來產生。 號的延遲 的單一 根據 號的扭 出信號 之間所 出該信 制電壓 回應於 ,來產 定時間 於第一狀態的 的時間 控 版本可 遲一預定的時間 週期期 本發明 轉率來 〇 一電 決定, 體實施例 期期間處 間處於第 的另一具 該預 二狀態 體貫施 進行工作週期校 壓差係由該第一 而一輸出信號係 例,一 正,藉 中間輸 回應於 號及該信號的延遲版 可回應於該相位差來 該控制電壓來產生' 生該信號的延遲版本 可對應到該信號在該 時間,或是在該信號 〇 信號係藉由限制該信 以產生一第一中間輸 出信號及一參考電壓 該電壓差來產生。該
第6頁 523992 五、發明說明(3) _______ 一 輸出信號故差遲來產生該輸出信狹沾 、 考電壓係回應於該輸出信號及該輪^出^遲版本,而-遙參 生。 j出^唬的延遲版本务產 該輸出信號的延遲版本係由決定 信號的延遲版本之間的相位差來 ^輸出信號及該輸出 於該相位差來產生,而該輸出:ί;延= = 回應 =電ί 二 參考電壓可回應ί- 決定。 ㈣出^及該輸出信號的延遲版本之間所 當本發明在上述主要針對本 1- 瞭解到本發明可以實施為方法及/或電路 說明,其可 麗^簡單說明
本發明的其它特徵將可 — A 說明,即配合所w P! $ 9 寺疋/、體貫施例的詳細 岡]% _ / 面,而可更加瞭解,其中: 圖1所不為根據本發明 路的方塊圖; x月的具體男、靶例之工作週期校正電 圖2所示為根撼太义 路的信號時序圖發明的具體實施例之工作週期校正電 構圖斤丁為根據本發明的具體實施例之混合器電路之架 圖4所示為根墙士 作的信號時序圖本电明的具體實施例之混合器電路之運 圖5所示為粮擔士 的方塊圖;據本备明的另一具體實施例之混合器電路
第7頁 523992
圖6所示為一根據本發 運作的信號Β寺序圖; 圖7所示為根據本發 圖8所示為根據本發 正電路之方塊圖;及 明的另一具體實施例之混合器電1 明的延遲電路的方塊圖; 明的另一具體實施例之工作週期校 圖9所不為根據本發明的另 具體實施例 正電路運作之信號時序圖 當本發明可 由圖面中的範例所示二;::::同的形式時’此處鳥: 但是’其將要瞭解到,並^體貫施例來加以誶細說弭 的形式中,但相反地,:發本發明限制在所揭示特: 及範圍内的修正,相等月疋要涵蓋所有在本發明精; 所定義者。在圖面說明中,f其它選擇’如申請專利範 其也可瞭解到,者一-从’相同的編號代表相同的元件 件時,其係直接二連^ ^之為"連接”或π耦合”到另一. 的中間元件。相對而言:=合到其它的元件,或可能存二 直接耦合,,到另一元件時,田元件稱之為’’直接連接”或,, 圖1所示為根據本發,不會有中間元件的存在。 路的方塊圖。請參考圖丨,、二體實施例中工作週期校正電 含一反向延遲電路10及— 工作週期校正的示範電路包 電路1 0接收一輸入信號Z N相位混合器電路1 2。該反向延i 所接收的輸入信號丨N來於亚在一預定時間來反向及延^ 電路12 —輸出信號ουτ,^ 輸出信號0Β。該相位混合i 使該工作週期可藉由混合該輸入 ,「心間役
第8頁 523992
信號IN的相—位及該反向延遲電路1〇的輸出信號〇β的相低來 做校正。更將定而言,該相位混合器電路丨2產生該輸井信 號out,其可回應於該輸入信號』及該反向延遲電路1〇的 輸出信號0B,而大致提昇到該輸入信號丨N的上昇邊緣與該 反向延遲電路10的輪出信號〇B的上昇邊緣之間的中間點, 並下降到該輸入信號IN的下降邊緣與該反向延遲電路丨〇的 輸出信號0B的上昇邊緣之間的中間點。 該反向延遲電路10包含一延遲電路1〇3 時間延遲該輸入信號IN,及一反向電路1〇1),其可反向藝 延遲信號(即該延遲電路1〇3的輸出信號。該延遲電路 l〇a可包含一通用的延遲裝置或一延遲鎖定迴路(dll)電路 。該延遲電路l〇a較佳地是在當該輸入信號IN為高頻率時 ,包含一延遲鎖定迴路(DLL)電路。當該延遲電路1〇a包含 一 DLL電路時’該延遲電路1〇a回應於該反向電路1〇b的輸 出信號0B來延遲該輸入信號丨N 一段預定的時間。換言之, 該延遲電路l〇a,其包含一DLL電路,可藉由比較該反向電 路l〇b的輸出信號0B的相位,及該輸入信號⑺的相位,並 回應於該比較結果,而延遲該輸入信號I N —段預定的時間 。該預定時間可為一任意時間,但是要更為精確地校正^ 輸入信號IN的工作週期,該預定時間較佳地是 輸入信龍的低位準或高位準時段。 匕對應到該 圖2所示為根據本發明的具體實施例之工作週期校正電 路的,作之信號時序圖。圖2所示的時序圖係根據一範例 具體實施例,其中該延遲電路l〇a包含一DLL電路,而由該 523992 五、發明說明(6) "~ -- 二遲ί 所施加的延遲係回應於該輸人信號1 n的低货 二田t入信號ίΝ,其工作週期不等於5〇%,被輸入刮 … ^ 路,该Du電路即比較該輸入信號I Ν的相位及一反 二。=的相位(即該反向電路1〇b的輪出信號⑽的相位), 、 並回應於該比較結果來可變地延遲該輸入信號IN。換言之丨 ",DLL電路可變地延遲該輸入信號IN,直到該儿[電路被 i 鎖定即直到該輸入信號I N的上昇邊緣及該反向電路丨〇 b 的=出k嬈OB的上昇邊緣大致上是在同樣時間發生。 田汶DLL電<路被鎖定時,該輸出信號〇,係回應於該^入 信號IN的低位準時段而延遲同樣的時間址〇?,其可持蝮地 由該DLL電路來產生。因此,該輸出信號〇β,其具有與該 DLL電路的輸出信號〇相反的相位,則持續地由該反向電路 \〇b來產生。也就是說,該反向電路l〇b的輸出信號0B的上 幵邊緣及該輸入信號I N的上昇邊緣係大致上在相·同時'間發 生’而該輸出信號〇B,其係將該輸入信號丨N反向及延遲 tLOW的時間,並由該反向電路1〇b產生。該反向電路1〇b的 輸出信號0B係供應到該相位混合器1 2。 接著’該輸出信號OUT,其具有一校正的工作週期,係 由該相位混合器電路丨2藉由混合該輸入信號丨N的相位及該 輸出信號0B的相位所產生。該輸出信號out即因為該相位钃一 混合器電路1 2的運作,而大致地在該輸入信號丨N的上昇邊 緣及該輸出信號0B的上昇邊緣之間的中間點上昇(如圖2所 示’該輸入信號IN的上昇邊緣及該信號0B的上昇邊緣係大 致在相同的時間發生),並大致在該輸入信號丨N的下降邊 ‘
523992 五、發明說明(7) 緣及該信號让E的下降邊緣之間的中間點來下降。 - 因此,該相位混合器電路1 2的輸出信號OUT的該高時^ tHIGH,0UT,及該低時段tL0W,0UT,可以表示成下式; tHIGH,0UT-(tHIGH, IN + tHIGH,0B)/2____ (ι) tLOW,0UT-(tLOW, IN + tLOW,OB )/2.......(2、 在等式1及2中,tHIGH,IN及tLOW, IN分別代表該輸入信 號IN的高位準及低位準,而1:111(^,〇6及1^〇?,〇]8分別代 該反向電路10b的該輸出信號〇B的高時段與低時段。Λ 同時,因為信號0Β的tHIGH,0Β係等於該輸入信號ίΝ的低 位準時段tL0W,IN,而該信號0Β的tL0W,0B#於該輸入俨號 IN的高位準時段tHIGH,IN,等式1及2可表示為下式: tHIGH,0UT=(tHIGH, IN + tLOW, IN)/2-tCC/2. . . . (3) tLOW,0UT=(tL0W,IN+tHIGH,IN )/2=tCC/2____ (4)— 一在等式3及4中,tCC代表該輸入信號in的週期。因此, 該相位混合器電路12的輸出信號out的工作週期大約為5〇% 遲校正電路的範例運作,可藉由該DLL電路的延 其可瞭解到,根據本發明的另一具體實施 何的延遲時間’其包含對應到該輸人錢IN的高位準 523992 五、發明說明(8) —-- 時段tHIGH也延遲時間。再者,根據本發明的另一呈體f 施例,其可在該反向電路1〇b的輸出終端及該DU電路^輪 入終知之間加入一補償延遲裝置。 根據圖1所示的本發明具體實施例,其不需要在工作週 期扠正電路中使用一積分器電路。較佳地是,藉由避免 用一積分器電路,工作週期校正電路不需要負責由 偏壓所造成的工作週期誤差。 、°° 圖3所不為根據本發明的具體實施例之混合器電路的架 構,=圖4所^示為根據本發明具體實施例的混合器電路運 作之信號時序圖。在圖3及4中,該信號⑺對應於圖工所示 的輸入信號IN,該信號0B則對應於圖i所示該反向延遲電 路10的輸出信號0B。該信號0Ut係對應於圖i所示 信號OUT。
凊,考圖3,一相位混合器電路12A包含反向電路3〇及“ ,其每個皆具有一輸出終端而共同連接到一節點z,以及 一反向電路34,其具有一輸入終端來連接到節點z。該信 號IN係經由該反向電路3〇的輸入終端來接收,該信號⑽係 經由該反向電路32的輸入終端所接收,而信號⑽丁,其中 混合了兩個信號的相位,係由該反向電路34的輸出終端所 輸出:也就是說,其假設該反向電路3〇,32及34並不會造 成該信號out的延遲,其大致上在該信號ΙΝ的上昇邊緣及 =信號0Β的上昇邊緣之間的中間點來上昇,並大致上在該 信號I Ν的下降邊緣及該信號〇β的下降邊緣之間的中間點來 下降’其係由該反向電路3 4的輸出終端來輸出。但如圖4
第12頁 523992 五、發明說明(9) 所不,該信JiOUT係在該信號OUT由反向電路3〇,32及3患延 遲之後,由該反向電路34的輸出終端來輸出。 — 圖5所不為根據本發明另一具體實施例之混合器電路的 架構,而圖6所示為根據本發明另一具體實施例的混合器 t路運作之信號時序圖。在圖5及6中’該信號⑺對應於圖 1所不的輸入信號IN,該信號0B則對應於圖i所示該反向延 =路1G的輸出信細。該信細7係對應 輸出信號OUT。 請參考圖5—,-相位混合器電路12B包含一第一扭轉率限 制器電路50,-第二扭轉率限制器電路52,及一差分放’大 Γ而Ξ第;;ϊ率限制器電路50限制了該信號in的扭轉 率,而第二扭轉率限制器電路52限制了該信細的扭轉率 出放據該第二扭轉率限制器電路52的輸 出以Ζ2,而差分地放大該第—扭轉率限制器電路 出指號21,亚輸出該結果做為該輸出信號〇υτ。 , 假設該第一及第二扭轉率限制器電路5〇及52,及差 大1^54 f不會造成延遲,該信號GUT即大致上在該作號ΙΝ 的上升邊緣及該信號0Β的上昇邊緣之間的中間點來上儿昇, 亚大致上在該信號I N的下降邊緣及該信號〇B的下降 = 下所降’其係由該差分放大器54的輸出終端來 輸出C如圖6所不,該信號〇υτ係在該 i第:扭轉率限制器電路5。及52,及該差分放大4弟所延 遲之後’ m分放大器54的輸出終端所輸出。 圖7所示為根據本發明的具體實施例之延遲電路的方塊
523992 五、發明說明(10) 圖。在圖7 ,該信號I N對應於圖1所示的輸入信號丨N ^該 信號0對應於圖1所示的信號〇,而該信號⑽對應於圖i价示 的該反向延遲電路1〇的該輸出信號〇B。 請參考圖7,該DLL電路1 0a包含一相位偵測器電路7〇, 一充電系電路72,及一電壓控制延遲線74。該相位横測器 電路70比較該信號in的相位及該信號⑽的相位,並回應於 該相位比較結果來產生輸出信號UP及])〇WN。該充電果電路 72會回應於該相位偵測器電路7〇的輸出信號卯及⑽,來 改變一控制信號VC0N的電壓位準。該電壓控制延遲線7‘可 回應於該控制信號VC0N來藉由延遲該信號IN來產生該偯號 如亡述參考圖2的說明,當該DLL電路l〇a被鎖定時’該 輸出信號0,其係對應於該輸入信號以的低位 遲測的1間,其係持續地由該DU電路1Qa來產生。換言 之’當该#號〇,由係對應於該輸入信號IN的低位準 而延遲tLOW的時間時,复仫山斗+筛^ ,該信號_上昇邊緣;;二電遲線74所產生 相同的時間發生,如圖2二'侧的上升邊緣係大致上在 根據本發明的另一具體每 ^ 本及該電壓控制延遲線74=,當5亥信號ΙΝ的-反向版 測器電賴的輸入時'、,號0提供做為該相位債 制延遲線74來產生,並1$=號〇較佳地是由該電壓控 的一 tHIGH時間的延遲/、有對應於該信號1Ν的高位準時段 雖然圖3, 5及7所示為相 值混合器電路及DLL電路的範例 523992 X、發明說明(11) ”體貝施例^_其將可瞭解到 ^ 例,但是要包含任何能夠執行此】;具體, 圖8所示為根據本發明的另斤J兄月的運作之架構1 正電路之方塊圖。請參考圖8,其;;:::工作週期校 〜範例電路,其包含_ 1柞/、马用於工作週期校正的 l〇a ^ 入信號I N來產生__正週期可變電路8 〇接收該輸 /生王 仅正的輸出信號ΟΪ丨T,π — 信號Vc來改變該輸入信號IN的工作週期。Μ於一控制 電路80包含,扭轉率限制器電路及二工作週期可變 80b,其架構如圖所示。該扭轉率上=大准— 輪入信號I N的扭轉率,而今差八 ” 8 〇 a限制了該 INS,並輸出結果如信號⑽τ。 a的輸出仏號 该,遲電路10a,其已在上述的圖1及7的巧 上、 ’其藉由延遲該工作週期可變電 、σ丄 时論過 定的時間來輸出該信號〇。根據本發;出一預-,該延遲電路1 〇a可包含一通寺殊具體貫施例 延遲電路10a較佳地是在1 Ρ Λ ^ ^裝置或一DLL電路。該 包含-DLL電Ϊ疋在該輸入信㈣具有一高頻率時來 該控制電路82藉由比較該工作週期可 號,的相位,與該延遲電路1〇a的輸出;】〇路〇的輸出信 回應於該比較結果’來控制該控制信號Vc ^ '目位’亚 詳:而言,該控制電路82包含-反向電路…广」立準。更 測益電路82b,及-積分器82e。根據本發明的特殊目具位^貞實
第15頁 523992 五、發明說明(12) 施例,該積82c:可包含一充雷$雷& + 场 ⑽f)電路。該反向電路82a反m 的輸出信號OUT。該相位偵測J/b 期可變電細 :號的相位及該延遲電路10a的輸出信號〇的相位。 v貝刀為8 2 c係回應於該相位偵測器電路^ ^ ^ ^ ^ ^ ^ ^ =來改變該控制信號Vc的電厂喝。 制信緣的電壓位準,直到該工作週射 = 下降/緣及該延遲電路10a的輸出信號0 的上汁邊緣係—大致上在相同的時間發生。 在本’务明的較佳具體實施例巾’該延遲電路…包含j* 工作、R路,&延遲電路—係回應於—反向信號⑽來延遲該 變:路80的輸出信號ουτ,其係為該輸出信號〇 =版本。也就是說,該延遲電路10a藉由比較該反向 =趣的相位及該輸出信號ουτ的相位,並回應該比較结 —从1以延遲該工作週期可變電路80的輸出信號ουτ 一預 疋、%•間。該預定時間可以為一任意的時間,但要 ^ =該輸入信號ΙΝ的工作週期,該預定時間較佳地工對 f於該工作週期可變電路80的該輸出信號ουτ的 或高位準時段。 ^+ 圖9所示為根據本發明的另一具體實施例的工作 ^電路的,作之信號時序圖。圖9所示的時序圖係根據一 靶例具體實施例,其中該延遲電路1〇a包含—DLL電路, ,忒I遲私路1 〇a對應於該工作週期可變電路⑽的 號OUT之低位準時段所施加的該延遲。 、口 523992 五、發明說明(13) 當一不等0 %的工作週期之於 -
Vc來差分地放大該扭轉率 產生-輸出信號OUT。 顿的輸出“虎INS來 當該工作週期可變電路8〇 電路時,該DLL電路比較了今H出^/〇UT被輸入到祖L ^ ^ J通作週期可變電路80的於ψ 仏號OUT的相位及該反向信號〇b的相 雨 結果來可變地則該:^作週期 比較 OUT。換士夕#mT十& Λ J殳電路80的该輸出信號1- 8。的衿出V古 變地延遲該工作週期1變電路 山1出“虎OUT ’直到該DLL電路被鎖定,也就是直 上在相同時間發生 輪…。的下降邊緣係大致 二==鎖定時,該輸出信號0為對應於該輪出信 :=ΐ:ΪΓ:段而延遲觀的時間時,其係持續地由 = 電路末產生。該控制電路82藉由比較該工作週期可一 ^路80的輸出信號〇υτ及該DU電路的輸出信號〇,並 應於該比較結果,來控制該控制信號Vc的電壓位 細而言,該控制電路82改變該控制信號Vc的電壓位準’直 到該工作週期可變電路8〇的輸出信號〇υτ的下降邊緣(即該 反向電路82a的輪出信號〇謂的上昇邊緣),及該儿路乂 的=出信號0的上昇邊緣,將大致在相同的時間發生。 當該工作週期可變電路80的輸出信號〇υτ的下降邊 該反向電路82a的輪出信號〇UTB的上昇邊緣),及該讪匕電
第17頁 523992
路的輸出信號i)的上昇邊緣係大致在相同的時間發生,如; 圖9中時間點T所示,該控制信號^的電壓位準成為大致咽 疋。因此,由該時間點τ向前看,該工作週期可變電路8〇 的輸出信號OUT的工作週期係大約在50%。 該工作週期可變電路80的輸出信號〇υτ及該控制信號Vc 的電壓位準之間的關係係在下面說明。當該工作週期可變 電路80的輸出信號0UT的低位準tL〇w,〇υτ會因為該控制作 ,的電壓位準改變而增加一,值,該輪出信號〇υτ的^ 日寸段tHIGH,0U-Τ及低時段tL0W,0UT係分別由等式5及6來表 示,其示於下: 、 tHIGH, OUTFLOW, OUTB^tHIGH, IN- 5. . . (5) tLOW,0UT = tL0W,0 = tL0W, IN + 5..... ( 。在等式5及6中,tHIGH,IN及tLOW, IN代表了該輪入传 號IN的高位準及低位準時段,其分別輸入到該工作週=可 變電路80,tLOW’O代表該DLL電路的該輸出信號〇的低位 訏段,而UOW,0UTB則代表該反向電路82a的輸出信號=
的低位準時段。 1 B 上當該控制電路82調整該控制信號Vc的電壓位準時, 忒工作週期可變電路8〇的輸出信號〇υτ的下降邊緣(即誃= 向電,82β的輸出信號〇υτΒ的上昇邊緣),及該DLIj電路 輸出化唬0的上昇邊緣將大致在相同的時間發生,則 、 tHIGH,OUT,tL0W,0UTB,及tL〇w,〇之間的關係可以根據等式
第18頁 523992 五、發明說明(15) - 7而表示如下: tHIGH,OUT-tLOW,0UTB=tL0W,0 ....... (7) 將等式5及6取代入等式7時,即產生如下的等式8及9 : tHIGH, IN- (5 -tLOW, IN+ 5............ (8) 5 二(tHIGH,IN - tLOW,IN)/2........... (9) •一- 1 — 當等式9對等式5及6做取代時,等式5及6可分別表示為 參 等式10及11 : tHIGH,0UT = tHIGH,IN- (5= (tHIGH,INFLOW,IN)/2 = tCC/2..... (10) tLOW, 0UT = tL0W, IN+ (5 =(tHIGH, IN + tLOW, IN)/2 =tCC/2......⑴) 在 該工 50% < 該 其中 80的 可使 等式1 0及11中’ tcc代表該輸入信號IN的週期。因此 作週期可變電路80的輸出信號OUT的工作週期大約為 輸出信細T的低位準時段聰。但其可交電路 用任何的延遲時間, /、瞭解到,其 ^中包含對應於該工作週期可變
第19頁 :二週:校正電路的範例性運作已藉由範例來說明, ^ L L電路的延遲時間係對變 523992
五、發明說明(16) 電路80的輸I信號OUT的高位準時段tHIGH的一延遲時間J 再者,一補償延遲裝置根據本發明的另一具體實施例,一/ 以加入到該DLL電路的反向輸出終端,其係輸出自該反可 輸出終端0B,以及該DLL電路的輸入終端之間。 ° 根據圖8所示的本發明的具體實施例,兵便用一工 期可變電路80,一延遲電路10a及用以控制該工作週 變電路80的一控制電路82。雖然圖8所示的本發明具』3 施例可包含一積分器82c,該積分器82c的偏壓可因、體實 位偵測器82b的輸出信號UP及DOWN而降低,其可輪 ^承 積分器82c,其通常具有一短脈衝。其較佳地是^入到穹 所示的本發明具體實施例的工作週期校正電路&,’ 4艮據圖{ 工作週期誤差,並產生一具有約5 〇 %工作週 〃可降伯 號。 /的一輪出信 總結以上的詳細說明,其可注意到對於較佳I 在大致上不背離本發明的原理之下,可對談〃、廢貫施例 例進行許多變化及修正。所有這些變化及:父體實施 在本發明的範圍内,如以下申請專利範圍^ ^是要包含 523992
第21頁
Claims (1)
- 523992 案號 90107499 年,0月>/曰 修正 六、申請專利範圍 到第 一 Ub 一 η夂 一第 1 . 一種校正一信號之一工作週期 該信號來產生該信號的一 其係回應於 並回應於該 延遲 產生 二狀 態過 二狀 一輸出信號 態之一過渡 渡到該第一 狀態之一過渡 ί年1〇月费拜補充 狀態之 態,及其係 過渡與該信 2. 包含 版本 號; 第二 3. 進一 態之 如申 回應於該信號 號的延遲版本 一過渡,而由該第二狀態 請專利範圍第1項之方法 之方法,其包含: 延遲版本;及 該信號由第一狀態過渡 信號的延遲版本由該第 而由一第一狀態過渡到 由第二狀態過渡到第一 由該第一狀態過渡到第 過渡到該第一狀態。 ,其中產生該輸出信號 反向該信號的該延遲版本來產生該信號的一反向延遲 產生 4. 生該 限制 及 限制 中間 如申 步包 決定 回應 該輸 如申 信號 決定 該信號的一扭轉率,藉以產生一第一中間輸出信 該信號的該反向延遲版本的一扭轉率,來產生一 輸出信號。 請專利範圍第2項之方法,其中產生該輸出信號 含: 出該第一及 於該第一及 出信號。 請專利範圍 的該延遲版 該信號及該 第二中間輸出 第二中間輸出 第1項之方法, 本,其包含: 信號的延遲版 信號的電壓差;及 信號之間的該電壓差來 其中延遲該信號來產 本之間的相位差;O:\70\70309-911029.ptc 第22頁 523992 _案號9Q107499_年月曰 修正_> 六、申請專利範圍 回應於該信號及該信號的延遲版本之間的相位差來產/ 生一控制電壓;及 回應於該控制電壓來延遲該信號,藉以產生該信號的 延遲版本。 5 .如申請專利範圍第1項之方法,其中該輸出信號係在 該信號由該第一狀態過渡到該第二狀態,及該信號的延遲 版本由該第二狀態過渡到該第一狀態之間,由該第一狀態 過渡到該第二狀態,而該輸出信號係在該信號由該第二狀 態過渡到該第一狀態,及該信號的延遲版本由該第一狀態 過渡到該第二狀態之間,由該第二狀態過渡到該第一狀態 Φ 6 ·如申請專利範圍第1項之方法,其中延遲該信號來產 生該信號的延遲版本,其包含: 延遲該信號一預定時間,藉以產生該信號的延遲版本 ,其中該預定時間係選自包含該信號在該信號的一單一週 期期間處於該第一狀態的時間,及該信號在該信號的該單 一週期期間處於第二狀態的時間的群組。 7. —種校正一信號之一工作週期之方法,其包含: 限制該信號的一扭轉率來產生一第一中間輸出信號; 決定出該第一中間輸出信號及一參考電壓之間的一電 壓差; 回應於該第一中間輸出信號及該參考電壓之間的電壓你 差來產生一輸出信號; 延遲該輸出信號來產生該輸出信號的一延遲版本;及O:\70\70309-911029.ptc 第23頁 523992 案號 90107499 年月曰 修正 六、申請專利範圍 回應於該輸出信號及該輸出信號的一延遲版本來產生 該參考電壓。 8. 如申請專利範圍第7項之方法,其中延遲該輸出信號 來產生該輸出信號的延遲版本,其包含: 決定出該輸出信號及該輸出信號的延遲版本之間的相 位差; 回應於該輸出信號及該輸出信號的延遲版本之間的該 相位差來產生一控制電壓;及 回應於該控制電壓,延遲該輸出信號來產生該輸出信 號的延遲版本。 9. 如申請專利範圍第7項之方法,其中產生該參考電壓 包含: 決定出該輸出信號及該輸出信號的延遲版本之間的一 相位差;及 回應於該輸出信號及該輸出信號的延遲版本之間的該 相位差來產生該參考電壓。 1 0 . —種工作週期校正電路,其包含: 一延遲電路,其用來回應一輸入信號來產生一延遲的 信號;及 一混合器電路,其用來回應於該輸入信號由該第一狀 態過渡到該第二狀態,及該延遲信號由該第二狀態過渡到 該第一狀態,而由一第一狀態過渡到一第二狀態,並回應 於該輸入信號由該第二狀態過渡到該第一狀態,及該延遲 信號由該第一狀態過渡到該第二狀態,而由一第二狀態過O:\70\70309-911029.ptc 第24頁 523992 _案號 90107499_年月日__1 六、申請專利範圍 渡到一第一狀態。 1 1 .如申請專利範圍第1 0項之工作週期校正電路,進一 -步包含: 一第一反向器,其用來回應於該延遲信號來在其輸出 終端產生一反向的延遲信號。 1 2 .如申請專利範圍第1 1項之工作週期校正電路,其中 該混合器電路包含: _ 一第二反向器,其用來回應於該輸入信號來在其輸出 終端產生一第一中間輸出信號; 一第三反向器,其用來回應於該反向的輸入信號來在 其輸出終端產生一第二中間輸出信號;及 φ 一第四反向器,其用來回應於在其輸入終端所接收的 該第一及第二中間輸出信號,而產生該輸出信號。 1 3.如申請專利範圍第1 1項之工作週期校正電路,進一 步包含: 一第一扭轉率限制器電路,其用來回應於該輸入信號 產生一第一中間輸出信號;及 一第二扭轉率限制器電路,其用來回應於該反向的延 遲信號產生一第二中間輸出信號。 1 4.如申請專利範圍第1 3項之工作週期校正電路,進一 步包含: 一差分放大器電路,其用來回應於該第一及第二中間< 輸出信號產生該輸出信號。 1 5.如申請專利範圍第1 0項之工作週期校正電路,其中O:\70\70309-911029.ptc 第25頁 523992 _案號 90107499_年月日____ 六、申請專利範圍 該延遲電路包含: 一相位偵測器電路,其用來決定該輸入信號及該延遲 信號之間的相位差, 一控制電壓產生器電路,其用來回應於該輸入信號及 該延遲信號之間的該相位差來產生一控制電壓;及 一延遲線電路,其用來回應於該控制電壓來產生該延 遲的信號。 1 6 .如申請專利範圍第1 5項之工作週期校正電路,其中 該控制電壓產生器電路包含一充電泵電路。 1 7. —種工作週期校正電路,其包含: 一差分放大器電路,其用來回應於一輸入信號及一參 考電壓來產生一輸出信號; 一延遲電路,其用來回應於該輸出信號來產生一延遲 的信號;及 一控制電路,其用來回應於該輸出信號及該延遲信號 來產生該參考電壓。 1 8.如申請專利範圍第1 7項之工作週期校正電路,進一 步包含: 一扭轉率限制器,其用來回應於一輸入信號來產生一 第一中間輸出信號;及 其中該差分放大器電路係用來回應於該第一中間輸出 信號及該參考電壓來產生該輸出電壓。 1 9.如申請專利範圍第1 7項之工作週期校正電路,其中 該延遲電路包含:O:\70W0309-911029.ptc 第26頁 523992 案號 90107499 年 月 曰 修正 六、申請專利範圍 一相位偵測器電路,其用來決定出該輸入信號及該延 遲信號之間的一相位差; 一控制電壓產生器電路,其用來回應於該輸入信號及 該延遲信號之間的該相位差來產生一控制電壓;及 一延遲線電路,其用來回應於該控制電壓來產生該延 遲的信號。 2 0 .如申請專利範圍第1 9項之工作週期校正電路,其中 該控制電壓產生器電路包含一充電泵電路。 2 1 .如申請專利範圍第1 7項之工作週期校正電路,其中 該控制電路包含: 一相位偵測器,其用來決定出該輸出信號及該輸入信 號的延遲版本之間的一相位差;及 一積分電路,其用來回應於該輸出信號及該輸入信號 的延遲版本之間的該相位差來產生該參考電壓。 2 2 .如申請專利範圍第2 1項之工作週期校正電路,其中 該積分器電路包含一充電泵電路。 2 3 .如申請專利範圍第2 2項之工作週期校正電路,其中 該積分器電路包含一低通濾波器電路。 24. —種工作週期校正電路,其包含: 用以延遲一信號來產生該信號的延遲版本之裝置;及 用以產生一輸出信號的裝置,其係回應於該信號由該 第一狀態過渡到該第二狀態,及該信號延遲版本由該第二 狀態過渡到該第一狀態,而由一第一狀態過渡到第二狀態 ,並回應於該輸入信號由該第二狀態過渡到該第一狀態,O:\70\70309-911029.ptc 第27頁 523992 _案號 90107499_年月日_. 六、申請專利範圍 及該信號的延遲版本由該第一狀態過渡到該第二狀態,而 由該第二狀態過渡到該第一狀態。 2 5 .如申請專利範圍第2 4項之工作週期校正電路,其中 用以產生該輸出信號的裝置,其包含: 用以反向該信號的延遲版本來產生該信號的一反向延 遲版本之裝置; 用以限制該信號的一扭轉率來產生一第一中間輸出信 號之裝置;及 用以限制該信號的該反向延遲版本的扭轉率來產生一 第二中間輸出信號。 2 6 .如申請專利範圍第2 5項之工作週期校正電路,其中 用以產生該輸出信號的該裝置,進一步包含: 用以決定出該第一及第二中間輸出信號之間的一電壓 差之裝置;及 用以回應於該第一及第二中間輸出信號之間的該電壓 差來產生該輸出信號之裝置。 2 7.如申請專利範圍第2 4項之工作週期校正電路,其中 用以延遲該信號來產生該信號的延遲版本之該裝置,其包 含: 用以決定出該信號及該信號的延遲版本之間的一相位 差之裝置; 用以回應於該信號及該信號的延遲版本之間的該相位H 差來產生一控制電壓之裝置;及 用以回應於該控制電壓而延遲該信號來產生該信號的O:\70\70309-911029.ptc 第28頁 523992 _案號 9Q107499_年月日__ 六、申請專利範圍 延遲版本之裝置。 2 8.如申請專利範圍第2 4項之工作週期校正電路,其中 該輸出信號係在該信號由該第一狀態過渡到該第二狀態, 及該信號的延遲版本由該第二狀態過渡到該第一狀態之間 ,由該第一狀態過渡到該第二狀態,而該輸出信號係在該 信號由該第二狀態過渡到該第一狀態,及該信號的延遲版 本由該第一狀態過渡到該第二狀態之間,由該第二狀態過 渡到該第一狀態。 2 9 .如申請專利範圍第2 4項之工作週期校正電路,其中 用以延遲該信號來產生該信號的一延遲版本之該裝置,其 包含: 用以延遲該信號一預定的時間來產生該信號的延遲版 本之裝置,其中該預定時間係選自包含該信號在該信號的 一單一週期期間處於該第一狀態的時間,及該信號在該信 號的該單一週期期間處於第二狀態的時間的群組。 30. —種工作週期校正電路,其包含: 用以限制一信號的一扭轉率來產生一第一中間輸出信 號之裝置; 用以決定該第一中間輸出信號及一參考電壓之間的一 電壓差之裝置; 用以回應於該第一中間輸出信號及該參考電壓之間的 該電壓差來產生一輸出信號之裝置; 用以延遲該輸出信號來產生該輸出信號的一延遲版本 之裝置;及O:\70\70309-911029.ptc 第29頁 523992 案號 90107499 曰 修正 六、申請專利範圍 用以回應於該輸出信號及該輸出信號的一延遲版本來 產生該參考電壓之裝置。 3 1 .如申請專利範圍第3 0項之工作週期校正電路,其中 用以延遲該輸出信號來產生該輸出信號的延遲版本之該裝 置,其包含: 用以決定該輸出信號及該輸出信號的延遲版本之間的 一相位差之裝置; 用以回應於該輸出信號及該輸出信號的延遲版本之間 的該相位差來產生一控制電壓之裝置;及 用以回應於該控制電壓來延遲該輸出信號來產生該輸 出信號的延遲版本之裝置。 3 2.如申請專利範圍第3 0項之工作週期校正電路,其中 用以產生該參考電壓之該裝置,其包含: 用以決定該輸出信號及該輸出信號的延遲版本之間的 一相位差之裝置;及 用以回應於該輸出信號及該輸出信號的延遲版本之間 的該相位差來產生該參考電壓之裝置。 %O:\70\70309-911029.ptc 第30頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000018672A KR100360403B1 (ko) | 2000-04-10 | 2000-04-10 | 듀티 싸이클 보정회로 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW523992B true TW523992B (en) | 2003-03-11 |
Family
ID=19663110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090107499A TW523992B (en) | 2000-04-10 | 2001-03-29 | Methods and circuits correcting a duty-cycle of a signal by delaying the signal and generating an output signal responsive to state transitions of the signal and the delayed version of the signal |
Country Status (6)
Country | Link |
---|---|
US (1) | US6466071B2 (zh) |
EP (1) | EP1146644B1 (zh) |
JP (1) | JP3804763B2 (zh) |
KR (1) | KR100360403B1 (zh) |
DE (1) | DE60137883D1 (zh) |
TW (1) | TW523992B (zh) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393206B1 (ko) * | 2000-10-23 | 2003-07-31 | 삼성전자주식회사 | 고주파 특성과 수율 향상을 위한 지연동기회로 |
KR100384781B1 (ko) * | 2000-12-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
KR100424181B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법 |
KR100424180B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 |
US7058120B1 (en) * | 2002-01-18 | 2006-06-06 | Xilinx, Inc. | Integrated high-speed serial-to-parallel and parallel-to-serial transceiver |
JP3789387B2 (ja) * | 2002-04-26 | 2006-06-21 | 富士通株式会社 | クロック復元回路 |
KR100486268B1 (ko) * | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
US6967514B2 (en) * | 2002-10-21 | 2005-11-22 | Rambus, Inc. | Method and apparatus for digital duty cycle adjustment |
KR100490655B1 (ko) * | 2002-10-30 | 2005-05-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 그를 구비한 지연고정루프 |
KR100505698B1 (ko) * | 2003-08-06 | 2005-08-02 | 삼성전자주식회사 | 주파수 변화와 pvt 변화에 둔감한 위상 믹서 및 이의제어방법 |
US6956420B2 (en) * | 2003-09-30 | 2005-10-18 | Intel Corporation | Duty cycle compensation in clock circuit |
KR100605604B1 (ko) * | 2003-10-29 | 2006-07-28 | 주식회사 하이닉스반도체 | 지연 고정 루프 및 그 제어 방법 |
KR100578232B1 (ko) * | 2003-10-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
KR100554981B1 (ko) * | 2003-11-20 | 2006-03-03 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
KR100594258B1 (ko) * | 2004-02-26 | 2006-06-30 | 삼성전자주식회사 | 위상 합성된 출력신호를 이용하여 지터를 줄이는 듀티싸이클 보정 회로 및 그 방법 |
KR100673885B1 (ko) * | 2004-04-27 | 2007-01-26 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
US7005904B2 (en) * | 2004-04-30 | 2006-02-28 | Infineon Technologies Ag | Duty cycle correction |
KR100618825B1 (ko) * | 2004-05-12 | 2006-09-08 | 삼성전자주식회사 | 지연 동기 루프를 이용하여 내부 신호를 측정하는집적회로 장치 및 그 방법 |
US7187221B2 (en) * | 2004-06-30 | 2007-03-06 | Infineon Technologies Ag | Digital duty cycle corrector |
US7289374B2 (en) * | 2004-07-01 | 2007-10-30 | Infineon Technologies Ag | Circuit and method for adjusting threshold drift over temperature in a CMOS receiver |
US7221202B1 (en) * | 2004-09-15 | 2007-05-22 | Cypress Semiconductor Corporation | Delay-locked loop with reduced susceptibility to false lock |
KR100685606B1 (ko) | 2004-12-01 | 2007-02-22 | 주식회사 하이닉스반도체 | 지연 동기 루프의 듀티 사이클 보정회로 |
US7158443B2 (en) * | 2005-06-01 | 2007-01-02 | Micron Technology, Inc. | Delay-lock loop and method adapting itself to operate over a wide frequency range |
US20070024338A1 (en) * | 2005-07-28 | 2007-02-01 | Altera Corporation, A Corporation Of Delaware | Circuitry and methods for programmably adjusting the duty cycles of serial data signals |
US7322001B2 (en) * | 2005-10-04 | 2008-01-22 | International Business Machines Corporation | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
US7227809B2 (en) * | 2005-10-14 | 2007-06-05 | Micron Technology, Inc. | Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration |
KR100701704B1 (ko) | 2006-01-12 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀티 교정 회로 |
US7423465B2 (en) * | 2006-01-27 | 2008-09-09 | Micron Technology, Inc. | Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit |
US8073890B2 (en) | 2006-02-22 | 2011-12-06 | Micron Technology, Inc. | Continuous high-frequency event filter |
US7417480B2 (en) * | 2006-07-14 | 2008-08-26 | International Business Machines Corporation | Duty cycle correction circuit whose operation is largely independent of operating voltage and process |
US7913199B2 (en) * | 2006-07-14 | 2011-03-22 | International Business Machines Corporation | Structure for a duty cycle correction circuit |
KR100853462B1 (ko) * | 2006-08-31 | 2008-08-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100807115B1 (ko) * | 2006-09-29 | 2008-02-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그의 구동방법 |
KR100834392B1 (ko) * | 2006-10-30 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 장치 |
KR100817081B1 (ko) | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
KR100897254B1 (ko) | 2007-04-12 | 2009-05-14 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 및 방법 |
KR100894255B1 (ko) | 2007-05-04 | 2009-04-21 | 삼성전자주식회사 | 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법 |
US20090128206A1 (en) * | 2007-11-20 | 2009-05-21 | Boerstler David W | Apparatus and Method for Obtaining Desired Phase Locked Loop Duty Cycle without Pre-Scaler |
US8108813B2 (en) * | 2007-11-20 | 2012-01-31 | International Business Machines Corporation | Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler |
US7839194B2 (en) * | 2007-11-21 | 2010-11-23 | Rambus Inc. | Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment |
US8381143B2 (en) * | 2008-05-29 | 2013-02-19 | International Business Machines Corporation | Structure for a duty cycle correction circuit |
US8161313B2 (en) * | 2008-09-30 | 2012-04-17 | Mosaid Technologies Incorporated | Serial-connected memory system with duty cycle correction |
US8181056B2 (en) * | 2008-09-30 | 2012-05-15 | Mosaid Technologies Incorporated | Serial-connected memory system with output delay adjustment |
KR20110003189A (ko) * | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 듀티 사이클 에러 보정 회로 |
KR101036257B1 (ko) * | 2010-08-03 | 2011-05-23 | 김진택 | 논두렁 보호장치 |
US9236856B2 (en) * | 2010-12-09 | 2016-01-12 | Taiwan Semiconductor Manufactuing Company, Ltd. | Apparatus for controlling slew rate |
KR101771980B1 (ko) * | 2011-10-20 | 2017-08-30 | 에스케이하이닉스 주식회사 | 위상 혼합 회로 및 이를 포함하는 지연고정루프 |
KR101283998B1 (ko) * | 2012-03-23 | 2013-07-10 | 포항공과대학교 산학협력단 | 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 |
KR20160069163A (ko) | 2014-12-08 | 2016-06-16 | 한국전자통신연구원 | 듀티 신호 보상 장치 및 그 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03245608A (ja) * | 1990-02-23 | 1991-11-01 | Mitsubishi Electric Corp | クロックデューティ制御回路 |
US5406590A (en) * | 1992-10-23 | 1995-04-11 | Compaq Computer Corporation | Method of and apparatus for correcting edge placement errors in multiplying phase locked loop circuits |
AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
AU1841895A (en) | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
US5945857A (en) * | 1998-02-13 | 1999-08-31 | Lucent Technologies, Inc. | Method and apparatus for duty-cycle correction |
US6084452A (en) * | 1998-06-30 | 2000-07-04 | Sun Microsystems, Inc | Clock duty cycle control technique |
-
2000
- 2000-04-10 KR KR1020000018672A patent/KR100360403B1/ko not_active IP Right Cessation
-
2001
- 2001-03-29 TW TW090107499A patent/TW523992B/zh not_active IP Right Cessation
- 2001-04-05 US US09/826,566 patent/US6466071B2/en not_active Expired - Lifetime
- 2001-04-09 JP JP2001109868A patent/JP3804763B2/ja not_active Expired - Fee Related
- 2001-04-10 EP EP01303356A patent/EP1146644B1/en not_active Expired - Lifetime
- 2001-04-10 DE DE60137883T patent/DE60137883D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3804763B2 (ja) | 2006-08-02 |
US6466071B2 (en) | 2002-10-15 |
DE60137883D1 (de) | 2009-04-23 |
EP1146644A3 (en) | 2003-06-18 |
KR20010095537A (ko) | 2001-11-07 |
JP2001352234A (ja) | 2001-12-21 |
EP1146644B1 (en) | 2009-03-11 |
US20010030562A1 (en) | 2001-10-18 |
EP1146644A2 (en) | 2001-10-17 |
KR100360403B1 (ko) | 2002-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW523992B (en) | Methods and circuits correcting a duty-cycle of a signal by delaying the signal and generating an output signal responsive to state transitions of the signal and the delayed version of the signal | |
US7956659B2 (en) | Semiconductor memory device capable of easily performing delay locking operation under high frequency system clock | |
US6346843B2 (en) | Clock signal generating circuit using variable delay circuit | |
US8947141B2 (en) | Differential amplifiers, clock generator circuits, delay lines and methods | |
US20030117194A1 (en) | Delay locked loop circuit with duty cycle correction function | |
US9331702B2 (en) | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path | |
US20110025392A1 (en) | Duty cycle correction method and its implementing circuit | |
TW200307397A (en) | Digital DLL apparatus for correcting duty cycle and method thereof | |
US9154140B1 (en) | Delay locked loop | |
US7705640B2 (en) | Common-mode feedback method using a current starved replica biasing | |
WO2015149653A1 (zh) | 一种时钟占空比调整电路及多相位时钟产生器 | |
US8773186B1 (en) | Duty cycle correction circuit | |
US6680635B2 (en) | Apparatus and method for generating output clock signal having controlled timing | |
JP2007143134A (ja) | 差動増幅器、差動増幅方法、及びこれを利用した位相固定ループ、並びに遅延同期ループ | |
US10693446B1 (en) | Clock adjustment circuit and clock adjustment method | |
KR100843002B1 (ko) | 듀티 사이클 보정 회로 및 이를 갖는 지연 고정 루프 | |
US20080122491A1 (en) | Frequency comparator, frequency synthesizer, and related methods thereof | |
US7391245B2 (en) | Delay locked loop and method for setting a delay chain | |
JP4701102B2 (ja) | タイミング補正装置 | |
CN115473515A (zh) | 数字信号输出电路及数字信号输出装置 | |
US8115532B2 (en) | Linear monotonic delay chain circuit | |
JP2010200364A (ja) | 遅延ロックドループ回路 | |
TWI681632B (zh) | 時脈調整電路及時脈調整方法 | |
CN110635789B (zh) | 时钟调整电路及时钟调整方法 | |
US20130321050A1 (en) | Delay-locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |