JP2010200364A - 遅延ロックドループ回路 - Google Patents
遅延ロックドループ回路 Download PDFInfo
- Publication number
- JP2010200364A JP2010200364A JP2010108178A JP2010108178A JP2010200364A JP 2010200364 A JP2010200364 A JP 2010200364A JP 2010108178 A JP2010108178 A JP 2010108178A JP 2010108178 A JP2010108178 A JP 2010108178A JP 2010200364 A JP2010200364 A JP 2010200364A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- signal
- delay
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】遅延素子(10)は、基準クロック信号の立ち上がり(又は立ち下がり)から、ループフィルタ(40)の出力に基づいた量だけ遅延して変化する遅延クロック信号を生成する。信号生成回路(20)は、基準クロック信号の立ち上がり及び立ち下がり並びに遅延クロック信号の変化に応じて相補的に変化する二つの信号を生成する。チャージポンプ回路(30)は、ループフィルタ(40)に対して、これら二つの信号に従って、基準クロック信号の立ち上がり(又は立ち下がり)から遅延クロック信号の変化までの間プッシュ動作(又はプル動作)を、遅延クロック信号の変化から基準クロック信号の立ち下がり(又は立ち上がり)までの間プル動作(又はプッシュ動作)を行う。
【選択図】図1
Description
図1は、本発明の第1の実施形態に係る遅延ロックドループ回路の構成を示す。本実施形態に係る遅延ロックドループ回路は、遅延素子10、信号生成回路20、チャージポンプ回路30、及びループフィルタ40を備えている。遅延素子10は、基準クロック信号CLKrを受け、遅延クロック信号CLKdを出力する。遅延クロック信号CLKdの遅延量は、ループフィルタ40から出力された制御電圧Vcによって制御される。信号生成回路20は、基準クロック信号CLKrと遅延クロック信号CLKdの反転との論理積を信号UPとして、また、基準クロック信号CLKrと遅延クロック信号CLKdとの論理積を信号DNとして、それぞれ出力する。チャージポンプ回路30は、電流源301、電流源301が供給する電流I1の通電/遮断を信号UPに従って制御するスイッチ302、電流源303、及び、電流源303が供給する電流I2の通電/遮断を信号DNに従って制御するスイッチ304を備え、信号UPがHiレベルのとき、電流I1を外部へ出力し(プッシュ動作)、信号DNがHiレベルのとき、電流I2を外部から引き込む(プル動作)。ループフィルタ40は、容量401を備え、チャージポンプ回路30の出力を受け、これを積分して制御電圧Vcを生成する。
図5は、第1の参考例に係る遅延ロックドループ回路の構成を示す。本参考例に係る遅延ロックドループ回路は、第1の実施形態とは異なる構成の信号生成回路20を備えている。本参考例に係る信号生成回路20は、基準クロック信号CLKrと遅延クロック信号CLKdの反転との論理積を信号UPとして、また、基準クロック信号CLKrを信号DNとして、それぞれ出力する。以下、本参考例に係る遅延ロックドループ回路について、第1の実施形態に係る遅延ロックドループ回路と異なる点のみを説明する。
図7は、第2の参考例に係る遅延ロックドループ回路の構成を示す。本参考例に係る遅延ロックドループ回路は、第1の参考例とは異なる構成のチャージポンプ回路30を備えている。本参考例に係るチャージポンプ回路30は、第1の参考例に係るチャージポンプ回路30に、さらに、電流源305、電流源305が供給する電流I3の通電/遮断を信号UPに従って制御するスイッチ306、電流源307、及び、電流源307が供給する電流I4の通電/遮断を信号DNに従って制御するスイッチ308を備えている。以下、第1の参考例と異なる点についてのみ説明する。
図9は、第3の参考例に係る遅延ロックドループ回路の構成を示す。本参考例に係る遅延ロックドループ回路は、第1及び2の参考例とは異なる構成のチャージポンプ回路30を備えている。本参考例に係るチャージポンプ回路30は、第2の参考例に係るチャージポンプ回路30に、さらに、電流源301と同極性の電流I5を供給する電流源309を備えている。すなわち、本参考例に係るチャージポンプ回路30では、信号UP及びDNの状態にかかわらず、電流源309から電流I5が常時供給されている。以下、第2の参考例と異なる点についてのみ説明する。
R2=R3=2R1=R、かつ、Va=(Vdd−Vss)/2=Vdd/2
を満たすように、抵抗311〜313の抵抗値、及び、電圧Vaをそれぞれ設定すると、信号/UP及びDNがそれぞれグランド電圧Vss及び電源電圧Vddとなったとき、抵抗311から信号/UPの入力端に、大きさがVdd/Rの電流が流れ出し、信号DNの入力端から抵抗312に、大きさがVdd/2/Rの電流が流れ込む。また、抵抗311〜313の接続点からグランドノードには、大きさがVdd/2/Rの電流が流れている。したがって、キルヒホッフの法則により、演算増幅器402の出力側から抵抗311〜313の接続点に、容量401を介して電流Vdd/Rが流れ込む。この結果、制御電圧Vcは漸増する。
図12は、第4の参考例に係る遅延ロックドループ回路の構成を示す。本参考例に係る遅延ロックドループ回路は、上記の第1の実施形態及び各参考例に係る遅延ロックドループ回路のいずれか二つを組み合わせた構成をしており、第1の遅延ロックドループ回路は、遅延素子10r、信号生成回路20r、チャージポンプ回路30r、及びループフィルタ40rを備え、第2の遅延ロックドループ回路は、遅延素子10f、信号生成回路20f、チャージポンプ回路30f、及びループフィルタ40fを備えている。第1及び第2の遅延ロックドループ回路は、それぞれ、基準クロック信号CLKrの立ち上がり及び立ち下がりから遅延して論理レベルが変化する遅延クロック信号CLKdr及びCLKdfを出力する。第1及び第2の遅延ロックドループ回路の具体的構成は、第1の実施形態及び各参考例で説明した通りである。また、本参考例に係る遅延ロックドループ回路はクロック生成回路50を備えている。以下、本参考例に特徴的な部分についてのみ説明する。
αT/2+(1−α)T/2=T/2
となり、基準クロック信号CLKrのちょうど半分の周期(T/2)となる。すなわち、基準クロック信号CLKrのデューティ比にかかわらず遅延クロック信号CLKdのデューティ比は50%となる。
図15は、第5の参考例に係る遅延ロックドループ回路の構成を示す。本参考例に係る遅延ロックドループ回路は、第4の参考例に係る遅延ロックドループ回路における第1及び第2の遅延ロックドループ回路に、互いに逆位相関係にある基準クロック信号CLKr及びその反転(以下、「基準クロック信号/CLKr」と表す)を与える構成となっている。
11,11a,11b 反転回路(第1の回路)
12,12A 波形整形回路(第2の回路)
20,20r、20f 信号生成回路
30,30r、30f チャージポンプ回路
40,40r、40f ループフィルタ
50 クロック生成回路
111 トランジスタ(第1のトランジスタ)
112 トランジスタ(第2のトランジスタ)
113 トランジスタ(第3のトランジスタ)
114 トランジスタ(電流源)
121 インバータ
122 トランジスタ
301 電流源(第1の電流源)
302 スイッチ(第1のスイッチ)
303 電流源(第2の電流源)
304 スイッチ(第2のスイッチ)
305 電流源(第3の電流源)
306 スイッチ(第3のスイッチ)
307 電流源(第4の電流源)
308 スイッチ(第4のスイッチ)
309 電流源(第5の電流源)
311 抵抗(第1の抵抗)
312 抵抗(第2の抵抗)
313 抵抗(第3の抵抗)
401 容量
402 演算増幅器
Claims (8)
- 基準クロック信号の第1の論理レベルから第2の論理レベルへの第1の変化から遅延して、第1の論理レベルから第2の論理レベルへ変化する遅延クロック信号を生成する遅延素子と、
前記基準クロック信号の第1の変化、前記基準クロック信号の前記第2の論理レベルから前記第1の論理レベルへの第2の変化、及び前記遅延クロック信号の変化に応じて相補的に変化する第1及び第2の信号を生成する信号生成回路と、
前記第1及び第2の信号に従って、前記基準クロック信号の第1の変化から前記遅延クロック信号の変化までの間、プッシュ動作及びプル動作のいずれか一方である第1の動作を行い、前記遅延クロック信号の変化から前記基準クロック信号の第2の変化までの間、プッシュ動作及びプル動作の他方である第2の動作を行うチャージポンプ回路と、
前記チャージポンプ回路の出力を積分してアナログ信号を出力するループフィルタとを備え、
前記遅延素子は、前記ループフィルタの出力に基づいて、前記基準クロック信号の第1の変化から前記遅延クロック信号の変化までの遅延量を制御する、遅延ロックドループ回路において、
前記遅延素子は、
直列に接続され、ゲートに前記基準クロック信号を受ける互いに逆極性の第1及び第2のトランジスタ、及びこれらトランジスタの間に接続され、ゲートに前記ループフィルタの出力を受ける第3のトランジスタを有し、前記第1のトランジスタと前記第2のトランジスタとの間の所定ノードの電圧を出力信号とする第1の回路と、
前記第1の回路の出力信号の波形を整形する第2の回路とを備えたものである
ことを特徴とする遅延ロックドループ回路。 - 請求項1に記載の遅延ロックドループ回路において、
前記ループフィルタが、波形に鈍利のある出力で前記第3のトランジスタを制御する
ことを特徴とする遅延ロックドループ回路。 - 請求項1に記載の遅延ロックドループ回路において、
前記第1の回路の出力信号の立ち上がり及び立ち下がりのいずれか一方が他方に対してなだらかな変化をする
ことを特徴とする遅延ロックドループ回路。 - 請求項3に記載の遅延ロックドループ回路において、
前記第2の回路は、なだらかな変化をする前記第1の回路の出力信号の立ち上がり及び立ち下がりのいずれか一方を波形整形して、急峻なエッジを有する前記遅延クロック信号を生成する
ことを特徴とする遅延ロックドループ回路。 - 基準クロック信号を受けて遅延させた遅延クロック信号を出力する遅延素子と、
前記基準クロックと前記遅延クロック信号とを個々に入力して互いに異なる位相の第1の信号及び第2の信号を生成して出力する信号生成回路と、
前記第1の信号及び第2の信号を個々に与えてプッシュ・プル動作させた電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力信号を積分した信号を出力するループフィルタと、
前記遅延クロック信号を出力する出力端子と、を備え、
前記ループフィルタの出力信号によって前記遅延クロック信号の一方のエッジの遅延量を制御する
ことを特徴とする遅延ロックドループ回路。 - 請求項5に記載の遅延ロックドループ回路において、
前記遅延素子が、入力信号を論理反転した信号を出力する反転回路と、前記反転回路の出力信号を波形整形した信号を出力する波形整形回路とを備え、
前記ループフィルタの出力信号によって、前記反転回路における接地端子への電荷移動に制限を与える
ことを特徴とする遅延ロックドループ回路。 - 請求項6に記載の遅延ロックドループ回路において、
前記遅延素子が、
第1極性の第1のトランジスタ、第2極性の第2、第3のトランジスタを並列接続した並列接続列及び、第1極性の第4のトランジスタを備えて入力信号を論理反転した信号を出力する反転回路と、
前記反転回路の出力信号を波形整形した信号を出力する波形整形回路とを備え、
前記第1のトランジスタ、前記並列接続列、前記第4のトランジスタを2つの電源端子間において縦続接続し、
前記第1及び第4のトランジスタのゲートに前記基準クロック信号を与え、前記第2のトランジスタの制御端子に前記ループフィルタの出力信号を与え、前記第3のトランジスタの制御端子に電圧を与え、前記縦続接続したトランジスタの接続部から信号を出力する
ことを特徴とする遅延ロックドループ回路。 - 請求項7に記載の遅延ロックドループ回路において、
前記第1のトランジスタと前記第2、第3のトランジスタの共通接続部から前記信号を出力する
ことを特徴とする遅延ロックドループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108178A JP4815005B2 (ja) | 2005-02-09 | 2010-05-10 | 遅延ロックドループ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005033625 | 2005-02-09 | ||
JP2005033625 | 2005-02-09 | ||
JP2010108178A JP4815005B2 (ja) | 2005-02-09 | 2010-05-10 | 遅延ロックドループ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005264131A Division JP4549958B2 (ja) | 2005-02-09 | 2005-09-12 | 遅延ロックドループ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010200364A true JP2010200364A (ja) | 2010-09-09 |
JP4815005B2 JP4815005B2 (ja) | 2011-11-16 |
Family
ID=42824511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010108178A Expired - Fee Related JP4815005B2 (ja) | 2005-02-09 | 2010-05-10 | 遅延ロックドループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815005B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016019284A (ja) * | 2014-07-08 | 2016-02-01 | 富士通株式会社 | 信号調整回路及び方法 |
JP6133523B1 (ja) * | 2014-04-21 | 2017-05-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 高速シリアライザ/デシリアライザのために正確なクロック位相信号を生成するための回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6036908Y2 (ja) * | 1977-11-30 | 1985-11-01 | 三洋電機株式会社 | 自動位相制御方式の位相比較器 |
JPH118552A (ja) * | 1997-06-18 | 1999-01-12 | Nec Eng Ltd | 位相同期発振器 |
JPH11205131A (ja) * | 1998-01-14 | 1999-07-30 | Nec Ic Microcomput Syst Ltd | ディジタルpll回路および発振器の遅延素子 |
JP2000082954A (ja) * | 1998-08-08 | 2000-03-21 | Samsung Electronics Co Ltd | 遅延同期ル―プ及びその位相比較器並びに遅延同期方法 |
-
2010
- 2010-05-10 JP JP2010108178A patent/JP4815005B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6036908Y2 (ja) * | 1977-11-30 | 1985-11-01 | 三洋電機株式会社 | 自動位相制御方式の位相比較器 |
JPH118552A (ja) * | 1997-06-18 | 1999-01-12 | Nec Eng Ltd | 位相同期発振器 |
JPH11205131A (ja) * | 1998-01-14 | 1999-07-30 | Nec Ic Microcomput Syst Ltd | ディジタルpll回路および発振器の遅延素子 |
JP2000082954A (ja) * | 1998-08-08 | 2000-03-21 | Samsung Electronics Co Ltd | 遅延同期ル―プ及びその位相比較器並びに遅延同期方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6133523B1 (ja) * | 2014-04-21 | 2017-05-24 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 高速シリアライザ/デシリアライザのために正確なクロック位相信号を生成するための回路 |
JP2017517937A (ja) * | 2014-04-21 | 2017-06-29 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 高速シリアライザ/デシリアライザのために正確なクロック位相信号を生成するための回路 |
JP2016019284A (ja) * | 2014-07-08 | 2016-02-01 | 富士通株式会社 | 信号調整回路及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4815005B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100507873B1 (ko) | 듀티 보정 회로를 구비한 아날로그 지연고정루프 | |
US6111445A (en) | Phase interpolator with noise immunity | |
EP1634375B1 (en) | Delayed locked loop phase blender circuit | |
US7893725B2 (en) | Delay locked loop circuit | |
JP5143370B2 (ja) | 遅延制御回路 | |
US6643790B1 (en) | Duty cycle correction circuit with frequency-dependent bias generator | |
KR100861919B1 (ko) | 다 위상 신호 발생기 및 그 방법 | |
JP4549958B2 (ja) | 遅延ロックドループ回路 | |
KR20100037427A (ko) | Ac 커플링 위상 보간기 및 이 장치를 이용하는 지연 고정루프 | |
JP2009165109A (ja) | 半導体素子、クロック同期化回路、及び、クロック同期化回路の駆動方法 | |
US7705640B2 (en) | Common-mode feedback method using a current starved replica biasing | |
CN101677244A (zh) | 用于pll/dll的高输出阻抗电荷泵 | |
US7508270B2 (en) | Differential-to-single-ended converter and phase-locked loop circuit having the same | |
JP5719333B2 (ja) | 遅延ロックループ/フェーズロックループにおける移相処理 | |
JP4815005B2 (ja) | 遅延ロックドループ回路 | |
JP2001274682A (ja) | フェーズロックドループ回路 | |
US7872515B1 (en) | Phase interpolation device and slew rate control device thereof | |
JP7194486B2 (ja) | 差動チャージ・ポンプ | |
JP2007295180A (ja) | チャージポンプ回路、それを用いたpll回路及びdll回路 | |
US7675339B2 (en) | System and method for generating a delayed clock signal of an input clock signal | |
CN108365845B (zh) | 快速响应的无参考频率检测器 | |
JP2008072597A (ja) | 遅延ロックループ回路 | |
JP6244714B2 (ja) | 電子回路 | |
KR100331571B1 (ko) | 90도 위상 전이기를 구비하는 직교 클락 발생장치 | |
KR20080023496A (ko) | 듀티비 조절 회로 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4815005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |