TW521355B - Reduction of reverse short channel effects - Google Patents

Reduction of reverse short channel effects Download PDF

Info

Publication number
TW521355B
TW521355B TW089125395A TW89125395A TW521355B TW 521355 B TW521355 B TW 521355B TW 089125395 A TW089125395 A TW 089125395A TW 89125395 A TW89125395 A TW 89125395A TW 521355 B TW521355 B TW 521355B
Authority
TW
Taiwan
Prior art keywords
germanium
patent application
item
scope
neutral
Prior art date
Application number
TW089125395A
Other languages
English (en)
Inventor
Jeffrey Scott Brown
Stephen Scott Furkay
Robert J Gauthier Jr
Dale Warner Martin
James Albert Slinkman
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW521355B publication Critical patent/TW521355B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

521355 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 標號為1 0之NFET之剖面圖，其中淺鍺佈植物22已經被 佈植入源極18及沒極20區域中。一 p型碎基材12包含 一閘極1 4，安置於一閘氧化層1 5上及於側壁間隔壁1 6 間。源極1 8,及汲極2 0擴散物均具有被形成之淺鍺佈植物 22，以防止RSCE。 然而，傳統用以降低RSCE之技術可能需要其他處理 步驟，並可能對裝置之效能造成不想要之附帶影響。於本 技藝所需要的是一種用以製造半導體裝置的方法，其並沒 有 RSCE。 發明目的及概述： 本發明為一半導體裝置，其包含一半導體基材，一第 一擴散區安置於該基材中，一第二擴散區安置於該基材 中，一通道區域安置於第一擴散區灰第二擴散區之間，一 閘氧化物安置於半導體基材上於該通道區域上，並重叠該 第一擴散區及第二擴散區，一閘電極安置於該閘氧化層 上，及一中性掺雜物擴散佈植物安置於整個基材上'該中 性摻雜擴散佈植物具有一峰值濃度於該第一擴散區域及 第二擴散區域之間。
導電類型之半導體基材上，全面佈植一中性摻雜物進入該 基材中，以形成一中性掺雜佈植物，形成一閘電極於該氧 化物層上，及佈植源極及汲極區域進入基材中，至一低於 鍺佈植物之峰值濃度深度的深度。 第3頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -ϋ n n ϋ n n n n I · ϋ I I fl— fl— i «ϋ J V t n n n l i I gm— I '»!.. * i , (請先閱讀背面之注意事項再填寫本頁) 521355 A7 B7_ 五、發明說明（） 本發明將以例示方式加以參考附圖說明，這些附圖係 作例示目的而不是限制用，其中相同元件係於圖中被標示 以相同標號。 - 圖式簡單說明： 第1圖為一圖表，顯示反相短通通效應及短通道效應； 第2圖為傳統鍺佈植於源極及汲極内之場效電晶體之剖面 圃， 第3圖為於鍺摻雜時覆蓋以氧化物層之晶圓的剖面圖； 第4圖為第3圖之晶圓於摻雜後之剖面圖； 第5圖為第4圖之晶圓於閘極形成及源極與汲極掺雜後之 剖面圖； 第6圖為於一實施例之場效電晶體相對摻雜物濃度之圖 表； 第7圖為場效電晶體受到鍺佈植後，閘電極形成於氧化物 層上之剖面圖；及 第8圖為對於具有鍺佈植之場效電晶體之rscE降低沒有 後續SCE惡化之圖表。 ^ r-------,----^--------- « (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 圖號對照說明： 10 N場效電晶體 12 ρ蜇矽基材 14 閘極 15 閘氧化層 16 側壁間隔層 18 源極 20 ί及極 22 猪佈植物 第4頁
本紙張尺錢财_家標準（CNS)A4規格（210 X 521355 A7 五、發明說明（ 佈植係於隨後步驟中加以佈 植。雖然任何中性摻雜物可以 被使用，例如矽或鍺，但鍺γ 缚係較佳中性摻雜物。於一實施 例中，鍺係被佈植以形成.一峰 w 擎值术度由約〇· 10至約〇 5〇 微米’較佳係約〇· 1 5至约〇 w’ υ·30倣未深，及最好是約〇 2〇 至約0.25微米深。一最終峰鍺濃度約1〇19每立方公分至 約1〇21每立方公分係較佳的，最好是約ι〇μ每立方公分 之濃度。於ρ型矽區域12之鍺濃度較佳係約ι〇17每立= 公分至約1019每立方公分，最好是@ 1〇18每立方公分之 濃度。於ρ型矽區12表面及峰濃度間之鍺濃度可以以任 方式加以’吏化，但一對數變化係較佳的（見例如第6 圖）。為了於正確深度形成鍺佈植物及濃度，鍺離子可以 以例如約230至約270keV以約1〇ΐ3每平方公分至約1〇10 每平方公分加以佈植，較佳約245至約255keV至約1〇Μ 每平方公分至約1 〇 15每平方公分。 第4圖示出於佈植鍺後之nfET之剖面圖。距離，，χ” 代表由Ρ型矽區表面至如上所述鍺佈植物之峰濃度的距 離。率線2 6代表鍺佈植♦濃度深度。鍺濃度由峰濃度深 度26於兩方向降低。距離，，χ”可以是任一值，其於Nfet 之源極，汲極及通道區域中造成適當之鍺濃度者，較佳具 有上述值。 現參考第5圖，顯示出於閘極形成’及源極及沒極掺 雜後之NFET。閘極形成係較使用已知技術加以執行，及 閘極1 4可以是一多晶矽閘。於閘極形成前，氧化物層2 3 係被作出圖案並触刻，以造成具有约4至約1 1奈米之厚 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ： ,---_1·-裝 (請先閱讀背面之注意事項再填寫本頁) .----訂-------- 經濟部智慧財產局員工消費合作社印製 521355 A7 B7 五、發明說明（ 度的閘氧化層。一多晶矽層然後被形成，作出圖案，並蚀 刻，以造成具有厚度約100至約200奈米之多晶矽閘極 14 〇 一旦閘極1 4被形成，則源極丨8及汲極2〇擴散區可 以被摻雜。源極18及汲極20之離子佈植以η型雜質，造 成約1019至約1〇21之離子濃度，較佳具有約102〇之濃度。 源極1 8及汲極20區較佳係被佈植至少於約〇丨5微米，最 好是少於約〇 · 1 〇微米之深度。包含氧化物或氮化物之側壁 間隔層16可以選擇地形成於閘極14之侧邊上，以形成一 第二佈植物（未示出）於源極18及汲極20之中。 於此階段，鍺佈植物係被擴散於源極1 8，汲極2〇， 及源極1 8及汲極20間之通道中。回火係被執行以活化捧 雜物，並回復矽基材之結晶結構。回火可以發生於约 至約1200度攝氏。於回火後，NFET製造可以使用傳統金 屬化及鈍化技術加以完成。 第6圖顯示NFET之各區域之離子濃度。如上所述及 如於考6圖所示，峰鍺佈植物濃度係較佳較源極及沒極佈 植物形成更深入晶圓中。於上述NFET中，源極及沒極佈 植物係為η型離子，及晶圓離子為ρ型離子。示於第6圖 及所述之濃度及深度係作為例示用，熟習於本技藝者可以 知道，其他摻雜濃度及佈植深度將是可能並係在本發明之 範圍内。 重要的是，鍺可以於NFET製程中，於源極及沒極形 成前加以佈植。例如，鍺可以於形成氧化層23前被佈植， 第7頁 (請先閱讀背面之注意事項再填寫本頁) 裝 \---I ^--------- — . 經濟部智慧財產局員工消費合作社印製 521355 經濟部智慧財產局員工消費合作社印制农 A7 B7 五、發明說明（） 或於形成閘電極14後，加以佈植。第7圖顯示於閘極1 4 形成後，鍺佈植步驟。為了有效佈植鍺於通道區中，於閘 極1 4下，鍺離子必須以如'於第7圖所示之角度加以佈植。 佈植能量及劑量係被調整，以補償佈植之角度。鍺佈植可 以使用示於第7圖之佈植技術，於源極1 8及汲極2 0及於 側壁間隔層1 6形成後加以佈植。 於P型基材中之鍺的全面佈植抑制硼之聚集及通道之 不定性，藉以取決於裝置技術，而降低RSCE至少百分之 十五或更多。第8圖為一圖表，其比較本發明之佈植有鍺 之NFET之短通道臨限電壓與傳統沒有鍺佈植之NFET。 具有鍺佈植物之NFET係以虛線表示。反向短通道效應係 降低至接近用於佈植有鍺NFET之理想位準。然而，短通 道效應並不會隨著鍺佈植而惡化。 上述之NFET具有大量降低反向短通道效應之優點， 而不會有等量之NFET之短通道效應或其他臨限特性之劣 化。單一錯佈植步驟允許鍺佈植物容易加入於標準NFET 及CMOS應用中。 》 雖然，較佳實施例已經加以顯示及描述，但各種修改 及替代可以在不脫離本發明之精神及範圍下加以完成。因 此，可以了解的是本發明係以例示方式加以說明，於此所 述之圖示及實施例並不是用作為_請專利範圍之限定。 第8頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ，I · m n n flu n n n J < 4 n ϋ— emmm§ n smmmmm flu m I · r I · .t.

Claims (1)

  1. 521355 A8B8C8D8 六、申請專利範圍 1· 一種恸於製造一半導體裝置的改良製程，該半導體裝置 具有閘極形成於其中，及擴散區域形成於一半導體基材 上，該製程至少包含··’ 全面佈植一中性掺雜物於半導體基材内_，以一足以 佈植該中性摻雜物至深於擴散區深度的深度進行。 2 ·如令請專利範圍第1項所述之製程，其中上述之中性摻 雜物為鍺及該佈植步驟包含於擴散區形成前佈植該 錯。 .如申請專利範圍第1項所述之製程，其中上述之中性掺 雜物係為鍺及該佈植步騾包含於閘極形成前，佈植該 鍺。 (請先閱讀背面之注意事項再 « ___ 本頁) 訂 經濟部智慧財產局員工消費合作社印製 4.如申請專利範圍第1項所述之製程，其中上述之中性捧 雜物係為鍺及該佈植步騾包含佈植該鍺以足夠劑量，以 防止於擴散區間之半導體基材中之摻雜物相對於製程 中之加熱階段時之掺雜物於擴散區中之過擴散。 5·如令請專利範圍第1項所述之製程，其中上述之中性掺 雜物為鍺及該半導體裝置為一場效電晶體（FET)。 6·如申請專利範圍第1項所述之製程，其中上述之中性掺 雜物為鍺及該擴散區為源極汲極擴散區。 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 521355 A8 B8 C8 D8 六、申請專利範圍 7. 如申請專利範圍第1項所述之製程，其中上述之閘極為 多晶梦。 ---------------- (請先閱讀背面之注意事項本頁) 8. 如申請專利範圍第1項所述之製程，其中上_述之中性摻 雜物為鍺及該半導體基材為矽。 9. 如申請專利範圍第1項所述之製程，其中上述之中性摻 雜物為鍺及該鍺係被佈植入該半導體基材中，以形成由 約0.1 0至約0 · 5 0微米深之峰值濃度。 10·如申請專利範圍第9項所述之製程，其中上述之鍺係被 佈植入該半導體基材中，以形成由約0.1 5至約0.3 0微 米深之峰值濃度。 線· 1 1 ·如申請專利範圍第1 0項所述之製程，其中上述之鍺係 被佈植入該半導體基材中，以形成由约0.20至約0.25 微米深之峰值濃度。 > 經濟部智慧財產局員工消費合作社印製 1 2 ·如申請專利範圍第1項所述之製程，其中上述之中性掺 雜物為鍺及該鍺係被佈植以具有由約1019至1021鍺離 子每立方公分之峰值濃度。 1 3.如申請專利範圍第1項所述之製程，其中上述之中性捧 雜物為鍺及該鍺係被佈植以具有約1 02G鍺離子每立方 第10頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 521355
    六、申請專利範圍 公分之峰值濃度。 1 4 ·如申請專利範圍第1項所述之製程，其中上述之中牲摻 雜物為鍺及該佈植係完成於形成閘極之後。_ 1 5 ·如申請專利範圍第丨項所述之製程，其中上述之中生按 雜物為鍺及該佈植係完成於形成擴散區之後。 1 6.如申請專利範圍第1項所述之製程，其中上述之中棟按 雜物為碎。 17· —種半導體裝置，至少包含： 一半導體基材； 一第一擴散區沉積於該基材中； 一第二擴散區沉積於該基材中； 一通道區，安置於第一擴散區及第二擴散區間； 厂閘極氧化層，安置於該半導體基材上，於通道區 上並重疊於該第一擴散區及第二擴散區； 經濟部智慧財產局員工消費合作社印製 一閘電極，安置於該閘氧化層上；及 一中性摻雜物擴散佈植物，沉積於整個基材上，該 中性摻雜擴散佈植物於第一擴散區及第二擴散區間具 有一峰值濃度。 1 8 .如申請專利範圍第1 7項所述之裝置，其中上述之中性 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 521355 OQ888 ABCD 六、申請專利範圍 捧雜擴散佈植物為鍺及該半導體裝置為場效電晶體。 ^ ^------- (請先閲讀背面之注意事項寫本頁) 1 9·如申請專利範圍第1 7項所述之裝置，其中上述之中性 摻雜擴散佈植物為鍺及該第一擴散區及第二擴散區為 源極及汲極擴散區。 20.如申請專利範圍第17項所述之裝置，其中上述之中性 摻雜擴散佈植物為鍺及該閘極為多晶矽。 2 1 ·如申請專利範圍第1 7項所述之裝置，其中上述之中性 掺雜擴散佈植物為鍺及該半導體基材為矽。 22.如申請專利範圍第17項所述之裝置，其中上述之中性 摻雜擴散佈植物為鍺及該錯擴散佈植物具有由約 至約0 · 5 0微米深之峰值濃度。 -•線- 2 j ·如-申清專利範圍第2 2項所述之裝置，其中上述之鍺擴 散佈植物具有由約〇·15至約〇·30微米深之峰值濃度。 經濟部智慧財產局員工消費合作社印製 24.如申請專利範圍第23項所述之裝置，其中上述之錯擴 散佈植物具有由約〇·2〇至約0.25微米深之導值濃度。 2 5 ·如申請專利範圍第1 7項所述之裝置，其中上述之中性 掺雜擴散佈植物為鍺及該鍺擴散佈植物係具有由約 第12頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公β -- 521355 A8 B8 C8 D8 六、申請專利範圍 1〇19至1021鍺離子每立方公分之峰值濃度 2 6 .如申請專利範圍第2 5項所述之裝置，其中上述之鍺擴 散佈植物具有約丨〇2〇鍺離子每立方公分之峰值濃度。 27 ·如申請專利範圍第1 7項所述之裝置，其中上述之中性 摻雜擴散佈植物為錯及該間極絕緣層具有由約4至約 1 1奈米之厚度。 2 8.如申請專利範圍第17項所述之裝置，其中上述之中性 掺雜擴散佈植物係為鍺及該閘極具有約1 〇 〇至約2 〇 〇奈 米之厚度。 丨丨 — 丨 — — — — — 11· I I J · (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 29.如申請專利範圍第17項所述之裝置，其中上述之中性 摻雜擴散佈植物為矽。 3 0. —種製造場效電晶體之製程，至少包含步驟·· ’ 形成一氧化物層於第一導電類型之半導體基材上； 全面佈植中性摻雜離子入該基材中，以形成一中性 摻雜佈植物； 形成一閘電極於該氧化物層上；及 佈植源極及波極區’進入基材中至深於中性摻雜_ 植物峰值濃度發生之深度的深度。 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） '線 ^1355 Α8 Β8 C8 D8 圍 ^、申請專利範 (請先閲讀背面之注意事項再^寫本頁) 3 1 ·如申請專利範圍第3 〇項所述之製程，其中上述之中性 摻雜離子為鍺及該全面佈植步驟包含以足夠劑量佈植 該者，以防止於源極及设極區間之半導體基材中之摻雜 物相對於;製程之加熱階段時之源極及汲極區中之摻雜 物的過擴散。 3 2.如申請專利範圍第3 0項所述之製程，其中上述之中性 摻雜離子為鍺及該閘極為多晶碎。 3 3 ·如申請專利範圍第3 0項所述之製程，其中上述之中性 摻雜離子為鍺及該半導體基材為矽。 3 4.如申請專利範圍第3 0項所述之製程，其中上述之中性 摻雜離子為鍺及該鍺係被佈植入該半導體基材中，以形 成具有由約0.1 0至約0 · 5 0微米深之峰值濃度。 經濟部智慧財產局員工消費合作社印制衣 3 5 ·如申請專利範圍第3 4項所述之製程，其中上述之中性 摻雜離子為鍺及鍺作被佈植入該半導體基材中，以形成 具有由約0.15至約0.30微米深之♦值濃度。 3 6 ·如申請專利範圍第3 5項所述之製程’其中上述之錯係 被佈植入該半導體基材中，以形成具有由約0.20至約 0.25微米深之峰值濃度。 第Η貫 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A8B8C8D8 521355 六、申請專利範圍 3 7.如申請專利範圍第3〇項所述之製程，其中上述之中性 摻雜離子為鍺及該鍺係被佈植以具有由約1019至l〇2i 鍺離子每立方公分之峰嘧濃度。 38. 如申請專利範圍第37項所述之製程，其中上述之鍺被 佈植以具有約1 〇2G鍺離子每立方公分之♦值濃度。 39. 如申請專利範圍第30項所述之製程，其中上述之中性 摻雜離子為鍺及該全面佈植係完成於形成閘極之後。 4 0.如申請專利範圍第3 〇項所述之製程’其中上述之中性 摻雜離子為鍺及該全面佈植係元成於形成擴散區之 後。 41·如申請專利範圍第30項所述之製程’其中上述之中性 捧雜離子為；^。 1 1« n n mma§ n n n n ϋ n fl— n I « 1« n (請先閲讀背面之注意事項再 本頁) 線- 經濟部智慧財產局員工消費合作社印製 第15貫 本紙張尺度適用中國國家標準（CNS)A4規格（210 % 297
TW089125395A 2000-03-30 2000-11-29 Reduction of reverse short channel effects TW521355B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/539,527 US6352912B1 (en) 2000-03-30 2000-03-30 Reduction of reverse short channel effects by deep implantation of neutral dopants

Publications (1)

Publication Number Publication Date
TW521355B true TW521355B (en) 2003-02-21

Family

ID=24151599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125395A TW521355B (en) 2000-03-30 2000-11-29 Reduction of reverse short channel effects

Country Status (7)

Country Link
US (2) US6352912B1 (zh)
EP (1) EP1139431A3 (zh)
JP (1) JP2001298188A (zh)
KR (1) KR100423189B1 (zh)
IL (1) IL140508A (zh)
SG (1) SG100646A1 (zh)
TW (1) TW521355B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696341B1 (en) * 1998-01-21 2004-02-24 Renesas Technology Corp. Method of manufacturing a semiconductor device having electrostatic discharge protection element
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US7247919B1 (en) 2000-08-25 2007-07-24 Micron Technology, Inc. Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
US7041581B2 (en) * 2001-11-16 2006-05-09 International Business Machines Corporation Method and structure for improving latch-up immunity using non-dopant implants
US6806151B2 (en) * 2001-12-14 2004-10-19 Texas Instruments Incorporated Methods and apparatus for inducing stress in a semiconductor device
KR100431301B1 (ko) * 2002-03-06 2004-05-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6638802B1 (en) * 2002-06-20 2003-10-28 Intel Corporation Forming strained source drain junction field effect transistors
KR100422326B1 (ko) * 2002-06-25 2004-03-11 동부전자 주식회사 반도체 소자의 제조방법
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US20040260382A1 (en) 2003-02-12 2004-12-23 Fogarty Thomas J. Intravascular implants and methods of using the same
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7494852B2 (en) * 2005-01-06 2009-02-24 International Business Machines Corporation Method for creating a Ge-rich semiconductor material for high-performance CMOS circuits
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
CN105575818A (zh) * 2015-12-31 2016-05-11 上海华虹宏力半导体制造有限公司 Pmos工艺方法
CN110911282A (zh) * 2018-09-18 2020-03-24 无锡华润微电子有限公司 N沟道半导体元器件的制造方法及n沟道半导体元器件
CN114520227A (zh) * 2020-11-18 2022-05-20 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577213B1 (fr) 1985-02-12 1991-10-31 Saint Gobain Vetrotex Fibres de verre resistant aux milieux basiques et application de celles-ci au renforcement du ciment
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
US4835112A (en) 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
US5095358A (en) 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
US5245208A (en) * 1991-04-22 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5360749A (en) 1993-12-10 1994-11-01 Advanced Micro Devices, Inc. Method of making semiconductor structure with germanium implant for reducing short channel effects and subthreshold current near the substrate surface
US5858864A (en) * 1994-09-13 1999-01-12 Lsi Logic Corporation Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate
JP3070420B2 (ja) * 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
SG50741A1 (en) 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5792699A (en) 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET
US5874329A (en) 1996-12-05 1999-02-23 Lsi Logic Corporation Method for artificially-inducing reverse short-channel effects in deep sub-micron CMOS devices
KR100232206B1 (ko) 1996-12-26 1999-12-01 김영환 반도체 소자의 제조방법
FR2762138B1 (fr) * 1997-04-11 1999-07-02 Sgs Thomson Microelectronics Transistor mos a fort gradient de dopage sous sa grille
JPH11214627A (ja) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp Ｅｓｄ保護素子及びその製造方法
US6087209A (en) * 1998-07-31 2000-07-11 Advanced Micro Devices, Inc. Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant
US5891792A (en) * 1998-08-14 1999-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. ESD device protection structure and process with high tilt angle GE implant

Also Published As

Publication number Publication date
IL140508A (en) 2004-07-25
US20020063294A1 (en) 2002-05-30
US6486510B2 (en) 2002-11-26
KR20010094950A (ko) 2001-11-03
US6352912B1 (en) 2002-03-05
EP1139431A3 (en) 2003-08-13
JP2001298188A (ja) 2001-10-26
IL140508A0 (en) 2002-02-10
KR100423189B1 (ko) 2004-03-18
EP1139431A2 (en) 2001-10-04
SG100646A1 (en) 2003-12-26

Similar Documents

Publication Publication Date Title
TW521355B (en) Reduction of reverse short channel effects
TW312810B (en) The manufacturing method for LDD forming in MOS device
TW317648B (zh)
JP4697991B2 (ja) 低ｃｇｄの有益性を有する改良型ｃｍｏｓ、改良したドーピングプロファイル、及び化学的処理に対する非鋭敏性のための注入の側壁プロセス及び方法
US9105718B2 (en) Butted SOI junction isolation structures and devices and method of fabrication
US8198673B2 (en) Asymmetric epitaxy and application thereof
US10985246B2 (en) MOSFET with selective dopant deactivation underneath gate
US5401994A (en) Semiconductor device with a non-uniformly doped channel
US6399452B1 (en) Method of fabricating transistors with low thermal budget
TW304278B (en) The source-drain distributed implantation method
US6232166B1 (en) CMOS processing employing zero degree halo implant for P-channel transistor
US6767778B2 (en) Low dose super deep source/drain implant
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
TWI307532B (en) Soi bottom pre-doping merged e-sige for poly height reduction
US20080023761A1 (en) Semiconductor devices and methods of fabricating the same
TW564487B (en) Method of ION implantation for achieving desired dopant concentration
US6541821B1 (en) SOI device with source/drain extensions and adjacent shallow pockets
KR100556350B1 (ko) 반도체 소자 및 그 제조방법
TW471175B (en) Method for fabricating high voltage transistor
US6727149B1 (en) Method of making a hybrid SOI device that suppresses floating body effects
JPH02122568A (ja) ゲートのいずれの側にも配置された相対的に高濃度にドープされた接合を有する金属酸化物半導体素子
CN100578812C (zh) 半导体器件以及半导体器件的制造方法
KR100728953B1 (ko) 반도체 소자의 제조방법
KR100495912B1 (ko) 숏채널효과를 방지하기 위한 반도체소자 및 그의 제조 방법
JP3274038B2 (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees