JP3274038B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3274038B2 JP3274038B2 JP10211995A JP10211995A JP3274038B2 JP 3274038 B2 JP3274038 B2 JP 3274038B2 JP 10211995 A JP10211995 A JP 10211995A JP 10211995 A JP10211995 A JP 10211995A JP 3274038 B2 JP3274038 B2 JP 3274038B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- channel
- low
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 29
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 28
- 238000002513 implantation Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 description 27
- 239000012535 impurity Substances 0.000 description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型電界効果トラ
ンジスタの構造に関するものである。
ンジスタの構造に関するものである。
【０００２】
【従来の技術】高性能かつ高集積化された半導体装置に
はゲート長の短いＭＯＳ型電界効果トランジスタが必要
となるが、例えばゲート長０．１５μｍレベルのＭＯＳ
型トランジスタを動作電圧１．５〜２．０Ｖで高速に動
作させるためには、トランジスタのしきい値電圧が、
０．４〜０．６Ｖ程度である必要がある。微細化のスケ
ーリング則のもとでは、前記のような高電界下でトラン
ジスタを動作させるためにはチャネル領域のキャリア濃
度を高くしパンチスルー耐性に強くすればいいが、かか
るチャネル領域の高濃度化はＭＯＳ型半導体素子のしき
い値電圧を高くし、上記ＭＯＳ型トランジスタにおいて
はしきい値電圧が１Ｖ程度になってしまう。
はゲート長の短いＭＯＳ型電界効果トランジスタが必要
となるが、例えばゲート長０．１５μｍレベルのＭＯＳ
型トランジスタを動作電圧１．５〜２．０Ｖで高速に動
作させるためには、トランジスタのしきい値電圧が、
０．４〜０．６Ｖ程度である必要がある。微細化のスケ
ーリング則のもとでは、前記のような高電界下でトラン
ジスタを動作させるためにはチャネル領域のキャリア濃
度を高くしパンチスルー耐性に強くすればいいが、かか
るチャネル領域の高濃度化はＭＯＳ型半導体素子のしき
い値電圧を高くし、上記ＭＯＳ型トランジスタにおいて
はしきい値電圧が１Ｖ程度になってしまう。
【０００３】そこでパンチスルー耐性に強くかつ低しき
い値電圧を実現するための方法として、チャネル領域の
不純物プロフィールを不均一にすることが行なわれてい
る。即ち、チャネル濃度を、チャネル表面で低く、ソー
ス、ドレイン拡散層の接合深さ位置近傍で高くすればよ
い。
い値電圧を実現するための方法として、チャネル領域の
不純物プロフィールを不均一にすることが行なわれてい
る。即ち、チャネル濃度を、チャネル表面で低く、ソー
ス、ドレイン拡散層の接合深さ位置近傍で高くすればよ
い。
【０００４】かかるチャネル構造を作製する方法の１つ
に選択エピタキシャル成長を用いる方法がある。例えば
堀らによる報告（ＩＥＤＭ’９３講演番号ＬＮ．６．
８）では、図７に示すようにパンチスルーストッパとし
て働く高濃度に不純物がドープされた領域上に０．１μ
ｍ程度、同じ導電型の不純物が低濃度にドープされた領
域を成長させ、この低濃度シリコン層を実質的なチャネ
ルとして用いている。図中、１はシリコン基板、２は高
濃度チャネル領域、３はエピタキシャル成長した低濃度
または真性シリコン層、４はゲート酸化膜、５はポリシ
リコンゲート電極、６はサイドウォール、７は高濃度拡
散層（ソースまたはドレイン）を示す。かかる構造を用
いることにより、短ゲートＭＯＳ型半導体装置において
も低しきい値電圧化を実現し、かつパンチスルー耐性を
強くすることが可能となった。
に選択エピタキシャル成長を用いる方法がある。例えば
堀らによる報告（ＩＥＤＭ’９３講演番号ＬＮ．６．
８）では、図７に示すようにパンチスルーストッパとし
て働く高濃度に不純物がドープされた領域上に０．１μ
ｍ程度、同じ導電型の不純物が低濃度にドープされた領
域を成長させ、この低濃度シリコン層を実質的なチャネ
ルとして用いている。図中、１はシリコン基板、２は高
濃度チャネル領域、３はエピタキシャル成長した低濃度
または真性シリコン層、４はゲート酸化膜、５はポリシ
リコンゲート電極、６はサイドウォール、７は高濃度拡
散層（ソースまたはドレイン）を示す。かかる構造を用
いることにより、短ゲートＭＯＳ型半導体装置において
も低しきい値電圧化を実現し、かつパンチスルー耐性を
強くすることが可能となった。
【０００５】
【発明が解決しようとする課題】しかし、上記ＭＯＳ型
トランジスタは、エピタキシャル成長を用いて上記チャ
ネル構造を形成しているため、かかる素子作製には高真
空単結晶作製装置が必要となり、コスト的に見ても不利
であり、またエピタキシャル成長では同一基板上にｐ型
及びｎ型領域を選択的に成長させることが難かしく、Ｃ
ＭＯＳ型トランジスタ構造を作製することが困難であっ
た。そこで、本発明は、特別な高真空単結晶作製装置を
用いず、低コストに、しかもＣＭＯＳ型トランジスタ構
造にも適応可能な、上記チャネル領域のキャリア濃度が
チャネル表面近傍で低くソース、ドレイン拡散層の接合
深さ位置近傍で高い、パンチスルー耐性に強くかつしき
い値電圧の低いＭＯＳ型電界効果トランジスタの構造を
提供することを目的とする。
トランジスタは、エピタキシャル成長を用いて上記チャ
ネル構造を形成しているため、かかる素子作製には高真
空単結晶作製装置が必要となり、コスト的に見ても不利
であり、またエピタキシャル成長では同一基板上にｐ型
及びｎ型領域を選択的に成長させることが難かしく、Ｃ
ＭＯＳ型トランジスタ構造を作製することが困難であっ
た。そこで、本発明は、特別な高真空単結晶作製装置を
用いず、低コストに、しかもＣＭＯＳ型トランジスタ構
造にも適応可能な、上記チャネル領域のキャリア濃度が
チャネル表面近傍で低くソース、ドレイン拡散層の接合
深さ位置近傍で高い、パンチスルー耐性に強くかつしき
い値電圧の低いＭＯＳ型電界効果トランジスタの構造を
提供することを目的とする。
【０００６】
【課題を解決するための手段】そこで、発明者らは鋭意
研究の結果、ＭＯＳ型電界効果トランジスタのチャネル
領域の表面近傍領域に窒素注入領域を設けることによ
り、イオン注入後に不純物活性化等の熱処理を行って
も、かかる窒素注入領域内のキャリア濃度を低く抑える
ことができ、上記目的を達成できることを見出し、本発
明を完成した。
研究の結果、ＭＯＳ型電界効果トランジスタのチャネル
領域の表面近傍領域に窒素注入領域を設けることによ
り、イオン注入後に不純物活性化等の熱処理を行って
も、かかる窒素注入領域内のキャリア濃度を低く抑える
ことができ、上記目的を達成できることを見出し、本発
明を完成した。
【０００７】即ち、本発明は第１の導電型のシリコン基
板上に作製されたＭＯＳ型半導体装置において、第２の
導電型のドレイン領域及びソース領域にはさまれた第１
の導電型のチャネル領域が、窒素原子注入領域を設けた
低濃度チャネル領域と、該低濃度チャネル領域の下部に
設けられた高濃度チャネル領域からなるＭＯＳ型半導体
装置の構造にある。ここに第１の導電型とはｎ型あるい
はｐ型のいずれか一方の導電型を、第２の導電型とは他
方の導電型を指すものとする。
板上に作製されたＭＯＳ型半導体装置において、第２の
導電型のドレイン領域及びソース領域にはさまれた第１
の導電型のチャネル領域が、窒素原子注入領域を設けた
低濃度チャネル領域と、該低濃度チャネル領域の下部に
設けられた高濃度チャネル領域からなるＭＯＳ型半導体
装置の構造にある。ここに第１の導電型とはｎ型あるい
はｐ型のいずれか一方の導電型を、第２の導電型とは他
方の導電型を指すものとする。
【０００８】また本発明は、上記ＭＯＳ型半導体装置に
おいて、第２の導電型のドレイン領域及びソース領域に
はさまれた第１の導電型のチャネル領域が、高濃度チャ
ネル領域と、該高濃度チャネル領域の下部に設けられ、
窒素原子注入領域を設けた低濃度チャネル領域からなる
ＭＯＳ型半導体装置の構造にある。
おいて、第２の導電型のドレイン領域及びソース領域に
はさまれた第１の導電型のチャネル領域が、高濃度チャ
ネル領域と、該高濃度チャネル領域の下部に設けられ、
窒素原子注入領域を設けた低濃度チャネル領域からなる
ＭＯＳ型半導体装置の構造にある。
【０００９】更に本発明は、上記窒素注入領域をチャネ
ル領域以外に形成するものでもあり、第１の導電型のチ
ャネル領域をはさんで設けられた第２の導電型のドレイ
ン領域及びソース領域が、チャネル領域近傍に設けられ
た不純物濃度の低い低濃度拡散層とその両側に設けられ
た不純物濃度の高い高濃度拡散層から構成されている上
記ＭＯＳ型半導体装置において、該低濃度拡散層下部ま
たは高濃度拡散層下部の少なくとも一方に窒素原子注入
領域を形成したＭＯＳ型半導体装置の構造でもある。
ル領域以外に形成するものでもあり、第１の導電型のチ
ャネル領域をはさんで設けられた第２の導電型のドレイ
ン領域及びソース領域が、チャネル領域近傍に設けられ
た不純物濃度の低い低濃度拡散層とその両側に設けられ
た不純物濃度の高い高濃度拡散層から構成されている上
記ＭＯＳ型半導体装置において、該低濃度拡散層下部ま
たは高濃度拡散層下部の少なくとも一方に窒素原子注入
領域を形成したＭＯＳ型半導体装置の構造でもある。
【００１０】
【作用】本発明によれば、イオン注入により不純物を注
入したチャネル領域の一部に、同じくイオン注入法で窒
素原子注入領域を形成することにより、該窒素原子注入
領域内では窒素原子が熱処理時における不純物原子の拡
散及び活性化を抑制し、熱処理後においてもかかる窒素
原子注入領域内ではキャリア濃度を低く抑えることがで
き、実質的に不純物濃度そのものを低く形成した場合と
同様の効果が得られ、低濃度チャネル領域を形成するこ
とができる。即ち、第１の導電型のシリコン基板上に作
製されたＭＯＳ型半導体装置において、第１の導電型不
純物を注入したチャネル領域の基板表面近傍領域に、窒
素原子注入領域を設けることにより（図１、２）、熱処
理後におけるかかる窒素原子注入領域内のキャリア濃度
を低く抑え、基板表面近傍領域に低濃度チャネル領域を
形成する一方、該低濃度チャネル領域の下部領域は、窒
素原子の注入がないため本来のキャリア濃度を有する高
濃度チャネル領域となり（図３）、従来技術でエピタキ
シャル成長を用いて不純物濃度を変化させて作製したチ
ャネル構造が、イオン注入技術だけで容易に形成するこ
とが可能となる。
入したチャネル領域の一部に、同じくイオン注入法で窒
素原子注入領域を形成することにより、該窒素原子注入
領域内では窒素原子が熱処理時における不純物原子の拡
散及び活性化を抑制し、熱処理後においてもかかる窒素
原子注入領域内ではキャリア濃度を低く抑えることがで
き、実質的に不純物濃度そのものを低く形成した場合と
同様の効果が得られ、低濃度チャネル領域を形成するこ
とができる。即ち、第１の導電型のシリコン基板上に作
製されたＭＯＳ型半導体装置において、第１の導電型不
純物を注入したチャネル領域の基板表面近傍領域に、窒
素原子注入領域を設けることにより（図１、２）、熱処
理後におけるかかる窒素原子注入領域内のキャリア濃度
を低く抑え、基板表面近傍領域に低濃度チャネル領域を
形成する一方、該低濃度チャネル領域の下部領域は、窒
素原子の注入がないため本来のキャリア濃度を有する高
濃度チャネル領域となり（図３）、従来技術でエピタキ
シャル成長を用いて不純物濃度を変化させて作製したチ
ャネル構造が、イオン注入技術だけで容易に形成するこ
とが可能となる。
【００１１】また、本発明によれば、不純物を注入した
チャネル領域の基板側に上記窒素原子注入領域を形成
（図５）した後に熱処理を行うことにより、上記ＭＯＳ
型トランジスタのチャネル領域の、高濃度チャネル領域
の下部に低濃度チャネル領域を形成することができ、チ
ャネル領域のキャリア濃度分布が深さ方向に急峻にな
り、従来チャネル領域の基板側のキャリア濃度が必要以
上に高濃度になることにより発生していたバックバイア
ス印加時のしきい値の上昇（バックバイアス効果）を抑
制することが可能となる。
チャネル領域の基板側に上記窒素原子注入領域を形成
（図５）した後に熱処理を行うことにより、上記ＭＯＳ
型トランジスタのチャネル領域の、高濃度チャネル領域
の下部に低濃度チャネル領域を形成することができ、チ
ャネル領域のキャリア濃度分布が深さ方向に急峻にな
り、従来チャネル領域の基板側のキャリア濃度が必要以
上に高濃度になることにより発生していたバックバイア
ス印加時のしきい値の上昇（バックバイアス効果）を抑
制することが可能となる。
【００１２】更に、本発明によれば、ソース、ドレイン
領域下部に窒素注入領域を形成することによっても、上
記チャネル領域に形成した場合と同様の作用を得ること
ができる。即ち、第１の導電型のチャネル領域をはさん
で設けられた第２の導電型のソース、ドレイン領域が、
チャネル領域近傍に設けられた不純物濃度の低い低濃度
拡散層と該低濃度拡散層に隣接してチャネル領域と反対
側に設けられた不純物濃度の高い高濃度拡散層とから構
成されるＭＯＳ型トランジスタにおいて、該低濃度拡散
層下部または高濃度拡散層下部の少なくとも一方に窒素
原子注入領域を形成することによっても熱処理後のソー
ス、ドレイン領域下部のキャリア濃度分布を急峻にする
ことができ、ソース、ドレイン領域が深く形成されるこ
とに起因する短チャネル効果を抑制することが可能とな
る。
領域下部に窒素注入領域を形成することによっても、上
記チャネル領域に形成した場合と同様の作用を得ること
ができる。即ち、第１の導電型のチャネル領域をはさん
で設けられた第２の導電型のソース、ドレイン領域が、
チャネル領域近傍に設けられた不純物濃度の低い低濃度
拡散層と該低濃度拡散層に隣接してチャネル領域と反対
側に設けられた不純物濃度の高い高濃度拡散層とから構
成されるＭＯＳ型トランジスタにおいて、該低濃度拡散
層下部または高濃度拡散層下部の少なくとも一方に窒素
原子注入領域を形成することによっても熱処理後のソー
ス、ドレイン領域下部のキャリア濃度分布を急峻にする
ことができ、ソース、ドレイン領域が深く形成されるこ
とに起因する短チャネル効果を抑制することが可能とな
る。
【００１３】
（実施例１）図１〜４に本発明の一の実施例を示す。図
１〜４中、図７と同一符号は、同一あるいは同等部分を
示す。図１において、シリコン基板１上に通常のＭＯＳ
型素子作製プロセスを用い、素子分離領域を形成する。
次に活性領域に犠牲酸化膜を形成し、ウェル、チャネル
カット領域をイオン注入により形成する。次にチャネル
不純物となるボロン（Ｂ）をイオン注入してチャネルド
ープ領域８を形成した後、窒素原子のイオン注入をＢ原
子とほぼ同程度またはそれ以下の射影飛程距離（Ｒｐ）
で行い窒素原子注入領域９を形成する。窒素ドーズ量
は、１×１０16／ｃｍ2以下である。図２にチャネル中
央部での深さ方向の不純物プロフィールを示す。１０は
ボロン濃度、１１は窒素濃度の注入直後のプロフィール
である。ウェル、チャネルカット領域のプロフィールに
ついては省略してある。最後に犠牲酸化膜を除去した後
にゲート酸化膜４、ゲート電極５を形成し、ソースドレ
イン注入、熱処理、アルミニウム配線を行い素子が作製
される。
１〜４中、図７と同一符号は、同一あるいは同等部分を
示す。図１において、シリコン基板１上に通常のＭＯＳ
型素子作製プロセスを用い、素子分離領域を形成する。
次に活性領域に犠牲酸化膜を形成し、ウェル、チャネル
カット領域をイオン注入により形成する。次にチャネル
不純物となるボロン（Ｂ）をイオン注入してチャネルド
ープ領域８を形成した後、窒素原子のイオン注入をＢ原
子とほぼ同程度またはそれ以下の射影飛程距離（Ｒｐ）
で行い窒素原子注入領域９を形成する。窒素ドーズ量
は、１×１０16／ｃｍ2以下である。図２にチャネル中
央部での深さ方向の不純物プロフィールを示す。１０は
ボロン濃度、１１は窒素濃度の注入直後のプロフィール
である。ウェル、チャネルカット領域のプロフィールに
ついては省略してある。最後に犠牲酸化膜を除去した後
にゲート酸化膜４、ゲート電極５を形成し、ソースドレ
イン注入、熱処理、アルミニウム配線を行い素子が作製
される。
【００１４】また、犠牲酸化膜を除去した後に窒素原子
の注入により、シリコン基板表面に発生した欠陥等を除
去するために熱処理又は、再度犠牲酸化、前記酸化膜除
去の行程を行っても良い。尚、チャネルイオン注入、窒
素原子注入行程は、どの行程の後で行うかについては問
わない。
の注入により、シリコン基板表面に発生した欠陥等を除
去するために熱処理又は、再度犠牲酸化、前記酸化膜除
去の行程を行っても良い。尚、チャネルイオン注入、窒
素原子注入行程は、どの行程の後で行うかについては問
わない。
【００１５】ＭＯＳ型トランジスタにおいて低しきい値
電圧化を実現するためには、チャネル濃度を低くすれば
いい。一方、ドレイン、ソース間でドレイン電圧印加時
に、ゲート電圧に依存せずドレイン・ソース間で電流が
流れてしまうパンチスルー現象を抑制するためには、逆
にチャネル濃度を高くしなければならない。これがトレ
ードオフの関係をもつため、低しきい値電圧化とパンチ
スルー耐性の強化の両立は困難である。しかし、しきい
値電圧に特に反映されるのは基板表面近傍のチャネル濃
度であるため、かかる基板表面近傍を低濃度化し、一方
パンチスルー現象を抑制するのは、ドレイン・ソース拡
散層下の近傍（だいたい拡散層深さがサブミクロン領域
では、０．１５μｍ程度である）の濃度であるため、こ
の領域を高濃度化すれば上記問題は解決できる。
電圧化を実現するためには、チャネル濃度を低くすれば
いい。一方、ドレイン、ソース間でドレイン電圧印加時
に、ゲート電圧に依存せずドレイン・ソース間で電流が
流れてしまうパンチスルー現象を抑制するためには、逆
にチャネル濃度を高くしなければならない。これがトレ
ードオフの関係をもつため、低しきい値電圧化とパンチ
スルー耐性の強化の両立は困難である。しかし、しきい
値電圧に特に反映されるのは基板表面近傍のチャネル濃
度であるため、かかる基板表面近傍を低濃度化し、一方
パンチスルー現象を抑制するのは、ドレイン・ソース拡
散層下の近傍（だいたい拡散層深さがサブミクロン領域
では、０．１５μｍ程度である）の濃度であるため、こ
の領域を高濃度化すれば上記問題は解決できる。
【００１６】この構造を達成するために、イオン注入法
を用いると、深さ０．１μｍ程度のところに注入イオン
の高濃度ピークをもってこられるが、不純物活性化、層
間膜平坦化のリフロー工程等の熱処理により注入後のプ
ロフィールがなだらかになり、特にボロン原子は酸化の
工程でシリコン表面近傍に偏析し、上記表面近傍領域が
低濃度化したチャネルプロフィールが得られない。そこ
で、本実施例では熱処理後においても注入直後のプロフ
ィールを保ち、表面近傍領域が低濃度化したチャネルプ
ロフィールを得るために、上記基板表面近傍領域に窒素
原子注入領域を形成することとしている。即ち、窒素原
子注入領域を形成することにより、窒素はボロンよりも
拡散係数が大きいため、熱処理時にボロン原子が拡散し
て空きサイトへ移動するよりも先に窒素原子が拡散して
空きサイトを埋めるためかかる領域内においてはボロン
原子は拡散しにくくなる。また、拡散してもサイトに収
まらないために活性化しないことになる。従って、上記
基板表面近傍領域においては、窒素原子の存在によりボ
ロンの拡散及び活性化が抑制され、ボロンの注入プロフ
ィールはある程度保たれることにより、基板表面近傍の
実効的キャリア濃度を低く抑えることができる一方、拡
散層下部近傍のボロン濃度を高くでき、しきい値電圧に
特に反映される基板表面近傍のチャネル濃度を低濃度化
し、一方でパンチスルー現象を抑制するためにドレイン
・ソース拡散層下の近傍の濃度を高濃度化することがで
きる。
を用いると、深さ０．１μｍ程度のところに注入イオン
の高濃度ピークをもってこられるが、不純物活性化、層
間膜平坦化のリフロー工程等の熱処理により注入後のプ
ロフィールがなだらかになり、特にボロン原子は酸化の
工程でシリコン表面近傍に偏析し、上記表面近傍領域が
低濃度化したチャネルプロフィールが得られない。そこ
で、本実施例では熱処理後においても注入直後のプロフ
ィールを保ち、表面近傍領域が低濃度化したチャネルプ
ロフィールを得るために、上記基板表面近傍領域に窒素
原子注入領域を形成することとしている。即ち、窒素原
子注入領域を形成することにより、窒素はボロンよりも
拡散係数が大きいため、熱処理時にボロン原子が拡散し
て空きサイトへ移動するよりも先に窒素原子が拡散して
空きサイトを埋めるためかかる領域内においてはボロン
原子は拡散しにくくなる。また、拡散してもサイトに収
まらないために活性化しないことになる。従って、上記
基板表面近傍領域においては、窒素原子の存在によりボ
ロンの拡散及び活性化が抑制され、ボロンの注入プロフ
ィールはある程度保たれることにより、基板表面近傍の
実効的キャリア濃度を低く抑えることができる一方、拡
散層下部近傍のボロン濃度を高くでき、しきい値電圧に
特に反映される基板表面近傍のチャネル濃度を低濃度化
し、一方でパンチスルー現象を抑制するためにドレイン
・ソース拡散層下の近傍の濃度を高濃度化することがで
きる。
【００１７】図４に窒素原子注入なしの場合（ａ）及
び、ありの場合（ｂ）におけるゲート長０．３μｍのＮ
ＭＯＳ型トランジスタのＶｇ／Ｉｄ特性を示す。本結果
はチャネル不純物のボロンを、表面近傍に８×１０12／
ｃｍ2でイオン注入し、同じく窒素を表面近傍にイオン
注入した場合のもので、トランジスタのゲート幅は１０
μｍ、ドレイン電圧は０．１Ｖ及び２．５Ｖである。
（ａ）の窒素イオン注入なしの場合はしきい値電圧は、
０．９Ｖ程度であるが、（ｂ）の注入ありの場合はボロ
ンの活性化が抑えられ、しきい値電圧は、０．３Ｖ程度
にまで抑えられていることがわかる。ただパンチスルー
耐性は（ｂ）のほうが若干悪くなっており、今後注入エ
ネルギー、注入量の最適化により（ａ）と同程度にでき
ると考えられる。またボロン以外の他のチャネル不純物
原子についても窒素原子は拡散係数が大きいために、同
様の効果が得られると考えられ、ＣＭＯＳ作製も可能で
ある。
び、ありの場合（ｂ）におけるゲート長０．３μｍのＮ
ＭＯＳ型トランジスタのＶｇ／Ｉｄ特性を示す。本結果
はチャネル不純物のボロンを、表面近傍に８×１０12／
ｃｍ2でイオン注入し、同じく窒素を表面近傍にイオン
注入した場合のもので、トランジスタのゲート幅は１０
μｍ、ドレイン電圧は０．１Ｖ及び２．５Ｖである。
（ａ）の窒素イオン注入なしの場合はしきい値電圧は、
０．９Ｖ程度であるが、（ｂ）の注入ありの場合はボロ
ンの活性化が抑えられ、しきい値電圧は、０．３Ｖ程度
にまで抑えられていることがわかる。ただパンチスルー
耐性は（ｂ）のほうが若干悪くなっており、今後注入エ
ネルギー、注入量の最適化により（ａ）と同程度にでき
ると考えられる。またボロン以外の他のチャネル不純物
原子についても窒素原子は拡散係数が大きいために、同
様の効果が得られると考えられ、ＣＭＯＳ作製も可能で
ある。
【００１８】（実施例２）図５に本発明の他の一の実施
例を示す。図５はＭＯＳトランジスタのチャネル中央部
での深さ方向の不純物プロフィールを示す。チャネル不
純物となるボロンをイオン注入するところまでは上記実
施例１と同じである。この後、窒素原子のイオン注入を
ドレイン、ソース拡散層の接合深さ位置近傍がピークと
なるようにして行い、かかる位置に窒素原子注入領域を
形成する。
例を示す。図５はＭＯＳトランジスタのチャネル中央部
での深さ方向の不純物プロフィールを示す。チャネル不
純物となるボロンをイオン注入するところまでは上記実
施例１と同じである。この後、窒素原子のイオン注入を
ドレイン、ソース拡散層の接合深さ位置近傍がピークと
なるようにして行い、かかる位置に窒素原子注入領域を
形成する。
【００１９】本実施例では、図５に示すようにチャネル
不純物原子ピーク位置より深い位置に窒素原子を注入す
るため、かかる領域において不純物原子は、拡散、活性
化が抑制され、この領域での実効的なチャネル濃度が低
下する。これによりバックバイアス印加時のしきい値電
圧の上昇を抑制でき、バックバイアス効果を小さくする
ことができる。尚、本実施例は他のチャネル不純物を用
いた場合に対しても同様の効果が期待される。
不純物原子ピーク位置より深い位置に窒素原子を注入す
るため、かかる領域において不純物原子は、拡散、活性
化が抑制され、この領域での実効的なチャネル濃度が低
下する。これによりバックバイアス印加時のしきい値電
圧の上昇を抑制でき、バックバイアス効果を小さくする
ことができる。尚、本実施例は他のチャネル不純物を用
いた場合に対しても同様の効果が期待される。
【００２０】（実施例３）図６に本発明の他の一の実施
例を示す。図６は本実施例にかかるＭＯＳ半導体素子の
要部を示す構成図である。本実施例では、ソース・ドレ
インの低濃度拡散層（ＬＤＤ）、高濃度拡散層注入後
（注入前でも可）に窒素原子のイオン注入を各拡散層の
接合深さ位置近傍に濃度ピークがくるようにして行う。
これにより、実施例１、２と同様に窒素原子によりソー
ス・ドレインの拡散層下部において不純物の実効的濃度
プロフィールを急峻にすることができ、短チャネル効果
を抑制することができる。
例を示す。図６は本実施例にかかるＭＯＳ半導体素子の
要部を示す構成図である。本実施例では、ソース・ドレ
インの低濃度拡散層（ＬＤＤ）、高濃度拡散層注入後
（注入前でも可）に窒素原子のイオン注入を各拡散層の
接合深さ位置近傍に濃度ピークがくるようにして行う。
これにより、実施例１、２と同様に窒素原子によりソー
ス・ドレインの拡散層下部において不純物の実効的濃度
プロフィールを急峻にすることができ、短チャネル効果
を抑制することができる。
【００２１】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、ＭＯＳ型トランジスタのチャネル領域の表面近
傍に窒素原子注入領域を形成することにより、イオン注
入技術により容易にかつ安価にしきい値電圧が低く、パ
ンチスルー耐性に強い素子構造を得ることができる。
よれば、ＭＯＳ型トランジスタのチャネル領域の表面近
傍に窒素原子注入領域を形成することにより、イオン注
入技術により容易にかつ安価にしきい値電圧が低く、パ
ンチスルー耐性に強い素子構造を得ることができる。
【００２２】また、上記窒素原子注入領域をチャネル領
域下部に形成することにより、チャネル領域下部のキャ
リアプロファイルの急峻化が可能となり、容易に素子特
性の向上を図ることができる。
域下部に形成することにより、チャネル領域下部のキャ
リアプロファイルの急峻化が可能となり、容易に素子特
性の向上を図ることができる。
【００２３】また、上記窒素原子注入領域をソース、ド
レイン領域下部に形成することにより、ソース、ドレイ
ン領域下部のキャリアプロファイルの急峻化が可能とな
り、容易に素子特製の向上を図ることができる。
レイン領域下部に形成することにより、ソース、ドレイ
ン領域下部のキャリアプロファイルの急峻化が可能とな
り、容易に素子特製の向上を図ることができる。
【図１】 本発明の一の実施例に係るＭＯＳ型半導体素
子要部を示す構成図である。
子要部を示す構成図である。
【図２】 本発明の一の実施例に係るＭＯＳ型半導体素
子チャネル中央部での深さ方向の不純物プロフィールを
示す図である。
子チャネル中央部での深さ方向の不純物プロフィールを
示す図である。
【図３】 本発明の一の１実施例に係るチャネル不純物
を疑似的に矩形で与えた構成図である。
を疑似的に矩形で与えた構成図である。
【図４】 本発明の一の実施例に係るＮＭＯＳ型半導体
素子の動作特性図である。
素子の動作特性図である。
【図５】 本発明の他の実施例に係るＭＯＳ型半導体素
子要部を示す構成図である。
子要部を示す構成図である。
【図６】 本発明の他の実施例に係るＭＯＳ型半導体素
子要部を示す構成図である。
子要部を示す構成図である。
【図７】 従来例にかかるＭＯＳ型半導体素子要部を示
す構成図である。
す構成図である。
１ シリコン基板、２ 高濃度チャネル領域、３ エピ
タキシャル成長した低濃度または真性シリコン層、４
ゲート酸化膜、５ ポリシリコンゲート電極、６ サイ
ドウォール、７ 高濃度拡散層（ソースまたはドレイ
ン）、８ チャネルドープ領域、９ 窒素原子注入領
域、１０ チャネル不純物原子の深さ濃度プロフィー
ル、１１ 窒素原子の深さ濃度プロフィール、１２ ド
レイン・ソース低濃度拡散層。
タキシャル成長した低濃度または真性シリコン層、４
ゲート酸化膜、５ ポリシリコンゲート電極、６ サイ
ドウォール、７ 高濃度拡散層（ソースまたはドレイ
ン）、８ チャネルドープ領域、９ 窒素原子注入領
域、１０ チャネル不純物原子の深さ濃度プロフィー
ル、１１ 窒素原子の深さ濃度プロフィール、１２ ド
レイン・ソース低濃度拡散層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−144979（ＪＰ，Ａ) 特開 平７−106594（ＪＰ，Ａ) 特開 平４−239775（ＪＰ，Ａ) 特開 平３−276730（ＪＰ，Ａ) 特開 平６−151344（ＪＰ，Ａ) 特開 平３−46272（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/265 H01L 21/336
Claims (1)
- 【請求項１】 第１の導電型のシリコン基板上に作製さ
れたＭＯＳ型半導体装置において、 第２の導電型のドレイン領域及びソース領域にはさまれ
た第１の導電型のチャネル領域が、窒素原子注入領域を
設けたシリコン基板表面にある低濃度チャネル領域と、
該低濃度チャネル領域の下部に設けられた高濃度チャネ
ル領域よりなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211995A JP3274038B2 (ja) | 1995-04-26 | 1995-04-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211995A JP3274038B2 (ja) | 1995-04-26 | 1995-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298319A JPH08298319A (ja) | 1996-11-12 |
| JP3274038B2 true JP3274038B2 (ja) | 2002-04-15 |
Family
ID=14318917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10211995A Expired - Fee Related JP3274038B2 (ja) | 1995-04-26 | 1995-04-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274038B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505618B1 (ko) * | 1998-09-21 | 2006-04-21 | 삼성전자주식회사 | 고성능 모스 트랜지스터 및 그 제조방법 |
| KR100353402B1 (ko) * | 1999-04-19 | 2002-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN112908854A (zh) * | 2021-01-28 | 2021-06-04 | 上海华力集成电路制造有限公司 | 一种降低n管短沟道组件穿通效应以及组件变异的方法 |
-
1995
- 1995-04-26 JP JP10211995A patent/JP3274038B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08298319A (ja) | 1996-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297104B1 (en) | Methods to produce asymmetric MOSFET devices | |
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| US6372559B1 (en) | Method for self-aligned vertical double-gate MOSFET | |
| US6359310B1 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| US6100143A (en) | Method of making a depleted poly-silicon edged MOSFET structure | |
| JP3205361B2 (ja) | 縦方向電流によるパワーｍｏｓトランジスタを製造するための方法 | |
| US5580799A (en) | Method of manufacturing transistor with channel implant | |
| KR19980702309A (ko) | SiGe 층을 포함하는 반도체 전계 효과 디바이스 | |
| JPH10189970A (ja) | 半導体素子の製造方法 | |
| US6437406B1 (en) | Super-halo formation in FETs | |
| JP3489832B2 (ja) | セルフアラインｃｍｏｓプロセス | |
| US5244823A (en) | Process for fabricating a semiconductor device | |
| JPH05218081A (ja) | 浅い半導体接合の形成方法 | |
| JP2780670B2 (ja) | エピタキシャルチャネルｍｏｓトランジスタの製造方法 | |
| JPH08153873A (ja) | 半導体装置及びその製造方法 | |
| JPH0459774B2 (ja) | ||
| EP0852394A2 (en) | Method for making very shallow junctions in silicon devices | |
| JP2001298188A (ja) | 半導体素子及びその形成方法 | |
| JP3442154B2 (ja) | 半導体装置の製造方法 | |
| JP3274038B2 (ja) | 半導体装置 | |
| US6380036B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6680504B2 (en) | Method for constructing a metal oxide semiconductor field effect transistor | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2852901B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2924016B2 (ja) | Ｍｉｓ型半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |