TW515046B - Method of manufacturing semiconductor devices - Google Patents
Method of manufacturing semiconductor devices Download PDFInfo
- Publication number
- TW515046B TW515046B TW090128613A TW90128613A TW515046B TW 515046 B TW515046 B TW 515046B TW 090128613 A TW090128613 A TW 090128613A TW 90128613 A TW90128613 A TW 90128613A TW 515046 B TW515046 B TW 515046B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- oxide film
- semiconductor device
- manufacturing
- cover layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 43
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000007667 floating Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 133
- 238000005530 etching Methods 0.000 claims description 34
- 238000002955 isolation Methods 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 230000005641 tunneling Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000004898 kneading Methods 0.000 claims 1
- 239000008267 milk Substances 0.000 claims 1
- 210000004080 milk Anatomy 0.000 claims 1
- 235000013336 milk Nutrition 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 241000293849 Cordylanthus Species 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 241001674048 Phthiraptera Species 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000047703 Nonion Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012771 household material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
515046 A7 B7 五、發明説明(1 ) 發明背景 發明領域 本發明是有關於一種製造半導體裝置的方法,尤其是一 種製造周邊電路中快閃記憶單元與電晶體的方法。 習用技術說明 半導體裝置主要分成RAM產品以及ROM(唯讀記憶體) 產品,如DRAM(動態隨機存取記憶體)與SRAM(靜態隨機 存取記憶體)的RAM產品是在經過一段時間後資料會消失 掉,且在資料的輸入/輸出上是揮發性且快速的,而ROM 產品在一旦輸入資料後,便能保持住資料,但是資料的輸 入/輸出是低速的。 這些ROM產品可以分成ROM,PROM(可程式化ROM), EPROM(可抹除 PROM),EEPROM(電性 EPROM)。其中,能 程式化且用電性方式抹除資料的EEPROM,有需求增加的 趨勢。EEPROM或具有批次抹除功能的快閃EEPROM,都 是具有堆疊型結構,其中懸浮閘極與控制閘極是堆疊在一 起。 堆疊型閘極結構的記憶單元可以利用F-N穿隧(Fowler-Nordheim穿隧)效應,對資料進行程式化/抹除,且具有將 穿隧氧化物薄膜,懸浮閘極,介電薄膜與控制閘極堆疊在 一起的結構。在行方向上具有固定距離的複數個金屬位元 線,是位於包括複數個記憶單元的記憶單元陣列内。複數 個字線是位於垂直於複數個金屬位元線的方向上。而且, 單一共用源極線是位於記憶單元陣列内的每二個字線。共 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 515046
在半導 給懸浮 用源極線是位於與字線的相同方向上,並包括複數個共用 源極接面以及源極連接層。金屬位元線是經由在二間極間 的金屬接觸區,而連接到沒極接面。 以下將詳細說明快閃記憶單元陣列的製造方法。 經由絕緣處理,比如矽局部氧化(L〇c〇s)處理 體基底上形成裝置絕緣薄膜,因而定義出主動區 閘極用的穿隨氧化物薄膜與第一多晶矽層依序在^二 基底的主動區内形成。然後,利用微影蝕刻技術,對場氧 化物薄膜上的第一多晶矽層進行蝕刻處理,將位元線方向 上每個記憶單元的懸浮閘極分隔開。藉此,當作介電薄膜 的〇ΝΟ(氧化物/氮化物)薄膜,第二多晶碎層以及給控制閑 極用的絕緣薄膜(硬質光罩層或抗反射薄膜中所使用),依 序堆叠在整個表面上。然後,在絕緣薄膜上形成字線而形 成光阻圖案後,以光阻圖案當作姓刻光軍用,依序對絕緣 薄膜,第二多晶碎層,介電薄膜與第-多晶碎層進行蚀刻 f理’形成堆疊型閘極結構。此時,閘極是在周邊電路區 内形成。 因此利用微影姓刻製程,㈣形成共用源極區的區域, 會形成光阻圖案,以便邊杆白站批十 更進订自我對齊源極(SAS)姓刻處 光阻圖案當作光罩,而對開口區内的裝置 成離層來補償自我對齊 :極時的損壞部分,要進行自我對齊源極 行源極/沒極離子保植處理,形成單元區内 與沒極接面,以及周邊電路區内的低漠度接面。給 5 - “尺刪中國國家標準(CNSTT^210X297公釐)- 裝 訂 五、發明説明(3 ) 隔離層用的氧化物薄膜是沉積在整個表面上,然後利用覆 盍式蝕刻處理的後續處理,形成隔離層。因此,用高濃度 離子佈植處理,在驅動記憶單元的周邊電路區内形成高濃 度接面,因而完成電晶體。 接著,高溫氧化物(HTO)薄膜,PS(}薄膜以及硼磷矽酸 玻璃(BPSG)薄膜依序沉積在整個結構上,然後利用回流處 理將BPSG g膜變+,以對記憶單元與電晶進行保護與變 平。然後,經由微影蝕刻處理,利用濕式或乾式蝕刻,去 除掉堆璺在记憶單元汲極區上的各層,而形成金屬接觸 區。藉此,在最後的表面上沉積出金屬層,然後利用微影 姓刻處理定4出㈣,因而形 < 位元線”乂電氣方式經由 位元線接觸區而連接到記憶單元汲極區。 製造快閃記憶單元陣列的方法有以下的問題。 ,首先,自我對齊源極蝕刻處理時所產生的半導體基底的 源極接面損失,在每個部分都是不均勾的。所以,每個損 壞區域中懸浮閘極與源極接面之間的重疊範圍會有差 異〜果會發生構成圮憶陣列的記憶單元特性是不相同 的問題。 第一,會產生局部鳥嘴現象的問題,局部鳥嘴現象是 說,在ΟΝΟ結構内介電薄膜邊緣區上構成⑽〇結構的氧 化物薄膜<厚度因被自我對齊源極退火處理而增加,而自 我對齊源㈣火處理是要來補償我對齊源極触刻處理後 的損壞區域。隨著每個記憶單元中形成〇Ν〇結構之氧化 物薄膜的厚度因上述問題而不同,每個記憶單元接面與懸 -6 - 515046 A7 ________ B7 五、發明説明(4 ) 浮閘極之間的耦合比例也不同。所以,使用F-N穿隨方法 時,區段内記憶單元中抹除操作速率會不同,讓記憶單元 的抹除分怖變差。 第三’會產生的問題是’進行我對齊源極蝕刻處理時, 構成技制閘極的碎化鎢(WSi)薄膜被打開,而且利用後續 的自我對齊源極退火處理’在被打開的碎化鶏(W^i)薄膜 上形成很厚的隔離層。這是因為矽化鎢(WSi)的氧化速率 很慢,造成後續處理中沉積出CVD隔離層氧化薄膜時, 氟從矽化鎢(WSi)薄膜漏出,使得矽(Si)與氟(F)之間的耦合 大於矽(Si)與氧(〇)之間的耦合。因此,隔離層的沉積速率 會局部性的增加,在隔離層内產生缺陷,且隔離層的寬度 因缺陷而被局部的改變,造成電晶體特性的不均勻性。 第四,周邊電路區之電晶體内形成的源極與汲極接面, 會發生該源極與汲極接面的深度有不均勻性。該問題的產 生是因為隔離層蝕刻處理後所進行的高濃度離子佈植處 理,是使用留在表面上當作過篩氧化物薄膜用的氧化物薄 膜,使用具高原子含量比如坤的來源材料,以避免側向擴 散,並使用較低能量當作離子佈植能量。亦即,源極與汲 極接面的深度有不均勻性的問題是強烈的取決於離子佈 植處理時留在表面上的氧化物薄膜之均勻性。習用技術 中,當沉積氧化物薄膜在進行覆蓋式蝕刻處理來蝕刻掉氧 化物薄膜時,很難得到具有均勻厚度以及具有當作電晶體 特性之接面片電阻值變動的氧化物薄膜,而且被動裝置也 會變得很大。 本紙張尺度適財關家料(CNS) A4規格(21GX 297公釐) 515046 A7 ---—----—___即 _____ 五、發明説明(5 ) " — '~一 第五,閘極與接面間會有短路的問題。如果閘極與接面 疋獨儿的端點接觸,便會有不需要的漏電流發生。隨著電 晶體變得很小,而閘極與接面間的距離也縮小,該問題會 因不對齊與預先金屬清洗,很容易造成閘極與接面間的短 路。 二 因此,需要一種新方法來製造快閃記憶單元,以解決上 述的問題。 發明的詳細說明 因此本發明的目的在於增加資料的集積度能力,在自我 對齊源蝕刻處理後,依序在整個表上形成二氣矽烷(Dcs ; SiHKDHTO薄膜以及氮化物薄膜,以避免懸浮閘極與控 制閘極間介電薄膜的局部鳥嘴現象,並使用隔離層來補償 自我對齊源蝕刻處理時所損壞掉的閘極結構之側壁,以避 免懸浮閘極與周邊區域之間電荷與電洞的移動。 而且,本發明的另一目的在於保護閘極,藉依序在整個 表上形成HTO薄膜以及氮化物薄膜,免於後續處理時所 施加的應力,而且避免在後續處理時產生氧化物薄膜。 此外,本發明的另一目的在於利用高濃度離子佈植處理 時所製造的均勻接面深度,來改善周邊電路中的電晶體特 性以及擴散電阻值的均勻性,讓氮化物薄膜當作在進行 DCS HTO薄膜蝕刻處理時具選擇率的阻止層用,形成過篩 氧化物薄膜,使得蝕刻速率能被控制住,而在整個結構上 依序形成DCS HTO薄膜與氮化物薄膜。 為了完成上述目的,依據本發明製造半導體裝置的方 -8 -
A7
特徵疋包括有提供半導體基底的步驟,在該基底内 疋我出单元區與周邊電路區;在該單元區内,形成已定義 圖案之穿隧氧化物薄膜’懸浮閘極與控制閘極,在周邊電 路區内形成閘極;利用自我對齊源極蝕刻處理,去除掉該 單=區内裝置絕緣薄膜的曝露區;在整個結構上形成第一 覆盍層與覆蓋層:針對該單元M進行自我對齊源極退 火處理;在該單元區内形成源極與沒極接面,並在周邊電 路區内形成低濃度源極與⑽接面;在周邊電路區内形成 閑極隔離層;以及在周邊電路區内形成高濃度源極與沒極 接面。 圖式的簡單說明 以下說明中將結合相關圖式,解釋本發明的上述特點以 及其它特點,其中: 圖1A至1G是依據本發明實施例之半導體裝置的剖示 團, 圖2是裝置特性測試圖;以及 圖3是擴散電阻分佈圖。 較佳實施例的詳細說明 將用較佳實施例的方式來詳細說明本發明,配合參閱相 關圖式,其中其它相類似的參考數號是用來代表相同或相 類似的部分Ρ 圖1Α至1G是依據本發明實施例之半導體裝置的剖承 圖。 現在參閱圖1A,利用絕緣處理,比如局部矽氧化 -9 - 本紙張尺度適財s @ 格_ χ 297/涵
裝 訂
線 515046 發明説明(7 (LOCOS) ’在半導體基纟^上形成裝置絕緣薄膜(未顯 不)’定義出主動區。依序形成穿隧氧化物薄膜12與第— 多晶矽層U,給半導體基底u主動區上的懸浮閘極用, 裝置絕緣薄膜上的第_多晶$層13是利用㈣處理進行 蚀刻’因$定義出懸浮閘極的一侧。⑽,當料電薄膜 14的ONO(氧化物/氮化物/氧化物)薄膜,第二多晶矽層 15,矽化鎢16與絕緣薄膜17依序堆疊在一起,完 = 結構。 因此,在絕緣薄膜17上形成給字線(未顯示)用的光阻圖 案。然後,以光阻圖案當作蝕刻光罩,依序對絕緣薄膜 17,矽化鎢16,第二多晶矽層15,介電薄膜丨斗與第一多 晶矽層13進行蝕刻處理,以完成堆疊閘極結構其中控 制閘極10a與懸浮閘極13是堆叠在_起,而在㈣^ l〇a中第二多晶矽層15與矽化鎢16是堆疊在—起懸浮 閘極13是由第一多晶矽層13構成。此時閘極⑽是在 周邊電路區内形成。接著,A 了進行自我對㈣極(Μ 蝕刻處理,而形成光阻圖案,利用微影蝕刻處理穿過該光 阻圖案,形成共用源極區 '然後,以光阻圖案當作^ 罩’對開口區内的裝置絕緣薄膜進行蚀刻。 現在參閱圖1B,覆蓋氧化物薄膜18與覆蓋氮化物薄膜 19依序在整個結構上形成。藉沉積出Dcs ht〇,覆蓄氧 化物薄膜18的厚度是则00Α’而覆蓋氮化物薄膜'9 的厚度是50〜200Α。 現在參閱圖1C,為記憶單元區進行自我對齊源極熱處 -10 - 本紙張尺度適财S S家料(CNS) A4規格(21GX 297公釐) ---- 裝 訂 8 五、發明説明( 理,補償掉自我對齊源極蝕刻處 為却愔W - r从 j愚垤時所抽壞的區域,以及 用源極/沒極離子佈植光罩來進行源極遣 二’因而形成源極與沒極接面20。考慮到投 二!,極/沒極離子佈植處理是使用比-般離子佈 植此里返南出約10 KeV的能量爽推广 m _ 膜18盥覆言氮化物菹臌1Q b、、仃,因為覆蓋氧化物薄 ,、覆|虱化物潯膜19是頟外形成的。 離子佈植㈤5)離子,則離子佈植能量要使用秦5〇κ^ :門圖ID 4 了要在周邊電路區内形成電晶體區,利用 低>辰度離子佈植處理,使用低濃度離子佈植光罩,來形成 低濃度源極與汲極接面21。低濃度·離子佈植處理是使用比 一般離子佈植能量還高出約5Kev的能量來進行,因為覆 蓋氧化物薄膜18與覆蓋氮化物薄膜19是額外形成的。 現在參閱圖1E,給隔離層22用的氧化物薄膜是在周邊 電路區内形成,以控制電晶體内閘極1〇b與低濃度源極與 汲極接面21之間的重疊區。考慮到覆蓋氧化物薄膜^與 覆蓋氮化物薄膜19的沉積厚度,給隔離層22用的氧化物 薄膜’其厚度是1200〜1600 A,一般約薄i〇〇〜2〇〇 a。 參閱圖1F,隔離層22a是利用第一覆蓋蝕刻處理,在周 邊電路區内形成。第一覆蓋蝕刻處理是考慮到氮化物薄膜 與氧化物薄膜的選擇率來進行的。覆蓋氮化物薄膜19當 作姓刻阻止層,是在覆蓋氧化物薄膜18與給隔離層22用 的氧化物薄膜之間形成。藉此,利用第二覆蓋蝕刻處理, 去除掉覆蓋氮化物薄膜19的曝露區。為此,在閘極1〇b 的側壁上,形成ΟΝΟ結構的閘極隔離層,其中氧化物薄 -11 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 515046
膜18 ,覆蓋氮化物薄膜19與隔離層22&是堆疊在一起, 而均勻厚度的覆蓋氧化物薄膜18殘留在半導體基底116勺 表面上,其中將形成源極與汲極。殘留在半導體基底η 表面上的覆蓋氧化物薄膜18在後續處理中的高^度離子 佈植處理時,是當作過篩氧化物薄膜。
/見在參閱圖1G,LDD結構的高濃度源極與汲極接面⑴ 是利用高濃度離子佈植處理,使用高濃度離子佈植光罩, 而在周邊電路區内形成。高濃度離子佈植處理使用As或 將簡要的說明後續處理,因為與傳統處理相同。 裝 依序在整個結構上將IP0薄膜,pSG薄膜與BpsG_ ㈣玻璃)薄膜在一起。然後’利用回流處理,將BpsG ^ 膜平正化n蔓並平整化該記憶單元與電晶體。藉此 以利用光阻圖案的微影㈣處理,去除掉堆疊在記憶單5 訂
區内汲極區上的各層’以形成接觸孔。接著,進行清洗肩 理,以補償蝕刻處理時所受損的區域、然後,比如鎢的名 屬層是沉積在整個結構上,然後用微影蝕刻處理定義出廣 案’以形成位元線,是經由接觸孔而以電氣方式連接到 憶單元汲極區。 " 以下將說明如何解決傳 如果本發明是依上述方式進行 統問題。 第個傳、.克問題,丢己憶單元區内源極接面的不規則深度 門題疋在裝置絕緣薄膜的蚀刻處理_,用不規則的半 體基底,而進行源極/沒極離子佈植處理時所造成。為解 • 12 -
五、發明説明(1〇 ) ==:;r偕構的閘極形成後,形成DCS “、虱化物潯膜’以覆蓋住閘極。因此,DCSHTn ★涛膜與氮化物薄膜在源極沒極離子体植處理時是το :則’以減輕半導體基底損壞的不均勾性,使得:“ 度的源極與汲極接面能保持住。 —一 彳統問題’較弱抹除臨界電壓陳 :局邵烏嘴現象所造成,藉此,構成介電薄膜的〇ν〇社 '乳化物薄膜的邊緣區厚度會在自我對齊源極退火處 =時增加。為了解決此問題,本發明是在進行自我對齊源 ^人處理退火處理之前,便在整個結構上形成DU咖 2與虱化物薄膜。氮化物薄膜是用來阻擔氧化反應,並 ,、有薄膜f質的特性,該特性是在熱氧化處理時具有張 力而且遂已知,氮化物薄膜具有許多電荷與電洞陷_中 亦即,堆疊結構的祕側壁是用自我對齊源極㈣處理 中:使用之電漿蝕刻來進行蝕刻處理,使得形成懸浮閘極 的第-多晶$層以及形成控制閘極(字線)的第二多晶發層 會嚴重受損。為解決此問題,本發明是藉形成對疊結構二 閘極’然後在閘極上依序沉積出DCS咖薄膜與氮化物 薄膜’來減輕因氛化物薄膜之張力$來的應力,並除去因 氮化物薄膜内跳躍或P〇〇le_Frenkel穿隧機制所引起的電荷 與電洞移動。而且’本發明可以不只是避免掉〇N〇結構 中氧化物薄膜的局部鳥嘴現象,而且還改善資料的真實特 性,形成在閘極側壁上具有均勻厚度的氧化物薄膜,以去 -13 - 五、發明説明(11 除低場F-N穿隧效應。因 行抹除脈衝迴路記數,以所示,傳統方法必須進 免在抹除脈衝迴路記數時;^^内的抹除特性’來避 = 本發明能進行抹除特性測試,即使抹 除脈衝迴路記數的範園很智 λ卩便抹 摄ή固伥窄也不會有問題,避免ΟΝΟ結 構的乳化物薄膜上產生局部鳥嘴現象。 成 之 確 關於第三個傳統問題,在 隔離声太厂…"Γ ( 0薄膜區域上所形 二 予、發明是在自我對齊源極退火處理 I: =DCSHT〇薄膜覆蓋住砂化鵠㈣薄膜,以罐 =物:r厚度足夠免除掉氣從珍化鎮陶薄膜擴 月々出去’使仔矽(S1)與說(F)之間的耦合能避免掉。 裝 問 問 薄 因 周 第四個傳_題’從周邊電路區内之電晶體以及被動 置之擴散電阻的變動,源極與沒極接面深度的不均勾性 題,是因為過筛氧化物薄膜不均勾所造成。為解決此鬥 通^本發明在整個結構上形成閉極,然後形成DU ΗΤ〇 薄膜與氮化物薄膜,使得氮化物薄膜在覆蓋蝕刻處理時能 當作蚀刻阻止層m,DCSHTO薄膜㈣刻厚度能控 制在150〜250 A的範圍内,使得與13〇〇〜16〇〇 A氧化物 膜的調節做比較,有超過的90%氧化物薄膜會留下來, 而確保過篩氧化物薄膜的均勻性。亦即如圖3所示,在 邊電路區内的高濃度離子佈植處理時,均勻確保氧化物薄 膜過篩網的厚度,而能確保電晶體特性的均勻性以及擴散 電阻值,以便讓高濃度源極與汲極接面的深度很均勻:月 -14 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7
罘亡個傳統問題,閘極與接面間的短路問題,是由處理 的』不對齊與預先金屬;青洗所 間的距離會隨荽φ㈢脚r 〇丄、 巧Η丄,、接面 日姐尺寸的縮小而縮小。形成接觸孔的 t &理以及去除掉原始氧化物的預先金屬清洗處理,其 目‘疋T有的氧化物薄膜系列。因此在本發明中,形成足 σ纟氮化物薄膜’來覆蓋住閘極,使得氮化物薄膜能當 乍蚀刻阻止層用。所以,本發明能藉確保DCS ΗΤΟ薄膜 人氮化物薄膜的厚度,而解決閘極與接面間的短路問題。 因此,上述的本發明能藉解決傳統問題,而進一步增加 資料的真實性能力。 ㈢ 如上迷說明中所能了解到的,本發明形成堆疊結構的問 極’然後形成DCS HTO薄膜與氮化物薄膜,覆蓋住閘極。 所以本發明能減幸里丨導體基底的損失,以確保在源極/ 汲極離子佈植處理時均句源極與汲極接面的深度,因為 DCS HTO薄膜與氮化物薄膜是當作過篩網來用。 而且,本發明能減輕因氮化物薄膜所引起的應力,並在 自> 我對齊源極蝕刻處理之前,於整個結構上形成dcsht〇 薄膜與氮化物薄膜’藉氮化物薄膜内跳躍或p〇〇le_Frenkel 穿隨機制,去除掉電荷與電洞的移動。此外,本發明不只 是=免掉氧化物薄膜與0N0結構的局部鳥嘴現象而且^ 有:貝料的真貫性旎力,藉在閘極側壁上形成均句厚度的氧 化物薄膜’以去除低場Fowler-Nordheim穿隨效應。 進一步,本發明能避免掉矽(Si)與氟(F)之間的耦合,在 自我對齊源極蝕刻處理之前,用DCS HT〇薄膜覆蓋住矽 -15 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 B7 五、發明説明(13 ) 除掉氟從矽化 鱗薄膜,以確保氧化物薄膜的厚度足夠去 鹤薄膜擴散出來。 此外,本發明形成堆疊結構的閘極,然後於整個妗 :成DCS HTO薄膜與氮化物薄膜,使得氮化物薄膜能當 、時覆蓋蝕刻處理時的蝕刻阻止層。所以,本發明能I 過師氧化物薄膜的均勻@,藉控制DCS ΗΤΟ薄膜的蝕列 厚度…50 A的厚度内,與13一^ 的调即做比較,以便留下超過90%的氧化物薄膜。 不=且,本發明能藉形成均勾的過篩氧化物薄膜,而確保 電晶體特性的㈣m擴散電阻值,讓高濃度源極沒極 接面的深度很均勻。 斤進一步,本發明藉形成氮化物薄膜覆蓋住閘極,而使用 氮化物薄膜當作蝕刻阻止層。所以,本發明能解決閘極與 接面之間的短路問題,因為總是能確保Dcs HTO薄膜與 氮化物薄膜的厚度。 白用技術中’在自我對齊源極蝕刻處理時,蝕刻掉懸浮 問極與控制閘極’而形成閘極的侧壁隔離層。然而在本發 明中’如果對於閘極來說源極與汲極接面的重疊是相同的 ’則沉積出DCS HTO薄膜與氮化物薄膜的方法會藉蝕刻 掉懸浮閘極與控制閘極,而形成側壁隔離層。所以,本發 明能增加裝置操作的效率,並極小化穿隧氧化物薄膜的損 失’因為穿隨區會因實際接面與懸浮閘極之間的重疊而增 加’因而増加裝置的可靠度。 而且’本發明能讓二個覆蓋層當作載子的捕捉器,而跳 本紙張尺度適用T關家標準(CNS) A4規^^GX 297公㈤ 515046 A7 B7 五、發明説明(14 ) 過後續的PSG薄膜處理。 本發明已經參閱特定的實施例並連結到特定的應用來 做說明。具有一般習用技術並能接受本發明教導的人士, 將認知到該範圍以内的額外修改與應用。 因此所附的申請專利範圍,其目的是要涵蓋本發明範圍 内之任何以及所有的這種應用,修改以及實施例。 -17 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 515046 經濟部中央標準局員工消費合作社印製 A8 B8 C8 ___ D8 六、申請專利範圍 1.一種製造半導體裝置的方法,包括以下步驟: 提供半導體基底’其中有定義出記憶單元區與周邊電 路區, 在該記憶單元區内,形成定義出圖案的穿隧氧化物薄 膜,懸浮閘極以及控制閘極,在該周邊電路區内形成閘 極; 利用自我對齊源極蝕刻處理,去除掉該記憶單元區内 裝置絕緣薄膜的曝露區; 在整個結構上,形成第一覆蓋層以及第二覆蓋層; 對該記憶單元區,進行自我對齊源極退火處理; 在該記憶單元區内形成源極與汲極接面,以及在該周 邊電路區内形成低濃度源極與汲極接面; 在該周邊電路區内形成閘極隔離層;以及 在該周邊電路區内形成高濃度源極與汲極接面。 2·如申請專利範圍中第1項之製造半導體裝置的方法,其中 該第一覆蓋層是形成厚度100〜2〇〇 A。 3·如申請專利範圍中第1項之製造半導體裝置的方法,其中 該第二覆蓋層是形成厚度5〇〜150 A。 4·如申請專利範圍中第1項之製造半導體裝置的方法,其中 該閘極隔離層是用第一覆蓋層/第二覆蓋層/氧化物薄膜 來形成給隔離層用,形成的種方式是,給隔離層用的氧 化物薄膜疋在第二覆蓋層上形成,然後給隔離層用的氧 化物薄膜以及第二覆蓋層是依序用覆蓋蝕刻處理來進 行#刻。 -18 - 本紙張尺度逋用中國囷家標準(CNS ) A4規格(210X297公釐) I-,---------ΑΨ------、玎------Ϋ (請先閲讀背面之注意事項再填寫本頁} 515046 A8 B8 C8 D8 六、申請專利範圍 ^ ' 一 ^ 5.如申凊專利範圍中第4項之製造半導體裝置的方法,其中 給隔離層用的氧化物薄膜是形成厚度1200〜1600 A。 6·如申請專利範圍中第4項之製造半導體裝置的方法,其中 給隔離層用的氧化物薄膜以及第一覆蓋層,是經由第二 覆盖層的媒介來進行蝕刻處理,而形成過篩氧化物薄 膜。 7. 如申請專利範圍中第1項之製造半導體裝置的方法,其中 該源極與汲極接面在該記憶單元區内是使用第一覆蓋 層與第二覆蓋層當作離子佈植過篩氧化物薄膜來形成 的。 8. 如申凊專利範圍中第1項之製造半導體裝置的方法,其中 該周邊電路區内的低濃度源極與汲極接面是使用第_ 覆蓋層與第二覆蓋層當作離子佈植過篩氧化物薄膜來 形成的。 9·如申請專利範圍中第!項之製造半導體裝置的方法,其中 該周邊電路區内的高濃度源極與汲極接面是使用被姓 刻掉給定厚度的第一覆蓋層當作離子佈植過篩氧化物 薄膜來形成的。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 10·如申請專利範圍中第丨項之製造半導體裝置的方法,其 中該第一覆蓋層與第二覆蓋層的功用是避免在懸浮閑 極與控制閘極之間所形成之該介電薄膜的局部高嘴。 ^^^^中國國家揉準(。奶)八4"^(21^297公釐) " --------
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038421A KR100418091B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW515046B true TW515046B (en) | 2002-12-21 |
Family
ID=19711571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090128613A TW515046B (en) | 2001-06-29 | 2001-11-19 | Method of manufacturing semiconductor devices |
Country Status (4)
Country | Link |
---|---|
US (1) | US6815283B2 (zh) |
JP (1) | JP2003031706A (zh) |
KR (1) | KR100418091B1 (zh) |
TW (1) | TW515046B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465835B1 (en) * | 1999-09-27 | 2002-10-15 | Advanced Micro Devices, Inc. | Charge gain/charge loss junction leakage prevention for flash technology by using double isolation/capping layer between lightly doped drain and gate |
US6894341B2 (en) * | 2001-12-25 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method |
JP2003218244A (ja) * | 2002-01-24 | 2003-07-31 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006504261A (ja) * | 2002-10-22 | 2006-02-02 | テラ セミコンダクター、インク. | フラッシュeeprom単位セル及びこれを含むメモリーアレイ構造体 |
US6794764B1 (en) * | 2003-03-05 | 2004-09-21 | Advanced Micro Devices, Inc. | Charge-trapping memory arrays resistant to damage from contact hole information |
US7067374B2 (en) * | 2004-08-05 | 2006-06-27 | Macronix International Co., Ltd. | Manufacturing methods and structures of memory device |
DE112004003004T5 (de) * | 2004-10-25 | 2007-10-25 | Spansion Llc, Sunnyvale | Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP4462424B2 (ja) * | 2005-02-03 | 2010-05-12 | セイコーエプソン株式会社 | 半導体装置 |
KR100691490B1 (ko) | 2005-04-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
KR100673011B1 (ko) * | 2005-08-12 | 2007-01-24 | 삼성전자주식회사 | 노어형 플래시 메모리 장치 및 그 제조 방법 |
KR100806344B1 (ko) | 2006-10-20 | 2008-03-03 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
KR100812089B1 (ko) * | 2007-06-26 | 2008-03-07 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
KR100967479B1 (ko) * | 2007-12-24 | 2010-07-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
WO2010012448A2 (en) * | 2008-07-30 | 2010-02-04 | Fotonation Ireland Limited | Automatic face and skin beautification using face detection |
KR20120124706A (ko) * | 2011-05-04 | 2012-11-14 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US20120292637A1 (en) * | 2011-05-17 | 2012-11-22 | Globalfoundries Inc. | Dual Cavity Etch for Embedded Stressor Regions |
KR101906167B1 (ko) * | 2011-10-27 | 2018-10-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US8890214B2 (en) * | 2011-12-22 | 2014-11-18 | Nan Ya Technology Corporation | Method of manufacturing sidewall spacers on a memory device |
CN108231778B (zh) * | 2016-12-09 | 2022-07-12 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN108666315B (zh) * | 2017-03-31 | 2021-06-11 | 上海格易电子有限公司 | 一种闪存及其制造方法 |
CN107749413B (zh) * | 2017-10-18 | 2019-02-19 | 武汉新芯集成电路制造有限公司 | 一种提高存储单元区与控制电路区侧墙厚度差的方法 |
CN110120368B (zh) * | 2018-02-05 | 2021-05-11 | 联华电子股份有限公司 | 形成动态随机存取存储器的方法 |
US10636797B2 (en) | 2018-04-12 | 2020-04-28 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
CN111834370B (zh) * | 2019-04-19 | 2024-03-15 | 华邦电子股份有限公司 | 集成电路及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4269808A (en) * | 1979-08-09 | 1981-05-26 | Seika Sangyo Co., Ltd. | Method of simultaneously subjecting ores to pulverization and leaching or extraction |
CA1228483A (en) * | 1984-09-19 | 1987-10-27 | Donald R. Weir | Process for the pressure oxidation acid leaching of non-ferrous metal and iron-containing sulphidic material |
AU608301B2 (en) * | 1987-03-26 | 1991-03-28 | Metprotech Pacific (Proprietary) Limited | Fine milling of subdivided materials and recovery processes employing same |
US5232491A (en) * | 1991-10-25 | 1993-08-03 | Dominion Mining Limited | Activation of a mineral species |
CA2097452A1 (en) * | 1992-06-02 | 1993-12-03 | Ian Macdonald Sinclair | Process and apparatus for recovering metal values from ore |
JP2655124B2 (ja) * | 1995-03-06 | 1997-09-17 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
KR19990009327A (ko) * | 1997-07-09 | 1999-02-05 | 윤종용 | 불휘발성 메모리 장치의 제조 방법 |
JP2000091544A (ja) * | 1998-09-10 | 2000-03-31 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
US6323519B1 (en) * | 1998-10-23 | 2001-11-27 | Advanced Micro Devices, Inc. | Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process |
JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR100546200B1 (ko) * | 1999-06-30 | 2006-01-24 | 주식회사 하이닉스반도체 | 스플리트 게이트 플래쉬 이이피롬 셀의 제조 방법 |
KR100555485B1 (ko) * | 1999-09-13 | 2006-03-03 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 |
JP3911536B2 (ja) * | 2000-01-31 | 2007-05-09 | Dowaメタルマイン株式会社 | 亜鉛精鉱の浸出法 |
US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
US6482699B1 (en) * | 2000-10-10 | 2002-11-19 | Advanced Micro Devices, Inc. | Method for forming self-aligned contacts and local interconnects using decoupled local interconnect process |
-
2001
- 2001-06-29 KR KR10-2001-0038421A patent/KR100418091B1/ko not_active IP Right Cessation
- 2001-11-19 TW TW090128613A patent/TW515046B/zh not_active IP Right Cessation
- 2001-12-07 US US10/005,843 patent/US6815283B2/en not_active Expired - Fee Related
- 2001-12-11 JP JP2001377428A patent/JP2003031706A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR100418091B1 (ko) | 2004-02-11 |
US20030003661A1 (en) | 2003-01-02 |
US6815283B2 (en) | 2004-11-09 |
JP2003031706A (ja) | 2003-01-31 |
KR20030002721A (ko) | 2003-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW515046B (en) | Method of manufacturing semiconductor devices | |
US8354707B2 (en) | Electrically programmable device with embedded EEPROM and method for making thereof | |
US8283729B2 (en) | Semiconductor device and method of manufacturing the same | |
TW517350B (en) | Method of manufacturing nonvolatile memory cell | |
US20030127681A1 (en) | Nonvolatile semiconductor memory device | |
TW559996B (en) | Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications | |
TW447135B (en) | Semiconductor device and method of fabricating the same | |
JPH0821694B2 (ja) | 超高集積半導体メモリ装置の製造方法 | |
TW556325B (en) | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory | |
JP2001044393A (ja) | 半導体装置の製造方法及び半導体装置 | |
US9391178B2 (en) | Method of manufacturing semiconductor device | |
US11444095B2 (en) | Semiconductor device with integrated memory devices and MOS devices and process of making the same | |
US5861333A (en) | Method of tunnel window process for EEPROM cell technology | |
KR100452313B1 (ko) | 비휘발성메모리소자및그제조방법 | |
KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
US6451642B1 (en) | Method to implant NMOS polycrystalline silicon in embedded FLASH memory applications | |
KR100632657B1 (ko) | 반도체 소자의 제조방법 | |
US20070164366A1 (en) | Mitigation of gate oxide thinning in dual gate CMOS process technology | |
US20220123000A1 (en) | Method of manufacturing semiconductor device | |
KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
US6716701B1 (en) | Method of manufacturing a semiconductor memory device | |
KR100261188B1 (ko) | 반도체 소자의 제조 방법 | |
KR100267768B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
JPH02143461A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |