TW511090B - Testing device and method for testing a memory as well as a circuit-arrangement - Google Patents

Description

511090 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（V) 本發明係關於一種記憶體（特別是隨機存取式半導體記 憶體）測試用之·測試裝置，記憶體具有許多記憶胞，這些記 憶胞配鳳於各條位元線，位元線藉由控制電路可與這些由 記憶體所發出之輸·入/輸出線相連接，此測試裝置依據測 ,試程式而對記憶體進行一種由許多單一測試所構成之測 試。此外，本發明亦涉及一種記憶體之測試方法以及一種 電路配置（其具有許多形成在共同基板上之可測試之電 路），這些電路在隨後之製造步驟中須切割。 半導體記憶體之記憶胞陣列隨著快速進展之時代而變 大，每三年時記憶容量大約變成4倍（例如，由64Mb i tDRAM 時代至25 6MbitDRAM時代），則半導體記憶體之記憶胞測 試是絕對必要的，這是因爲一些有缺陷之記憶胞可能使整 個半導體記憶體完全失效。因此在大部份之半導體記憶 體中都設有備用之記憶胞，其用來取代有缺陷之記憶胞。 但此處須測試整個記憶體，即，須對每個半導體記憶胞測 試其功能，使以此種方式而被確認爲有缺陷之這些記憶胞 可由備用之記憶胞所取代。目前是使用所謂的測試器，其 藉由接觸面上較小之針而與晶圓本體中之半導體晶片相 接觸。亦有一種測試器，其可和一種有外殼（或已佈線）之 半導體晶片相接觸。在半導體晶片與測試器相接觸之後， 即對記憶胞陣列之所有記憶胞進行測試，有缺陷之記憶胞 之位址儲存於外部（即，測試器中）且在功能測試之後即可 使用所儲存之位址來作備用上之評估。在此種評估中，備 用之記憶胞配屬於有缺陷之記憶胞之位址。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •--------I----------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 511090 A7 ^ —_ B7___ 五、發明說明（') 在目前所可達成之記憶容量是25 6Mbit或1Gbit之記 憶胞陣列之大小中，記憶胞之測試過程須要巨大之成本， 其是與記憶體大小成比例，因此是與記憶體晶片之次代 (generation)成指.數之關係（exponentially)，這是因爲 測試過程對每一已產生之半導體記億體而言需要其它另 外之時間。就現有之1 Gb i t次代而言，因此須評估：測試 成本已佔總生產成本之3 0%。 由於昂貴之測試器必須隨著每一新的次代而調整其硬 體（這表示又需要一種巨大之成本），則所需之測試須力求 降至最低。同時測試多個晶片之方法不再可由目前一般 可同時測試至64個記憶體之此種方式來擴展而成，這是 因爲此種組件會受到測試器之可設定於晶片上之接觸針 之數目所限制。在此種測試所需之接觸針可降低之情況 下，須一個晶胞（c e 1 1 )接著一個晶胞之方式由測試器來檢 測整個記憶胞陣列。 -n n H ϋ 1 I I n I - .1 I (請先閱讀背面之注意事項再填寫本頁) 外之 之胞 它憶 其記 或之 體陷 軟缺 或有 體些 硬這 之估 器評 試來 測料 由資 藉，之 後得 之所 試試 測測 際由 實置 在裝 咅 憶時 記暫 之須 用料 備資 使應 ,¾對 析種 分此 用。 備址 種位 一 之 行胞 進憶 須記 此之 因陷 。缺 址有 位於 和應 置對 位胞 線- 經濟部智慧財產局員工消費合作社印製 至 送 傳 接 直 或 存片 儲晶 射 雷 由 藉 可 這 裝 二 πτίΐ 種 來 光 以 是 當 通 式 謂 程 所 試 由。測 藉成. 抗 或 絲 熔 線 係導 關斷 應燒 對可 種光 此射 使雷 其 { ，成 置達 送 發 至可 其式 或形 絲 之 熔 路 ) 電 定 固 η ηα 達 來 件 元 之 當 適 它 試 測 部 外 在 含 包 而 適 度 尺 張 紙 本 釐 公 97 2 X 10 (2 格 規 Α4 S) Ν (C 準 標 家 國 國 511090 A7 B7 五、發明說明（々） (請先閱讀背面之注意事項再填寫本頁) 器中，或以較大之花費藉由可程式化之單元來調整。測試 程式或進行此測試所用裝置之改變會使大量生產被延遲 且使成本大大增大，這表示一種不可彌補之時間損耗。 本發明之目的是使用一種通用性之測試裝置，即，使用 在不同之記憶體大小和型式時不需改變其構造（即，其與 待測試之記憶體陣列之大小無關），其可快速地適應於一 種可改變之測試程式而不須改變構造，而測試期間可縮 短。 上述目的是藉由申請專利範圍第1項之測試裝置，第2 1 項之電路配置。和第2 8項之記億體測試用之方法來達 成。 本發明之設計方式是：此種測試裝置具有一種解釋元件， 其可依據此測試程式來驅動及測試此記憶體，此測試程式 儲存在待測試之記憶體中。 經濟部智慧財產局員工消費合作社印製 本發明設置一種依據此測試程式來操作之測試裝置，其 測試程式命令碼儲存在此種待測試之記憶體晶片之未測 試之記憶胞陣列中。此外，本發明此種測試裝置之優點是： 此種測試裝置不必對晶片產生-或製程之會改變之硬體特 性作調整，這是因爲此種各別適用於晶片型式之測試程式 已儲存於各別待測試之記憶體本身以作爲一種可改變之 碼。因此，可藉由相同之測試裝置來測試不同之記憶晶 片。此測試程式快速地適應於記憶晶片是可能的而不需 改變此測試裝置。不需耗費時間來：改變此測試器及/或 泚種可控制之程式或在不同之記憶體中重新存入程式及/ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 511090 A7 B7___ 五、發明說明（4 ) 或改變此記憶晶片之電路。測試時時間因此不會由於昂 費之測試器和與此有關之成本而成指數形式地增大。藉 由此種新式之個別可程式化之成本有利之測試裝置可進 行所有與記憶胞陣·列有關之測試，這表示可藉由有缺陷之 晶片或其缺陷源之正確分析而大大地對其硏發進行改 善。此種優點特別是··此測試裝置可彈性地使用且可快速 地適應於一種可改變之測試程式而不需對此記憶體之電 路作構造上之改變，測試所需之總時間可減小。 在本發明特別有利之構造中，此測試裝置是形成在基板 中。因此可有利地不需藉由這些可設定在記憶體基板上 之接觸針來達成一種外部之接觸作用。使用外部之裝置 因此可不需要或被最少化，且可在晶圓本體中進行測試。 在本發明其它有利之實施形式中，在基板中形成多個相 同形式或獨立之記憶體，這些記憶體在測試之後且可能是 在這些措施已有結果之後被切割。這樣所具有之優點是： 這些圓晶（其中形成著各記憶晶片）較許多各別之記憶晶 片容易控制得多，則可對製作在晶圓上所有晶片同時進行 測試。 依據本發明之較佳實施形式，每一各別之記憶體都具有 一種設置在基板上或基板中之特定之測試裝置。於是各 種不同之記憶體型式可形成在唯一之晶圓上及/或各種不 同之測試程式可用於各別之記憶體中。 依據本發明之其它有利之構造，所有之記憶體都配屬於 •唯一之共同之測試裝置。所需之晶片面積因此可最小化， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 _B7 _五、發明說明（Ο 且在各別之記憶晶片中此種只需一次之測試裝置所需之 基板面積亦可保存。 在本發明較佳之構造中，該觸釋元件具有一種控制組件， 其依據此測試程式之相對應之各別之測試命令而以一種 指定之測試資料圖樣來描述此待測試之記憶體之記憶胞 陣列之一個或多個記憶胞且以所期望之資料作爲此種測 試資料圖樣。因此，在本發明另一有利且較佳之構造中設 置一種比較裝置，其可將此種由待測試之記憶體之記憶胞 中所讀出之資料來和所提供之期望之資料相比較且在不 相等時提供一種結果。因此可有效且簡易地對各別之記 憶胞進行功能上之測試。 此外，設置一種測試命令讀出裝置是有利的，其可由待 測試之記憶胞陣列中讀出此測試程式之各別之測試命令 且使該控制組件可支配各別之測試命令。此種控制組件 可獨立於此種需要性（即，由待測試之記億胞陣列中取出 測 之此 別因 各 命 試 之 利 有 時 暫 可 其 器 存 暫 個 多 或 個 1 。 置 作設 工是 而式Ϊ方 之 別取之 各所置 且件裝 令組出 命制讀 試控令 測此命 之被試 別中測 各器該 存存與 儲暫是 _率 .一 得連 取 各 曰疋Μ 占 Λη 序園牛 據ϋ制 依Η控 令iTi此 命0及 試這以 ny 、、x s 而 列 由其別 使 可 其 置 裝 入 寫 種 1 有 設 其 ο ， 關造 無構 式之 方佳 理較 處明 之發 令本 命據 試依 測 中 澧 憶 記 果 結器 種存 一 暫 入個 寫多 果或 結個 之一 置置 裝設 較是 比式 該方 此 因 之 利結 有之 ，別 各 存 儲 時 暫 可 其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂---------線I (請先閲讀背面之注意事項再填寫本頁) 511090 A7

五、發明說明（) 果，其中該寫入裝置可將此結果由暫存器中讀出。這樣所 得到之優點是：.其是與該比較裝置之速率以及該寫入裝置 所儲存之結果無關。 依據本發明之其它有利之構造，該結果記憶體是由一個 外部測試記憶體或一個形成在基板上之測試記憶體所構 成。因此可儲存該結果且稍後可被計算以便進行一種備 用分析。 依據本發明之較佳之構造，此結果記憶體是由待測試之 記憶體之記憶胞所構成。另一測試記憶體之空間及/或使 此結果傳送至基板上之外部記憶體中所用之接觸空間即 可空出（f r e e )。因此有利之方式是須形成此種寫入裝置， 使該比較裝置之結果以備用方式寫入該待測試之記憶體 之記憶胞中，因此對有缺陷之記憶胞而言是有容許的 (tolerant)。 (請先閱讀背面之注意事項再填寫本頁) .¾ · 經濟部智慧財產局員工消費合作社印製 依據其它外觀，本發明涉及一種電路配置，其中設有許 多形成在共同基板上之電路（特別是記憶體），這些電路之 間具有一種中間區以便使各電路各別化，在這些中間區中 形成一些導線，這些導線可使各別之電路之相連接及/或 與一個或多個附加電路相連接。因此可使共同基板上這 些存在於半導體本體中之電路之間達成一種電性上之接 觸而不會使所需之導線路徑佔用基板上電路可使用之空 間。這些導線形成在基板中各電路分割時所失去之區域 中，因此這些導線不能用於電路中。 ^本發明另外亦涉及一種記憶體之測試方法。特別有利 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 線 A7

五、發明說明（7 ) 令 命 試 測 1 單 個 多 或 個1 出 讀 中 憶 記 式 程 -*匡 1 : 薩 是 一 程由 流， 之 組個 制一 控由 種種 一 1 由以 單 此 釋 解 來 件 令 命 試 測 資 試 測 之 定 決 所 令 命 試 測1 單 個 多 或 記 個 多 或 個1 之 列 _jnr一 胞 憶 記 之 試 測 待 一一 種 b 述 描 來 樣 ， 圖胞 料憶 樣 圖 料 資 試 測 該 以 之 列 胞 ， 憶態 記 狀 之憶 試記 測之 待胞 種憶 此記 出之 讀述 -描 來 資 設 預 之 望 期 所 樣 圖 料 資 試 測 由 該 與 態 狀 憶 ， 記較 1 Ί , 1 Ί 皮 Ll· 將行 .進 料 試§ Ϊ 糸ώ ^ a 種待一 匕· 1 h種 ί此 與?it 態Ξ儲 狀,1址 憶時位 記樣之 該一胞 在不憶 _ 料記 資之 至 存 (請先閱讀背面之注意事項再填寫本頁) 設述 預描 之已 望些 期這 所之 樣列 圖陣 料憶 資記 試之 測 中 體 憶 己 1三口 HK- 命 試 測1 單 個 多 或 個 1 出 讀 新 重 中 澧 βΉΗ 憶 記 式 程 該 由 令 記 之 試 測 待 由 是 佳 較 澧 憶. 記 果 結 或 / ο 及成 體構 憶所 記胞 式億 程記 種之 此體 億 經濟部智慧財產局員工消費合作社印製 多有之 之本割 在成切 存且被 所地體 中效憶 體有記 本別別 體特各 導可在 半體是 此 音心 試 對記測 曰疋些㈤ I這$ 0 爲 步。a 之試因 έ =是 利領這 有行、， 別進試 特體測 它憶被 其記地 個利 測 別 有 含 種 LL r 始 開 試 測 在 中 驟 步 之 利 有 別 特 勺在 AHH ， 行此 進因 前 中 澧 Μβ. 憶 記 之 試 測及 待存 在儲 存之 儲址 已位 即之 式胞 程憶 試記 測之 之陷 令缺 命有 試. 單 出 讀 或 令 命 試 測 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 511090 A7 B7______ 五、發明說明（Γ) 等過程在本方法之特別有利之步驟中是以備用方式 (r e d u n d a n t 1 y )來進行。因此，一種以有缺陷之記憶胞位 址之形式來進行之儲存過程及隨後所進行之測試程式及/ 或結果之讀出即可.達成且對該待測試之記憶體之有缺陷 之記憶胞而言是有容許性的（t ο 1 e r a n t )。 本發明之其它優點，特點及適當之其它形式描述在申請 專利範圍各附屬項中。 本發明以下將依據圖式作詳述。圖式簡單說明如下： 第1圖本發明測試裝置之較佳實施例之圖解，其是與基 板上之記憶體一起形成。 第2圖本實施例之測試裝置之圖解。 第3圖一種作爲基板用之晶圓，其含有許多待切割之電 路，這些電路藉由導線而互相連接。 第1圖顯示一種基板1，記憶體在此基板中設有許多形 成在記億胞陣列2中之記憶胞，這些記憶胞藉由位址位元 線5 a和資料位元線6 a而與位址驅動電路5和資料驅動 電路6相連接。設置一種輸入/輸出驅動電路3以便使記 憶體可向外進行連接。此種驅動電路3可由外部經由接 觸面3 1而被接觸。此外，另顯不一種形成在基板1中之 本發明之測試裝置4，其徑由導線4 a而與輸入/輸出驅動 電路3相連接。此測試裝置4可依據測試程式藉由寫入_ /讀出過程在正常操作下驅動此記憶體，其後即開始進行 各種不同之測試步驟。亦可使該測試裝置4可與位址驅 動電路5，資料驅動電路6相連接或直接與位址位元線5 a -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） P—！----— -------訂------------線· (請先閱讀背面之注意事項再填寫本頁) 511090 A7 ----- B7__ 五、發明說明（9 ) 和資料位元線6 a相連接。在該測試裝置4與輸入/輸出 驅動電路3相連接時（如本實施例中所示），有利之方式是 位址驅動電路5和資料驅動電路6在記憶體測試時一起 被測試。 . 依據本發明之原理，此測試裝置4須藉由寫入-和讀出 過程來驅動此記憶體，以便可對這些由測試裝置所寫入記 憶胞陣列2中之資料WDi 來和這些又由記憶胞陣列2中 讀出之讀出資料RDi .N作比較，然後此記憶胞即可分類成 有缺陷或者或功能良好者且這些對應於有缺陷之記憶胞 之位址ADR^可被儲存以作進一步之計算。藉由此種測 試所得之有缺陷記憶胞之位址是用於隨後以這些資料來 進行之備用分析中。因此可避免複雜度高且昂貴之待驅 動之測試器中耗時之測試流程，這是因爲有缺陷之記憶晶 片之位址表列（1 i s t )是直接傳送至備用記憶胞所屬之裝 置。 這些有缺陷之記憶胞之位址之儲存可設置在測試資料 記憶體中，此記憶體可由外部記憶體，永久性或暫存性記 億胞所構成。此外，這些位址亦可儲存在此待測試之記憶 體本身中，因此不需其它記憶體。 本發明之測試裝置4詳細顯示在第2圖中。此測試裝 置4包含：一個測試命令讀出單元42;—種屬於此單元42 之暫存器4 1和4 1 1 (用來暫時儲存此測試程式之單一命 令）；一個控制組件40，用來描述各記憶胞；一個比較裝置 k 3，使所期望之資料4 0 d可與這些由待測試之記憶胞陣列 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -I!丨笔 (請先閱讀背面之注意事項再填寫本頁) 訂-----線 經濟部智慧財產局員工消費合作社印製 511090 A7 B7 __ 五、發明說明（^ ) (請先閱讀背面之注意事項再填寫本頁) 2中所讀出之資料RD! .N相比較；一個配屬於此比較裝置 之結果暫存器.44和441，用來暫存器此比較裝置43之結 果或暫存有缺陷之各記憶胞之位址40e ; —種寫入裝置45， 使這些暫存在暫存器44和441中之資料44a儲存45a至 一種結果記憶體中。此控制組件40依據一種由測試程式 中所預設之圖樣來描述此記憶胞陣列之各記憶胞且使此 種測試資料圖樣（其對應於記憶胞所期望之記憶狀態40 d ) 亦可供該比較電路43所使用。該比較電路43在這些由 待測試之記憶胞所讀出之資料RDi _N以及這些所期望之記 憶狀態40d進行一種比較且在不相同時提供一種結果，此 種結果對應於此種不含有正確記憶狀態之記憶胞之位址 ARDu，此比較電路43亦可控制此位址ARD^使儲存至暫 存器44和441中之一。因此在描述記憶胞時或藉由比較 裝置4 3讀出時可直接存取記憶胞陣列之位元線或此輸入 -/輸出裝置3會起反應，在第二種情況下此位址驅動器5 或資料驅動器6會一起包括在此種測試中。 經濟部智慧財產局員工消費合作社印製 此種由許多單一步驟所構成之測試程式（此控制組件40 是依據此測試程式來操作）此處並不是設置成以硬體來編 碼之電路形式，而是可自由程式化地儲存在一種記億體 中。依據本發明，可設置一種特定之程式資料記憶體，或 此測試程式儲存在待測試之記憶體中且單一步驟是藉由 該測試裝置4而由此記憶體中讀出。在使用此種待測試 之記憶胞2時這些程式資料之儲存是藉由未測試之記憶 ’胞來進行，因此在本發明中此單一步驟之儲存是以備用方 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 511090 齡IP具 五、發明說明（/Ο 式來進行，這樣可在有缺陷之各別記億胞中可靠地讀出此 程式之各單一步驟。 (請先閱讀背面之注意事項再填寫本頁) 在本發明中須‘構成該測試命令讀出單元4 2，使其自動地 以備用方式由待測·試之記憶胞陣列中讀出各單一命令且 依據順序使各別之命令儲存在暫存器4 1 1中。各測試命 令由暫存器4 1和4 1 1分別發送至該控制組件40，或此組 件40利用一種信號40C而需要這些測試命令，此比較單 元4 3之結果以有缺陷之記憶胞之位址ADR i _ Μ之形式而儲 存在記憶胞陣列2中是以備用方式來進行，其中有缺陷之 記億胞之位址首先儲存在暫存器4 4和4 4 1中，且藉由一 種寫入裝置45(其是以自動方式來操作）而以備用方式寫 入此待測試之記憶胞陣列中。在這些資料未存入此種待 測試之記億體中時，則這些資料可存入一個外部之記憶體 中或存入一個特別之測試資料記憶體中。 經濟部智慧財產局員工消費合作社印製 第3圖是本發明多個配置在一種共同基板· 1中之電路 1 a (較佳是記憶體）之電路配置，這些電路1 a藉由基板1 中形成在電路1 a之間的導線5 1而互相連接。在基板1 上在電路1 a之間此中間區5 5之由導線5 1所占有之面積 因此不必由各電路la所占有，這是因爲這些導線51可使各別之電 路1 a沿著切面邊緣54而分割。各導線5 1由於稍後所進 行之分割（各電路1 a之共同基板1沿著切面邊緣5 4而切 開）而被破壞且因此亦不再需要。爲了藉由各導線5 1而 接觸此電路1 a，則須在中間區5 5中或在包含各別電路1 a 乏此基板1之邊緣區域5 6上設置一些接觸面5 2以便與 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 511090 A7 B7___ 五、發明說明（P ) 這些形成在基板上之電路作電性上之接觸。 因此，晶圓中·這些由記憶體所形成之電路1 a亦可供應 電流。記憶體之測試因此可藉由一種依據測試程式來工 作之測試裝置（其分別形成在每一記憶體上或以一種所有 記憶體所共用之唯一之測試程式來構成）來對各晶圓供應 一種操作電壓而自動地進行·，各別記憶體因此不須與測試 器相接觸。該測試裝置操作時所依據之測試程式此處是 儲存在一個或多個待測試之記憶體中或儲存在一種此處 特別設置之程式記憶體中。 各電路或測試裝置可藉由導線51而與不同之系統時脈 (clock)相連接，這特別是在記憶體模組測試時是需要的 以便特別是對輸入/輸出介面之同步功能上之控制。 由測試所得之這些資料之儲存可在一種藉由各附加電 路中之一所形成之在基板1中之測試記憶體來進行，此測 試記憶體經由導線51而與一個或多個待測試之電路及/ 或測試裝置（其亦可由各附加電路所構成）相連接。此測 試記憶體（其可由一種以電壓來供電之暫時性記憶體或一 種永久性記憶體所構成）及/或此測試裝置亦可形成在中 間區5 5中或形成在此種包含各別電路1 a之基板1之邊 緣區域5 6上。 依據本發明，這些經由測試所獲得之資料是藉由該測試 裝置本身或藉由一種外部裝置（例如，備用分析之形成）來 計算。若此種備用分析之結果可儲存在一種形成在基板 1之永久性記憶體中，則藉由此種形成在基板上之測試裝 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） '--------------------訂---------線‘ (請先閲讀背面之注意事項再填寫本頁) 511090 A7 B7___ 五、發明說明（θ ) (請先閱讀背面之注意事項再填寫本頁) 置來進行計算是特別有利的。相對於目前之測試方法而 言，在本發明此種形成在基板上之測試裝置中，與外部之 裝置（例如，一種測試器）相接觸時最多只需在測試開始時 一次以及結束時一次。在開始時是將此測試程式存入記 憶體模組中，在結束時可對所得之資料進行傳送。一種測 試可能需要較長之時間，其中只有在測試時才需要一種操 作電壓。因此，此種測試不需與外部裝置相接觸即可進 行。 右此測試程式及/或結果儲存在該待測試之記憶體中， 則在測試期間情況需要時須進行一些複製（c 〇 p y )過程，以 便在測試該待測試之記憶胞區域之前使所儲存之資訊轉 存至已測試之記憶胞中。 外部裝置或測試裝置之備用分析之結果最後是用來使 備用之記憶胞不可逆（i r r e v e r s i b 1 e )地配屬於有缺陷之 記憶胞。 符號之說明 1…基板 la…電路 2··.記憶胞陣歹ij 經濟部智慧財產局員工消費合作社印製 2a…單一之測試命令 3··.輸入/輸出驅動電路 3 1.·.接觸面 4…測試裝置 _4a…導線 -1 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 511090 A7 B7__ 五、發明說明（β ) 5.. .位址驅動電路 5 a ...位址位元線 6.. .資料驅動電路 6a…資料位元線 . 4 0...控制組件 4 0 a…測試資料圖樣 40c…測試命令之要求 40d...所期望之資料 4 0 e…位址 41.. .暫存器 41 1 ... 41 a...單一之測試命令 42…測試命令之讀出裝置 4 2 a...比較裝置 4 3 ...比較裝置 4 3汉…結果 44.. .結果暫存器 44a...暫存之資料 441 ...暫存器 4 5 ...寫入裝置 4 5 a...資料之儲存 WDu...已寫入之資料 讀出之資料 •ADR"位址 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • •丨丨II丨— — — — — — 丨丨丨丨丨丨—訂丨丨—丨丨丨丨— (請先閱讀背面之注音？事項再填寫本頁) 511090 A7 B7 五、發明說明（β) 5 1 ...導線 52.. .接觸面 . 5 4...切面邊緣 55.. .中間區 56…基板之邊緣區域 ,!!!丨4·!訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 511090

   六、申請專利範圍 第89 1 1 2752號「記憶體測試用之測試裝置和測試方法以及電 路配置」專利案 （9 1年3月修正） Λ申請專利範圍 1· 一種形成在基板（1)上或基板（1)中之記憶體測試用之測試 裝置（4)，此記憶體在記憶胞陣列中具有許多記憶胞（2)， 此測試裝置依據一種測試程式來進行記憶體之測試，其特 徵爲：此測試裝置（4)具有一種解釋元件，其可依據此測 試程式來驅動且測試此記憶體，其中此測試程式儲存在待 測試之記憶胞陣列中。 2. 如申請專利範圍第1項之測試裝置，其中此測試裝置（4) 形成在基板（1)上或形成在基板（1)中。 3. 如申請專利範圍第1項之測試裝置，其中在基板（1)上或 基板（1)中形成多個相同衫式或獨立之在測試之後可切割 之記憶體。 4. 如申請專利範圍第3項之測試裝置，其中每一記憶體具有 一個特定之形成在基板（1)上或基板（1)中之測試裝置（4)。 5. 如申請專利範圍第3項之測試裝置，其中所有之記憶體都 配屬於一個之測試裝置（4)。 6. 如申請專利圍第5項1_ίΙ試裝置，其中此測試裝置（4) CMl 形成在基板Μ中或基辦上 7·如申請專利第1至中任一項之測試裝置，其中該 解釋元件一種控制涛M40)，其依據測試程式之各測 試命令（4 la)以一種指定之測試資料斷樣（40a)來描述此待 測試之記憶胞陣列（2)之一個或多個記憶胞且提供此種測 511090 六、申請專利範圍 試資料圖樣作爲所期望之資料（40d)。 8·如申請專利範圍第1至6項中任一項之測試裝置，其中存 在一種測試命令讀出裝置（42)，其由待測試之記憶胞列（2) 中讀出此測試程式之各別之測試命令（2a)且在其輸出端可 用作單一測試命令（42a)。 9·如申請專利範圍第1至6項中任一項之測試裝置，其中存 在一種暫存器（41)，其可暫存此單一測試命令（42a)，此命 令（42a)是由測試命令讀出裝置（42)所提供。 10. 如申請專利範圍第8項之測試裝置，其中多個暫存器（4 11) 可供此測試程式之多個單一測試命令（42a)所使用。 11. 如申請專利範圍第9項之測試裝置，其中多個暫存器（4 11) 可供此測試程式之多個單一測試命令（42a)所使用。 1Z如申請專利範圍第IQ項之測試裝置，其中此控制組件（40) 依據順序將單一測試命令（41a)由暫存器（41和411)中取 出。 i如申請專利範圍第1至6項中任一項之測試裝置，其中此 測試裝置（4)具有一種比較裝置（43)，其使這些由待測試之 記憶體之記憶胞中所讀出之資料（RD1-N)可與所期望之資 料（40d)相比較且在不相等時提供一種結果（43a)。 14. 如申請專利範圍第13項之測試裝置，其中該比較裝置（43) 所提供之結果（43a)是有缺陷之記憶胞之位址。 15. 如申請專利範圍第13項之測試裝置，其中設有一種結果暫 存器（44)，其可暫存此比較裝置（43)之結果（43a)。 16. 如申請專利範圍第14項之測試裝置，其中設有一種結果暫 -2- 511090 六、申請專利範圍 存器（44)，其可暫存此比較裝置（43)之結果（43a)。 17·如申請專利範圍第13項之測試裝置，其中設有多個暫存器 (44 1，44)，其依據順序來儲存此比較電路（43)之結果（43a)。 18.如申請專利範圍第13項之測試裝置，其中設有一種寫入裝 置（45)，其可使比較裝置（43)之結果寫入該結果記憶體中。 19·如申請專利範圍第Μ項之測試裝置，其中該結果記憶體是 由一個形成在基板（1)上之測試記憶體或外部記憶體所構 成。 20_如申請專利範圍第Ι&項之測試裝置，其中該結果記憶體由 待測試之記憶體之記憶胞所構成。 21·如申請專利範圍第2Q項之測試裝置，其中須形成該寫入裝 置（45)，使此比較裝置（43)之結果（45a)以備用方式寫入此 種由待測試記憶體之記憶胞所形成之結果記憶體中。 2Z如申請專利範圍第8項之測試裝置，其中須形成該測試命 令讀出裝置（42)，使這些儲存在該待測試記憶體中之測試 命令以備用方式讀出。 23·-種電路配置，其具有許多形成在共同基板（1)上之電路 (la)，特別是記憶體，各電路之間具有一種中間體（5 5)以 便切割這些電路，其特徵爲： 在這些中間區（55)中形成一些導線（51)，這些導線使各 別之電路（la)互相連接及/或與一個或多個附加電路相連 接。 24如申請專利範圍第23項之電路配置，其中這些附加電路 中之一是藉由申請專利範圍第1至22項中任一項之測試裝

   511090 六、申請專利範圍 置所構成。 忍如申請專利範圍第24項之電路配置，其中此測試裝置是形 成在中間區（55)中或形成在此種包括各別電路（la)之基板 (1)之邊緣區域（56)。 26如申請專利範圍第23至25項中任一項之電路配置，其中一 個或多個附加電路是由一種形成在基板（1)上之測試記憶 體所形成以便接收此種藉由該測試裝置中一一次測試所得 之資料及/或由程式記憶體所形成以便儲存此程式中之命 令，此測試裝置依據命令來測試程式，此測試記憶體是經 由各導線（51)而與一個或多個待測試之電路相連接及/或 與該測試裝置相連接。 27.如申請專利範圍第26項之電路配置，其中此測試記憶體及 /或此程式記憶體形成在中間區（55)中或形成在此種包含 各電路（la)之基板（1)之邊緣區域（56)上。 览如申請專利範圍第26項之電路配置，其中此測試記憶體及 /或程式記憶體是由一個永久性或暫存性之記憶體所形 成。 2a如申請專利範圍第2Z項之電路配置，其中此測試記憶體及 /或程式記憶體是由一個永久性或暫存性之記憶體所形 成。 3α如申請專利範圍第23至25項中任一項之電路配置，其中各 接觸面（52)設置在中間區（55)中或設置在包含各電路（la) 之此基板（1)之邊緣區域（56)上以便與這些形成在基板（1) 上之電路（la)作電性上之接觸。 -4- 511090 六、申請專利範圍 31如申請專利範圍第2Z項之電路配置，其中各接觸面（5 2)設 置在中間區（5 5)中或設置在包含各電路（la)之此基板（1)之 邊緣區域（56)上以便與這些形成在基板（1)上之電路（la)作 電性上之接觸。 32—種記憶體之測試方法，其特徵爲以下各步驟： -由一種程式記憶體中讀出一個或多個單一測試命令 (42a)， -以一種控制組件（40)來解釋此單一測試命令（42a)， -以一種由一個或多個單一測試命令所決定之測試資料 圖樣（40a)來描述該待測試之記憶胞陣列（2)之一個或多個 記憶胞， -使此待測試之記憶胞陣列（2)之以測試資料圖樣（40a)來 描述之記憶狀態（RDph)被讀出， -使此記憶狀態（RD in)來和這些由測試資料圖樣（40a)所 期望之預設之資料（40d)相比較， -在該記憶狀態（RDbN)是與結果暫存器中由測試料圖樣 (40a)所期望之預設之資料（40d)不相等時，須儲存此待測 試之記憶胞陣列（2)之上述記憶胞之位址（adR^)， -重新由程式記憶體中讀出一個或多個單一測試命令 (42a) ° 3S如申請專利範圍第32項之方法，其中此程式記憶體是由 待測試之記憶體胞所構成。 34如申請專利範圍第32或33項之方法，其中此結果記憶體 是由待測試之記憶體之記憶胞所構成。 六、申請專利範圍 35如^專利範圍第32項之方法，其中在開始測試之前此 種3有各別測試命令之測試程式是儲存在待測試之記憶體 中。 36如申請專利範圍第32項之方法，其中多個記憶體存在於 基板（晶圓）中而被測試。 37.如申請專利範圍第32項之方法，其中有缺陷之記憶胞之 位址（ADU之儲存及/或單—測試命令（42a)之讀出是以 備用方式進行。