TWI460732B - 動態隨機存取記憶體的測試方法 - Google Patents
動態隨機存取記憶體的測試方法 Download PDFInfo
- Publication number
- TWI460732B TWI460732B TW098134446A TW98134446A TWI460732B TW I460732 B TWI460732 B TW I460732B TW 098134446 A TW098134446 A TW 098134446A TW 98134446 A TW98134446 A TW 98134446A TW I460732 B TWI460732 B TW I460732B
- Authority
- TW
- Taiwan
- Prior art keywords
- dram
- physical address
- cpu
- stored
- register
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明涉及動態隨機存取記憶體，尤其涉及一種動態隨機存取記憶體的測試方法。
3C電子產品在出貨之前一般會在生產線上由產品執行程式做自我檢測(Self-testing)，例如做動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)測試，以檢測DRAM內部單元中是否有損壞或者其外部電路是否有線路發生斷路或短路等現象，在已有技術中，DRAM的測試一般是利用DRAM的測試檔對DRAM的各個區域分別進行寫入、讀取及對比操作，然而，由於DRAM的測試檔本身是存儲於待測的DRAM內，因此，DRAM的測試檔本身所佔用的那塊DRAM區域就無法直接測試，從而導致測試結果的不全面，不精確。
請參閱圖1，所示為本發明DRAM測試方法一實施方式之應用環境示意圖。在本實施方式中，系統晶片(System on Chip，SoC)10包括中央處理單元(Central Processing Unit，CPU)102以及隨機存取記憶體(Random Access Memory，RAM)104，動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)20位於SoC 10的外部，並存儲有DRAM的測試程式202。
在本實施方式中，SoC晶片中包含有內部的RAM，可用來存儲DRAM的測試程式資料，CPU包括複數暫存器(register)，不同的暫存器可用來存儲不同的運算指令，其中，SoC晶片是藉由系統匯流排與SoC晶片外部的DRAM進行通訊。
請參閱圖2，所示為本發明DRAM測試方法之一實施方式之流程圖。
在步驟S202中，在進行DRAM測試之前，先將DRAM的測試程式複製到SoC晶片內部的RAM中。在本實施方式中，其複製的具體步驟如圖3所示。
請參閱圖3，所示為本發明圖2所示之步驟S202的詳細流程圖。
在步驟S2020中，將RAM的空閒區域的起始物理位址存儲於CPU內的第三暫存器。在本實施方式中，CPU內包括有複數暫存器。
在步驟S2021中，將DRAM測試程式所佔用的DRAM區域中的起始物理位址存儲於CPU內的第四暫存器。
在步驟S2022中，將DRAM測試程式所佔用的DRAM區域中的結束物理位址存儲於CPU內的第五暫存器。
在步驟S2023中，將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的起始物理位址上。在本實施方式中，每次以4個位元組的方式將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的起始物理位址上。在其他的實施方式中，亦可以以其他方式進行複製。
在步驟S2024中，將CPU內的第三暫存器所存儲的RAM的空閒區域
的起始物理位址加一固定值，以形成新的起始物理位址。
在步驟S2025中，將CPU內的第四暫存器所存儲的起始物理位址累加一相同的固定值。在本實施方式中，該固定值為4，即將第三暫存器所存儲的RAM的空閒區域的起始物理位址加4個位元組，以形成新的起始物理位址，將第四暫存器所存儲的DRAM測試程式的起始物理位址加4個位元組。
在步驟S2026中，判斷累加後的CPU內的第四暫存器所存儲的起始物理位址是否小於CPU內的第五暫存器所存儲的結束物理位址。
若累加後的CPU內的第四暫存器所存儲的起始物理位址小於CPU內的第五暫存器所存儲的結束物理位址，則繼續將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的新的起始物理位址上。在本實施方式中，也即返回到步驟S2023中，繼續以每次以4個位元組的方式將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的新的起始物理位址上。
若累加後的CPU內的第四暫存器所存儲的起始物理位址大於或等於CPU內的第五暫存器所存儲的結束物理位址，則在步驟S2027，停止複製，並返回DRAM。
請繼續參閱圖2，在步驟S204中，啟動測試程式進行測試。在本實施方式中，在作業系統內核運行之前往往會運行一段引導載入程式(Boot loader)，在運行Boot loader中會提示用戶是否需要對DRAM進行測試，如果用戶選擇對DRAM進行測試，則啟動DRAM測試程式進行測試，同時，CPU內的第四暫存器存儲有返回位址，以便在結束測試時返回到原Boot loader，在開始測試時，利
用PUSH指令將該返回位址存儲到DRAM的堆疊(Stack)中。
在步驟S206中，將DRAM的起始物理位址和結束物理位址分別存儲於CPU內的第一暫存器和第二暫存器。
在步驟S208中，將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址上。在本實施方式中，在將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址上之前，還可以先將CPU內第一暫存器所存儲的DRAM的起始物理位址載入(load)到CPU內的另一暫存器，以達到備份的目的。
在步驟S210中，從DRAM的起始物理位址上讀取該測試字組資料。在本實施方式中，該測試字組為一固定的字組，用於對所有的DRAM區域進行統一測試，例如，測試字組既可以為十六進位的A5A5A5A5(4個位元組)形式，也可以為二進位的10101010(1個位元組)形式。在本實施方式中，若在步驟S208中有進行備份操作，即在將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址之前，先將CPU內第一暫存器所存儲的DRAM的起始物理位址載入到CPU內的另一暫寄器時，則在本步驟S210之後，還需將CPU內的另一暫存器所存儲的DRAM的起始物理位址寫回CPU內的第一暫存器，以達到還原的目的。
在步驟S212中，比較並判斷從DRAM的起始物理位址上讀取的測試字組資料是否與寫入的測試字組資料相同。
在本實施方式中，若從DRAM的起始物理位址上讀取的測試字組資料與寫入的測試字組資料相同，則將CPU內第一暫存器所存儲的DRAM的起始物理位址累加一固定值，以形成下一個起始物理位址
，如步驟S214所示。例如，在本實施方式中，如果測試字組為A5A5A5A5的十六進位形式，則當從該CPU內的第一暫存器中讀取的資料為A5A5A5A5的十六進位形式時，表明讀取的資料與測試字組資料相同，此時，將CPU內第一暫存器所存儲的起始物理位址加上4個位元組，以形成下一個起始物理位址並繼續測試。
在本實施方式中，當讀取的資料與測試字組資料不同時，則表明被測的DRAM區域測試失敗，如步驟S220所示，則返回測試結果為失敗，並結束測試程式。
在步驟S216中，判斷該下一個起始物理位址是否小於CPU內第二暫存器所存儲的DRAM的結束物理位址。在本實施方式中，每次測試DRAM的4個位元組的區域，每次測完之後，當讀取的資料與測試字組資料相同時，就將DRAM的起始物理位址累加4個位元組，以形成下一個起始物理位址，然後判斷該下一個起始物理位址是否小於DRAM的結束物理位址。
在本實施方式中，若該下一個起始物理位址小於CPU內第二暫存器所存儲的DRAM的結束物理位址，則返回到步驟S208中，將測試字組資料寫入到該下一個起始物理位址上，以繼續測試。
若該下一個起始物理位址大於或等於CPU內第二暫存器所存儲的DRAM的結束物理位址，則在步驟S218，返回測試結果為成功，並結束測試程式。在本實施方式中，在完成DRAM的全面檢測之後，利用POP指令從DRAM的Stack中讀取所存儲的返回位址，同時配合使用JUMP指令及返回位址以便在結束測試時返回到原Bootloader。
本發明實施方式所提供的動態隨機存取記憶體的測試方法，藉由將存儲於SoC晶片外部DRAM中的DRAM測試程式本身複製到該SoC晶片內部RAM中，然後將複製後的DRAM測試程式在SoC晶片外部的所有DRAM區域做寫入/讀取/對比操作以達到對外部的所有DRAM區域進行全面的檢測的目的，且能提高測試結果的精確度。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本案發明精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。
10‧‧‧系統晶片
102‧‧‧中央處理單元
104‧‧‧隨機存取記憶體
20‧‧‧動態隨機存取記憶體
202‧‧‧DRAM的測試程式
圖1為本發明DRAM測試方法一實施方式之應用環境示意圖。
圖2為本發明DRAM測試方法一實施方式之流程圖。
圖3為本發明圖2所示之步驟S202的詳細流程圖。
請參閱圖1，所示為本發明DRAM測試方法一實施方式之應用環境示意圖。在本實施方式中，系統晶片(System on Chip，SoC)10包括中央處理單元(Central Processing Unit，CPU)102以及隨機存取記憶體(Random Access Memory，RAM)104，動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)20位於SoC 10的外部，並存儲有DRAM的測試程式202。
在本實施方式中，SoC晶片中包含有內部的RAM，可用來存儲DRAM的測試程式資料，CPU包括複數暫存器(register)，不同的暫存器可用來存儲不同的運算指令，其中，SoC晶片是藉由系統匯
流排與SoC晶片外部的DRAM進行通訊。
請參閱圖2，所示為本發明DRAM測試方法之一實施方式之流程圖。
在步驟S202中，在進行DRAM測試之前，先將DRAM的測試程式複製到SoC晶片內部的RAM中。在本實施方式中，其複製的具體步驟如圖3所示。
請參閱圖3，所示為本發明圖2所示之步驟S202的詳細流程圖。
在步驟S2020中，將RAM的空閒區域的起始物理位址存儲於CPU內的第三暫存器。在本實施方式中，CPU內包括有複數暫存器。
在步驟S2021中，將DRAM測試程式所佔用的DRAM區域中的起始物理位址存儲於CPU內的第四暫存器。
在步驟S2022中，將DRAM測試程式所佔用的DRAM區域中的結束物理位址存儲於CPU內的第五暫存器。
在步驟S2023中，將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的起始物理位址上。在本實施方式中，每次以4個位元組的方式將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的起始物理位址上。在其他的實施方式中，亦可以以其他方式進行複製。
在步驟S2024中，將CPU內的第三暫存器所存儲的RAM的空閒區域的起始物理位址加一固定值，以形成新的起始物理位址。
在步驟S2025中，將CPU內的第四暫存器所存儲的起始物理位址累加一相同的固定值。在本實施方式中，該固定值為4，即將第三
暫存器所存儲的RAM的空閒區域的起始物理位址加4個位元組，以形成新的起始物理位址，將第四暫存器所存儲的DRAM測試程式的起始物理位址加4個位元組。
在步驟S2026中，判斷累加後的CPU內的第四暫存器所存儲的起始物理位址是否小於CPU內的第五暫存器所存儲的結束物理位址。
若累加後的CPU內的第四暫存器所存儲的起始物理位址小於CPU內的第五暫存器所存儲的結束物理位址，則繼續將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的新的起始物理位址上。在本實施方式中，也即返回到步驟S2023中，繼續以每次以4個位元組的方式將DRAM測試程式複製到CPU內的第三暫存器所存儲的RAM的空閒區域的新的起始物理位址上。
若累加後的CPU內的第四暫存器所存儲的起始物理位址大於或等於CPU內的第五暫存器所存儲的結束物理位址，則在步驟S2027，停止複製，並返回DRAM。
請繼續參閱圖2，在步驟S204中，啟動測試程式進行測試。在本實施方式中，在作業系統內核運行之前往往會運行一段引導載入程式(Boot loader)，在運行Boot loader中會提示用戶是否需要對DRAM進行測試，如果用戶選擇對DRAM進行測試，則啟動DRAM測試程式進行測試，同時，CPU內的第四暫存器存儲有返回位址，以便在結束測試時返回到原Boot loader，在開始測試時，利用PUSH指令將該返回位址存儲到DRAM的堆疊(Stack)中。
在步驟S206中，將DRAM的起始物理位址和結束物理位址分別存儲於CPU內的第一暫存器和第二暫存器。
在步驟S208中，將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址上。在本實施方式中，在將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址上之前，還可以先將CPU內第一暫存器所存儲的DRAM的起始物理位址載入(load)到CPU內的另一暫存器，以達到備份的目的。
在步驟S210中，從DRAM的起始物理位址上讀取該測試字組資料。在本實施方式中，該測試字組為一固定的字組，用於對所有的DRAM區域進行統一測試，例如，測試字組既可以為十六進位的A5A5A5A5(4個位元組)形式，也可以為二進位的10101010(1個位元組)形式。在本實施方式中，若在步驟S208中有進行備份操作，即在將測試字組資料寫入到CPU內的第一暫存器所存儲的DRAM的起始物理位址之前，先將CPU內第一暫存器所存儲的DRAM的起始物理位址載入到CPU內的另一暫寄器時，則在本步驟S210之後，還需將CPU內的另一暫存器所存儲的DRAM的起始物理位址寫回CPU內的第一暫存器，以達到還原的目的。
在步驟S212中，比較並判斷從DRAM的起始物理位址上讀取的測試字組資料是否與寫入的測試字組資料相同。
在本實施方式中，若從DRAM的起始物理位址上讀取的測試字組資料與寫入的測試字組資料相同，則將CPU內第一暫存器所存儲的DRAM的起始物理位址累加一固定值，以形成下一個起始物理位址，如步驟S214所示。例如，在本實施方式中，如果測試字組為A5A5A5A5的十六進位形式，則當從該CPU內的第一暫存器中讀取的資料為A5A5A5A5的十六進位形式時，表明讀取的資料與測試字組資料相同，此時，將CPU內第一暫存器所存儲的起始物理位址
加上4個位元組，以形成下一個起始物理位址並繼續測試。
在本實施方式中，當讀取的資料與測試字組資料不同時，則表明被測的DRAM區域測試失敗，如步驟S220所示，則返回測試結果為失敗，並結束測試程式。
在步驟S216中，判斷該下一個起始物理位址是否小於CPU內第二暫存器所存儲的DRAM的結束物理位址。在本實施方式中，每次測試DRAM的4個位元組的區域，每次測完之後，當讀取的資料與測試字組資料相同時，就將DRAM的起始物理位址累加4個位元組，以形成下一個起始物理位址，然後判斷該下一個起始物理位址是否小於DRAM的結束物理位址。
在本實施方式中，若該下一個起始物理位址小於CPU內第二暫存器所存儲的DRAM的結束物理位址，則返回到步驟S208中，將測試字組資料寫入到該下一個起始物理位址上，以繼續測試。
若該下一個起始物理位址大於或等於CPU內第二暫存器所存儲的DRAM的結束物理位址，則在步驟S218，返回測試結果為成功，並結束測試程式。在本實施方式中，在完成DRAM的全面檢測之後，利用POP指令從DRAM的Stack中讀取所存儲的返回位址，同時配合使用JUMP指令及返回位址以便在結束測試時返回到原Bootloader。
本發明實施方式所提供的動態隨機存取記憶體的測試方法，藉由將存儲於SoC晶片外部DRAM中的DRAM測試程式本身複製到該SoC晶片內部RAM中，然後將複製後的DRAM測試程式在SoC晶片外部的所有DRAM區域做寫入/讀取/對比操作以達到對外部的所有DRAM區域
進行全面的檢測的目的，且能提高測試結果的精確度。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本案發明精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。
Claims (5)
- 一種動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)的測試方法，用於對DRAM進行全面檢測，該DRAM位於系統晶片(System on Chip，SoC)的外部且存儲有測試程式，該SoC包括CPU及隨機存取記憶體(RAM)，該CPU包括有複數暫存器，該方法包括：步驟(a)：將該DRAM存儲的測試程式複製到該RAM；步驟(b)：將該DRAM的起始物理位址存儲於該CPU內的第一暫存器；步驟(c)：將該DRAM的結束物理位址存儲於該CPU內的第二暫存器；步驟(d)：將測試字組資料寫入到該CPU內的第一暫存器所存儲的該DRAM的起始物理位址上；步驟(e)：從該DRAM的起始物理位址上讀取該測試字組資料；步驟(f)：比較並判斷從該DRAM的起始物理位址上所讀取的測試字組資料是否與所寫入的測試字組資料相同；步驟(g)：若相同，則將該CPU內第一暫存器所存儲的該DRAM的起始物理位址累加一固定值，以形成下一個起始物理位址；步驟(h)：判斷該下一個起始物理位址是否小於該CPU內第二暫存器所存儲的該DRAM的結束物理位址；步驟(i)：若該下一個起始物理位址小於該CPU內第二暫存器所存儲的該DRAM的結束物理位址，則將測試字組資料寫入到該下一個起始物理位址上，並返回步驟(e)以繼續測試；及步驟(j)：若該下一個起始物理位址大於或等於該CPU內第二暫存器所存儲的該DRAM的結束物理位址，則返回測試結果並結束測試程式；其中將該DRAM存儲的測試程式複製到該RAM的步驟包括： 將該RAM的空閒區域的起始物理位址存儲於該CPU內的第三暫存器；將該DRAM測試程式所佔用的該DRAM區域中的起始物理位址存儲於該CPU內的第四暫存器；將該DRAM測試程式所佔用的該DRAM區域中的結束物理位址存儲於該CPU內的第五暫存器；將該DRAM測試程式複製到該CPU內的第三暫存器所存儲的該RAM的空閒區域的起始物理位址上；將該CPU內的第三暫存器所存儲的該RAM的空閒區域的起始物理位址加該固定值，以形成新的起始物理位址；將該CPU內的第四暫存器所存儲的該起始物理位址累加一相同的固定值；判斷累加後的該CPU內的第四暫存器所存儲的起始物理位址是否小於該CPU內的第五暫存器所存儲的該結束物理位址；若累加後的該CPU內的第四暫存器所存儲的起始物理位址小於該CPU內的第五暫存器所存儲的該結束物理位址，則繼續將該DRAM測試程式複製到該CPU內的第三暫存器所存儲的該RAM的空閒區域的新的起始物理位址上；及若累加後的該CPU內的第四暫存器所存儲的起始物理位址大於或等於該CPU內的第五暫存器所存儲的該結束物理位址，則停止複製。
- 如申請專利範圍第1項所述之動態隨機存取記憶體的測試方法，其中該固定值為4。
- 如申請專利範圍第1項所述之動態隨機存取記憶體的測試方法，還包括：啟動測試程式對該DRAM進行測試，其中，該CPU內的第六暫存器存儲有返回的物理位址。
- 如申請專利範圍第3項所述之動態隨機存取記憶體的測試方法，還包括：將該CPU內的第六暫存器所存儲的返回物理位址存儲於該DRAM中的堆疊(
- stack)。 如申請專利範圍第1項所述之動態隨機存取記憶體的測試方法，還包括：若從該DRAM的起始物理位址上所讀取的測試字組資料與寫入的測試字組資料不相同，則返回測試失敗結果並結束測試程式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098134446A TWI460732B (zh) | 2009-10-12 | 2009-10-12 | 動態隨機存取記憶體的測試方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098134446A TWI460732B (zh) | 2009-10-12 | 2009-10-12 | 動態隨機存取記憶體的測試方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201113894A TW201113894A (en) | 2011-04-16 |
| TWI460732B true TWI460732B (zh) | 2014-11-11 |
Family
ID=44909839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098134446A TWI460732B (zh) | 2009-10-12 | 2009-10-12 | 動態隨機存取記憶體的測試方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI460732B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089887A1 (en) * | 1996-04-30 | 2002-07-11 | Hii Kuong Hua | Built-in self-test arrangement for integrated circuit memory devices |
| US20020149975A1 (en) * | 1999-06-30 | 2002-10-17 | Carsten Ohlhoff | Testing device for testing a memory |
| US6769081B1 (en) * | 2000-08-30 | 2004-07-27 | Sun Microsystems, Inc. | Reconfigurable built-in self-test engine for testing a reconfigurable memory |
| CN1707429A (zh) * | 2004-06-11 | 2005-12-14 | 李玉玫 | 内建式计算机开机存储器测试方法 |
| US20050283566A1 (en) * | 2003-09-29 | 2005-12-22 | Rockwell Automation Technologies, Inc. | Self testing and securing ram system and method |
| US7073100B2 (en) * | 2002-11-11 | 2006-07-04 | International Business Machines Corporation | Method for testing embedded DRAM arrays |
| US20090100305A1 (en) * | 2007-10-10 | 2009-04-16 | Hsun-Yao Jan | Reprogrammable built-in-self-test integrated circuit and test method for the same |
| US20090125762A1 (en) * | 2007-11-09 | 2009-05-14 | Feng Wang | Apparatus for repairing and/or testing a memory device |
-
2009
- 2009-10-12 TW TW098134446A patent/TWI460732B/zh not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089887A1 (en) * | 1996-04-30 | 2002-07-11 | Hii Kuong Hua | Built-in self-test arrangement for integrated circuit memory devices |
| US20020149975A1 (en) * | 1999-06-30 | 2002-10-17 | Carsten Ohlhoff | Testing device for testing a memory |
| US6769081B1 (en) * | 2000-08-30 | 2004-07-27 | Sun Microsystems, Inc. | Reconfigurable built-in self-test engine for testing a reconfigurable memory |
| US7073100B2 (en) * | 2002-11-11 | 2006-07-04 | International Business Machines Corporation | Method for testing embedded DRAM arrays |
| US20050283566A1 (en) * | 2003-09-29 | 2005-12-22 | Rockwell Automation Technologies, Inc. | Self testing and securing ram system and method |
| CN1707429A (zh) * | 2004-06-11 | 2005-12-14 | 李玉玫 | 内建式计算机开机存储器测试方法 |
| US20090100305A1 (en) * | 2007-10-10 | 2009-04-16 | Hsun-Yao Jan | Reprogrammable built-in-self-test integrated circuit and test method for the same |
| US20090125762A1 (en) * | 2007-11-09 | 2009-05-14 | Feng Wang | Apparatus for repairing and/or testing a memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201113894A (en) | 2011-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102231286B (zh) | 动态随机存取存储器的测试方法 | |
| US7506226B2 (en) | System and method for more efficiently using error correction codes to facilitate memory device testing | |
| US20170062075A1 (en) | Apparatus including core and clock gating circuit and method of operating same | |
| TWI380178B (en) | System and method for managing memory errors in an information handling system | |
| US8645776B2 (en) | Run-time testing of memory locations in a non-volatile memory | |
| KR20100031148A (ko) | 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템 | |
| US8006144B2 (en) | Memory testing | |
| US8250250B2 (en) | Using central direct memory access (CDMA) controller to test integrated circuit | |
| JP5409936B2 (ja) | メモリ診断装置及びメモリ診断方法及びプログラム | |
| US10712389B2 (en) | Scan chain operations | |
| JP2005228039A (ja) | 半導体装置及びそのメモリテスト方法 | |
| US9009548B2 (en) | Memory testing of three dimensional (3D) stacked memory | |
| JP6963552B2 (ja) | ブロックアトミック実行モデルを利用するプロセッサベースシステムにおける部分的に実行された命令ブロックのリプレイ | |
| US11984181B2 (en) | Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses | |
| WO2016173172A1 (zh) | 堆内存操作的检测方法及装置 | |
| JP6131394B1 (ja) | 可変読出し遅延システム | |
| TWI460732B (zh) | 動態隨機存取記憶體的測試方法 | |
| US9805825B1 (en) | Memory error capture logic | |
| CN112466379A (zh) | 存储器位映射关系确定方法、装置、处理器芯片及服务器 | |
| US20140095949A1 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
| CN111986726A (zh) | 文件读性能测试方法、装置、设备及存储介质 | |
| JP2010097432A (ja) | Ｒａｍ診断装置、そのプログラム | |
| CN114639437B (zh) | 存储器的测试方法、装置、设备及存储介质 | |
| JPWO2012108020A1 (ja) | ログ記録装置 | |
| WO2022142595A1 (zh) | 程序检测方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |