TW495993B - High voltage SOI semiconductor device - Google Patents

High voltage SOI semiconductor device Download PDF

Info

Publication number
TW495993B
TW495993B TW089117799A TW89117799A TW495993B TW 495993 B TW495993 B TW 495993B TW 089117799 A TW089117799 A TW 089117799A TW 89117799 A TW89117799 A TW 89117799A TW 495993 B TW495993 B TW 495993B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
type semiconductor
semiconductor device
voltage
layer
Prior art date
Application number
TW089117799A
Other languages
English (en)
Inventor
Yasuhiro Uemoto
Katsushige Yamashita
Takashi Miura
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Application granted granted Critical
Publication of TW495993B publication Critical patent/TW495993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

495993 0 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（1 ) 發明背景 (1) 發明領域 本發明係關於一種SOI(絕緣體上矽）半導體裝置，且特 別關於一種改進SOI半導體裝置之操作電壓的技術。 (2) 相關技藝 為能電氣上分離半導體積體電路中的半導體元件，常 使用電介質隔離技術。電介質隔離技術中，絕緣層形成於 為半導體裝置之主動層的半導體層的底部與側部。於本發 明中，此一結構係指“電介質隔離結構”。 具電介質隔離結構的SOI半導體裝置解決因利用叩接 面隔離技術之傳統半導體裝置所面對的問題，亦即，經pn 接面的漏電流與未預期的雙極性效應。具電介質隔離結構 之SOI半導體裝置有效地作為高電壓半導體裝置與供類比 開關用之半導體裝置。 傳統的SOI半導體裝置係揭示於日本專利第2896141 及2878689號。 第1及2圖各顯示一種作為傳統s〇l半導體裝置的^型 高電壓MOS(金屬氧化半導體）電晶體的結構。第1囷中一種 η型高電壓MOS電晶體1〇〇的製造如下。一種二氧化石夕膜 102形成於一種作為支持S0I基體之主體的半導體基體1〇1 之一主要表面上。接著，一待成為S〇i基趙之主動層的η· 型半導體層103，覆於二氧化矽膜1〇2之上。一擴展至二氧 化石夕膜102的隔離溝1 〇4藉餘刻形成於η•型半導體層1㈢上 以便不會受到毗連半導體元件電位的影響。隔離溝1〇4之侧 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 4 49夺993 年广片\〇 e]
五、發明說明（2) 經濟部智慧財產局員工消費合作社印製 壁上形成二氧化矽膜105。隔離溝104填滿了多晶矽106β 結果’ IT型半導體層Η)3與其它半導體孤島電氣隔離。更 具體而言，η-型半導體層103係一個被二氧化矽膜1〇2與1〇5 電氣隔離的孤島。 孤島η·型半導體層1〇3的表面上，有閘氧化膜ι〇7、閘 極電極108、一 p型半導體層109、一源極電極η2、η+型半 導體層110與111、以及汲極電極i 13形成以形成η型高電壓 MOS電晶體1〇〇。ρ型半導體層1〇9的形成乃為形成通道 區。η+型半導體層11〇與源極電極112連接並被ρ型半導體 層109圍繞。η+型半導體層πΐ與;:及極電極113連接。 第2圖之一種η型高壓m〇S電晶體150具有幾乎與第1 圖之η型兩壓MOS電晶體1〇〇相同的結構。η型高壓m〇s電 晶體150與η型高壓M〇s電晶體100不同之處在於在11-型半 導體層103與二氧化矽膜102之間形成一 n-型半導體層 Π4 ’並於η·型半導體層ι〇3與二氧化矽膜ι〇5之間形成一矿 型半導體層115以便與n+型半導體層U1的底部連接。此 處’ η·型半導體層114中與n+型半導體層115中的雜質濃度 設得相對地低。藉此，一空乏層亦-型半導體層1〇3中 形成於it型半導體層U4與與η+型半導體層U5的周圍以便 改善其操作。 一般而言，施加一個〇V的電壓於第1及2圖中之η型高 壓MOS電晶體1〇〇與15〇中的一半導體基體1〇ι。當1}型半導 體層109的電位幾乎與半導體基體1〇ι的電位相同，且施加 一大的正電壓於η+型半導體層1丨丨時，一個由ρ型半導體層 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） I ----------------- (請先閱讀背面之注意事項再填寫本頁)
五、發明說明（3 ) 109與η型半導體層1〇3構成的pn接面二極體處於一逆向相 偏壓狀態。於此，空乏層從p型半導體層1〇9與^型半導體 層103間的介面擴展。由於施加於n+型半導體層hi的大的 正電壓、施加在半導體基體1〇1的(^^電壓、以及施加於？型 半導體層109的電壓之故，空乏層均勾地在n_型半導體層 1 〇3内擴展以減少内部電場。 因此，累增崩潰很難發生於η·型半導體層1〇3中。11型 兩電壓MOS電晶體之操作電壓取決於η-型半導體層中 的累增崩潰的發生。於是，防止累增崩潰可以改進逆向偏 壓狀態的操作電壓。 然而於傳統的SOI半導體裝置中，特別是當與汲極電 極113連接之n+型半導體層lu的電位幾乎與作為s〇I基體 之支撐主體的半導體基體1 0 1的電位相同時，便無法充分地 於η型半導體層103中形成一空乏層。結果，主要取決於累 增崩潰’在逆向偏壓狀態中的操作電壓明顯地惡化衰退。 經濟部智慧財產局員工消費合作社印製 更具體而言，於逆向偏壓狀態中，其中一大的負電壓 施加於ρ·型半導體層109,一個0V的一般電壓施加於半導體 基體101，且一個0V的電壓施加於η+型半導體層ill ,半導 體基體101與η+型半導體層111處於相同的電位。此不利地 影響空乏層的擴展。結果，自ρ型半導體層1〇9與η-型半導 體層103間ρη接面介面擴展的空乏層不會充分地擴展到達 型半導體層111下面的η·型半導體層103的區域。於是， ^型半導體層103内的電場強度升高而容易發生累增崩潰 而大大地衰退11型]^08電晶體的逆向偏壓。 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495993 A7 五、發明說明（4 ) 如前述，根據傳統的SOI半導體裝置結構，在任何逆 2偏壓狀態中的操作電壓無法保持相#高。容易發生累增 崩潰而衰退某一情況下的操作電壓。 發明概述 因此士發明之目的在於提供一種於任何逆向偏摩狀態 中具相當高操作電壓的S0I半導體裝置。 # 上述目的可以以一種S01半導體裝置達到，該SOI半導 訂 體裝置包括·一第一半導體層；一形成於第一半導體層之 一第一主要表面一第一部分上的第二半導體層；一具一種 與第二半導體之導電型態不同的導電型態的第三半導體 層Y該第三半導體層形成於第一半導體層之第一主要表面 一第一部分上，該第二部分與第一部分隔開；一具與第一 半導體層之導電型態不同的導電型態的第四半導體層，該 第四半導體層形成於第一半導體層之一第二主要表面上； 一形成於相對於第一半導體層之第四半導體層之一主要表 面上的第一絕緣層，其中第四半導體層有一個足夠大的量 的雜質以便即使於施加一逆向偏壓於第二與第三半導體層 之間時不會完全空乏。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 SOI半導體裝置中，第四半導體層於第二與第三半導 體層間施加一逆向偏壓時不會完全空乏。因此，沒有完全 空乏的第四半導體層’在第一半導體層的底部保持幾乎恆 定的電位且空乏層容易在第一半導體層擴展。而且，藉施 加一逆向偏壓給包含第四與第一半導體層的叩接面，空乏 層可以從該pn接面擴展至第一半導體層。於是，當施加以 本紙張尺度顧巾關家鮮（CNS)A4規格（210 X 297公爱_ A7 、發明說明（5) 任何的逆向偏壓於第二與第三半導體層之間時，空乏層可 ^均勻地在第一半導體層擴展且内部電場可以降低，所以 可以得到一個具在逆向偏壓下合適的操作電壓的s〇i 體裝置。 、此處，第四半導體層内的每單位面積雜質量最好設定 為大於3xl〇12/cm2或大於第一半導體層每單位面積雜質量 的1.5倍。藉此，可防止第四半導體層被完全空乏。此外， 在第一與第四半導體層組成的的pn接面以一逆向偏壓形成 的空乏層在第一半導體層的側邊更廣泛地擴展以助長第一 半導體層的空乏層均勻擴展。 經濟部智慧財產局員工消費合作社印製 上述目的亦可藉SOI半導體裝置達成，其中一隔離溝 ;第半一體層的一外部區形成以便包圍第二與第三半導 體層並夠深到可到達第一絕緣層，且一第二絕緣層形成於 該隔離溝之一側壁上。因此，即使其它半導體元件緊鄰相 同半導體結構上的SOI半導體裝置形成，SOI半導體裝置不 會文到其它半導體元件之電位的影響而能穩定操作。再 者，上述目的亦可藉SOI半導體裝置達成，其中一個具與 第四半導體層之導電型態相同之導電性的第五半導體層形 成於第一半導體層與第二絕緣層間的一個介面。因此，藉 第與第五半導體層可隔開pn接面，且可進一步減少鄰近 半導體元件的電位效應。 此外，當隔離溝填滿一種導電材料時，該導電材料被 供以電極。當與施加在絕緣層之電壓相同電位的電壓施加 至該電極時，SOI半導體裝置為電氣遮蔽的。因此，可進 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495993 A7 B7 經濟部智慧財產局員工消費合作社印製
五、發明說明（6 一步減少鄰近半導體元件電位的影響。 圖式之簡要說明 經由下述說明及連同闡述本發明一特定實施例 圖，本發明的此等及其它目的、優點及特性將清楚 圖式中： 第1圖顯示一種傳統具一電介質結構之SOI半導體裝 置的η型高電壓M〇s電晶體的結構； 、 、 第2顯示另—種具一電介質結構之傳統s〇i半導體裝 置的η型高電壓MOS電晶體的結構； 第3圖為根據本發明第一實施例之一種^^型高電壓 MOS電晶體之主要結構的一截面圖； 第4Α圖顯示當根據第一實施例之〇型高電壓_s電晶 體藉施加一個0V電壓於一源極電極而設定在一逆向: 狀態時，内部電位分佈及空乏層擴展的模擬結果； 第4B圖顯不當根據第一實施例之11型高電壓電晶 體藉施加一個0V電壓於一汲極電極而設定在一逆向偏壓 狀態時，内部電位分佈及空乏層擴展的模擬結果； 第5 A圖顯示當第1圖之傳統n型高電壓電晶體藉 施加-個0V電屋於一源極電極而設定在一逆向偏麼狀態 時，内部電位分佈及空乏層擴展的模擬結果； 第5B圖顯示當第！圖之傳統n型高電壓M〇s電晶體藉 施加一個0V電壓於一汲極電極而設定在一逆向偏壓狀態 時，内部電位分佈及空乏層擴展的模擬結果； 第6 A圖顯示當傳統n型高電壓m〇s電晶體與根據第 A7
五、發明說明（7 ) 一實施例之η型高電壓1^〇<?雷B姊 土 υί^冤日日體稭施加一個0V電壓於源 °電°而σ又定纟&向偏壓狀態時，一 &型半導體層内雜 質濃度與源極1極最大操作的關係； —第6Β圖顯不當傳統η型高電壓MOS電晶體與根據第一 實施例之η型高電壓!^〇8電晶體藉施加一個〇ν電壓於汲極 電極而設定在一逆向偏壓I態時，一η•型半導體層内雜質 濃度與源極一汲極最大操作電壓的關係 第7圖顯示一根據第一實施例，已形成以便毗鄰一絕緣 膜之Ρ型半導體層内雜質濃度與11型高電壓M〇s電晶體内 源極一沒極最大操作電壓之關係； 第8圖為一根據本發明之第二實施例之一 η型高電壓 MOS電晶體之主要結構的截面圖； 第9圖為一根據本發明之第三實施例之一 型高電壓 MOS電晶體之主要結構的截面圖； 第10圖為一根據本發明之第四實施例之一 η型高電壓 MOS電晶體之主要結構的截面圖； 第11圖為一根據本發明之第五實施例之一高電壓ρη二 極體之主要結構的截面圖； 第12圖為一根據本發明之第六實施例之一 ρ型高電壓 MOS電晶體之主要結構的戴面圖； 第13圖為一根據本發明之第七實施例之一側向IGBt 之主要結構的截面圖；以及 第14圖為一根據本發明之第八實施例之一側向閘流體 之主要結構的截面圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項寫本頁) I裝--------訂---------線^-· ‘丨 _ 經濟部智慧財產局員工消費合作社印製 10
經濟部智慧財產局員工消費合作社印製 五、發明說明（8) 較佳實施例詳述 根據本發明之SOI半導體裝置的較佳實施例將參照圖 式予以說明如下。 (弟一實施例） 於第一實施例中，將以一 n型高電壓M0S電晶體作為 根據本發明之s 01半導體的例子加以說明。 (N型高電壓M0S電晶體結構） 第3圖為根據本發明第一實施例之一種n型高電壓 M0S電阳體2 00之主要結構的一截面圖。如第3圖所示，一 η型半導體層3透過一個二氧化矽膜2覆在一半導體基體1 上以形成η型高電壓M0S電晶體200。η·型半導體層3是第一 半導體層且是soi基體的主動層。半導體基體1為8〇1基體 的支撐主體。二氧化矽膜2是第一絕緣膜。雖然僅有一個 M0S電曰曰體顯示於第3圖中，卻有多數個電晶體元件 確實形成以便彼此鄰接於相同半導體基體上。為電氣絕緣 毗鄰的元件，一隔離溝4形成於n•型半導體層3的外部區。 隔離溝4係藉姓刻形成以便到達二氧化石夕膜2。隔離溝4 的側壁上，形成二氧化矽膜5以當作第二絕緣膜。二氧化矽 膜5與二氧化矽膜2隔離n•型半導體層3成為一個與其它元 件電氣絕緣的孤島。 於二氧化矽膜5間的空間中，填滿了多晶矽膜6作為一 具高電阻的導電材料。即使在相對側壁上的二氧化矽膜5 處於不同電位，電位梯度可以一流經多晶矽膜6的小電流解 決以致於在隔離溝4中不會有不必要的電場產生。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 I--------^------1 —線 (請先閱讀背面之注意事項再填寫本頁) 495993 A7 五、發明說明（9 經濟部智慧財產局員工消費合作社印製 η-型半導體層3的孤島上’閘極氧化膜?、閑極電極8、 - Ρ型半導體層9、-源極電W3、n+型半導體層Μ、—汲 極電極14、及n+型半導體層丨丨以習知 w乃式开》成。p型半導 體層9為用以形成一通道區的第二半導 卞等肢層。n型半導體層 10形成以便與源極電極13連接並被13型半導體層9包圍。〆 型半導體層11與汲極電極14連接且是第三半導體芦。 另一方面，在孤島η·型半導體層3與植入的二氧化矽膜 2之間的介面，形成一ρ型半導體層12作為第四半導體層。ρ 型半導體層12含有多於3xl012/cm2的雜質，使其於逆向偏 壓狀態下不會完全空乏。稍後就此有更詳細的說明。 (製造方法） 以下將整體說明η型高電壓MOS電晶體200的製造方 法。 Ρ型半導體層12的形成為將一個不小於預定量的雜質 量注入η·型半導體層3的表面，該表面已利用離子植入或熱 擴散方式形成於一半導體基體（本說明書中指“主動層基 體”）的至少一個主要表面上。同時，根據CVD(化學蒸鍍） 法或類似者，二氧化矽膜2形成於半導體基體1的表面上， 該基體為SOI基體的支樓主體。半導體基體1與主動層基體 用熱處理而結合在一起故而二氧化石夕膜2覆於ρ型半導體層 12之上。以此方式，s〇i基體於是製成。 要注意的是，二氧化矽膜2可以形成於η·型半導體層3 上的Ρ型半導體層12的表面上，而不是形成於半導體基體1 的表面上。而且，二氧化矽膜2能同時形成於半導體基體1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 (請先閱讀背面之注意事項寫本頁) ϋ ϋ H ϋ^OJt ϋ n n ϋ n «ϋ ϋ •線 A7 *經濟部智慧財產局員工消費合作社印製
五、發明說明（10) 以及P型半導體層12二者的表面上。 n型半導體層3的表面被磨光以便得到想要的厚度。隔 離溝4於是藉著從η·型半導體層3的側邊蝕刻SOI基體以便 到達一氧化矽膜2。蝕刻程序中，使用光阻遮罩或是使用圖 膜二氧化矽膜或矽氮化膜來作為遮罩。蝕刻步驟之後，二 氧化矽膜5形成於隔離溝4的側壁上且與二氧化矽膜5之間 的空間充填以多晶矽膜6以便電氣絕緣n-型半導體層3成為 一孤島。 在電氣隔離的孤島η·型半導體層3上，於是形成閘極氧 化膜7及閘極電極8，且供一通道區的ρ型半導體層9藉離子 植入與熱處理方式形成。此外在11•型半導體層3上，有要成 為源極的〆型半導體層10被形成以便被ρ型半導體層9包 圍，且要成為汲極的η+型半導體層η被形成以便不會與與ρ 型半導體層9接觸。最後，源極電極丨3及汲極電極14分別與 η型半導體層10及η型半導體層11連接，以製成11型高電壓 M0S電晶體200。 這裡，ρ型半導體層12於η·型半導體層3與半導體基體1 結合在一起之前形成•型半導體層3的表面上至少一個 主要表面上。取而代之的是，ρ型半導體層12可以以此方式 形成。一個具η·型半導體層3的主動層基體與半導體基體i 結合在一起以便把二氧化矽膜2夾在中間。接著，n•型半導 體層3的表面被磨光以便能有想要的厚度。在那之後，根據 高能量離子植入法，ρ型半導體層12藉著從n•型半導體層3 的表面植入離子，而形成於η·型半導體層3的底部。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---------------------訂-----— II (請先閱讀背面之注意事項再填寫本頁) 13 495993 A7 五、發明說明（11 ) 經濟部智慧財產局員工消費合作社印製 此外，雖然於此製造方法中，丰 牛¥體基體1與主動層基 體w在—起以便把二氧化石夕膜12失在中間，二氧化石夕膜 可糟植入氧離子到主動層基體内而形成於n-型半導體層 的底部。 曰 再者，雖然於此製造方法中，η.型半導體層3的表面被 磨光以便能有想要的厚度，厚度可以以其它方式加以調 整。例如，氫及類似者預先被植入η•型半導體層3而『型半 導體層3的表面在適當程度的熱處理或壓力之後被磨光。 這裡，根據本發明實施例的η型高電壓1^〇3電晶體2〇〇 的操作電壓將予以說明。 一般而言，於η型高電壓1^〇8電晶體2〇〇中，一個〇ν電 壓施加到是SOI基體之支撐主體的半導體基體丨。透過閘電 極8及源極電極丨3，幾乎相同程度的電壓，即一電壓 “A”，施加於p型半導體層1〇以便將η型高電壓]^〇8電 體200設定在off狀態。此情況下，一個具有比電壓“Α 還高的正電位的電壓“B，，透過汲極電極14被施加到^型 半導體層11。因此，p型半導體層9&n•型半導體層3組成的 pn接面二極體被設在逆向偏壓狀態，且空乏層從p型半導體 層9與η·型半導體層3間的pn接面介面擴展進入n•型半導體 層3。稍後說明空乏層的擴展程度大大影響11•型高電壓m〇s 電晶體200的操作電壓。 雖然電壓“A ”與電壓“B ”的多種組合將η型高電壓 M0S電晶體200設在逆向偏壓，本實施例將著眼於以下二 種條件下的操作電壓。（1)一個〇V的電壓施加在半導體基體 3 晶 (請先閱讀背面之注意· —裝 寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14
49599J -經濟部智慧財產局員工消費合作社印製
五 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 發明說明（l2) 1上，-個〇v的電壓亦施加於源極電極i3上作為電壓 A，且一個400V的電麼被施加到汲極電極14作為一個 正的大電壓’亦即’電壓“B”(參照本說明書中的“第一 逆向偏壓”）。(2)-個0V的電壓被施加到半導體基體卜一 個400V的電壓被施加到源極電極3作為電璧“a，，，且一個 ον的電壓被施加収極電極〗4作為電壓”（參照本說 明書中的“第二逆向偏壓”）。 第4A圖為一顯不當n型高電壓M〇s電晶體設定在 第-逆向：壓狀態時，内部電位分佈與空乏層擴展的模擬 結果圖。第4B圖為一顯示當㈣冑電壓M〇s電晶體設定 在第一逆向偏壓狀態時，内部電位分佈與空乏層擴展的模 擬t果圖。第4A與4B圖各顯示„型高電壓]^〇8電晶體2〇〇 右半邊的立體橫切面。 於第4A及4B各圖中，空乏層從p型半導體層9與11-型半 導體層3間的pn接面介面擴展至破折號線指出的空乏層 知，亦即，η型半導體層3内部完全被空乏。因此，n-型半 導體層3内的電位分佈如此一致以致於内部電場降低，累增 崩潰幾乎不會發生。一般而言，n型高電壓^1〇8電晶體的 操作電壓取決於η-型半導體層3中的累增崩潰。於是，於η 型同電壓MOS電晶體200中，可以得到一在逆向偏壓狀態 下適合的操作電壓。 另一方面，於傳統η型高電壓MOS電晶體1〇〇中，無法 保證得到在逆向偏壓狀態的一適宜的操作電壓。 第5Α圖為一顯示當第η型高電壓m〇S電晶體10設定在 15 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) A7 五、發明說明（l3) 第一逆向偏壓狀態時，内邱+ 处 # 内%位分佈及空乏層擴展的模擬 γ第5B圖為一顯示當n型高電壓湘§電晶體_設定 在第二逆向偏壓狀態時’内部電位分佈及空乏層擴展的模 擬結果。第5A及5B圖各顯示右半邊的立體橫切面，亦即， 顯示於W圖之_高電壓M〇s電晶體1〇〇的實質部分。 如第5A圖所示，即使傳統η型高電壓M0S電晶體1〇〇 中，η型半導體層3的内部完全被空t，η·型半導體層3的 電位分佈明顯地稀少，且内部電場在第—逆向偏壓狀態中 被降低，其中源極電位為〇ν，如本實施例中的情形。因此， η·型半導體層3内幾乎不會發生累增崩潰且可以得到在逆 向偏壓狀態下的適合操作電壓。 經濟部智慧財產局員工消費合作社印製 另一方面，於第二逆向偏壓狀態中，其中汲極電位為 0V，一個0V的電壓皆被施加到η+型半導體層u與半導體基 體1二者上。因此，如第5B圖所示，從p型半導體層9與η· 型半導體層3間ρη接面擴展的空乏層擴展得不夠到達^型 半導體層11下面的η·型半導體層3，亦即，空乏層被防止擴 展。結果，内部電場不會被減少，故而在η型高電壓1^〇8 電晶體的逆向偏壓狀態下的操作電壓大大地衰退。於是， 不能施加一個-400的電壓作為電壓“ a”。 如前述，第二逆向偏壓狀態中，一個0V的電位同時施 加到η+型半導體層11及半導體基體1二者，亦即，η+型半導 體層11與半導體基體丨在相同電位。因此，不可避免在傳統 η型高電壓MOS電晶體100逆向偏壓狀態中，空乏層面積被 減少且操作電壓衰退。 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中關家標準（CNS)A4規格（210 X 297公爱） 495993 五、發明說明（η) 另一方面，根據n型高電壓MOS電晶體200，空乏層擴 展整個η型半導體層3的内部如第4β圖所示，於是得到第 4 A圖凊形中相同準位的逆向偏壓操作電壓。 更具體而言，除了具有二氧化矽膜2與11-型半導體層3 間的p型半導體層12外，根據本實施例，p型半導體層12中 的雜質濃度被設定以便防止該p型半導體層12被完全空乏 (尚於3x10 2/cm2)。結果，不會完全空乏的p型半導體層η 在η型半導體層3底部的電位保持大約恆定。此外，由於逆丨 向偏壓加到由Ρ型半導體層12及η·型半導體層3組成的ρη接/ 面，空乏層從該ρη接面擴展至η•型半導體層3的内部。 如上述，11型咼電壓m〇S電晶體的操作電位顯著地取 決於η型半導體層3内的累增崩潰。然而根據本實施例，ρ 型半導體層12的雜質濃度被設定以便即使於第二逆向偏壓 狀態不會完全空乏ρ型半導體層12，故空乏層擴展整個η· 型半導體層3的内部。因此，電位分佈一致且鮮少發生累增 朋潰。於是，可以得到供η型高電壓]^()8電晶體在逆向偏 壓狀態的合宜操作電壓。 (各半導體層的雜質量與最大操作電壓間的關係） 第6 Α圖及6 Β圖顯示源極一汲極最大操作電壓與作為η 型咼電壓MOS電晶體200(目前的]^〇8電晶體）與傳統η型高 電壓MOS電晶體1〇〇的主動層之η-型半導體層内的雜質量 (雜質濃度）的關係。第6Α圖顯示源極一汲極最大操作電壓 與第一逆向偏壓狀態（源極電位= 〇ν)的雜質濃度，而第6Β 圖顯示第二逆向偏壓狀態（汲極電位=〇中的關係。 17 ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 495993 A7
第一逆向偏壓狀態中，目前的M〇S電晶體與傳統的 MOS電晶體具有幾乎相同的特性如第6A圖所示。於n•型半 導體層3中的雜質量為5〇\1〇14至1(^1〇15/(^3時二種^1(^ 電晶體皆顯示有較高的最大操作電壓。 另一方面，於第二逆向偏壓狀態時，得到供目前的 MOS電晶體在逆向偏壓狀態下的適合操作電壓方式類似 於第6A圖所示的情形，對傳統M〇s電晶體而言源極一汲 極最大操作電壓大大地衰退如第6B圖所示。尤其是，當雜 質濃度不高於l.〇xl〇i5/cm3時，傳統的1^1〇8電晶體的源極一 汲極最大操作電壓衰退到目前M〇s電晶體大約一半的程 度。 於是’同時可以得到11型高電壓M〇S電晶體2〇〇在第一 及第一逆向偏壓狀態中合適的源極一汲極最大操作電壓。 尤其是，當η·型半導體層3中的雜質濃度為5如1〇14至 1.0xl015/cm3時，可得到很深的影響。 本貫施例中，如前述者，操作電壓因p型半導體層12 並未完全空乏而受到改善。料意的是，空乏層的大小取 决於p型半導體層12的雜質量。因此，不僅有必要插入p型 經濟部智慧財產局員工消費合作社印製 半導體層12於n型半導體層3與二氧化矽膜2之間還有必要 將Ρ型半導體層12中的雜質量設定在一個合適的值以便即 使施加以一預疋逆向偏壓值，不會使ρ型半導體層完全空 乏。 第7圖為一顯示一根據本實施例，對源極—汲極最大操 作電壓對η型高電壓M〇s電晶體型半導體層12中雜 A7 A7
五、發明說明（Ιό) 漠度的相依關係的實驗圖。要注意的是，本實驗中，q 半導體層3中的雜質遭度設定在^〇15而&型半導體層3 的厚度設定為20以m。 曰 如第7圖所不’當ρ型半導體層12的雜質濃度低於 3.0x10 /em時’源極—沒極最大操作電壓大大衰退。此可 X解釋2如下。當p型半導體層丨2的雜質濃度變成低於於 I 3.〇xl〇12/cm2時，P型半導體層12開始完全空乏尤其是在第 二逆向偏壓狀態中。結果，p型半導體層12停止把奴型半 導體層3之底部的電位保持在大靠定，故而空乏層不會均 句地擴展。於是’内部電場局部集中而大大地衰退n型高電 壓MOS電晶體逆向偏壓操作電壓。 另方面’當雜質濃度不低於3.0xl012/cm2時，得到一 優異的高操作電壓。此處，雖然雜質濃度變成3 〇χ1〇12/咖2 時最大操作電壓到達臨界點，最好將雜質濃度設在一個高 於3.0x1012/cm2的值以便得到一個穩定的高操作電壓，因為 | 臨界點會易受環境溫度而改變。 同時，當施加一逆向偏壓到一 pn接面半導體時，一空 乏層於是形成以便把pn接面介面夾在中間。假設整個空乏 層的厚度為“W” ，p型半導體層的空乏層厚度為 “Wp ”，且η型半導體層的厚度為“wn，，，w = Wp+Wn。 眾所周知的是，若p型半導體層與η型半導體層每單位面積 的雜質量分別為“dp”與 “dn” ，則厚度“ Wp，，與 “Wn”大約與雜質量“dp”與 “dn”成反比。 因此，p型半導體層12的雜質濃度增加，空乏層更狹窄 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------II--· I--II--訂 I I — I I I I - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 19 495993 A7
五、發明說明（Π) 地形成於ρ型半導體層12上。本發明中，ρ型半導體層^的 最大雜質濃度為石夕中雜質溶液的上限。 更具體而言，通常作為Ρ型半導體的雜質的硼（Β)溶液 的上限為5 ·0χ 1 〇2G/cm3時，實際應用上其大約是每單位面積 l.〇xl〇17/cm2。注意第7圖顯示當11-型半導體層3的雜質濃度 為前述的1.0xl〇15/cm3時的實驗數據。如第6八及犯圖，最 好將η·型半導體層3的雜質濃度設成不高於^⑺’ cm3以 獲得一適合的操作電壓。此外，考量到隨著p型半導體層12 之雜質濃度增加空乏層更狹窄地形成於p型半導體層12的 事實。於此情況下，以下條件符合時，可以得到供所有η 型南電壓MOS電晶體的一個適合的操作電壓。ρ型半導體 層12的雜質濃度必需高於Ρ型半導體層12之雜質濃度的下 限（3.0xl〇12/cm2)，其為當η•型半導體層3之雜質濃度設定在 上限（l_0xl015/cm3)時要得到一適合的操作電壓的要件。 一般而言，將供半導體元件的n-型半導體層3的雜質量 設定為不大於1.0xl015/cm3。於是，當p型半導體層12的雜 濃度高於3.0xl012/cm2時，可得到供所有η型高電壓MOS電 晶體的一適合的操作電壓。 經濟部智慧財產局員工消費合作社印製 另一方面，η·型半導體層3的雜質濃度，即每單位面積 為 1.0xl01：)/cm3，為每單位面積（ι·0χι〇ΐ5) X (2〇χι〇·3)= 2.0xl012(/cm2)，因為在本例中，η·型半導趙層3的厚度設定 在20// m(2.0xl0·3)。 此處，唯有ρ型半導體層12的雜質濃度高於下限，即， (3.0x1012/cm2)時的條件才需要滿足。因此，當ρ型半導體 1本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2〇 A7 B7 五、發明說明（l8) 層丨2的每單位面積的雜質濃被設定成高於（3 〇χΐ〇ΐ2)/ (2.0x10 ) I·5倍於η型半導體層3每單位面積的雜質濃度 (請先閱讀背面之注意事項再填寫本頁) 時，可得到供所有η型高電壓M〇s電晶體的一個合宜的操 作電壓。 如則述，當施加一逆向偏壓電壓於卯接面半導體時，p 型與η型半導體之空乏層厚度間的比率與p型及n型半導體 φ 每單位面積雜質量成反比。同時，每單位面積雜質濃度可 以設定成與半導體層的厚度無關。因此即使η•型半導體層3 的厚度不是本例中的20// m，當ρ型半導體12中每單位面積 雜質量大於ΓΤ型半導體層3每單位面積雜質濃度的15倍 時，仍可獲得一合宜的操作電壓。 如前述，根據本實施例之n型高電壓“〇8電晶體2〇〇 中，將具有與型半導體層3不同導電型態與雜質濃度的ρ 型半V體層12设疋成滿足前述的條件，被夾在η·型半導體 層3與二氧化矽膜2之間。結果，η·型半導體層3中的空乏層 丨 被促進均勻地擴展，故可減少内部電場而得到一個合宜的 逆向偏壓操作電壓。 經濟部智慧財產局員工消費合作社印 根據本實施例之η型高電壓MOS電晶體2〇〇的結構與 雜質量的說明已以第一與第二逆向偏壓狀態的特定實施例 說明之，ρ型半導體層12促進空乏層均句擴展的理論可同樣 地應用於其它的逆向偏壓狀態。而且，大部分於第二逆向 偏壓狀態中空乏層容易被防止擴展，亦即，於一Μον的電 壓施加於半導體基體1與汲極電極14且一個負的高電麼施 加於源極電極13的條件中。結果，當前述之ρ型高電屢半導 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 21 495993 A7
經濟部智慧財產局員工消費合作社印製 體層12的結構與條件已實現 日本，i α罐〜Α 为，、匕的思向偏壓狀態 ^ 了以彳又侍一合宜的操作電壓。(弟二實施例） 第8圖為一根據本發明 - β又弟一貝％例之一 11型高電壓 MOS電晶體21〇之主要結構的截面圖。 η型高電壓M0S電晶體21〇與第3圖之η型高電壓刪 電晶體200不同在於形成ρ型半導體層15，其具有與"半導 體層12相同的導電型態，作為沿著η·型半導體層3與己形成 於隔離溝4之側壁上之二氧化石夕膜5間介面的第五半導體 層。 、即使於逆向偏壓狀態下，為促進空乏層擴展整個η_型 半導體層3的内部，最好將？型半導體層15中的每單位面積 雜質量設定成大於3.Gx，W如ρ型半導體層12的例子。 例如說，p型半導體層15的形成如下。在形成隔離溝4 於η型半導體層3内之前，在一稍微比隔離溝4寬之區域中 的根據離子植入法形成一 ρ型半導體層以便到達二氧化矽 膜2。接著，隔離溝4以蝕刻法形成於ρ型半導體層内部。 以此結構，η型高電壓M0S電晶體21〇具有相當改良的 操作電壓如第一實施例之η型高電壓M〇s電晶體2〇〇的例 子。此外，由於被ρ型半導體層15與11•型半導體層3隔離的 pn接面，可以進一步防止鄰近半導體元件電位的影響。 (第三實施例）第9圖為一根據本發明之第三實施例之一 η型高電壓 MOS電晶體200之主要結構的截面圖。^型高電壓MOS電晶 (請先閱讀背面之注意事項再填寫本頁) ·!裝--------訂· II办 •線」
-I«i m I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 22
五、發明說明（20) 經濟部智慧財產局員工消費合作社印製 體220與n型高電壓咖電曰曰曰體21〇不同在於其設有^型半 導體層16與電極17 1+型半導體層16係以植人雜質於填滿 在隔離溝4内之多晶石夕膜6的表面内而形成。電極17形成於 型半導體層16上。 一以此結構，η型高電壓1^〇8電晶體22〇具有幾乎與11型 咼電壓MOS電晶體200及21〇相同的操作電壓。而且，舉例 來說，當在與已施加於半導體基⑴之電壓相同電位下的電 壓，亦即，一地電位的電壓透過電極17施加於n+型半導體 層16，㈣電壓刪電晶體22〇可被乡晶矽6電氣遮蔽。 因此可進一步防止鄰近半導體元件電位的影響。 要/主思的疋，形成於多晶矽6上的n+型半導體層16為用 以歐姆性連接電極17的導電層。就此，p+型半導體層而非 型半導體層6可被形成。 (第四實施例） 第1〇圖為一根據本發明之第四實施例之一η型高電壓 MOS電晶體230之主要結構的截面圖。η型高電壓應電晶 體230與第頂㈣高電壓咖電晶趙細不同在於源極電 極U與沒極電極14的位置。更具趙而言，η型高電MMOS 電:曰體230中的源極電極η形成於對應於n型高電壓画 電曰體200中及極電極14的位置，而η型高電壓m〇s電晶體 中的及極電極14形成於對應於η型高電壓M〇s電晶體 中源極電極13的位置。至於η型高電麼聰電晶體 23〇,作為通道㈣ρ型半導體層9、源極電仙、及如此形 成以便與源極電極13連接並被ρ型半導體層9包圍的打+型 (請先閱讀背面之注意事項再填寫本頁) 裝 •線·
本紙張尺錢財@國家標準（CNS)A4規格咖X 297公爱了 495993 A7 B7 五、發明說明（21) 導體層H)係形成於孤島n-型半導體層3表面的外部區。另一 方面A極U與連接至〉及極電極Μ連接作為帛三半導體層 的η型半導體層u係形成於孤島n.型半導體層3表面的中 間。以此結構，一具_改良逆向偏壓操作電壓的n型電壓 臓電晶體可以實現如第—實施例中n型高電墨刪電晶 體200的例子。 (第五實施例） 第11圖為一根據本發明之第五實施例之一高電壓叩二 極體240之主要結構的截面圖。不像n型高電壓M〇s電晶體 200閘極氧化膜7、閘極電極8、及如此形成以便連接至問 電極8並被第3圖之ρ型半導體層9包圍的η+型半導體層難 不為高電壓ρη二極體24G形成。對於高電壓ρη二極體24〇而 吕，一Ρ型半導體層18被形成以便被ρ型半導體層9而非 型半導體層10、一二極體電極19而非源極電極13、及陰極 電極20而非汲極電極μ包圍。 經濟部智慧財產局員工消費合作社印製 於尚電壓ρη二極體240中，ρ型半導體層9、η+型半導體 層11、η型半導體層3、型半導體層12具有與根據第一 實施例之η型高電壓M0S電晶體2〇〇相同的結構。因此，高 電壓pn二極體240具有改良的逆向偏壓操作電壓。 (第六實施例） aa 晶 第12圖為一根據本發明之第六實施例之一 p型高電壓 MOS電晶體250之主要結構的截面圖。？型高電壓M〇S電 體250中的孤島η·型半導體層3係以與^型高電壓m〇s電 體200中者的相同方式形成。在η•型半導體層3中，閘極氧 24 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公髮） 495993 費 s A7 五、發明說明（22) 化膜7、閘極電極8、n型半導體層22、源極電極η、〆型半 導體層23、汲極電極14、〆型半導體層24、以及〆型半導 體層2^形成。n型半導體層22被形成作為形成一通道區的 苐三半導體層。p+型半導體層23被形成以便與源極電極Η 連接並被η型半導體層22包圍。p+型半導體層24被形成為與 /及極電極14連接的第二半導體層-型半導體層2ι被形成 ，以便包圍p型半導體層24且故而各？·型半導體層Μ的一部 分與n型半導體層22接觸。在孤島η·型半導體層3與二氧化 矽膜2間的介面處ρ型半導體層12形成為第四半導體層。 於Ρ型高電壓MOS電晶體250中，ρ·型半導體層21與〆 型半導體層24、η型半導體層22、及〆型半導體層23被形成 而非分別根據第一實施例之η型高電壓M〇s電晶體2〇〇的 中的n+型半導體層11、P型半導體層9、及n+型半導體層1〇， 以便具有與η型高電壓!^08電晶體2〇〇不同的導電型態。除 了諸半導體層的導電型態外，ρ型高電壓_8電晶體25〇具 有幾乎與η型高電壓]^03電晶體2〇〇相同的結構。而且，ρ 型兩電壓MOS電晶體250具有-改良逆向偏壓操作電壓。 (第七實施例） 第13圖為-根據本發明之第七實施例之一側生絕緣閉 極雙極性電晶體卿了)遍之主要結構的截面圖。側生 Τ 260中的孤島η型半導體層3係以與η型高電壓電 晶體200中者相同的方式形成。於η.型半導體層3上，問極 氧化膜7、閘極電極8、ρ型半導體層9、源極電極η、〆型 半導體層ίο、汲極電極14、型半導體層26被形成。^^型 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮 訂 25 - A7 B7 五、發明說明（23 ) 半導體層9形成為用以形成一通道區的第二半導體層。^ 型半導體層Π)被形成讀與源極電極13連接並被p型半導 體層9包圍。η型半導體層26被形成以便包圍與汲極電極14 連接的P型半導體層25。在n.型半導體層3與二氧化石夕膜2 間的；ί面處Ρ型半導體層12形成為第四半導體層。由側生 Τ 260中之ρ型半導體層今〜^型半導體層以〜^型半導體 層3組成的ρη二極體的基本結構與根據第一實施例〇型高電 壓MOS電晶體200相同。此外，與第一實施例相同的效應 可由孤島η型半導體層3底部的ρ型半導體層ρ獲得。因 此，側生IGBT 260亦具有改良的逆向偏壓操作電壓。 (第八實施例） 第14圖為一根據本發明之第八實施例之一側生閘流體 270之主要結構的截面圖。側生閘流體27〇中的孤島型半 導體層3以與η型高電壓MOS電晶體200相同的方式形成。 在型半導體層3上，ρ型半導體層27與28、一陽極電極19、 Ρ型半導體層30、一陰極電極2〇、一 η+型半導趙層29、 Ρ型控制閘極電極33、一 ρ+型半導體層3 1、Ν型控制閘極 電極34、及η型半導體層32被形成。ρ型半導鱧層27與28 經濟部智慧財產局員工消費合作社印製 形成為第二半導體層。ρ+型半導體層3〇被形成以便與陽極 電極19連接並被ρ型半導體層28包圍。型半導體層29被形 成以便與陰極電極20連接並被ρ型半導體層27包圍。ρ+型半 導體層3 1被形成以便與ρ型控制閘極電極33連接並被ρ型半 導體層27包圍。η+型半導體層32被形成以便與Ν型控制閘 極電極34連接而為第三半導體層。 26 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 495993 •經濟部智慧財產局員工消費合作社印製
Α7 Β7 五、發明說明（24 ) 孤島η型半導體層3與二氧化梦獏2間的介面處，ρ型半 導體層12形成為第四半導體層。側生閘流體謂具有由ρ型 半導體層28、型半導體層3、ρ型半導體層27、及η+型半 導體層29組成的ρηρη結構。ρηρη結構的主要操作與η型高電 壓MOS電晶體200中的ρη二極體相同。而且，與第—實施 例相同的效應可以由孤島η.型半導體層3底部的㈣半導體 層12獲得。因此’側生閘流體別亦具有—個改良的逆向偏 壓操作電壓。 (其它可能的改變） 本發明並不受限於前述之較佳實施例。其它可能的改 變說明如下。 (1) 較佳實施例的說明中，n•型半導體層係用作為s〇i 基體之主動層的第-半導體層。倘若p•型半導體層用作為 第半導體層，亦可獲得相同的效應。然而於此情況下，n 型半導體層需要形成為在p-型半導體層與已埋入第一半導 體層底部之二氧化矽膜間介面的第四半導體層。 (2) 於較佳實施例中，半導體基體i用作為s〇I結構的支 標主體。倘若使用一絕緣基體而非半導體基體丨，亦可得到 相同的效應。然而於此情況中，最好設定s〇I半導體裝置 底面上的電位一致，例如藉根據蒸發而於絕緣基體的後面 形成一具有固定厚度的金屬膜。 (3) 於較佳實施例中，二氧化矽膜係用作為在n-型半導 體層3底部及隔離溝4側壁形成的絕緣膜。倘若其它絕緣 膜’例如’使用矽氮化膜而非二氧化矽膜，仍可獲得相同 本紙張尺度適財函_5^準（CNS)A4規格（2ig χ 297公复) -—: -- Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、 經濟部智慧財產局員工消費合作社印製 發明說明（25 ) 效應 雖然本發明已藉參照附圖的例子加以充分說明，應注 思的疋，多種變化與修改對於熟習此技者而言將是清楚 的。因此’除非此等變化與修改偏離本發明的料，其等 應視為包括在本發明範轉内。 元件標號對照 1，101…半導體基體 2’ 5，102，105…二氧化石夕膜 3, 103…ιΓ型半導體層 4, 104…隔離溝 6，106…多晶石夕 7，107…閘極氧化膜 8, 108…閘極電極 9’ 12’ 15’ 27，28，109···ρ型半導體層 10’ 11’ 16 110’ ill，…型半導體層 13, 112…源極電極 14, 113…汲極電極 17…電極 18’ 23’ 24, 25，30，31 …ρ+型半導體層 19…陽極電極 20…陰極電極 21…ρ’型半導體層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 28 495993 Α7 Β7 五、發明說明（26) 22, 26…η型半導體層 29, 32, 115…η+型半導體層 33…Ρ型控制閘電極 34…Ν型控制閘電極 100, 150, 200, 210, 220, 2307··· η型高電壓 MOS 電晶體 114"·η·型半導體層 240…高電壓ρη二極體
I 250…ρ型高電壓電晶體 260…側向絕緣閘極雙極性電晶體（IGBT) 270…側向閘流體 *經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 29 -------------裝--------訂------I--線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 495993 ♦ 經濟部智慧財產局員工消費合作社印製 • A8 B8 C8 -；^ …· D8 ____、申請專利範圍 1· 一種SOI半導體裝置，其包含： 一第一半導體層； 一第二半導體層，形成於第一半導體層一第一主要 表面上； 一第三半導體層，具有與第二半導體層之導電型態 不同的導電型態，該第三半導體層形成於第一半導體層 之第一主要表面的一第二部分上，該第二部分與第一部 分分開； 一第四半導體層’具有與第一半導體層之導電型態 不同的導電型態，該第四半導體層形成於第一半導體層 之一第二主要表面的一第二部分上；以及 一第一絕緣層，相對於第一半導體層形成於第四半 導體層之一主要表面上， 其中該第四半導體層包括一個足夠大的雜質量以 致於即使當施加一逆向偏壓電壓施於第二與第三半導 體層之間亦不會被完全空乏。 2·如申請專利範圍第！項所述之s〇I半導體裝置，其中該 第四半導體層中每單位面積的雜質量大於3.〇xi 0U/ cm2 ° 3·如申請專利範圍第1項所述之S0I半導體裝置，其中該 第四半導體層中每單位面積的雜質量大於該第一半導 體層每單位面積雜質量的1.5倍。 4·如申請專利範圍第1項所述之S0I半導體裝置，其中該 第一半導體層包括5xl014/cm3至lxl〇15/cm3的雜質。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意寧項再填寫本頁) 0 ΛΒΒ d ft —Me < -eB efi Mm§ I 線· 30
    乂如申請專利範圍第1項所述之SOI半導體裝置，其中 (請先閲讀背面之注意事項再填寫本頁) 一隔離溝係形成於該第一半導體層一外部區以便 圍繞該第二與第三半導體層且足夠深到達到該第一絕 緣層；以及 一第二絕緣層係形成於該隔離溝的一側壁上。 6.如申請專利範圍第5項所述之SOI半導體裝置，其中具 有與該第四半導體層之導電型態相同之導電型態的一 第五半導體層係形成於該第一半導體層與該第二半導 體層間的一介面處。 7·如申請專利範圍第6項所述之SOI半導體裝置，其中該 第五半導體層包括多於3.0x1ο12/cm2的雜質。 8·如申請專利範圍第6項所述之3〇1半導體裝置，其中在 該第五半導體層中每單位面積一雜質量大於在第一半 導體層中每單位面積一雜質量的1.5倍。 9·如申請專利範圍第5項所述之SOI半導體裝置，其中 該隔離溝的一内部空間填滿一導電材料。 10·如申凊專利範圍第9項所述之s〇i半導體裝置，其中該 導電材料設有一電極。 11·如申請專利範圍第10項所述之S〇][半導體裝置，其中 該導電材料為多晶矽，且 該電極係透過一導電半導體層而與多晶矽歐姆性 地連接。 12.如申請專利範圍第1項所述之SOI半導體裝置，其中 一半導體基體係與該第四半導體層在相對於該第 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -31 - 4^5993 A8 § ----— DS ____ 申請專利範圍 一半導體層之主要表面與第四半導體層結合；以及 該第一絕緣層係一氧化膜，其已形成於至少（1)相 對於該第一半導體層之該第四半導體層的主要表面上 及（2)該半導體基體與該第四半導體層結合的該半導體 基體之一表面上。 13·如申请專利範圍第1項所述之s〇I半導體裝置，其中 該第一絕緣層為一絕緣基體；以及 一金屬膜係形成於相對於該第四半導體層之絕緣 基體的一主要表面上。 14.如申請專利範圍第1項所述之s〇I半導體裝置，其中該 SOI半導體裝置係一MOS電晶體。 15·如申請專利範圍第1項所述之S0I半導體裝置，其中該 S〇I半導體裝置係一 pn二極體。 16. 如申請專利範圍第！項所述之s〇I半導體裝置，其中該 SOI半導體裝置係一側生絕緣閘極雙極性電晶鱧。 17. 如申請專利範圍第1項所述之SOI半導體裝置，其中該 SOI半導體裝置係一側生閘流體。 ί I嗜------- 丨訂---------線^ι^· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089117799A 1999-08-31 2000-08-31 High voltage SOI semiconductor device TW495993B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24625299 1999-08-31

Publications (1)

Publication Number Publication Date
TW495993B true TW495993B (en) 2002-07-21

Family

ID=17145768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089117799A TW495993B (en) 1999-08-31 2000-08-31 High voltage SOI semiconductor device

Country Status (6)

Country Link
US (2) US6531738B1 (zh)
EP (2) EP1083607A3 (zh)
JP (2) JP2001144307A (zh)
KR (1) KR100718387B1 (zh)
CN (2) CN1271720C (zh)
TW (1) TW495993B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147935C (zh) * 2000-12-18 2004-04-28 黄敞 互补偶载场效应晶体管及其片上系统
JP3783156B2 (ja) * 2001-10-17 2006-06-07 株式会社日立製作所 半導体装置
JP2003209185A (ja) * 2002-01-11 2003-07-25 Seiko Epson Corp 半導体装置
US6867462B2 (en) 2002-08-09 2005-03-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same
JP4839685B2 (ja) * 2005-06-13 2011-12-21 株式会社デンソー 半導体装置
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置
JP5069851B2 (ja) * 2005-09-26 2012-11-07 株式会社日立製作所 半導体装置
KR100766668B1 (ko) * 2006-06-01 2007-10-11 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법
DE102006027504A1 (de) * 2006-06-14 2007-12-27 X-Fab Semiconductor Foundries Ag Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
US20080217727A1 (en) * 2007-03-11 2008-09-11 Skyworks Solutions, Inc. Radio frequency isolation for SOI transistors
DE102007029756A1 (de) 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
CN101515588B (zh) * 2008-02-21 2010-07-28 中国科学院微电子研究所 具有h型栅的射频soi ldmos器件
JP2009246037A (ja) * 2008-03-28 2009-10-22 Toyota Central R&D Labs Inc 横型半導体装置
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP5555430B2 (ja) * 2009-01-28 2014-07-23 新日本無線株式会社 半導体装置の製造方法
US8742427B2 (en) * 2010-10-29 2014-06-03 Panasonic Corporation Semiconductor element
JP5711646B2 (ja) * 2010-11-16 2015-05-07 株式会社豊田中央研究所 ダイオード
CN102142460B (zh) * 2010-12-29 2013-10-02 电子科技大学 一种soi型p-ldmos
CN103151294A (zh) * 2011-12-07 2013-06-12 上海华虹Nec电子有限公司 器件隔离结构及其制造方法
CN102593181B (zh) * 2012-03-28 2014-12-10 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法
CN104701373A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN105789298B (zh) * 2014-12-19 2019-06-07 无锡华润上华科技有限公司 横向绝缘栅双极型晶体管及其制造方法
CN106558634B (zh) * 2015-09-25 2018-04-20 比亚迪股份有限公司 光电二极管及光电二极管的制造方法
CN107170815B (zh) * 2017-05-11 2019-09-27 电子科技大学 一种横向绝缘栅双极型晶体管
JP7404601B2 (ja) * 2019-11-01 2023-12-26 株式会社東海理化電機製作所 半導体集積回路
JP2021166253A (ja) * 2020-04-07 2021-10-14 株式会社東海理化電機製作所 半導体装置
CN112885849B (zh) * 2021-01-29 2022-09-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030168A (ja) 1983-07-29 1985-02-15 Toshiba Corp 相補型ｍｏｓ半導体装置及びその製造方法
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5343067A (en) 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5438220A (en) 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2896141B2 (ja) 1987-02-26 1999-05-31 株式会社東芝 高耐圧半導体素子
US5294825A (en) 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2878689B2 (ja) 1988-07-04 1999-04-05 株式会社東芝 高耐圧半導体素子
US5592014A (en) 1987-02-26 1997-01-07 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
EP0497577B1 (en) 1991-01-31 2002-07-17 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JPH05241210A (ja) * 1992-02-27 1993-09-21 Furukawa Electric Co Ltd:The 有機配向膜の製造方法
JPH05291574A (ja) 1992-04-10 1993-11-05 Fujitsu Ltd 半導体装置
US5770881A (en) * 1996-09-12 1998-06-23 International Business Machines Coproration SOI FET design to reduce transient bipolar current
JP3061020B2 (ja) * 1997-11-12 2000-07-10 日本電気株式会社 誘電体分離型半導体装置
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
JP4206543B2 (ja) * 1999-02-02 2009-01-14 株式会社デンソー 半導体装置
US6268630B1 (en) * 1999-03-16 2001-07-31 Sandia Corporation Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications
US6627954B1 (en) * 1999-03-19 2003-09-30 Silicon Wave, Inc. Integrated circuit capacitor in a silicon-on-insulator integrated circuit
JP2001036092A (ja) * 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置
JP3717104B2 (ja) * 2000-05-30 2005-11-16 シャープ株式会社 回路内蔵受光素子
US6605843B1 (en) * 2000-08-11 2003-08-12 Advanced Micro Devices, Inc. Fully depleted SOI device with tungsten damascene contacts and method of forming same

Also Published As

Publication number Publication date
CN1271720C (zh) 2006-08-23
KR100718387B1 (ko) 2007-05-14
EP1684358A2 (en) 2006-07-26
US6531738B1 (en) 2003-03-11
JP2005236320A (ja) 2005-09-02
CN1288264A (zh) 2001-03-21
CN1638146A (zh) 2005-07-13
EP1684358A3 (en) 2008-04-23
EP1083607A2 (en) 2001-03-14
JP2001144307A (ja) 2001-05-25
KR20010030181A (ko) 2001-04-16
EP1083607A3 (en) 2005-09-21
USRE41368E1 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
TW495993B (en) High voltage SOI semiconductor device
TW538535B (en) Embedded DRAM on silicon-on-insulator substrate
TW488013B (en) Method of manufacturing trench field effect transistors with trenched heavy body
KR100321540B1 (ko) 매립된다이오드가있는래터럴반도체-온-절연체반도체디바이스
TWI267979B (en) SOI trench capacitor DRAM cell incorporating a low-leakage floating body array transistor
US6794716B2 (en) SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
KR100780967B1 (ko) 고전압용 쇼트키 다이오드 구조체
US8119474B2 (en) High performance capacitors in planar back gates CMOS
TW432593B (en) SOI semiconductor device and method for manufacturing the same
US6337253B1 (en) Process of making buried capacitor for silicon-on-insulator structure
TW200922067A (en) Transient voltage suppressor manufactured in silicon on oxide (SOI) layer
CN101771051B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
CN102246312B (zh) 结场效应晶体管装置结构及其制作方法
TW201135815A (en) Semiconductor device and method for manufacturing the same
JP5364108B2 (ja) 半導体装置の製造方法
TW544844B (en) Method of producing SOI MOSFET
CN101771052B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
CN107946230B (zh) 半导体器件及其制备方法
TW552709B (en) High-speed lateral bipolar device in SOI process and method thereof
TW503578B (en) A novel capacitively coupled DTMOS on SOI
US8525248B2 (en) Memory cell comprising a floating body, a channel region, and a diode
TW517352B (en) Capacitively coupled DTMOS on SOI for multiple devices
US20060208316A1 (en) High performance tunneling-biased MOSFET and a process for its manufacture
TWI812318B (zh) 電晶體結構

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees